FR3085246A1 - Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique - Google Patents

Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique Download PDF

Info

Publication number
FR3085246A1
FR3085246A1 FR1857618A FR1857618A FR3085246A1 FR 3085246 A1 FR3085246 A1 FR 3085246A1 FR 1857618 A FR1857618 A FR 1857618A FR 1857618 A FR1857618 A FR 1857618A FR 3085246 A1 FR3085246 A1 FR 3085246A1
Authority
FR
France
Prior art keywords
signal
read
pixel
capacitor
zst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1857618A
Other languages
English (en)
Other versions
FR3085246B1 (fr
Inventor
Pierre Malinge
Frederic LaLanne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1857618A priority Critical patent/FR3085246B1/fr
Priority to US16/547,369 priority patent/US11102429B2/en
Priority to CN201910778592.2A priority patent/CN110858880B/zh
Priority to CN201921370712.7U priority patent/CN211406121U/zh
Publication of FR3085246A1 publication Critical patent/FR3085246A1/fr
Application granted granted Critical
Publication of FR3085246B1 publication Critical patent/FR3085246B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Capteur d'images intégré (DIS) adapté à un mode de commande dit à obturation globale comportant une matrice de pixels dans laquelle chaque pixel (PX) comporte une première partie de circuit (P1) apte à intégrer et stocker à l'abri de la lumière des électrons issus d'une illumination (LX) de la matrice de façon à former un premier signal, une deuxième partie de circuit (P2) apte à intégrer les trous issus de ladite illumination (LX) de façon à former un deuxième signal et apte à stocker le deuxième signal à l'abri de la lumière, et une troisième partie de circuit (P3) apte à lire le premier signal et le deuxième signal, et apte à réaliser des opérations de combinaisons entre le premier signal et le deuxième signal afin de générer un signal combiné, l'ensemble des signaux combinés étant destiné à former une image.

Description

Capteur d’images intégré à obturation globale adapté à la réalisation d’images à grande gamme dynamique
Des modes de mise en œuvre et de réalisation de l’invention concernent les circuits intégrés, et plus particulièrement les circuits intégrés imageurs comportant une matrice de pixels associée à des circuits de transfert de charge.
Les capteurs d’images classiques utilisent un obturateur déroulant (« rolling shutter » en langue anglaise), et lors d’une capture d’image, l’exposition des pixels de la matrice et le transfert des charges de chaque ligne de la matrice démarrent et s’arrêtent à des instants successifs distincts, avec la possibilité, par exemple, que le transfert des charges de la première ligne de la matrice et l’exposition des pixels de la dernière ligne de la matrice se chevauchent dans le temps.
L’absence de simultanéité des expositions des pixels peut entraîner des déformations de l’image obtenue notamment lorsque la scène capturée comporte des éléments se déplaçant rapidement.
Certains capteurs d’images, dits à obturateur global (« global shutter » en langue anglaise), permettent une exposition simultanée de tous les pixels de la matrice, même si le transfert des charges des pixels se fait ligne par ligne, et ce grâce à la présence d’un nœud de stockage supplémentaire dans chaque pixel, permettant de conserver la charge représentative de l’illumination, et donc de retarder son transfert.
Les imageurs à grande gamme dynamique, ou imageur (HDR, « High dynamique range », selon l’acronyme anglo-saxon bien connu de l’homme du métier) permettent des captures d’images comportant une large gamme d’intensités lumineuses sans saturation. Afin d’obtenir une telle image, il convient de combiner deux signaux représentatifs d’une scène. Classiquement, il est utilisé deux signaux issus de deux illuminations distinctes des pixels.
Il existe différentes méthodes pour obtenir des images à grande gamme dynamique, qui sont toutes coûteuses et complexe à mettre en œuvre.
Il existe donc un besoin de réaliser de façon simple un capteur à obturation globale qui permette d’obtenir des images à grande gamme dynamique.
Ainsi, selon un mode réalisation, il est proposé un dispositif imageur à obturation globale permettant d’obtenir des images à grande gamme dynamique.
Selon un aspect, il est proposé un capteur d’images intégré adapté à un mode de commande dit à obturation globale comportant une matrice de pixels dans laquelle chaque pixel comporte une zone photosensible apte à intégrer un signal lumineux en générant des paires électron-trous de façon à former un premier signal représentatif du nombre d’électrons et un deuxième signal représentatif du nombre de trous, une première partie de circuit apte à stocker le premier signal à l’abri de la lumière , une deuxième partie de circuit apte à stocker le deuxième signal à l’abri de la lumière, et une troisième partie de circuit apte à lire le premier signal et le deuxième signal, et apte à réaliser des opérations de combinaisons entre le premier signal et le deuxième signal afin de générer un signal combiné, l’ensemble des signaux combinés étant destiné à former une image.
Ainsi, plutôt que de réaliser deux illuminations afin d’obtenir deux signaux à combiner, on utilise avantageusement le deuxième signal représentatif du nombre de trous pour le combiner avec le premier signal.
En outre, le stockage du deuxième signal à l’abri de la lumière rend avantageusement le capteur d’image adapté à un mode de commande à obturation globale.
La troisième partie peut être configurée pour coder chaque premier signal et chaque deuxième signal sur un premier nombre de bits, et pour coder chaque signal combiné sur un deuxième nombre de bits supérieur au premier nombre de bits.
Ainsi, le capteur d’image permet avantageusement d’obtenir une image à grande gamme dynamique.
Chaque deuxième partie de circuit peut comporter une zone de stockage de trous isolée électriquement de la zone photosensible et apte à recevoir le deuxième signal par effet capacitif, et la troisième partie étant apte à recevoir ledit deuxième signal par effet capacitif, la troisième partie de circuit comportant un nœud de lecture et des moyens de traitement configurés pour lire, coder et combiner le premier signal et le deuxième signal.
Selon un mode de réalisation, la matrice est réalisée dans un substrat semi-conducteur et chaque pixel est réalisé dans un caisson et entouré totalement par une tranchée d’isolation capacitive respective et distincte comportant un matériau de remplissage semi-conducteur et tapissée d’un matériau isolant.
En d’autres termes chaque tranchée est propre à chaque pixel (sans partage avec un autre pixel).
Selon un mode de réalisation, la deuxième partie de circuit de chaque pixel comporte
- un premier condensateur connecté à la zone photosensible et formé par le caisson, le matériau isolant et le matériau de remplissage qui forme la zone de stockage de trous,
- un deuxième condensateur connecté entre le premier condensateur et une borne d’alimentation de référence, par exemple la masse, et formé par le matériau de remplissage, le matériau isolant, et une portion du substrat extérieure au pixel, et
- un troisième condensateur couplé entre la deuxième partie et le nœud de lecture,
- le capteur comportant en outre des moyens de commande aptes à réinitialiser les potentiels électriques de la zone photosensible, de la zone de stockage de trous et du nœud de lecture à des valeurs de référence
Le troisième condensateur peut être couplé entre le caisson et le nœud de lecture, ou entre le matériau de remplissage et le nœud de lecture.
Selon un aspect, il est proposé un procédé d’obtention d’une image par un capteur d’image adapté à un mode de capture dit à obturation globale comportant une matrice de pixels apte à générer des paires électron-trou en réponse une illumination, dans lequel on illumine les zones photosensibles des pixels et pour chaque pixel
- on stocke un premier signal représentatif du nombre d’électrons générés lors de l’illumination dans un nœud de stockage à l’abri de la lumière,
- on stocke un deuxième signal représentatif du nombre de trous générés lors de l’illumination dans une zone de stockage de trous à l’abri de la lumière,
- on transfère le premier signal sur un nœud de lecture et on lit le premier signal,
- on transfère le deuxième signal sur le nœud de lecture et on lit le deuxième signal,
- on combine le premier signal et le deuxième signal,
- l’ensemble des signaux combinés formant ladite image.
On peut coder le premier signal et le deuxième signal sur un premier nombre de bits, et combiner le premier signal et le deuxième signal de façon à obtenir un signal combiné codé sur un deuxième nombre de bits supérieur au premier nombre de bits.
Selon un mode de réalisation, on transfère le deuxième signal dans la zone de stockage de trous par effet capacitif à partir de la variation de potentiel induite par la génération des trous sur la zone photosensible, et on transfert le deuxième signal depuis la zone de stockage de trou vers le nœud de lecture par effet capacitif.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de mise en œuvre et de réalisation de l’invention, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 à 8 illustrent des modes de mis en œuvre et de réalisation de l’invention.
Sur la figure 1, la référence DIS désigne un capteur d’images intégré adapté à un mode de commande à obturation globale et permettant avantageusement de réaliser des images à grande gamme dynamique.
Le capteur d’images DIS comporte une matrice de pixels, et puisque chaque pixel de la matrice présente une structure identique, un seul pixel PX sera décrit et illustré ici et dans la suite de la description. La figure 1 en est une illustration schématique d’un point de vue électrique.
Le pixel PX comporte une zone photosensible ZPS, ici une photodiode apte à intégrer un signal lumineux en générant des paires électron-trous de façon à former un premier signal représentatif du nombre d’électrons et un deuxième signal représentatif du nombre de trous, une première partie de circuit PI configurée pour recevoir et stocker le premier signal à l’abri de la lumière, une deuxième partie de circuit P2 configurée pour recevoir et stocker le deuxième signal à l’abri de la lumière, et une troisième partie de circuit P3 configurée pour lire et transférer le premier signal et le deuxième signal à un circuit de traitement MT commun à tous les pixels de la colonne de la matrice du capteur DIS.
L’anode de la photodiode ZPS est ici formée par un caisson semi-conducteur CSN, comme il sera vu plus en détail dans la suite de la description.
La première partie PI comporte un premier transistor d’initialisation RST1, ici un transistor NMOS, couplé entre la cathode de la photodiode ZPS et une première borne d’alimentation B1 apte à délivrer une première tension, par exemple ici une tension de 2,5 volts.
Le premier transistor d’initialisation RST1 a sa grille couplée à des moyens de commande CMD aptes à mettre le transistor dans un état bloqué ou dans un état passant, comme il sera vu ci-après.
La mise à l’état passant du premier transistor d’initialisation RST1 permet une initialisation du potentiel de la cathode de la photodiode ZPS à la première tension, ici 2,5 volts.
Le premier transistor d’initialisation RST1 assure également une fonction d’anti-éblouissement (« anti-blooming », en langue anglaise) et est configuré pour évacuer vers la première borne B1 le trop plein d’électrons stockés dans la photodiode ZPS, afin d’éviter que ceux-ci ne migrent vers d’autres pixels du capteur DIS.
Un premier transistor de transfert TGI et un deuxième transistor de transfert TG2, ici deux transistors NMOS, sont couplés en série entre la cathode de la photodiode ZPS et un nœud de lecture SN de la troisième partie P3 du pixel PX. La grille du premier transistor de transfert TGI et la grille du deuxième transistor de transfert TG2 sont couplées aux moyens de commande CMD.
L’électrode commune au premier transistor de transfert TGI et au deuxième transistor de transfert TG2 est ici couplée à un nœud de stockage d’électrons STN, représenté ici par deux diodes dont les cathodes sont mutuellement couplées et dont les anodes sont couplées à la masse.
La mise à l’état passant du premier transistor de transfert TGI permet un transfert des électrons accumulés au niveau de l’anode de la photodiode ZPS vers le nœud de stockage STN, et la mise à l’état passant du deuxième transistor de transfert permet un transfert des charges stockées dans le nœud de stockage vers le nœud de lecture SN.
La deuxième partie P2 comporte un premier condensateur Cl et un deuxième condensateur C2 couplés en série entre l’anode CSN de la photodiode ZPS et la masse.
Un deuxième transistor d’initialisation RST2, ici un transistor NMOS, est couplé entre la masse et l’anode CSN de la photodiode ZPS, et un troisième transistor d’initialisation RST3, ici un transistor NMOS, est couplé entre une deuxième borne d’alimentation B2 configurée pour délivrer une deuxième tension d’alimentation, ici une tension négative, par exemple une tension de -1 volt et l’électrode commune au premier et au deuxième condensateurs qui forme une zone de stockage de trous ZST comme il sera vu ci-après.
Le deuxième transistor d’initialisation RST2 et le troisième transistor d’initialisation RST3 ont leurs grilles couplées aux moyens de commande CMD. La mise à l’état passant du deuxième transistor d’initialisation RST2 permet la mise à la masse de la cathode de la photodiode ZPS, et la mise à l’état passant du troisième transistor d’initialisation RST3 permet d’initialiser le nœud de stockage de trous ZST à la deuxième tension d’alimentation.
Un troisième condensateur C3 est ici couplé entre l’anode de la photodiode ZPS et le nœud de lecture SN de la troisième partie P3.
La troisième partie P3 comporte un quatrième transistor d’initialisation RST4, ici un transistor NMOS, couplé entre le nœud de lecture SN et la première borne d’alimentation Bl. La grille du quatrième transistor d’initialisation RST4 est couplée aux moyens de commande CMD, et la mise à l’état passant du quatrième transistor d’initialisation RST4 permet d’initialiser le potentiel du nœud de lecture SN à la première tension.
Un transistor suiveur TRS et un transistor de sélection SEL, ici deux transistors NMOS, sont couplés en série entre la première borne Bl et des moyens de traitement MT.
Le transistor de sélection SEL a sa grille couplée aux moyens de commande CMD, et les moyens de commande CMD sont configurés pour rendre passant le transistor de sélection SEL lorsqu’il convient de transférer les charges du pixel PX au circuit de traitement, c’est-à-dire lorsque la ligne de la matrice comprenant le pixel PX est sélectionnée par les moyens de commande CMD.
Il convient de noter ici que la première partie de circuit PI et la troisième partie de circuit P3 ont des structures classiques et connues en soi dans le domaine des imageurs à obturation globale.
Ainsi, leurs structures ne sont pas limitées à celles décrites et illustrées sur les figures, et l’homme du métier saura adapter les première et troisième parties PI et P3 en fonction de l’application envisagée.
La figure 2 est une représentation structurelle schématique et partielle du pixel PX, et la figure 3 est une vue de dessus de la figure 2.
Le capteur d’images DIS est réalisé dans et sur un substrat semi-conducteur SB surmonté par une partie d’interconnexion INT comportant classiquement des pistes métalliques et des vias permettant d’interconnecter les différents composants électroniques du capteur d’images DIS.
Le capteur d’images DIS est ici un capteur d’images à illumination face arrière, il est donc configuré pour recevoir ladite illumination LX, ou signal lumineux, sur la face arrière de son substrat SB, c’est-à-dire ici la face du substrat SB la plus éloignée de la partie d’interconnexion INT.
Le pixel PIX comporte le caisson semi-conducteur CSN mentionné précédemment, ici dopé de type P, délimité du reste du substrat SB par une tranchée d’isolation capacitive TIC entourant complètement le caisson CSN de façon à en délimiter les bords. Cette tranchée d’isolation capacitive TIC est exclusive à chaque pixel de la matrice, et n’est donc pas commune à plusieurs pixels.
La tranchée d’isolation capacitive TIC comporte classiquement un matériau de remplissage semi-conducteur 10, ici du polysilicium, et est tapissée d’un matériau isolant 11, ici de l’oxyde de silicium.
Le matériau de remplissage 10 de la tranchée d’isolation capacitive TIC forme ici la zone de stockage de trous ZST. La zone de stockage de trous ZST et le nœud de stockage STN sont ici protégés de l’illumination LX. En particulier, le nœud de stockage STN est protégé de l’illumination LX par un écran métallique (non représenté), typiquement en tungstène ou en aluminium, disposé sur la face arrière.
Le pixel PX comporte classiquement une zone photosensible, ici la photodiode ZPS réalisée au centre du caisson CSN par implantation d’un produit dopant de type N ; ainsi, la cathode de la photodiode est formée par la zone dopée de type N, et l’anode de la photodiode ZPS est formée par le reste du caisson CSN, dopée de type
P. La photodiode ZPS est ici une photodiode pincée (« Pinned photodiode » en langue anglaise).
Le nœud de stockage STN est réalisé en périphérie du pixel PX par implantation du produit dopant de type N. Une première grille de transfert est réalisée sur le pixel PX, entre la zone photosensible ZPS et le nœud de stockage. Ainsi, la cathode de la photodiode ZPS, la grille de transfert et le nœud de stockage SN forment le premier transistor de transfert TGI.
Le premier condensateur Cl est ici formé par le caisson CSN qui forme une première électrode du condensateur Cl, par une portion du matériau isolant 11 de la tranchée capacitive TIC en contact avec le caisson CSN et qui forme le diélectrique du condensateur Cl, et par le matériau de remplissage 10 qui forme une deuxième électrode du premier condensateur Cl.
Le deuxième condensateur C2 est ici formé par le matériau de remplissage 10 de la tranchée capacitive TIC qui forme une première électrode du deuxième condensateur C2, par une portion du matériau isolant en contact avec la partie du substrat SB extérieure au caisson CSN et qui forme le diélectrique du deuxième condensateur C2, et par la partie du substrat SB extérieure au caisson et adjacente au pixel PX qui forme une deuxième électrode du deuxième condensateur C2.
Le troisième condensateur C3 est ici réalisé dans la partie d’interconnexion, et comporte par exemple deux électrodes formées par des pistes métalliques réalisées en vis-à-vis dans des niveaux de métallisation distincts, le diélectrique du troisième condensateur C3 étant formé par le diélectrique inter-métal de la partie d’interconnexion INT.
A des fins de simplification, les autres composants du pixel PX visibles sur la figure 1 n’ont pas été représentés sur les figures 2 et 3.
La suite de la description concerne un mode de mise en œuvre du capteur d’images DIS, illustré par la figure 4 qui est un chronogramme représentatif des états des signaux envoyés par les moyens de commande CMD sur les grilles des différents transistors.
Lors d’une première étape Al, qui forme l’état initial du pixel PX avant illumination, les moyens de commande CMD rendent le premier transistor d’initialisation RST1, le deuxième transistor d’initialisation RST2, le troisième transistor d’initialisation RST3 et le quatrième transistor d’initialisation RST4 passants. Les transistors de transfert TGI et TG2 ainsi que le transistor de sélection SEL sont bloqués.
Ainsi, la cathode de la photodiode est initialisée à la première tension, typiquement une tension haute, par exemple 2,5 volts. Le caisson CSN est initialisé à la masse, la zone de stockage de trous ZST est initialisée à la deuxième tension, ici -1 volt et le nœud de lecture SN est initialisé à la première tension, 2,5 volts.
Lors d’une deuxième étape A2, les moyens de commande CMD font passer le premier transistor d’initialisation RST1 et le deuxième transistor d’initialisation RST2 à l’état bloqué, et la photodiode est exposée à l’illumination LX. Des paires électron-trou sont générées dans la photodiode ZPS en réponse à ladite illumination LX. Les électrons s’accumulent dans la cathode de la photodiode, c’est-à-dire la zone dopée N, formant ainsi le premier signal et faisant ainsi baisser la valeur de son potentiel électrique, tandis que les trous migrent vers le caisson CSN, c’est-à-dire s’accumulent sur la première électrode du premier condensateur Cl, formant ainsi le deuxième signal et faisant ainsi monter la valeur de son potentiel électrique, par exemple jusqu’à 1,8 volt.
Si la capacité de stockage d’électrons de la photodiode ZPS arrive à saturation, ces derniers sont évacués vers la première borne B1 via le premier transistor d’initialisation RST1. En effet, même si le transistor d’initialisation est bloqué, la différence de potentiels entre ses deux électrodes est suffisante pour générer un courant de fuite permettant l’évacuation des électrons.
Ainsi dans ce cas, le nombre d’électrons dans la photodiode n’augmente plus. A titre indicatif, la photodiode ZPS a une capacité de stockage de l’ordre de dix mille à vingt mille électrons.
Même si la photodiode ZPS arrive à saturation, la génération de nouveaux électrons (qui seront alors évacués) est associée à la génération de nouveaux trous, qui s’accumuleront dans le caisson CSN. Le nombre de trous stockés dans le caisson CSN peut donc être supérieur au nombre d’électrons stockés dans la photodiode ZPS.
A titre indicatif, le caisson CSN à une capacité de stockage de l’ordre de dix mille à un million de trous.
Lors d’une troisième étape A3, les moyens de commande CMD rendent le deuxième transistor d’initialisation RST2 passant et le troisième transistor d’initialisation RST3 bloqué.
Le caisson CSN est donc couplé à la masse et la zone de stockage de trous ZST est donc flottante.
Les moyens de commande CMD rendent également le deuxième transistor de transfert TG2 bloqué.
Les trous sont donc évacués vers la masse, et le potentiel sur la zone de stockage de trous ZST varie de façon proportionnelle à la variation de tension du caisson CSN. Le deuxième signal a ainsi été transféré par effet capacitif du caisson CSN vers la zone de stockage de trou ZST.
variation de potentiel sur la zone de du rapport capacitif entre le premier condensateur C2,
Plus précisément, ladite stockage de trous ZST dépend condensateur Cl et le deuxième
A titre indicatif, la valeur de la variation de potentiel sur la zone de stockage de trous ZST s’obtient selon la formule
Fl
Δ-. = A2 X —--— 1 2 F1 + F2
Avec Ai la variation de potentiel sur la zone de stockage de trous ZST, Δ2 la variation de potentiel du caisson CSN, Fl la valeur capacitive du premier condensateur Cl et F2 la valeur capacitive du deuxième condensateur C2.
Ainsi, si les deux condensateurs Cl et C2 ont des valeurs identiques, le gain obtenu sera de 0,5. Et, puisque la variation de potentiel Δ2 sur le caisson CSN est de 1,8 volt, la variation de potentiel Δι correspondante sur la zone de stockage de trous ZST est de 0,9 volt.
L’information représentative du nombre de trous accumulés dans le caisson CSN, ou premier signal, a donc été transférée du caisson CSN vers la zone de stockage de trous ZST.
Cette zone de stockage de trous ZST étant protégée de la lumière, de nouvelles charges ne peuvent pas venir modifier le potentiel sur la zone de stockage de trous ZST. Ladite information est donc préservée.
Les moyens de commande CMD rendent ensuite le premier transistor de transfert TGI passant pendant une durée brève mais suffisante pour transférer les électrons accumulés dans la photodiode ZPS vers le nœud de stockage d’électrons STN, puis rendent le premier transistor d’initialisation RST1 passant afin d’initialiser à nouveau le potentiel de la cathode de la photodiode à la première tension, ici 2 volts. On a donc ici transféré le premier signal depuis la zone photosensible ZPS vers le nœud de stockage d’électron.
Lors d’une quatrième étape A4, les électrons, c’est-à-dire le premier signal, sont transférés de façon classique et connue en soi, par la méthode de double échantillonnage corrélé (CDS, « Correlated double sampling » selon l’acronyme anglo-saxon).
Selon cette méthode, préalablement au transfert des électrons, les moyens de commande CMD font passer le quatrième transistor RST4 dans un état bloqué, et le nœud de lecture SN, initialisé à 2,5 volts devient donc flottant.
Les moyens de commande CMD rendent également le transistor de sélection SEL passant, afin de réaliser une première lecture du potentiel présent sur le nœud de lecture SN par les moyens de traitement MT.
Les électrons présents sur nœud de stockage STN sont ensuite transférés vers le nœud de lecture SN. Pour ce faire, les moyens de commande CMD rendent brièvement le deuxième transistor de transfert TG2 passant. En conséquence, la valeur du potentiel du nœud de lecture SN diminue.
Une deuxième lecture du potentiel présent sur le nœud de lecture SN est ensuite réalisée par les moyens de traitement MT, et les moyens de traitement MT soustraient la valeur lue lors de la deuxième lecture à la valeur lue lors de la première lecture afin d’obtenir un premier signal numérique représentatif du nombre d’électrons générés par l’illumination LX.
Lors d’une cinquième étape A5, les moyens de commande font passer brièvement le quatrième transistor RST4 à l’état passant afin de réinitialiser la valeur du nœud de lecture SN à la première tension.
Une nouvelle première lecture est ensuite réalisée afin de lire le potentiel du nœud de lecture SN.
Les moyens de commande CMD bloquent ensuite le deuxième transistor RST2, le caisson CSN est donc flottant, et rendent passant le troisième transistor RST3, la zone de stockage de trous ZST est donc à la deuxième tension, ici -1 volt.
Ainsi, le potentiel du caisson CSN augmente à nouveau de façon proportionnelle à la hausse de potentiel sur la zone de stockage de trous, passant par exemple de 0 volts à 0,9 volts.
Les moyens de commande CMD font ensuite passer le quatrième transistor RST4 dans un état bloqué afin de rendre le nœud de lecture SN flottant, et rendent brièvement le deuxième transistor RST2 passant afin de coupler le caisson CSN à la masse. Le potentiel du caisson passe donc de 0,9 volt à 0 volt.
Cette chute de la valeur du potentiel du caisson CSN entraîne une chute proportionnelle de la valeur du potentiel du nœud de lecture SN, via le troisième condensateur C3.
Une nouvelle deuxième lecture du potentiel du nœud de lecture SN est alors réalisée, et les moyens de traitement MT soustraient la valeur lue lors de la nouvelle deuxième lecture à la valeur lue lors de la nouvelle première lecture, afin d’obtenir un deuxième signal numérique représentatif du nombre de trous générés par l’illumination LX.
Les moyens de traitement peuvent donc alors obtenir une image à grande gamme dynamique par des opérations de combinaison du premier signal et du deuxième signal. En particulier, les moyens de traitement MT sont configurés pour coder les premier et deuxième signaux numériques sur un premier nombre de bits et pour obtenir un signal combiné codé sur un deuxième nombre de bits supérieur au premier nombre de bits.
La mise en œuvre d’une prise de vue selon les étapes décrites ci-avant est avantageuse car elle permet d’une part l’obtention de deux signaux à partir d’une unique illumination, et elle permet également l’utilisation des mêmes moyens de traitement MT pour l’obtention des deux signaux représentatifs de l’illumination, l’obtention du premier signal numérique et du deuxième signal numérique se faisant toutes deux par une opération de soustraction de la valeur lue lors de la deuxième lecture à la valeur lue lors de la première lecture.
Il serait cependant possible, comme l’illustre la figure 5, que le troisième condensateur C3 ne soit pas couplé entre le nœud de lecture et le caisson CSN, mais entre le nœud de lecture SN et la zone de stockage de trous ZST.
Dans ce cas, lors de la cinquième étape A5, après la nouvelle première lecture, les moyens de commande CMD rendent le quatrième transistor RST4 bloqué, puis rendent le troisième transistor RST3 passant.
La hausse du potentiel sur la zone de stockage de trous ZST entraîne une hausse proportionnelle sur le nœud de lecture SN.
La nouvelle deuxième lecture est alors réalisée, et les moyens de traitement soustraient la valeur lue lors de la première lecture à la valeur lue lors de la deuxième lecture.
En d’autre terme, il y a une augmentation de la valeur du potentiel du nœud de lecture SN entre la nouvelle première lecture et la nouvelle deuxième lecture. Il est donc nécessaire d’avoir ici des moyens de traitement MT configurés pour soustraire la valeur de la deuxième lecture à la valeur de la première lecture lors de la quatrième étape, et configurés pour soustraire la valeur de la première lecture à celle de la deuxième lecture lors de la cinquième étape A5.
Bien qu’il nécessite une configuration plus complexe des moyens de traitement MT, ce mode de réalisation du dispositif DIS permet également d’obtenir des images à grande gamme dynamique par une seule et même illumination.
Comme l’illustre la figure 6, le dispositif imageur DIS peut être de type à illumination face avant. Dans ce cas, la région de la partie d’interconnexion INT située au-dessus et en vis-à-vis du caisson CSN et de la zone photosensible ZPS est dépourvue de ligne de métal, et le caisson CSN est isolé du reste du substrat SB par la tranchée d’isolation capacitive TIC délimitant les bords du caisson et par une couche isolante enterrée IS qui délimite le fond du caisson.
Le dispositif imageur DIS illustré précédemment en lien avec les figures 1 à 6 peut être intégré dans différents types de systèmes comportant des capteurs d’images, comme un appareil photo numérique APN tel qu’illustré sur la figure 7, ou un téléphone portable intelligent TPI tel que celui illustré sur la figure 8.
Par ailleurs l’invention n’est pas limitée à ces modes de réalisation et de mise en œuvre mais en embrasse toutes les variantes, en particulier, les différentes valeurs de tensions et de potentiels ont été données à titre d’exemples nullement limitatifs.

Claims (10)

  1. REVENDICATIONS
    1. Capteur d’images intégré (DIS) adapté à un mode de commande dit à obturation globale comportant une matrice de pixels dans laquelle chaque pixel (PX) comporte une zone photosensible (ZPS) apte à intégrer un signal lumineux (LX) en générant des paires électron-trous de façon à former un premier signal représentatif du nombre d’électrons et un deuxième signal représentatif du nombre de trous, une première partie de circuit (PI) apte à stocker le premier signal à l’abri de la lumière, une deuxième partie de circuit (P2) apte à stocker le deuxième signal à l’abri de la lumière, et une troisième partie de circuit (P3) apte à lire le premier signal et le deuxième signal, et apte à réaliser des opérations de combinaisons entre le premier signal et le deuxième signal afin de générer un signal combiné, l’ensemble des signaux combinés étant destiné à former une image.
  2. 2. Capteur selon la revendication 1, dans lequel la troisième partie est configurée pour coder chaque premier signal et chaque deuxième signal sur un premier nombre de bits, et pour coder chaque signal combiné sur un deuxième nombre de bits supérieur au premier nombre de bits.
  3. 3. Capteur selon la revendication 1 ou 2, dans lequel chaque deuxième partie de circuit (P2) comporte une zone de stockage de trous (ZST) isolée électriquement de la zone photosensible (ZPS) et apte à recevoir le deuxième signal par effet capacitif (Cl), et la troisième partie étant apte à recevoir ledit deuxième signal par effet capacitif, la troisième partie de circuit (P3) comportant un nœud de lecture (SN) et des moyens de traitement (MT) configurés pour lire, coder et combiner le premier signal et le deuxième signal.
  4. 4. Capteur selon l’une des revendications précédentes, dans lequel la matrice est réalisée dans un substrat semi-conducteur (SB) et chaque pixel est réalisé dans un caisson (CSN) et entouré totalement par une tranchée d’isolation capacitive (TIC) respective et distincte comportant un matériau de remplissage semi-conducteur (10) et tapissée d’un matériau isolant (11).
  5. 5. Capteur selon les revendications 3 et 4, dans lequel la deuxième partie de circuit (P2) de chaque pixel comporte
    - un premier condensateur (Cl) connecté à la zone photosensible et formé par le caisson (CSN), le matériau isolant (11) et le matériau de remplissage (10) qui forme la zone de stockage de trous (ZST),
    - un deuxième condensateur (C2) connecté entre le premier condensateur (Cl) et une borne d’alimentation de référence, et formé par le matériau de remplissage (10), le matériau isolant (11), et une portion du substrat extérieure au pixel (PX), et
    - un troisième condensateur (C3) couplé entre la deuxième partie (P2) et le nœud de lecture (SN),
    - le capteur comportant en outre des moyens de commande (CMD) aptes à réinitialiser les potentiels électriques de la zone photosensible (ZPS), de la zone de stockage de trous (ZST) et du nœud de lecture (SN) à des valeurs de référence.
  6. 6. Capteur selon la revendication 5, dans lequel le troisième condensateur (C3) est couplé entre le caisson (CSN) et le nœud de lecture (SN).
  7. 7. Capteur selon la revendication 5, dans lequel le troisième condensateur (C3) est couplé entre le matériau de remplissage (10) et le nœud de lecture (SN).
  8. 8. Procédé d’obtention d’une image par un capteur d’image adapté à un mode de capture dit à obturation globale comportant une matrice de pixels aptes à générer des paires électron-trou en réponse une illumination (LX), dans lequel, on illumine les zones photosensibles (ZPS) des pixels et pour chaque pixel
    - on stocke un premier signal représentatif du nombre d’électrons générés lors de l’illumination dans un nœud de stockage (STN) à l’abri de la lumière,
    - on stocke un deuxième signal représentatif du nombre de trous générés lors de l’illumination dans une zone de stockage de trous (ZST) à l’abri de la lumière,
    - on transfert le premier signal sur un nœud de lecture (SN) et on lit le premier signal,
    - on transfert le deuxième signal sur le nœud de lecture (SN) et on lit le deuxième signal,
    - on combine le premier signal et le deuxième signal,
    - l’ensemble des signaux combinés formant ladite image.
  9. 9. Procédé selon la revendication 8, dans lequel on code le premier signal et le deuxième signal sur un premier nombre de bits, et dans lequel on combine le premier signal et le deuxième signal de façon à obtenir un signal combiné codé sur un deuxième nombre de bits supérieur au premier nombre de bits.
  10. 10. Procédé selon la revendication 9, dans lequel on transfère le deuxième signal dans la zone de stockage de trous (ZST) par effet capacitif à partir de la variation de potentiel induite par la génération des trous sur la zone photosensible (ZPS), et on transfère le deuxième signal depuis la zone de stockage de trou (ZST) vers le nœud de lecture (SN) par effet capacitif.
FR1857618A 2018-08-23 2018-08-23 Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique Active FR3085246B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1857618A FR3085246B1 (fr) 2018-08-23 2018-08-23 Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
US16/547,369 US11102429B2 (en) 2018-08-23 2019-08-21 Integrated global shutter image sensor
CN201910778592.2A CN110858880B (zh) 2018-08-23 2019-08-22 集成全局快门图像传感器
CN201921370712.7U CN211406121U (zh) 2018-08-23 2019-08-22 集成图像传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1857618A FR3085246B1 (fr) 2018-08-23 2018-08-23 Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
FR1857618 2018-08-23

Publications (2)

Publication Number Publication Date
FR3085246A1 true FR3085246A1 (fr) 2020-02-28
FR3085246B1 FR3085246B1 (fr) 2020-09-18

Family

ID=65201139

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1857618A Active FR3085246B1 (fr) 2018-08-23 2018-08-23 Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique

Country Status (3)

Country Link
US (1) US11102429B2 (fr)
CN (2) CN211406121U (fr)
FR (1) FR3085246B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3085246B1 (fr) 2018-08-23 2020-09-18 St Microelectronics Crolles 2 Sas Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
CN111601053B (zh) * 2020-05-20 2021-07-27 上海炬佑智能科技有限公司 一种图像传感器、全局快门控制方法及计算机存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320685A1 (en) * 2013-04-24 2014-10-30 Canon Kabushiki Kaisha Imaging apparatus and imaging system
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate
US20170186806A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics (Crolles 2) Sas High-dynamic-range pixel

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888214B2 (en) 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
EP1563544A1 (fr) 2002-11-12 2005-08-17 Micron Technology, Inc. Grille mise a la terre et techniques d'isolation visant a reduire le courant d'obscurite dans des capteurs d'images cmos
EP1796373A1 (fr) 2005-12-12 2007-06-13 The Swatch Group Research and Development Ltd. Pocédé d'obtention d'une image à l'aide d'un capteur d'images à gamme dynamique etendue
JP2010171318A (ja) * 2009-01-26 2010-08-05 Fujifilm Corp 固体撮像素子、撮像装置、及び固体撮像素子の信号読み出し方法
JP4798254B2 (ja) * 2009-05-13 2011-10-19 株式会社デンソー 受光デバイス及びその制御方法
US9252185B2 (en) 2012-09-19 2016-02-02 Semiconductor Components Industries, Llc Back side illuminated image sensors with back side charge storage
US9484370B2 (en) 2014-10-27 2016-11-01 Omnivision Technologies, Inc. Isolated global shutter pixel storage structure
TWI608244B (zh) 2015-08-07 2017-12-11 佳能股份有限公司 光電轉換設備、測距裝置、及資訊處理系統
US9876047B2 (en) * 2015-12-15 2018-01-23 Canon Kabushiki Kaisha Photoelectric conversion apparatus and information processing apparatus
JP2019507954A (ja) 2016-03-11 2019-03-22 インヴィサージ テクノロジーズ インコーポレイテッド グローバル電子シャッタを提供する画像センサを含む、画像センサ
US10001406B2 (en) * 2016-06-07 2018-06-19 Semiconductor Components Industries, Llc Charge packet signal processing using pinned photodiode devices
WO2018018026A1 (fr) 2016-07-22 2018-01-25 Invisage Technologies, Inc. Pixels de film quantique à faible bruit de lecture
WO2018075705A1 (fr) 2016-10-20 2018-04-26 Invisage Technologies, Inc. Capteur d'image avec électrodes de collecte d'électrons et de trous
US11037977B2 (en) * 2018-08-03 2021-06-15 Semiconductor Components Industries, Llc Stacked image sensor capable of simultaneous integration of electrons and holes
FR3085246B1 (fr) 2018-08-23 2020-09-18 St Microelectronics Crolles 2 Sas Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320685A1 (en) * 2013-04-24 2014-10-30 Canon Kabushiki Kaisha Imaging apparatus and imaging system
US20150035028A1 (en) * 2013-08-05 2015-02-05 Apple Inc. Image Sensor with Buried Light Shield and Vertical Gate
US20170186806A1 (en) * 2015-12-29 2017-06-29 Stmicroelectronics (Crolles 2) Sas High-dynamic-range pixel

Also Published As

Publication number Publication date
CN110858880A (zh) 2020-03-03
US20200068148A1 (en) 2020-02-27
US11102429B2 (en) 2021-08-24
CN110858880B (zh) 2022-05-31
FR3085246B1 (fr) 2020-09-18
CN211406121U (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US9936150B2 (en) Image sensors with a rolling shutter scanning mode and high dynamic range
US20190141270A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
EP2564239B1 (fr) Detecteur de rayonnement electromagnetique a selection de gamme de gain
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
FR3039928A1 (fr) Procede de commande d'un capteur d'image a pixels actifs
EP3487167B1 (fr) Capteur d'images à grande gamme dynamique
FR2986906A1 (fr) Structure de pixel actif a transfert de charge ameliore
US11037977B2 (en) Stacked image sensor capable of simultaneous integration of electrons and holes
US10798323B1 (en) Control method for an active pixel image sensor
CN110300272B (zh) 堆叠芯片图像传感器和操作能够同时积聚电子和空穴的图像传感器的方法
FR2924862A1 (fr) Dispositif microelectronique photosensible avec multiplicateurs par avalanche
FR3085246A1 (fr) Capteur d'images integre a obturation globale adapte a la realisation d'images a grande gamme dynamique
EP3420592B1 (fr) Architecture améliorée de pixels à gamme dynamique ultra-élevée
EP1627432B1 (fr) Capteur d image matriciel en technologie cmos
FR2513015A1 (fr) Dispositif de detection d'image en couleurs du type transfert de charge
WO2010130950A1 (fr) Capteur d'image integre a tres grande sensibilite
EP0068975B1 (fr) Détecteur photonique à lecture à transfert de charges à l'état solide, et cible de prise de vues utilisant un tel détecteur
WO2020050195A1 (fr) Élément d'imagerie à semi-conducteur et dispositif électronique
EP1128661A1 (fr) Procédé permettant d'opérer un capteur d'image CMOS
EP3026890A1 (fr) Contrôle de la durée d'intégration dans un dispositif photosensible
WO2021157261A1 (fr) Dispositif d'imagerie et procédé de traitement d'image
EP3829160A1 (fr) Pixel à plage dynamique ajustable pour la réduction de bruit
FR2992813A1 (fr) Procede de commande d'un pixel cmos
EP2430660A1 (fr) Capteur d'image pour imagerie a tres bas niveau de lumiere
EP1265290A1 (fr) Procédé permettant d'opérer un capteur d'image CMOS avec une sensibilité accrue

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200228

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8