FR3131075A1 - Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance - Google Patents

Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance Download PDF

Info

Publication number
FR3131075A1
FR3131075A1 FR2113655A FR2113655A FR3131075A1 FR 3131075 A1 FR3131075 A1 FR 3131075A1 FR 2113655 A FR2113655 A FR 2113655A FR 2113655 A FR2113655 A FR 2113655A FR 3131075 A1 FR3131075 A1 FR 3131075A1
Authority
FR
France
Prior art keywords
layer
silicon
iii
active
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2113655A
Other languages
English (en)
Other versions
FR3131075B1 (fr
Inventor
Christelle Veytizou
Ionut Radu
Joff Derluyn
Stefan Degroote
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec Belgium
Soitec SA
Original Assignee
Soitec Belgium
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR2113655A priority Critical patent/FR3131075B1/fr
Application filed by Soitec Belgium, Soitec SA filed Critical Soitec Belgium
Priority to EP22817285.4A priority patent/EP4449482B1/fr
Priority to US18/720,416 priority patent/US20250056858A1/en
Priority to CN202280082217.4A priority patent/CN118679556A/zh
Priority to KR1020247023870A priority patent/KR20240116563A/ko
Priority to PCT/EP2022/082085 priority patent/WO2023110267A1/fr
Priority to JP2024527762A priority patent/JP2024545586A/ja
Priority to TW111144574A priority patent/TW202341486A/zh
Publication of FR3131075A1 publication Critical patent/FR3131075A1/fr
Application granted granted Critical
Publication of FR3131075B1 publication Critical patent/FR3131075B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure

Landscapes

  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

L’invention porte sur une structure semi-conductrice (1) comprenant : − un substrat de Silicium sur Isolant (101) comprenant : o une couche de base de silicium (10) ; o une couche intermédiaire (11) sur ladite couche de base (10) et comprenant :  une couche riche en pièges (111) ; et  un isolant enterré (121) sur la couche riche en pièges (111) ; et o une couche supérieure de silicium dopé de type n (12) sur ladite couche intermédiaire (11) ; et − un empilement (202) de couches semi-conductrices III-N épitaxiales sur ledit substrat (101) de Silicium sur Isolant, comprenant : o une première couche III-N active (21) sur ladite couche supérieure (12) ; o une deuxième couche III-N active (22) sur ladite première couche III-N active (21) ; avec un Gaz d’Electrons bidimensionnel (200) entre ladite première couche III-N active (21) et ladite deuxième couche III-N active (22). Figure à publier avec l’abrégé : Fig. 3

Description

STRUCTURE SEMI-CONDUCTRICE EN NITRURE DU GROUPE III SUR SILICIUM SUR ISOLANT ET SON PROCÉDÉ DE CROISSANCE
La présente invention concerne de manière générale, entre autres, une structure semi-conductrice et un procédé de croissance de celle-ci. Plus particulièrement, elle concerne une structure semi-conductrice comprenant un nitrure du Groupe III amené à croître sur un Silicium sur Isolant, dans laquelle la structure semi-conductrice atteint des performances exceptionnelles pour des applications à haute puissance et à haute fréquence, et un procédé de croissance de celle-ci.
Contexte de l'invention
Les hétérostructures à base de nitrure du Groupe III sont très bien adaptées à des applications à haute puissance et haute fréquence en raison de leur grande vitesse électronique et de leur champ électrique critique élevé. À titre d'exemple, on utilise traditionnellement des hétérostructures d'AlGaN/GaN pour la fabrication de transistors à effet de champ, également appelés FET. Dans cette hétérostructure, un gaz d'électrons bidimensionnel, également appelé 2DEG, est généré par la polarisation spontanée et piézoélectrique entre les deux couches actives, c'est-à-dire entre l'AlGaN et le GaN.
Les hétérostructures à base de nitrure du Groupe III sont généralement fabriquées sur des substrats de silicium classiques. Compte tenu du besoin toujours croissant de solutions à haute puissance et à haute fréquence, l'industrie des télécommunications doit relever le défi de rendre ces hétérostructures à base de nitrure du Groupe III compatibles avec les technologies existantes. À titre d'exemple, les hétérostructures à base de nitrure du Groupe III devraient permettre la miniaturisation continue des dispositifs microélectroniques et l'amélioration continue de leurs performances.
Pour les applications à haute puissance et haute fréquence, il est essentiel de rendre maximale la résistivité du substrat sous-jacent des dispositifs. Cependant, les mesures effectuées par profilage de la résistance distribuée sur du nitrure de gallium formé par croissance épitaxiale sur un substrat de silicium présentent une baisse significative de la résistivité en fonction de la profondeur dans l'hétérostructure.
Plus généralement, les mesures effectuées par profilage de la résistance distribuée sur des hétérostructures de nitrure du Groupe III formées par croissance épitaxiale sur un substrat de silicium présentent une baisse semblable de la résistivité à l'interface entre l'hétérostructure de nitrure du Groupe III et le substrat de silicium et une présence semblable de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le substrat de silicium. Cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'impuretés depuis la couche de croissance initiale des couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de silicium. Les impuretés agissent comme une impureté de type p pour le substrat de silicium. Plus particulièrement, cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'éléments du Groupe III dans le substrat de silicium dans lequel ils agissent comme des impuretés de type p pour le substrat de silicium. À titre d'exemple, dans l'échantillon étudié sur les figures 1 et 2 de la présente invention, la présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration de gallium et/ou d'aluminium à l'intérieur du substrat de silicium. Le gallium et/ou l'aluminium agissent comme des impuretés de type p pour le silicium et modifient ainsi la résistivité du substrat de silicium.
Plusieurs problèmes découlent de cette diffusion d'éléments du Groupe III à l'intérieur du substrat de silicium. Pour des applications à haute puissance et haute fréquence, la présence d'une concentration élevée de dopants de type p à l'interface entre le nitrure de gallium et le silicium va provoquer un couplage capacitif entraînant une dissipation de puissance et des pertes RF notables pour des composants fabriqués à partir de cette structure. De plus, la diffusion d'éléments du Groupe III dans le substrat de silicium va poser des problèmes de linéarité dus à la génération de fréquences harmoniques dans des composants fabriqués à partir de cette structure.
Un objet de certains modes de réalisation de la présente invention est donc de proposer une structure semi-conductrice et un procédé de fabrication qui ne présentent pas les défauts inhérents à l'art antérieur. Plus précisément, un objet de certains modes de réalisation de la présente invention est de proposer une structure semi-conductrice présentant des performances améliorées à haute puissance et haute fréquence et un procédé de fabrication de celle-ci.
L'étendue de la protection recherchée pour divers modes de réalisation de l'invention est exposée dans les revendications indépendantes.
Les éventuels modes de réalisation et éléments caractéristiques décrits dans le présent fascicule qui n'entrent pas dans le cadre des revendications indépendantes doivent être interprétés comme étant des exemples utiles à la compréhension des divers modes de réalisation de l'invention.
Il existe un besoin d'une structure semi-conductrice qui présente une résistivité améliorée et des pertes de puissance et des problèmes de linéarité réduits. De plus, il existe un besoin d'une structure semi-conductrice qui, du point de vue de la fabrication, soit compatible avec les technologies existantes.
Cet objet est atteint, selon un premier aspect présenté à titre d'exemple de la présente invention, par une structure semi-conductrice comprenant :
un substrat de Silicium sur Isolant comprenant :
une couche de base comprenant du silicium ;
une couche intermédiaire formée sur le dessus de la couche de base ; et
une couche supérieure formée sur le dessus de la couche intermédiaire ;
un empilement de couches semi-conductrices III-N épitaxiales sur le dessus du substrat de Silicium sur Isolant, l'empilement de couches semi-conductrices III-N épitaxiales comprenant une couche active épitaxiale ; dans laquelle la couche active épitaxiale comprend :
une première couche III-N active formée sur le dessus de la couche supérieure ;
une deuxième couche III-N active formée sur le dessus de la couche barrière de diffusion ;
avec un Gaz Électronique bidimensionnel entre la première couche III-N active et la deuxième couche III-N active ;
et dans laquelle :
la couche supérieure comprend du silicium dopé de type n ; et
la couche intermédiaire comprend :
une couche riche en pièges ; et
un isolant enterré formé sur le dessus d'une couche riche en pièges.
Comme mentionné précédemment, la présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et un substrat de silicium sur lequel l'hétérostructure de nitrure du Groupe III est par exemple formée par croissance épitaxiale peut par exemple être mesurée par des mesures de profilage de la résistance distribuée. Cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'impuretés depuis la couche de croissance initiale des couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de silicium. Les impuretés agissent comme une impureté de type p pour le substrat de silicium. Plus particulièrement, cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'éléments du Groupe III dans le substrat de silicium dans lequel ils agissent comme des impuretés de type p pour le substrat de silicium.
Dans le cas de la structure semi-conductrice selon la présente invention, la diffusion ou la migration des éléments du Groupe III depuis les couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de Silicium sur Isolant est contenue dans une région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure. En effet, la couche intermédiaire du substrat de Silicium sur Isolant selon la présente invention confine la diffusion ou la migration des éléments du Groupe III dans la région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure, raccourcissant ainsi la distance de diffusion des impuretés dans le substrat de Silicium sur Isolant.
Dans le cas de la structure semi-conductrice selon la présente invention, le dopage de type n de la couche supérieure du substrat de Silicium sur Isolant selon la présente invention compense la concentration d'éléments du Groupe III qui diffusent depuis les couches épitaxiales vers le substrat de Silicium sur Isolant. En d'autres termes, le dopage de type n de la couche supérieure du substrat de Silicium sur Isolant selon la présente invention compense une concentration en dopants de type p à l'interface entre les couches épitaxiales et le substrat de Silicium sur Isolant, dans lequel la concentration de ces dopants de type p résulte d'une diffusion d'atomes du Groupe III depuis ledit empilement de couches semi-conductrices III-N épitaxiales vers la couche supérieure du substrat de Silicium sur Isolant.
Ainsi, la structure semi-conductrice selon la présente invention présente des performances améliorées à haute puissance et haute fréquence, une résistivité améliorée et une réduction des pertes de puissance et des problèmes de linéarité.
L'utilisation d'une couche riche en pièges s'est avérée être l'une des techniques les plus efficaces pour réduire ces effets parasites et pour améliorer les propriétés de haute résistivité du silicium, tout en étant compatible avec la fabrication industrielle de tranches de SOI et avec le bilan thermique important du procédé CMOS standard. Les pièges de la couche riche en pièges capturent les porteurs libres à l'interface entre le silicium et la couche intermédiaire, permettant ainsi au substrat de Silicium sur Isolant de retrouver sa résistivité nominale, sa linéarité, cela éliminant la dépendance au courant continu et conduisant à une réduction substantielle des pertes RF et de la diaphonie. Dans le contexte de la présente invention, la couche riche en pièges a une densité de défauts appropriée pour piéger des charges libres qui peuvent être générées dans le substrat de Silicium sur Isolant. La couche riche en pièges peut également fournir un effet de piégeage. La couche riche en pièges a une épaisseur de plusieurs dizaines de nanomètres à plusieurs microns, par exemple de 50 nm à 3 microns. La couche riche en pièges comprend du silicium, ou du carbure de silicium amorphe, ou du silicium polycristallin également appelé polysilicium.
Dans le contexte de la présente invention, un gaz d'électrons bidimensionnel, également appelé 2DEG, est un gaz d'électrons libres de se déplacer dans deux dimensions, mais étroitement confinés dans la première. Ce confinement étroit conduit à des niveaux d'énergie quantifiés pour le mouvement dans cette direction. Les électrons apparaissent sous la forme d'une feuille 2D intégrée à un monde 3D.
Dans le contexte de la présente invention, le terme de nitrure du Groupe III fait référence à des composés semi-conducteurs formés entre des éléments du Groupe III du tableau périodique, par exemple le bore, également désigné B, l'aluminium, également désigné Al, le gallium, également désigné Ga, l'indium, également désigné In, et l'azote, également désigné N. Comme exemples de composés binaires de nitrure du Groupe III on peut citer GaN, AlN, BN, etc. Le terme de nitrure du Groupe III fait également référence à des composés ternaires et quaternaires comme par exemple l'AlGaN et l'InAlGaN.
Dans le cadre de la présente invention, la première couche III-N active comprend un ou plusieurs éléments parmi N, P, As, et un ou plusieurs éléments parmi B, Al, Ga, In et Tl. La première couche III-N active comprend par exemple du GaN. La deuxième couche III-N active comprend un ou plusieurs éléments parmi N, P, As et un ou plusieurs éléments parmi B, Al, Ga, In et Tl. La deuxième couche III-N active comprend par exemple de l'AlGaN. Le terme AlGaN se rapporte à une composition comprenant Al, Ga et N dans un rapport stœchiométrique quelconque (AlxGayN) dans lequel x est compris entre 0 et 1 et y est compris entre 0 et 1. En variante, la deuxième couche III-N active comprend par exemple de l'AlN. En variante, la deuxième couche III-N active comprend de l'InAlGaN. Une composition telle que l'InAlGaN comprend de l'In dans n'importe quelle quantité appropriée. En variante, la première couche III-N active et la deuxième couche III-N active comprennent toutes deux de l'InAlGaN, et la deuxième couche III-N active comprend une bande interdite plus large qu'une bande interdite de la première couche III-N active et dans laquelle la deuxième couche III-N active comprend une polarisation supérieure à la polarisation de la première couche III-N active. En variante, la première couche III-N active et la deuxième couche III-N active comprennent toutes deux du BInAlGaN, et la deuxième couche III-N active comprend une bande interdite plus large qu'une bande interdite de la première couche III-N active et dans laquelle la deuxième couche III-N active comprend une polarisation supérieure à la polarisation de la première couche III-N active. Les compositions de la couche active peuvent être choisies au vu des caractéristiques à obtenir, les compositions pouvant donc varier en conséquence. À titre d'exemple, de bons résultats ont été obtenus avec une première couche III-N active comprenant du GaN d'une épaisseur d'environ 150 nm et une deuxième couche III-N active comprenant du AlGaN d'une épaisseur d'environ 20 nm.
Dans le contexte de la présente invention, la couche de base du substrat de Silicium sur Isolant comprend du silicium massif et la résistivité de la couche de base du substrat de Silicium sur Isolant est typiquement comprise entre 3 et 5 kOhm.cm, et est de préférence supérieure à 1 kOhm.cm. Ainsi, la résistivité du substrat sous-jacent à l'empilement de couches semi-conductrices III-N épitaxiales est maximisée pour les applications à haute puissance et haute fréquence.
Dans le contexte de la présente invention, la technologie du Silicium sur Isolant, également appelée SOI, correspond à la fabrication de dispositifs à semi-conducteurs dans un substrat stratifié silicium-isolant-silicium. Le choix de l'isolant dépend en grande partie de l'application prévue des dispositifs à semi-conducteurs. Plusieurs types de substrats de Silicium sur Isolant peuvent être utilisés dans le cadre de la présente invention.
Du fait de l'isolation vis-à-vis du silicium massif de la couche de base du substrat de Silicium sur Isolant, la capacité parasite au sein des dispositifs semi-conducteurs fabriqués à partir de l'hétérostructure de nitrure du Groupe III est réduite, améliorant ainsi leur consommation d'énergie et leurs performances. Les dispositifs à semi-conducteurs fabriqués sur substrat de Silicium sur Isolant présentent également une plus grande résistance au verrouillage et de meilleures performances à VDD équivalent que les dispositifs à semi-conducteurs intégrés sur d'autres types de substrats. La dépendance à la température des dispositifs à semi-conducteurs fabriqués sur SOI est réduite par comparaison à des dispositifs à semi-conducteurs intégrés sur d'autres types de substrats. Du fait de l'isolation, les dispositifs à semi-conducteurs fabriqués sur SOI présentent de plus faibles courants de fuite et par conséquent, un meilleur rendement énergétique.
Les substrats de Silicium sur Isolant pour Radiofréquences, également appelés substrats RF-SOI, permettent d'obtenir de hautes performances RF sur des films de silicium compatibles avec les procédés CMOS standard, une isolation RF et des signaux de puissance à haute linéarité, de faibles pertes RF, un traitement numérique et une intégration de la gestion de l'énergie.
À titre d'exemple, un substrat à intégrité de signal améliorée pour application RF comprend une couche de base comprenant du silicium à haute résistivité, une couche riche en pièges formée sur le dessus de la couche de base, un isolant enterré formé sur le dessus de la couche riche en pièges, et une couche supérieure formée sur le dessus de l'isolant enterré, dans lequel la couche supérieure comprend un monocristal. La résistivité de la couche de base est généralement supérieure à 3 kOhm.cm. L'épaisseur de la couche supérieure est typiquement comprise entre 50 nm et 200 nm. L'ajout d'une couche riche en pièges permet d'obtenir des performances RF exceptionnelles. Un tel substrat est particulièrement bien adapté à des dispositifs ayant des spécifications de linéarité contraignantes. Les applications visent par exemple typiquement les normes LTE-Advanced et 5G et répondent à des exigences de performances différentes. Par comparaison à un substrat de SOI à haute résistivité, un substrat à intégrité du signal améliorée présente une meilleure linéarité, de plus faibles pertes RF, une plus faible diaphonie, des facteurs de qualité améliorés pour les composants passifs, des tailles de puce plus petites et une meilleure conductivité thermique. Les substrats à intégrité de signal améliorée présentent en outre typiquement un facteur de qualité harmonique inférieur à -80 dBm.
Un autre exemple de RF-SOI comprend une couche de base comprenant du silicium à résistivité moyenne, une couche riche en pièges formée sur le dessus de la couche de base, un isolant enterré formé sur le dessus de la couche riche en pièges, et une couche supérieure comprenant un monocristal mince. Un tel substrat est particulièrement bien adapté par exemple à des dispositifs hautement intégrés sensibles aux coûts, et est particulièrement bien adapté par exemple aux spécifications des applications Wi-Fi, IoT et autres applications grand public.
Un autre exemple de RF-SOI appelé SOI haute résistance vise par exemple des dispositifs ayant des spécifications de linéarité et des spécifications 2G et 3G moins contraignantes. Un tel substrat comprend une couche de base comprenant du silicium à haute résistivité, un isolant enterré formé sur le dessus de la couche de base et une couche supérieure comprenant un monocristal mince.
Les substrats de Silicium sur Isolant de puissance répondent aux exigences d'intégration, par exemple, de fonctions à haute tension et analogiques dans des circuits intégrés de puissance intelligents, économes en énergie et de grande fiabilité, pour les marchés automobile et industriel. Ils offrent une excellente isolation électrique et conviennent parfaitement à l'intégration de dispositifs fonctionnant sur différentes tensions, de quelques volts à plusieurs centaines de volts, tout en réduisant la superficie de la puce et en améliorant la fiabilité. Ces substrats sont idéaux pour des applications telles que des émetteurs-récepteurs CAN/LIN, des alimentations à découpage, des circuits d'attaque de moteurs sans balais, des circuits d'attaque de LED, etc. Un SOI de puissance comprend une couche de base comprenant du silicium, un isolant enterré formé sur le dessus comprenant de l'oxyde, et une couche supérieure comprenant du silicium. L'épaisseur de l'isolant enterré est typiquement comprise entre 0,4 µm et 1 µm et l'épaisseur de la couche supérieure est typiquement comprise entre 0,1 µm et 1,5 µm.
Les substrats de Silicium sur Isolant pour la photonique répondent à l'exigence d'intégration de fonctions optiques, par exemple sur une puce CMOS, pour des émetteurs-récepteurs optiques de faible coût et à grande vitesse. Ces substrats comprennent une couche de base comprenant du silicium, un isolant enterré formé sur le dessus de la couche de base et comprenant de l'oxyde, et une couche supérieure formée sur le dessus de l'isolant enterré et comprenant du silicium monocristallin. L'épaisseur de l'isolant enterré est typiquement comprise entre 0,7 µm et 2 µm et l'épaisseur de la couche supérieure est typiquement comprise entre 0,1 µm et 0,5 µm. La couche de silicium cristallin sur isolant peut être utilisée pour fabriquer par exemple des guides d'ondes optiques et d'autres dispositifs optiques, passifs ou actifs, par exemple par le biais d'implantations appropriées. L'isolant enterré permet par exemple la propagation de lumière infrarouge dans la couche de silicium sur la base d'une réflexion interne totale. La surface supérieure des guides d'ondes peut être soit laissée non recouverte et exposée à l'air, par exemple pour des applications de détection, soit recouverte d'un revêtement, par exemple constitué de silice.
Du point de vue de la fabrication, les substrats SOI sont compatibles avec la plupart des procédés de fabrication classiques. De manière générale, un procédé à base de SOI peut être mis en œuvre sans équipement spécial ni rééquipement important d'une usine existante. Parmi les défis propres au SOI figurent de nouvelles exigences en matière de métrologie pour tenir compte de l'isolant enterré et de préoccupations liées à la contrainte différentielle dans la couche supérieure comprenant du silicium.
Selon des exemples de mode de réalisation, une concentration en dopant de type n de la couche supérieure se situe dans la plage de 1.1015cm-3à 5.1015cm-3.
Ainsi, le dopage de type n de la couche supérieure du substrat de Silicium sur Isolant compense et équilibre la concentration en éléments du Groupe III qui diffuse depuis les couches épitaxiales vers la couche supérieure du substrat de Silicium sur Isolant.
Selon des modes de réalisation donnés à titre d'exemple, l'épaisseur de la couche supérieure est comprise entre 50 et 200 nm. En variante, l'épaisseur de la couche supérieure est inférieure à 100 nm.
Ainsi, la couche intermédiaire limite la diffusion ou la migration d'éléments du Groupe III à l'intérieur de la couche mince de silicium formée par la couche supérieure. En d'autres termes, la couche intermédiaire limite la diffusion ou la migration d'éléments du Groupe III à la région superficielle du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III. La structure semi-conductrice présente de hautes performances à haute puissance et haute fréquence, une résistivité améliorée et une réduction des pertes de puissance et des problèmes de linéarité.
Selon des exemples de mode de réalisation, la couche supérieure comprend du silicium dopé de type n, dans lequel une orientation du silicium dopé de type n de la couche supérieure est (111).
Selon des exemples de modes de réalisation, la couche supérieure comprend du silicium monocristallin.
Ainsi, le silicium monocristallin de la couche supérieure peut être utilisé pour fabriquer par exemple des guides d'ondes optiques et d'autres dispositifs optiques, passifs ou actifs, par exemple par le biais d'implantations appropriées. L'isolant enterré permet par exemple la propagation de lumière infrarouge dans le silicium de la couche supérieure sur la base d'une réflexion interne totale. La surface supérieure des guides d'ondes fabriqués à l'intérieur de la couche supérieure peut être soit laissée non recouverte et exposée à l'air, par exemple pour des applications de détection, soit recouverte d'un revêtement, par exemple constitué de silice.
Selon des exemples de modes de réalisation, l'isolant enterré comprend du carbure de silicium amorphe et la couche riche en pièges comprend du carbure de silicium amorphe.
Ainsi, le carbure de silicium amorphe agit comme une couche riche en pièges et comme barrière contenant la diffusion ou la migration d'éléments du Groupe III depuis les couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de Silicium sur Isolant dans une région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure. En variante, la couche riche en pièges comprend du silicium ou du polysilicium.
Selon des exemples de modes de réalisation, l'isolant enterré comprend du dioxyde de silicium et la couche riche en pièges comprend du silicium.
Selon des exemples de modes de réalisation, l'isolant enterré comprend du dioxyde de silicium et la couche riche en pièges comprend du carbure de silicium amorphe.
En variante, la couche riche en pièges comprend du polysilicium.
Selon des exemples de modes de réalisation, l'isolant enterré comprend une couche comprenant du nitrure de silicium confinée entre deux couches comprenant de l'oxyde de silicium ; et la couche riche en pièges comprend du carbure de silicium amorphe.
Dans cet exemple de mode de réalisation, l'isolant enterré comprend un empilement diélectrique ONO, où ONO désigne un oxyde-nitrure-oxyde. L'isolant enterré permet une meilleure conduction thermique que le dioxyde de silicium sans dégrader excessivement le couplage capacitif parasite ni compromettre les performances de grande vitesse, par exemple de dispositifs actifs fabriqués à partir de la structure semi-conductrice selon la présente invention. De plus, l'isolant enterré comprenant une couche comprenant du nitrure de silicium améliore encore l'effet technique consistant à contenir la diffusion ou la migration d'éléments du Groupe III depuis les couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de Silicium sur Isolant dans une région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure. Le blocage de la diffusion d'éléments du Groupe III depuis les couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de Silicium sur Isolant est plus efficace dans une structure semi-conductrice comprenant un isolant enterré comprenant du nitrure de silicium que dans une structure semi-conductrice comprenant un isolant enterré comprenant uniquement du dioxyde de silicium. En variante, la couche riche en pièges comprend du silicium ou du polysilicium.
Selon des exemples de modes de réalisation, le carbure de silicium est amorphe.
Les pièges du carbure de silicium amorphe de la couche riche en pièges capturent les porteurs libres à l'interface entre le silicium de la couche supérieure et de la couche intermédiaire, permettant ainsi au substrat de Silicium sur Isolant de retrouver sa résistivité nominale, sa linéarité, en éliminant la dépendance au courant continu et en conduisant à une réduction notable des pertes RF et de la diaphonie.
Selon des exemples de modes de réalisation, l'épaisseur de la couche riche en pièges est comprise entre quelques dizaines de nanomètres et plusieurs micromètres. À titre d'exemple, l'épaisseur de la couche riche en pièges comprenant du carbure de silicium amorphe peut atteindre quelques dizaines de nanomètres. En variante, l'épaisseur de la couche riche en pièges comprenant du polysilicium peut atteindre quelques micromètres.
Selon des exemples de modes de réalisation, l'épaisseur de l'isolant enterré est comprise entre 100 nm et 500 nm.
Selon des exemples de modes de réalisation, l'épaisseur de la couche intermédiaire comprenant l'isolant enterré et la couche riche en pièges est comprise entre quelques centaines de nanomètres et quelques micromètres.
Selon des exemples de modes de réalisation, l'empilement de couches semi-conductrices III-N épitaxiales comprend en outre une couche d'espacement formée entre la première couche III-N active et la deuxième couche III-N active.
Ainsi, la couche d'espacement formée par croissance épitaxiale entre la première couche III-N active et la deuxième couche III-N active améliore la mobilité des électrons au sein de l'empilement de couches semi-conductrices III-N épitaxiales.
Selon des exemples de modes de réalisation, la première couche III-N active comprend du nitrure de gallium et la deuxième couche III-N active comprend du nitrure d'aluminium gallium.
Préférablement, la première couche III-N active est obtenue par croissance épitaxiale et comprend du nitrure de gallium pur, de préférence une monocouche de nitrure de gallium.
Selon des exemples de modes de réalisation, la première couche III-N active comprend de l'InAlGaN, et la deuxième couche III-V active comprend de l'InAlGaN, et la deuxième couche III-N active comprend une bande interdite plus large qu'une bande interdite de la première couche III-N active et la deuxième couche III-N active comprend une polarisation supérieure à la polarisation de la première couche III-N active.
Ainsi, l'utilisation de matériaux différents dans la première couche III-N et la deuxième couche III-V actives adjacentes provoque une polarisation qui contribue à une région conductrice de 2DEG à proximité de la jonction entre la première couche III-N active et la deuxième couche III-N active, notamment dans la première couche III-N active qui comprend une bande interdite plus étroite que la bande interdite de la deuxième couche III-N active.
La première couche III-N active a par exemple une épaisseur comprise entre 20 et 500 nm, de préférence entre 30 et 300 nm, plus préférablement entre 50 et 250 nm, comme par exemple entre 100 et 150 nm. La deuxième couche III-N active a par exemple une épaisseur comprise entre 10 et 100 nm, de préférence entre 20 et 50 nm. Une telle combinaison d'épaisseurs permet d'obtenir de bonnes caractéristiques pour la couche active, par exemple en ce qui concerne le 2DEG obtenu.
Selon des exemples de modes de réalisation, la couche d'espacement comprend du nitrure d'aluminium.
Préférablement, la couche d'espacement est obtenue par croissance épitaxiale et comprend du nitrure d'aluminium pur.
Selon des exemples de modes de réalisation, l'épaisseur de la couche d'espacement est inférieure à 2 nm.
Ainsi, la couche d'espacement est maintenue suffisamment mince pour minimiser la rugosité de la couche d'espacement. Grâce à la minimisation de la rugosité, la couche d'espacement empêche la diffusion ou la migration d'atomes du Groupe III dans au moins la première couche III-N active. Ainsi, la stabilité thermique de la structure semi-conductrice est encore améliorée. En d'autres termes, plus la couche d'espacement est mince, meilleure est la stabilité thermique de la structure semi-conductrice. Préférablement, l'épaisseur de la couche d'espacement est comprise entre 0,5 nm et 1,5 nm. Encore plus préférablement, l'épaisseur de la couche d'espacement est comprise entre 0,8 nm et 1 nm.
Selon des exemples de modes de réalisation, l'empilement de couches semi-conductrices III-N épitaxiales comprend en outre une couche tampon formée par croissance épitaxiale entre le substrat et la couche active épitaxiale.
La couche tampon peut être d'une nature différente de celle du substrat, dans la mesure, par exemple, où les bandes interdites du substrat et de la couche tampon sont relativement éloignées l'une de l'autre, par exemple respectivement à 1,1 eV et 6,2 eV, en ce sens que la couche tampon a une bande interdite élevée, afin d'obtenir les présentes caractéristiques, telles qu'une tension de claquage élevée, par exemple supérieure à 250 V, de préférence supérieure à 500 V, encore plus préférablement supérieure à 1000 V, par exemple supérieure à 2000 V, ou même beaucoup plus élevée. La couche tampon est par exemple une couche tampon III-V à haute bande interdite. Le terme III fait ici référence à des éléments du Groupe III, tels que B, Al, Ga, In, Tl, Sc, Y et les séries des Lanthanides et des Actinides. Le terme V fait ici référence à des éléments du Groupe V, tels que N, P, As, Sb, Bi. La couche tampon peut comprendre un empilement de couches, et dans un exemple, la première est typiquement une couche de nucléation.
Selon des exemples de modes de réalisation, la structure semi-conductrice comprend en outre un empilement de passivation formé sur le dessus de la couche semi-conductrice III-N épitaxiale.
L'empilement de passivation est formé in-situ en association avec la formation de l'empilement de couches semi-conductrices III-N épitaxiales. L'empilement de passivation est par exemple formé sur le dessus de la deuxième couche III-N active. Ainsi, un empilement de passivation entièrement cristallin est formé par croissance épitaxiale sur le dessus de l'empilement de couches semi-conductrices III-N épitaxiales. En variante, un empilement de passivation partiellement cristallin est formé par croissance épitaxiale sur le dessus de l'empilement de couches semi-conductrices III-N épitaxiales. L'empilement de passivation peut également être formé par dépôt ex-situ à l'aide d'outils d'épitaxie tels que le dépôt de couche atomique, également appelé ALD, le dépôt chimique en phase vapeur, également appelé CVD, ou le dépôt physique en phase vapeur, également appelé PVD. En variante, l'empilement de passivation peut être formé par dépôt in-situ dans une chambre MOCVD ou MBE. En variante, l'empilement de passivation peut être formé par dépôt d'un film amorphe du même matériau et recristallisation de celui-ci par recuit thermique. L'empilement de passivation présent sur le dessus de la deuxième couche III-N active comprend par exemple du nitrure de gallium. En variante, l'empilement de passivation sur le dessus de la deuxième couche III-N active comprend du nitrure de gallium et du nitrure de silicium.
Un empilement de passivation est formé entre l'empilement de couches semi-conductrices III-N épitaxiales et, par exemple, une grille d'un transistor. L'empilement de passivation peut être formé uniquement sous la grille et peut en outre servir de diélectrique de grille. En variante, l'empilement de passivation peut être formé sur le dessus de l'empilement de couches semi-conductrices III-N épitaxiales et peut recouvrir entièrement l'empilement de couches semi-conductrices III-N épitaxiales. En variante, l'empilement de passivation peut être formé sur le dessus de l'empilement de couches semi-conductrices III-N épitaxiales et recouvrir partiellement la surface de l'empilement de couches semi-conductrices III-N épitaxiales, et peut par exemple être formé dans la zone dépourvue de grille entre la source et le drain d'un transistor à haute mobilité d'électrons, où il sert de passivation et empêche l'appauvrissement du 2DEG sous-jacent.
Selon des exemples de modes de réalisation, l'empilement de passivation comprend en outre une couche d'oxyde et/ou de nitrure de silicium.
Ainsi, la couche de passivation de la structure semi-conductrice selon un premier aspect présenté à titre d'exemple de la présente invention comprend du nitrure de silicium et/ou une couche d'oxyde qui joue le rôle de couche de passivation. La couche d'oxyde présente une interface électriquement propre avec la deuxième couche III-N active, une constante diélectrique élevée pour rendre maximal le couplage électrostatique entre les contacts électriques formés sur la structure semi-conductrice et le 2DEG, cela conduisant par exemple à une augmentation de la transconductance de transistors à haute mobilité d'électrons fabriqués à l'aide de la structure semi-conductrice, et à une épaisseur suffisante pour éviter un claquage diélectrique et des fuites par effet tunnel quantique.
Selon un deuxième aspect présenté à titre d'exemple de la présente invention, il est fourni un procédé de fabrication d'une structure semi-conductrice, dans lequel le procédé comprend les étapes consistant à :
fournir un substrat de Silicium sur Isolant, cela consistant à :
fournir une couche de base comprenant du silicium ;
fournir une couche intermédiaire sur la couche de base, cela consistant à :
fournir une couche riche en pièges ; et
fournir un isolant enterré formé sur le dessus de la couche riche en pièges ; et
fournir une couche supérieure comprenant du silicium dopé de type n et formée sur le dessus de la couche intermédiaire ;
fournir un empilement de couches épitaxiales de semi-conducteurs III-N sur le dessus du substrat de Silicium-sur-Insolant, l'empilement de couches épitaxiales de semi-conducteurs III-N comprenant une couche active épitaxiale ; dans lequel la fourniture de la couche active épitaxiale comprend les étapes consistant à :
fournir une première couche III-N active sur le dessus de la couche supérieure ;
fournir une deuxième couche III-N active sur la première couche III-N active ;
pour former ainsi un gaz d'électrons bidimensionnel entre la première couche III-N active et la deuxième couche III-N active.
Comme mentionné précédemment, la présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et un substrat de silicium sur lequel l'hétérostructure de nitrure du Groupe III est par exemple formée par croissance épitaxiale peut par exemple être mesurée par des mesures de profilage de la résistance distribuée. Cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'impuretés depuis la couche de croissance initiale des couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de silicium. Les impuretés agissent comme une impureté de type p pour le substrat de silicium. Plus particulièrement, cette présence de dopants de type p à l'interface entre l'hétérostructure de nitrure du Groupe III et le silicium est attribuée à la diffusion ou à la migration d'éléments du Groupe III dans le substrat de silicium dans lequel ils agissent comme des impuretés de type p pour le substrat de silicium.
Conformément au procédé de fabrication d'une structure semi-conductrice selon la présente invention, la diffusion ou la migration d'éléments du Groupe III depuis les couches épitaxiales de l'hétérostructure de nitrure du Groupe III vers le substrat de Silicium sur Isolant est contenue dans une région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure. En effet, conformément au procédé selon la présente invention, la couche intermédiaire du substrat de Silicium sur Isolant limite la diffusion ou la migration d'éléments du Groupe III dans la région de surface du substrat de Silicium sur Isolant proche des couches épitaxiales de l'hétérostructure de nitrure du Groupe III, par exemple dans la couche supérieure et facultativement à proximité de l'interface entre la couche intermédiaire et la couche supérieure, réduisant ainsi la distance de diffusion des impuretés dans le substrat de Silicium sur Isolant.
Conformément au procédé de fabrication d'une structure semi-conductrice selon la présente invention, le dopage de type n de la couche supérieure du substrat de Silicium sur Isolant compense la concentration d'éléments du groupe III qui diffuse depuis les couches épitaxiales vers le substrat de Silicium sur Isolant. En d'autres termes, le dopage de type n de la couche supérieure du substrat de Silicium sur Isolant équilibre la concentration en dopants de type p à l'interface entre les couches épitaxiales et le substrat de Silicium sur Isolant, dans lequel la concentration de ces dopants de type p résulte d'une diffusion d'atomes du Groupe III depuis ledit empilement de couches semi-conductrices III-N épitaxiales vers la couche supérieure du substrat de Silicium sur Isolant.
Ainsi, la structure semi-conductrice fabriquée conformément au procédé selon la présente invention offre des performances améliorées à haute puissance et haute fréquence, une résistivité améliorée et des pertes de puissance et des problèmes de linéarité réduits.
L'empilement de couches semi-conductrices III-N épitaxiales comprend une couche active épitaxiale qui comprend la première couche III-N active, facultativement une couche d'espacement, et la deuxième couche III-N active. La couche active épitaxiale est formée in situ par croissance épitaxiale dans une chambre épitaxiale de dépôt chimique en phase vapeur aux organométalliques, également appelée MOCVD, ou dans une chambre épitaxiale en phase vapeur aux organométalliques, également appelée MOVPE, ou dans une chambre épitaxiale à faisceau moléculaire, également appelée MBE, ou dans une chambre épitaxiale à faisceau chimique, également appelée CBE.
La structure semi-conductrice peut être formée par croissance épitaxiale par dépôt chimique en phase vapeur aux organométalliques (MOCVD) ou par épitaxie en phase vapeur aux organométalliques (MOVPE) ou par épitaxie par faisceau moléculaire (MBE) ou par épitaxie par faisceau chimique (CBE). Dans le procédé MOVPE ou dans le procédé MOCVD, la pile de couches semi-conductrices III-N épitaxiales est formée par croissance épitaxiale sur un substrat de Silicium sur Isolant, typiquement à des pressions comprises par exemple entre 5 mBar et 1 Bar et typiquement à des températures comprises par exemple entre 600°C et 1200°C. Les matériaux précurseurs peuvent être, sans s'y limiter, l'ammoniac (NH3) pour l'azote ; le tri-méthyl-Ga (TMGa) ou le tri-éthyl-Ga (TEGa) pour le gallium, le tri-méthyl-Al (TMAl) ou le tri-éthyl-Al (TEAl) pour l'aluminium ; le tri-méthyl-Indium (TMIn) pour l'indium ; et le silane (SiH4) ou le disilane (SiH3)2pour le silicium.
Le substrat de Silicium sur Isolant peut comprendre un isolant enterré qui comprend de l'oxyde de silicium. Le substrat de Silicium sur Isolant peut ensuite être produit par plusieurs procédés comme par exemple une Séparation par IMplantation d'Oxygène, connue sous le nom de SIMOX, ou le collage de tranches, ou par un procédé d'ensemencement.
Selon des exemples de modes de réalisation, la fourniture d'une couche supérieure comprenant du silicium dopé de type n comprend le dopage du silicium de la couche supérieure par diffusion thermique de dopants de type n dans le silicium de la couche supérieure.
Préférablement, la concentration en dopant de type n de la couche supérieure se situe dans la plage de 1.1015cm-3à 5.1015cm-3.
Selon des exemples de modes de réalisation, la fourniture d'une couche supérieure comprenant du silicium dopé de type n comprend le dopage du silicium de la couche supérieure par implantation ionique de dopants de type n dans le silicium de la couche supérieure.
Préférablement, la concentration en dopant de type n de la couche supérieure se situe dans la plage de 1.1015cm-3à 5.1015cm-3.
Selon des exemples de modes de réalisation, les dopants de type n comprennent un ou plusieurs des éléments suivants :
Phosphore ;
Arsenic ;
Antimoine.
Certains exemples de modes de réalisation vont maintenant être décrits en référence aux dessins annexés.
et
représentent schématiquement un exemple de mode de réalisation, selon l'art antérieur, de mesures effectuées par profilage de la résistance distribuée sur du nitrure de gallium formé par croissance épitaxiale sur un substrat de silicium.
représente schématiquement un exemple de mode de réalisation d'une structure semi-conductrice selon la présente invention.
représente schématiquement un exemple de mode de réalisation d'une structure semi-conductrice selon la présente invention, dans laquelle l'isolant enterré comprend une couche comprenant du nitrure de silicium confinée entre deux couches comprenant du dioxyde de silicium.
représente schématiquement un exemple de mode de réalisation d'une structure semi-conductrice selon la présente invention, dans laquelle l'empilement de couches semi-conductrices III-N épitaxiales comprend en outre un espaceur entre la première couche III-N active et la deuxième couche III-N active.
Description détaillée de modes de réalisation
La illustre schématiquement un exemple de mode de réalisation, selon l'art antérieur, de mesures réalisées par profilage de la résistance distribuée sur du nitrure de gallium formé par croissance épitaxiale sur un substrat de silicium. En effet, la illustre schématiquement la résistivité 91 en échelle logarithmique d'un échantillon comprenant du nitrure de gallium formé par croissance épitaxiale sur du silicium en fonction de la profondeur 92 dans l'hétérostructure de nitrure de gallium sur silicium. Sur la , la section 93 correspond au nitrure de gallium et la section 95 correspond à une partie du substrat de silicium. Sur la , la section 94 correspond à l'interface entre le nitrure de gallium et le substrat de silicium. Comme on peut le voir sur la , la résistivité 96 mesurée dans le nitrure de gallium est pratiquement constante dans toute la couche et égale à 1.106Ohm.cm, tandis que la résistivité 98 mesurée à partir de pratiquement 1 µm dans le substrat de silicium est pratiquement constante et égale à 1.104Ohm.cm. Cependant, à l'interface 94 entre le nitrure de gallium et le substrat de silicium, et comme cela est visible sur la , une baisse significative de la résistivité 97 est mesurée par profilage de la résistance distribuée. Plus précisément, la résistivité 97 dans la section 94 de l'hétérostructure s'abaisse de 1.106Ohm.cm à 1.101Ohm.cm avant de remonter lentement à 1.104Ohm.cm plus profondément à l'intérieur du substrat de silicium. Comme on peut le voir sur la , la baisse de résistivité 97 s'étend de 0,5 µm à pratiquement 1 µm à l'intérieur du substrat de silicium.
La baisse de résistivité à l'interface entre le nitrure de gallium et le substrat de silicium est étudiée plus en détail par des mesures de profilage de la résistance distribuée. Les résultats de ces mesures sont par exemple illustrés sur la . La illustre schématiquement une concentration d'espèces en échelle logarithmique et leur type dans un même échantillon comprenant du nitrure de gallium formé par croissance épitaxiale sur un substrat de silicium tel que caractérisé sur la . Sur la , la section 93 correspond au nitrure de gallium et la section 95 correspond à une partie du substrat de silicium. La section 94 de la correspond à l'interface entre le nitrure de gallium et le substrat de silicium. Comme on peut le voir sur la , le nitrure de gallium de cet échantillon est pratiquement non dopé et présente une concentration 81 inférieure à 2.1010atomes.cm-3, tandis que le substrat de silicium de cet échantillon présente à partir de pratiquement 1µm à l'intérieur du substrat de silicium une concentration 83 variant de 2.1011atomes.cm-3à 6.1011atomes.cm-3. Cependant, à l'interface 94 entre le nitrure de gallium et le substrat de silicium, et comme cela est visible sur la , une concentration significative en dopants de type p 82 est mesurée par profilage de la résistance distribuée. Plus précisément, cette concentration 82 augmente de 2.1010atomes.cm-3à proximité du nitrure de gallium pour atteindre 2.1015atomes.cm-3dans la section 94 et la concentration 82 diminue ensuite lentement à nouveau à l'intérieur du substrat de silicium pour atteindre une concentration de 2.1011atomes.cm-3. On peut conclure de ces mesures de profilage de la résistance distribuée qu'une concentration élevée en dopants de type p est présente à l'interface entre le nitrure de gallium et le silicium et s'étend de 0,5 µm à pratiquement 1 µm à l'intérieur du substrat de silicium.
La représente schématiquement une section transversale d'un exemple de mode de réalisation d'une structure semi-conductrice 1 selon la présente invention, dans laquelle la section transversale est réalisée le long d'un plan comprenant une direction de croissance 2, et une direction transversale 3 qui est transversale à la direction de croissance 2. Une troisième direction 4 est transversale à la direction de croissance 2 et à la direction transversale 3. La structure semi-conductrice 1 comprend un substrat de Silicium sur Isolant 101 et un empilement de couches semi-conductrices III-N épitaxiales 202 sur le dessus du substrat de Silicium sur Isolant 101. Le substrat de Silicium sur Isolant 101 comprend une couche de base 10, une couche intermédiaire 11 formée sur le dessus de la couche de base 10, et une couche supérieure 12 formée sur le dessus de la couche intermédiaire 11. La couche de base 10 comprend du silicium. La résistivité de la couche de base 10 est typiquement comprise entre 3 et 5 kOhm.cm, et supérieure à 1 kOhm.cm. L'empilement de couches semi-conductrices III-N épitaxiales 202 comprend une couche active épitaxiale 20. La couche active épitaxiale 20 comprend une première couche III-N 21 active formée sur le dessus de la couche supérieure 12 et une deuxième couche III-N active formée sur le dessus de la première couche III-N active 21. La première couche III-N active 21 comprend par exemple du nitrure de gallium et la deuxième couche III-N active 22 comprend par exemple du nitrure de d'aluminium gallium. Un Gaz d'Electrons bidimensionnel 200 est formé entre la première couche III-N active 21 et la deuxième couche III-N active 22. La couche supérieure 12 comprend du silicium dopé de type n. Une orientation du silicium de la couche supérieure 12 est (111). La concentration en dopant de type n de la couche supérieure 12 se situe dans la plage de 1.1015cm-3à 5.1015cm-3. Une épaisseur de la couche supérieure 12 est comprise entre 50 et 200 nm. Selon une variante de réalisation, une épaisseur de la couche supérieure 12 est inférieure à 100 nm. La couche intermédiaire 11 comprend une couche riche en pièges 111 et un isolant enterré 121 formé sur le dessus de la couche riche en pièges 111. L'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du silicium. Une épaisseur de l'isolant enterré 121 est comprise entre 100 nm et 500 nm. Une épaisseur de la couche riche en pièges 111 peut par exemple être de plusieurs micromètres. Selon une variante de réalisation, l'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du carbure de silicium, par exemple du carbure de silicium amorphe. Une épaisseur de la couche riche en pièges 111 peut par exemple être de quelques dizaines de nanomètres.
La représente schématiquement une section transversale d'un exemple de mode de réalisation d'une structure semi-conductrice 1 selon la présente invention, dans laquelle la section transversale est réalisée le long d'un plan comprenant une direction de croissance 2, et une direction transversale 3 qui est transversale à la direction de croissance 2. Une troisième direction 4 est transversale à la direction de croissance 2 et à la direction transversale 3. Les composants dont les références numériques sont identiques à celles de la remplissent la même fonction. La structure semi-conductrice 1 comprend un substrat de Silicium sur Isolant 101 et un empilement de couches semi-conductrices III-N épitaxiales 202 sur le dessus du substrat de Silicium sur Isolant 101. Le substrat de Silicium sur Isolant 101 comprend une couche de base 10, une couche intermédiaire 11 formée sur le dessus de la couche de base 10, et une couche supérieure 12 formée sur le dessus de la couche intermédiaire 11. La couche de base 10 comprend du silicium. La résistivité de la couche de base 10 est typiquement comprise entre 3 et 5 kOhm.cm, et supérieure à 1 kOhm.cm. L'empilement de couches semi-conductrices III-N épitaxiales 202 comprend une couche active épitaxiale 20. La couche active épitaxiale 20 comprend une première couche III-N active 21 formée sur le dessus de la couche supérieure 12 et une deuxième couche III-N active formée sur le dessus de la première couche III-N active 21. La première couche III-N active 21 comprend par exemple du nitrure de gallium et la deuxième couche III-N active 22 comprend par exemple du nitrure de d'aluminium gallium. Un Gaz d'Electrons bidimensionnel 200 est formé entre la première couche III-N active 21 et la deuxième couche III-N active 22. La couche supérieure 12 comprend du silicium dopé de type n. Une orientation du silicium de la couche supérieure 12 est (111). La concentration en dopant de type n de la couche supérieure 12 se situe dans la plage de 1.1015cm-3à 5.1015cm-3. Une épaisseur de la couche supérieure 12 est comprise entre 50 et 200 nm. Selon une variante de réalisation, une épaisseur de la couche supérieure 12 est inférieure à 100 nm. La couche intermédiaire 11 comprend une couche riche en pièges 111 et un isolant enterré 121 formé sur le dessus de la couche riche en pièges 111. L'isolant enterré 121 comprend une couche 131 comprenant du nitrure de silicium confinée entre deux couches 132 ; 133 comprenant de l'oxyde de silicium et la couche riche en pièges 111 comprend du carbure de silicium, par exemple du carbure de silicium amorphe. Selon une variante de réalisation, l'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du carbure de silicium, par exemple du carbure de silicium amorphe. Une épaisseur de l'isolant enterré 121 est comprise entre 100 nm et 500 nm. Une épaisseur de la couche riche en pièges 111 peut par exemple être de quelques dizaines de nanomètres. Selon une autre variante de réalisation, l'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du silicium. Une épaisseur de la couche riche en pièges 111 peut par exemple être de plusieurs micromètres.
La représente schématiquement une section transversale d'un exemple de mode de réalisation d'une structure semi-conductrice 1 selon la présente invention, dans laquelle la section transversale est réalisée le long d'un plan comprenant une direction de croissance 2, et une direction transversale 3 qui est transversale à la direction de croissance 2. Une troisième direction 4 est transversale à la direction de croissance 2 et à la direction transversale 3. Les composants dont les références numériques sont identiques à celles de la ou de la remplissent la même fonction. La structure semi-conductrice 1 comprend un substrat de Silicium sur Isolant 101 et un empilement de couches semi-conductrices III-N épitaxiales 202 sur le dessus du substrat de Silicium sur Isolant 101. Le substrat de Silicium sur Isolant 101 comprend une couche de base 10, une couche intermédiaire 11 formée sur le dessus de la couche de base 10, et une couche supérieure 12 formée sur le dessus de la couche intermédiaire 11. La couche de base 10 comprend du silicium. La résistivité de la couche de base 10 est typiquement comprise entre 3 et 5 kOhm.cm, et supérieure à 1 kOhm.cm. L'empilement de couches semi-conductrices III-N épitaxiales 202 comprend une couche active épitaxiale 20. La couche active épitaxiale 20 comprend une première couche III-N active 21 formée sur le dessus de la couche supérieure 12, une couche d'espacement 23 formée sur le dessus de la première couche III-N active 21, et une deuxième couche III-N active formée sur le dessus de la couche d'espacement 23. La première couche III-N active 21 comprend par exemple du nitrure de gallium et la deuxième couche III-N active 22 comprend par exemple du nitrure de d'aluminium gallium. La couche d'espacement 23 comprend de préférence du nitrure d'aluminium. Un Gaz d'Electrons bidimensionnel 200 est formé entre la première couche III-N active 21 et la deuxième couche III-N active 22. La couche supérieure 12 comprend du silicium dopé de type n. Une orientation du silicium de la couche supérieure 12 est (111). La concentration en dopant de type n de la couche supérieure 12 se situe dans la plage de 1.1015cm-3à 5.1015cm-3. Une épaisseur de la couche supérieure 12 est comprise entre 50 et 200 nm. Selon une variante de réalisation, une épaisseur de la couche supérieure 12 est inférieure à 100 nm. La couche intermédiaire 11 comprend une couche riche en pièges 111 et un isolant enterré 121 formé sur le dessus de la couche riche en pièges 111. L'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du silicium. Une épaisseur de l'isolant enterré 121 est comprise entre 100 nm et 500 nm. Une épaisseur de la couche riche en pièges 111 peut par exemple être de plusieurs micromètres. Selon une variante de réalisation, l'isolant enterré 121 comprend du dioxyde de silicium et la couche riche en pièges 111 comprend du carbure de silicium, par exemple du carbure de silicium amorphe. Une épaisseur de la couche riche en pièges 111 peut par exemple être de plusieurs micromètres.
Bien que la présente invention ait été illustrée en référence à des modes de réalisation spécifiques, il apparaîtra aux spécialistes de la technique que l'invention n'est pas limitée aux détails des modes de réalisation présentés à titre d'illustration qui précèdent, et que la présente invention peut être mise en œuvre avec diverses transformations et modifications sans s'écarter de son cadre. Les présents modes de réalisation doivent donc être considérés à tous égards comme présentés à titre non limitatif d'illustration, la portée de l'invention étant indiquée par les revendications annexées plutôt que par la description qui précède, et toutes les modifications qui entrent dans le cadre des revendications sont donc destinées à y être incorporées.
Le lecteur de la présente demande de brevet comprendra en outre que les mots "comprenant" ou "comprennent" n'excluent pas d'autres éléments ou étapes, et qu'un seul élément, tel qu'un système informatique, un processeur ou une autre unité intégrée, peut remplir les fonctions de plusieurs moyens cités dans les revendications. Tous les symboles de référence figurant dans les revendications ne doivent pas être interprétés comme limitant les revendications respectives concernées. Les termes "premier", "deuxième", "troisième", "a", "b", "c", et autres, lorsqu'ils sont utilisés dans la description ou dans les revendications, sont introduits pour distinguer des éléments ou des étapes semblables et ne décrivent pas nécessairement un ordre séquentiel ou chronologique. De même, les termes "haut", "bas", "au-dessus", "en dessous" et autres sont utilisés à des fins descriptives et ne désignent pas nécessairement des positions relatives. Il est entendu que les termes ainsi utilisés sont interchangeables dans les circonstances appropriées et que des modes de réalisation de l'invention peuvent fonctionner conformément à la présente invention suivant d'autres séquences, ou dans des orientations différentes de celles décrites ou illustrées ci-dessus.

Claims (15)

  1. Structure semi-conductrice (1) comprenant :
    un substrat de Silicium sur Isolant (101) comprenant :
    -une couche de base (10) comprenant du silicium ;
    -une couche intermédiaire (11) formée sur le dessus de ladite couche de base (10) ; et
    -une couche supérieure (12) formée sur le dessus de ladite couche intermédiaire (11) ;
    un empilement de couches semi-conductrices III-N épitaxiales (202) sur le dessus dudit substrat de Silicium sur Isolant (101), ledit empilement de couches semi-conductrices III-N épitaxiales (202) comprenant une couche active épitaxiale (20) ; dans laquelle ladite couche active épitaxiale (20) comprend :
    -une première couche III-N active (21) formée sur le dessus de ladite couche supérieure (12) ;
    -une deuxième couche III-N active (22) formée sur le dessus de ladite première couche III-N active (21) ;
    avec un Gaz d'Electrons bidimensionnel (200) entre ladite première couche III-N active (21) et ladite deuxième couche III-N active (22) ;
    et dans laquelle :
    -ladite couche supérieure (12) comprend du silicium dopé de type n ; et
    -ladite couche intermédiaire (11) comprend :
    -une couche riche en pièges (111) ; et
    -un isolant enterré (121) formé sur le dessus d'une couche riche en pièges (111).
  2. Structure semi-conductrice (1) selon la revendication 1, dans laquelle une concentration en dopant de type n de ladite couche supérieure (12) se situe dans la plage de 1.1015cm-3à 5.1015cm-3.
  3. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle une épaisseur de ladite couche supérieure (12) est comprise entre 50 et 200 nm.
  4. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle une orientation dudit silicium dopé de type n de ladite couche supérieure (12) est (111).
  5. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle ledit isolant enterré (121) comprend du dioxyde de silicium et dans laquelle ladite couche riche en pièges (111) comprend du silicium.
  6. Structure semi-conductrice (1) selon l'une quelconque des revendications 1 à 3, dans laquelle ledit isolant enterré (121) comprend du dioxyde de silicium et dans laquelle ladite couche riche en pièges (111) comprend du carbure de silicium amorphe.
  7. Structure semi-conductrice (1) selon l'une quelconque des revendications 1 à 3, dans laquelle ledit isolant enterré (121) comprend une couche (131) comprenant du nitrure de silicium confiné entre deux couches (132 ; 133) comprenant de l'oxyde de silicium ; et dans laquelle ladite couche riche en pièges (111) comprend du carbure de silicium amorphe.
  8. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle une épaisseur dudit isolant enterré (121) est comprise entre 100 nm et 500 nm.
  9. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle ledit empilement de couches semi-conductrices III-N épitaxiales (202) comprend en outre une couche d'espacement (23) formée entre ladite première couche III-N active (21) et ladite deuxième couche III-N active (22).
  10. Structure semi-conductrice (1) selon l'une quelconque des revendications précédentes, dans laquelle ladite première couche III-N active (21) comprend du nitrure de gallium et dans laquelle ladite deuxième couche III-N active (22) comprend du nitrure d'aluminium gallium.
  11. Structure semi-conductrice (1) selon les revendications 9 et 10, dans laquelle ladite couche d'espacement (23) comprend du nitrure d'aluminium.
  12. Procédé de fabrication d'une structure semi-conductrice (1), dans lequel ledit procédé comprend les étapes consistant à :
    fournir un substrat de silicium sur isolant (101), cela consistant à :
    -fournir une couche de base (10) comprenant du silicium ;
    -fournir une couche intermédiaire (11) sur le dessus de ladite couche de base (10) par les étapes consistant à :
    fournir une couche riche en pièges (111) ; et
    fournir un isolant enterré (121) formé sur le dessus de ladite couche riche en pièges (111) ; et
    -fournir une couche supérieure (12) comprenant du silicium dopé de type n et formée sur le dessus de ladite couche intermédiaire (11) ;
    fournir un empilement de couches semi-conductrices III-N épitaxiales (202) sur le dessus dudit substrat de Silicium sur Isolant (101), ledit empilement de couches semi-conductrices III-N épitaxiales (202) comprenant une couche active épitaxiale (20) ; dans lequel la fourniture de ladite couche active épitaxiale (20) comprend les étapes consistant à :
    fournir une première couche III-N active (21) sur le dessus de ladite couche supérieure (12) ;
    fournir une deuxième couche III-N active (22) sur le dessus de ladite première couche III-N active (21) ;
    pour former ainsi un Gaz d'Electrons bidimensionnel (200) entre ladite première couche III-N active (21) et ladite deuxième couche III-N active (22).
  13. Procédé selon la revendication 12, dans lequel ladite fourniture d'une couche supérieure (12) comprenant du silicium dopé de type n comprend le dopage dudit silicium de ladite couche supérieure (12) par diffusion thermique de dopants de type n dans ledit silicium de ladite couche supérieure (12).
  14. Procédé selon la revendication 12, dans lequel ladite fourniture d'une couche supérieure (12) comprenant du silicium dopé de type n comprend le dopage dudit silicium de ladite couche supérieure (12) par implantation ionique de dopants de type n dans ledit silicium de ladite couche supérieure (12).
  15. Procédé selon l'une quelconque des revendications 12 à 14, dans lequel lesdits dopants de type n comprennent un ou plusieurs des éléments suivants :
    Phosphore ;
    Arsenic ;
    Antimoine.
FR2113655A 2021-12-16 2021-12-16 Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance Active FR3131075B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR2113655A FR3131075B1 (fr) 2021-12-16 2021-12-16 Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
US18/720,416 US20250056858A1 (en) 2021-12-16 2022-11-16 Group iii-nitride semiconductor structure on silicon-on-insulator and method of growing thereof
CN202280082217.4A CN118679556A (zh) 2021-12-16 2022-11-16 绝缘体上硅上的第iii族氮化物半导体结构及其生长方法
KR1020247023870A KR20240116563A (ko) 2021-12-16 2022-11-16 실리콘-온-절연체 상의 iii족-질화물 반도체 구조물 및 그 성장 방법
EP22817285.4A EP4449482B1 (fr) 2021-12-16 2022-11-16 Structure semi-conductrice au nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
PCT/EP2022/082085 WO2023110267A1 (fr) 2021-12-16 2022-11-16 Structure semi-conductrice au nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
JP2024527762A JP2024545586A (ja) 2021-12-16 2022-11-16 シリコンオンインシュレータ上のｉｉｉ族窒化物半導体構造およびそれを成長させる方法
TW111144574A TW202341486A (zh) 2021-12-16 2022-11-22 絕緣體上矽上的ⅲ族氮化物半導體結構及其生長方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2113655A FR3131075B1 (fr) 2021-12-16 2021-12-16 Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
FR2113655 2021-12-16

Publications (2)

Publication Number Publication Date
FR3131075A1 true FR3131075A1 (fr) 2023-06-23
FR3131075B1 FR3131075B1 (fr) 2023-12-22

Family

ID=81648394

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2113655A Active FR3131075B1 (fr) 2021-12-16 2021-12-16 Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance

Country Status (8)

Country Link
US (1) US20250056858A1 (fr)
EP (1) EP4449482B1 (fr)
JP (1) JP2024545586A (fr)
KR (1) KR20240116563A (fr)
CN (1) CN118679556A (fr)
FR (1) FR3131075B1 (fr)
TW (1) TW202341486A (fr)
WO (1) WO2023110267A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3161798A1 (fr) * 2024-04-29 2025-10-31 Soitec Belgium Structure semi-conductrice et procédé de fabrication pour l'intégration monolithique de fonctionnalités

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3163488A1 (fr) * 2024-06-12 2025-12-19 Soitec Substrat photonique et utilisation d’un tel substrat dans un dispositif de modulation optique
WO2025257265A1 (fr) * 2024-06-12 2025-12-18 Soitec Procédé de fabrication d'un substrat photonique
KR20260056878A (ko) 2024-10-18 2026-04-27 고려대학교 산학협력단 시드리스 실리콘 소스/드레인 컨택 저항 감소 및 레이저 공정 기술 기반의 반도체 장치 및 제조 방법
CN121078798B (zh) * 2025-11-05 2026-03-24 芯联集成电路制造股份有限公司 一种绝缘体上硅衬底及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096668A1 (en) * 2007-11-26 2010-04-22 International Rectifier Corporation High voltage durability III-Nitride semiconductor device
US20130076442A1 (en) * 2011-09-26 2013-03-28 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US20130196487A1 (en) * 2010-09-07 2013-08-01 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor crystal layer
US20170005111A1 (en) * 2015-06-30 2017-01-05 Globalfoundries Singapore Pte. Ltd. Creation of wide band gap material for integration to soi thereof
US20190198623A1 (en) * 2017-12-22 2019-06-27 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096668A1 (en) * 2007-11-26 2010-04-22 International Rectifier Corporation High voltage durability III-Nitride semiconductor device
US20130196487A1 (en) * 2010-09-07 2013-08-01 Kabushiki Kaisha Toshiba Method for manufacturing nitride semiconductor crystal layer
US20130076442A1 (en) * 2011-09-26 2013-03-28 Fujitsu Limited Compound semiconductor device and method of manufacturing the same
US20170005111A1 (en) * 2015-06-30 2017-01-05 Globalfoundries Singapore Pte. Ltd. Creation of wide band gap material for integration to soi thereof
US20190198623A1 (en) * 2017-12-22 2019-06-27 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3161798A1 (fr) * 2024-04-29 2025-10-31 Soitec Belgium Structure semi-conductrice et procédé de fabrication pour l'intégration monolithique de fonctionnalités
WO2025228832A1 (fr) * 2024-04-29 2025-11-06 Soitec Belgium Structure semi-conductrice et procédé de fabrication d'intégration monolithique de fonctionnalités

Also Published As

Publication number Publication date
KR20240116563A (ko) 2024-07-29
EP4449482A1 (fr) 2024-10-23
CN118679556A (zh) 2024-09-20
WO2023110267A1 (fr) 2023-06-22
FR3131075B1 (fr) 2023-12-22
EP4449482B1 (fr) 2025-09-24
TW202341486A (zh) 2023-10-16
EP4449482C0 (fr) 2025-09-24
US20250056858A1 (en) 2025-02-13
JP2024545586A (ja) 2024-12-10

Similar Documents

Publication Publication Date Title
US8034675B2 (en) Semiconductor buffer architecture for III-V devices on silicon substrates
KR101061682B1 (ko) Ｃｍｏｓ 디바이스
US8617945B2 (en) Stacking fault and twin blocking barrier for integrating III-V on Si
US7573059B2 (en) Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US7790536B2 (en) Dopant confinement in the delta doped layer using a dopant segregration barrier in quantum well structures
EP4449482B1 (fr) Structure semi-conductrice au nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
US20070178650A1 (en) Heterojunction tunneling field effect transistors, and methods for fabricating the same
KR102153945B1 (ko) 이차원 반도체 소재를 이용한 전자소자
US6495409B1 (en) MOS transistor having aluminum nitride gate structure and method of manufacturing same
FR3043251A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP3475471A1 (fr) Structure de nucleation adaptee a la croissance epitaxiale d'elements semiconducteurs tridimensionnels
EP3376545B1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
CN103003917A (zh) 半导体器件、衬底和用于制造半导体层序列的方法
US20140070277A1 (en) Epitaxial growth of smooth and highly strained germanium
EP3561880A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
EP4117041A1 (fr) Structure semi-conductrice avec couche barrière comprenant du nitrure d'aluminium d'indium et son procédé de croissance
FR3134235A1 (fr) Transistor a haute mobilite electronique et son procede de fabrication
EP4379801B1 (fr) Dispositif microélectronique à tenue en tension verticale améliorée
FR3161798A1 (fr) Structure semi-conductrice et procédé de fabrication pour l'intégration monolithique de fonctionnalités
EP2157613A1 (fr) Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V
Barrier Pillarisetty et a].(45) Date of Patent: Oct. 9, 2012
JPH0794712A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20230623

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5