HK3394A - Memory device - Google Patents

Memory device

Info

Publication number
HK3394A
HK3394A HK33/94A HK3394A HK3394A HK 3394 A HK3394 A HK 3394A HK 33/94 A HK33/94 A HK 33/94A HK 3394 A HK3394 A HK 3394A HK 3394 A HK3394 A HK 3394A
Authority
HK
Hong Kong
Prior art keywords
shift register
store
rows
storage arrangement
address counter
Prior art date
Application number
HK33/94A
Other languages
German (de)
English (en)
Inventor
Jean Claude Rufray
Original Assignee
Deutsche Thomson-Brandt Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson-Brandt Gmbh filed Critical Deutsche Thomson-Brandt Gmbh
Publication of HK3394A publication Critical patent/HK3394A/xx

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Television Signal Processing For Recording (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Systems (AREA)
  • Digital Computer Display Output (AREA)
  • Valve Device For Special Equipments (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)

Claims (7)

  1. Arrangement de mémoire composé d'une mémoire (7) avec des lignes (z) et des colonnes (s), d'un premier compteur d'adresses (2) pour l'excitation des lignes de la mémoire et d'un second compteur d'adresses pour l'excitation des colonnes de la mémoire ainsi que d'un premier registre à décalage (8) avec une entrée sérielle (9) et une sortie sérielle (10), qui est reliée à une entrée de données (4) parallèle et une sortie de données (5) parallèle de la mémoire, ainsi que d'un second registre à décalage (11) avec une entrée sérielle (15) et une sortie sérielle (13) qui est reliée à l'entrée de données parallèle et à la sortie parallèle de la mémoire, caractérisé en ce que les adresses de lignes dans la mémoire pour le second registre à décalage (11) peuvent être commandées à l'aide d'un troisième compteur d'adresses (14), indépendamment des adresses de lignes dans la mémoire pour le premier registre à décalage (8).
  2. Arrangement de mémoire selon la revendication 1, caractérisé en ce que les adresses de colonnes dans la mémoire pour le second registre à décalage (11) peuvent être commandées à l'aide d'un quatrième comtpeur d'adresses (17), indépendamment des adresses de colonnes dans la mémoire pour le premier registre à décalage (8).
  3. Arrangement de mémoire selon la revendication 1 ou 2, caractérisé en ce que des mémoires tampon sont placées entre les entrées parallèles (7, 12) et les sorties parallèles (6) des registres à décalage (8, 11) et la mémoire (1).
  4. Arrangement de mémoire selon l'une ou plusieurs des revendications 1 à 3, caractérisé en ce que le premier registre à décalage (8) sert de registre de décalage d'écriture et le second registre à décalage de registre à décalage de lecture (11).
  5. Arrangement de mémoire selon la revendication 4, caractérisé en ce que le registre à décalage de lecture (11) est rythmé avec une fréquence de cycle supérieure qui est de préférence un multiple entier de la fréquence de cycle du registre à décalage d'écriture (8).
  6. Arrangement de mémoire selon l'une ou plusieurs des revendications 1 à 5, caractérisé en ce que les compteurs d'adresses (2, 3, 14, 17) peuvent être affectés au choix à chacune des entrées (7, 12) et sorties (6) des registres à décalage.
  7. Arrangement de mémoire selon la revendication 1, caractérisé en ce que dans le cas de registres à décalage (8, 11) qui contiennent une ligne entière, il n'est prévu que des compteurs d'adresses (2, 14) pour les lignes.
HK33/94A 1987-09-30 1994-01-13 Memory device HK3394A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873733012 DE3733012A1 (de) 1987-09-30 1987-09-30 Speicheranordnung

Publications (1)

Publication Number Publication Date
HK3394A true HK3394A (en) 1994-01-21

Family

ID=6337276

Family Applications (1)

Application Number Title Priority Date Filing Date
HK33/94A HK3394A (en) 1987-09-30 1994-01-13 Memory device

Country Status (6)

Country Link
EP (1) EP0309877B1 (fr)
JP (1) JPH01112327A (fr)
AT (1) ATE88830T1 (fr)
DE (2) DE3733012A1 (fr)
ES (1) ES2040795T3 (fr)
HK (1) HK3394A (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3928189A1 (de) * 1989-08-25 1991-02-28 Thomson Brandt Gmbh Verfahren zur expansion eines digitalen signals
US5157775A (en) * 1989-12-15 1992-10-20 Eastman Kodak Company Dual port, dual speed image memory access arrangement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171538A (en) * 1978-01-23 1979-10-16 Rockwell International Corporation Elastic store slip circuit apparatus for preventing read and write operations interference
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置
JPS6154094A (ja) * 1984-08-23 1986-03-18 Mitsubishi Electric Corp 記憶装置
JPS61104391A (ja) * 1984-10-23 1986-05-22 Fujitsu Ltd 半導体記憶装置
US4745577A (en) * 1984-11-20 1988-05-17 Fujitsu Limited Semiconductor memory device with shift registers for high speed reading and writing
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
JPS63136395A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
EP0309877A3 (fr) 1991-04-10
ES2040795T3 (es) 1993-11-01
EP0309877A2 (fr) 1989-04-05
DE3733012A1 (de) 1989-04-13
ATE88830T1 (de) 1993-05-15
JPH01112327A (ja) 1989-05-01
DE3880605D1 (de) 1993-06-03
EP0309877B1 (fr) 1993-04-28

Similar Documents

Publication Publication Date Title
US4236228A (en) Memory device for processing picture images data
KR950010570B1 (ko) 멀티포오트메모리
US3961137A (en) Biphase digital television systems
JPS6055836B2 (ja) ビデオ処理システム
EP0525943A2 (fr) Méthode et appareil pour combiner un signal vidéo interne généré indépendamment avec un signal vidéo externe
JPS646477B2 (fr)
US5585863A (en) Memory organizing and addressing method for digital video images
GB2187006A (en) Random access memory apparatus
EP0467717B1 (fr) Dispositif mélangeur de données
US4941127A (en) Method for operating semiconductor memory system in the storage and readout of video signal data
KR20010032043A (ko) 2-탭/3-탭 플리커 필터링 시스템 및 방법
US6327005B1 (en) Display device and method in digital TV
US5107254A (en) Address producing circuit for zoom function
GB2235612A (en) Vertical scrolling address generating device
HK3394A (en) Memory device
US5005073A (en) Demultiplexer for providing a color television signal having an increased image frequency
CA2017600C (fr) Appareil de superposition d'images matricielles a des signaux video
JPS6073575A (ja) デ−タ表示装置
GB2203019A (en) Image data memory output apparatus
EP0449631B1 (fr) Système d'emmagasinage d'images fines et procédé avec accès simple d'images
US4907072A (en) Mosaic picture generation circuit
RU1637638C (ru) Формирователь сигналов телевизионных изображений
US12399672B2 (en) Image processor circuit supporting two-pixel mode and image processing method thereof
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
JPS59114581A (ja) デイスプレイ装置

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)