IT7730205A1 - Metodo per la fabbricazione di strette strisce di silicio e dispositivi semiconduttori dotati di tali strisce. - Google Patents

Metodo per la fabbricazione di strette strisce di silicio e dispositivi semiconduttori dotati di tali strisce.

Info

Publication number
IT7730205A1
IT7730205A1 ITMI1977A30205A IT3020577A IT7730205A1 IT 7730205 A1 IT7730205 A1 IT 7730205A1 IT MI1977A30205 A ITMI1977A30205 A IT MI1977A30205A IT 3020577 A IT3020577 A IT 3020577A IT 7730205 A1 IT7730205 A1 IT 7730205A1
Authority
IT
Italy
Prior art keywords
polycrystalline silicon
silicon layer
layer
exposed
type
Prior art date
Application number
ITMI1977A30205A
Other languages
English (en)
Original Assignee
Rca Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rca Corp filed Critical Rca Corp
Publication of IT7730205A1 publication Critical patent/IT7730205A1/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H10D30/0327—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon on sapphire substrates, e.g. of silicon-on-sapphire [SOS] transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

[0001] 4/60030/ts Desorizione dell'invenzione avente per titolo: HOSIHLS ALLNHLS ID MNOIZVOIHAAVA VT HEd OIOAAW N DI SILICIO E DISPOSITIVI SEMICONDUTTORI DOTATI DITA LI STRISCE".
[0002] a nome: RCA CORPORATION a: 30 Rockefeller Plaza, New York N.Y.
[0003] 10O20 (USA) di nazionalita statunitense elettivamente domicilia ta a Milano, via Dogana 1 presso il mandatario Ufficio Brevetti Ing C.GREGORJ 80 2 0 5A/ 77 Depositata i1: 29 N0V,1977 No.
[0004] UFFICIO BREVETT x/=/=/=//=/x/= La presente invenzione si riferisee ad un meto do di fabbricazicne di strette strisce, o linee di silicie policristallino utilizzabilir ad esempio,co- me porte di un transistore a metallo-ossido semicon- duttore e/o come dispositivi di interconnessione elet- trica di un cireuito a struttura integrata e riguar- da pure i dispositivi semiconduttori utilizzanti ba- li strisce, o linee di piccola larghezza.
[0005] Deve essere sottolineato il fatto che e noto l'impiego del silicio policristallino come "porta dei transistori a metallo-ossido semiconduttore (MOs) e come elenenti di interconnessione tra i tran- sistori MOS ed altri componenti elettrici di un cireuito integrato.
[0006] Inoltre, e noto che desidera- UFFICIO B VETPi Ihg.C.GREGCRJ bile che la porta di un transistore MOs presenti una larghezza minima possibile.
[0007] Sinora, le porte di silicio policristallino sono state definite, in ge nerale, come larghezza, utilizzando tecniche foto- litografiche standard le quali presentano un certo limite sulla larghezza minima che pud essere ottenu- ta.
[0008] In un'altra tecnica che stata sviluppata per la definizione di una porta di silicio policristal lino, un drogante a conduttivita di tipo P viene diffuso in uno strato di silicio policristallino.
[0009] attraverso una apertura presente in uno atrato di mascheratura rappresentato, ad esempio, da uno stra to di biossido di silicio, in modo .tale da formare una striscia o linea drogata nello strato di silicio policristallino.: Dopo la rimozione dello strato di mascheratura, la porzione non drogata dello stra- to di silicio policristallino, pud essere rimossa per mezzo dell'impiego di una appropriata soluzione di attacco che non attacchi la striscia drogata, im modo tale da lasciare la striscia drogata in accordo con il disegno desiderato.
[0010] Tuttavia, deve essere ri- levato che anche questa tecnica risulta limitata per quanto..concerne la larghezza minima della stri scia, o linea che pu essere ottenuta, a causa del le tecniche che vengono generalmente adottate per formare l'apertura nello strato di mascheratura e per il fatto che l'agente drogante, quando viene diffuso nello strato di silicio policristallino, si distribuisce lateralmente, formando in tal modo -oyxodns szzey9ret sn g4ue4uesed s4e9oxp Bautl sun re a quella dell'apertura presente nello strato di mascheratura.
[0011] Un dispositivo semiconduttore viene dotato di una stretta striscia conduttiva formando dapprima uno strato di silicio policristallino presentante un bordo esposto, ed uno strato di mascheratura sullo strato di silicio policristallino, estendente- si almeno sino al bordo esposto dello strato di silicio policristallino.
[0012] Un drogante, a conduttivita di tipo P viene annegato nel bordo esposto dello strato di silicio policristallino, per una distanza desiderata, in senso laterale, lungo lo strato di silicio policristallino: Lo strato di mascheratura viene rimosso e, successivamente, viene rimossa la porzione non drogata dello strato di silicio poli- cristallino.
[0013] La presente invenzione risultera piu evidente dall'analisi della seguente descrizione dettaglia ta, la quale deve essere considerata in unione ai disegni allegati, nei quali: le figure 1-5 rappresentano sezioni illustran- :: ti le fasi di un modo di concretizzazione pratica del metodo proposto dall'invenzione; le figure 6,7,8 costituiscono sezioni illustran ti le fasi di un altro modo di concretizzazione pra tica del metodo propcsto dall invenzione...; la figura 9 rappresenta una sezione di un tran sistore a metallo-ossido-semiconduttore (MOS) a dop- pia porta, realizzato con l'impiego del metodo pro posto dall'invenzione; la figura 10 rappresenta una sezione di un tran- sistore MOS realizzato in.conformita al metodo pro) posto dall invenzione; la figura 11..costituisce una vista in pian- ta, dall'alto del transistore MOS schematizzato nella figura 10; la figura 12 rappresenta una sezione illustrante il metodo di fabbricazione del transistore MOS il lustrato nelle figure 10 e 11; la figura 13 costituisce una sezione di un im- vertitore realizaato in accordo con il metodo pro posto dall'invenzione; e la figura 14 costituisce una vista in pianta, dall'alto, dell'invertitore illustrato nella figura 13.
[0014] UFFICIO EREVETTI CORJ I3.C.GR% Con riferimento specifico alla figura 1, inac- cordo con un modo di fabbricazione di strisce condut tive, di piccola larghezza, con l'ausilio del metodo proposto dall'invenzione, uno strato 10 di silicig superficie di un corpo 12.
[0015] .
[0016] Il corpo 12 pud essexe costituito da un substrato di materiale isolante c semiconduttore oppure pud essere rappresentato.da uno strato di un materiale di questo tipo, aisposto su di un substrato, dipendentemente dal tipo di dispositivo che deve wnire realizzato.
[0017] Lo strato di uop o4B4ysodep aIpueA Qnd Ol oupllB4spxotlod oyoyltS l'ausilio di qualsiasi tecnica di tipo appropriato costituita, ad esempio, alla tecnica di decomposizio- ne termica di silano (SiH ) diluito con idrogeno.
[0018] Uno strato di mascheratura i4 viene quindi riportato sotto forma di rivestimento, sullo strato di silicio policristallino 10.
[0019] Lo strato di mascheratura 14 pu essere costituito da qualsiasi materiale aypro- priato non alterabile dagli agenti di attacco utiliz zati per l'attacco del silicio policristallino, tale materiale_essendo costituito, ad esempio, da bios- sido di silicio.
[0020] Uno strato di mascheratura di biossi do di silicio 14 pud essere formato con l'ausilio di qualsiasi tecnica nota nella tecnologia dei O.BREVETTI CREGORJ semiconduttori, ossia, ad esempio pu essere otte- nuto per decomposizione termica di silano in una at- mosfera di ossigeno, o per mezzo di un processo di ossidazione della superficie dello strato di sili- cio policristallino 10.Uno strato di materiale protettivo fotosensibile 16 viene quindi formato su di una porzione dello strato di mascheratura 14, adottando tecniche fotolitografiche di tipo classi- cO.
[0021] In conformita a quanto rappresentato nella figura 2, la porzione non coperta dello strato di mascheratura 14 viene rimoss , ad esempio per mez zo di un processo di attaeeo con HF tamponato, in modo tale da esporre una porzione dello strato di silicio policristallino 1O.
[0022] La porzione esposta dello strato di silicio policristallino 10 viene quindi rimossa per mezzo dell'impiege di una so- luziane.
[0023] di attacco di tipo anisotropo (KOH H,O).
[0024] Quando lo strato di silicio policristalline 10 viene attaccato, viene formato, in generale, un sotto-attacco nei confronti dello strato di masche- ratura 14.
[0025] Il dispositivo viene quindi sottoposto alla azione esercitata da un drogante a conduttivita di tipo P e, successivamente, il dispositivo viene OR riscaldato.
[0026] Per un drogante a conduttivita di tipo P, come sorgente del drogante pu essere impiegato il boro, sotto forma di diborano.
[0027] Prima del proces so di drogaggio, entrambe le estremita dello strato di silicio polieristallino 10, possono venire ma scherate, lasciando esposti soltanto i bordi late rali, In conformita a quanto indicato dalle frecce 18 riportate nella figura 3, il gas di drogaggio viene a contatto con i bordi esposti dello strato di gilicio policristallino 10, in modo tale che il dregante .a conduttivita di tipo P possa diffonder- si lateralmente nello strato di silicie policristalli- no 1O, lungo lo strato di-silieio, dai bordi espo- sti dello stesso, Questo consente la formazione di una striscia.
[0028] 20, drogata con atomi di tipo P, lun.
[0029] go ognuno dei bordi esposti dello strato di ailicio policristallino 10.
[0030] Poiche la costante di diffusione del drogante nota e poiche la diffusione del dro gante nello strato di silicio policristallino t0 dalla temperatura del processo di diffusione, la larghezza delle strisce drogate 20 pud venire con- trollata in modo accurato, in modo tale da consen- tire l'ottenimento di strisce di larghezza molto contenuta.
[0031] iFFICIO BRVETI Ing.C.G In conformita a quanto rappresentato nella figura 4, lo strato di mascheratura 14 wiene suc- cessivamente rimosso.
[0032] con l'ausilio di una appro- priata soluzione di attacco : in modo tale da espox re sia la superficie superiore della porzione aro gata, sia le porzioni non drogate dello strato di silicio policristallino 10.
[0033] Deve essere sottolineato il fatto che.esistono solventi nei quali il silicio intrinseco risulta relativamente solubile ma nei quali il silicio drogato con droganti di tipo P ri sulta sostanzialmente insolubile.
[0034] Questi solventi includono.le soluzioni acguose di idrazina, le so- luzioni di idrossido di potassio-propanolo,e simili.
[0035] Sottoponendo lo strato di silicio policristallino 10 all'azione di tali solventi, e possibile rimuove: re la porzione non drogata, lasciando in posizione le strette strisce 20, in conformita a quanto rap- presentato nella figura 5.
[0036] Con riferimento specifico alle figure 6,7 ed 8 yerra ora illustrato l'impiego del metodo proposto dall'invenzione per la realizzazione della porta di un transistore MOS del tipo a silicio su zaffiro (Sos) con formazione simultanea di una striseia conduttiva di interconnessione.
[0037] In aecordo con que sto metodo, un'isola 22 di silieio monoeristallino) UFFICI0 presentante un tipo qualsiasi di conduttivita, viene formata su ai un substrato 24 di materiale isolante costituito, ad esempio, da allumina mono- cristallina.
[0038] Come noto nella tecnologia di fab- bricaziane dei transistori a silidio su zaffiro, l'isola di silicio 22 pud venire formata mediante deposizione epitassiale di uno strato di silicio monocristallino sul substrato 24, rimuovendo quindi le porzioni dello strato di silicio non formanti l'isola 22.
[0039] L'isola di silicio 22 viene rivestita di uno strato dielettric0 26 costituito, di preferen- za, da biossido di silicio, ad esempio per ossida zione della superficie dell'isola di silicio 22.
[0040] op ouefA oufITe4syxoFTodQptIts FP 82 o4ex4s oun positato sullo strato d1 ossido 26 e sulla super- ficie esposta del substrato 24 mentre uno strato di mascheratura 30 costituito ai preferenza ,da biossi do di silicio , viene depositato sullo strato di si- licio policristallino 28.
[0041] Come precedertemente de scritto con riferimento alle figure T e 2, parti dello strato di mascheratura 30 e dello strato di silicio policristallino 28, vengono rimosse allo scopo di esporre un bordo dello strato di silicio .policristallino 28, tale bordo estendendosi lungoe al di sopra di una porzione dell'isola di silicio 10 UFFIC1O Bi In (:22.
[0042] In confoxiita a quanto rappresentato nella :: figura 6, lo strato di mascheratura 30 viene pure dotato di una apertura allungata 31 lungo la por- zione dello strato di silicio policristallino 28 che si trova sulla superficie del substrato 24.
[0043] Come precedantemente descritto con riferimento alla figura 3, il dispositivo viene quindi esposto all'azione di un drogante a conduttivita di tipo e, successivanente, il dispositivo viene riscaldato : In, conformita a quanto indicato dalla freccia 32 ri- portato nella figura 7, questo provoca la diffu- sione di una parte del drogante nel bordo esposto nello strato di.silicio policristallino 28, lateral- mente lungo lo strato di silicio policristallino,in modo tale da formare una stretta striscia 34 di sif licio policriatallino drogato con droganti a con- duttivita di tipo P.
[0044] In conformit a quanto indi- cato dalla freccia 36, il gas passa pure_attraverso l'apertura 31 praticata nello strato di mascheratu- ra 30 e, pertanto, il drogante si diffondera nella porzione esposta .
[0045] dallo strato di silicio policri stallino 28, in modo tale da formare una seconda stri- scia 38 di silicio policristallino a cnduttivita di tipe P.
[0046] Man mano che il drogante a conduttivita di tipo P si diffonde nello strato di silicio poli- UFFICIO BREVETTI AGORJ cristallino 28, per la formaziene della striseia drogata 38, il drogante si diffondera pure lateral mente e, pertanto, la striscia drogata 38 risulterd leggermente piu larga nei cinfronti della larghezza dell'apertura 3t praticata nello strato di maschera tura 30.
[0047] Come precedentemente descritto con riferimento alla figura 4: lo strato di mascheratura 30 viene successivanente rimosso mentre la porzione non dro- gata dello strato di silicio policristallino 28 viene eliminata mediante una soluzione di attacco che non attacchi le porzioni drogate, in modo tale da mantenere in posizione la striscia drogata 34 lungo l isola di silicio 22 e la striseia drogata38 lungo il substrato 24: Dpportuni droganti presentan ti un tipo opposto di conduttivita, vale a dire u tipo di conduttivita opposto rispetto a qualla del l isola di silicio 22, possono quindi venire incorpo- ratt nell isola di silicio, sui lati opposti della striscia drogata 34, ad esempio mediante impianta gione ionica, in modo tale da formare le regioni di sorgente e di drenaggio di un transistore a metalio- ossido-semiconduttore (MOs).
[0048] Pertanto, la striscia drogata 34 forma una stretta porta del transistore MoS.
[0049] La striscia drogata 38 pu essere utilizzata come UFFICIOBREV.TTI C.REGORJ striscia di interconnessione fra 1l transistore MOS ed altri componenti presenti sul substrato 24 In conformita a quanto rappresentate nelle figure 6 e 7, lo strato di silicio policristalling 28 presenta un secondo bordo coperto da uno strate di mascheratura 33, in modo tale da impedire la dif fusione del drogante di tipo P nello strato di si licio policristallino, dal secondo bordo: Se viene richiesta una striscia di interconnessione pre- sentante una larghezza molto contenuta, anziche for mare l apertura 3t entro lo strato di mascheratura, attraverso la quale il drogante viene diffuso nel lo strato di silicio policristallino 28, per la formazione della striscia di interconnessione, lo strato di mascheratura non viene formato al di so pra del secondo bordo dello strato di silicio poli cristallino, in modo tale da consentire l'esposi zione del secondo bordo.
[0050] Il drogante si diffondera quindi nello strato dt silicio policristallino 28 attraverso il secondo bordo, in senso laterale, lungo lo strato di silicio policristallino, in modo tale da permettere la formazione di una stret- ta striscia drogata per la realizzazione della stri- scia di interconnessione precedentemente definita Quantunque la striscia di silicio policristal- FFICIO BREVETTI C.GREGORJ lino 38, di larghezza maggiore, sia stata illustrata come costituente una striscia di interconnessione ai rettamente disposta sulla superficie del substrato 24, deve essere sottolineato il fatto che questa striscia 38 pud pure essere realizzata come elemento.
[0051] di porta di un transistore MOS.
[0052] Pertanto, ae un ci.
[0053] cuito integrato yiene realizzato con due transistor: a metallo-ossido-semiconduttore, uno dei quali pre senta una porta stretta mentre l'altro presenta una porta di larghezza maggiore, lo strato di silicio policristallino puo venire riportato al di sopra dello strato dielettrico di due isole di silicio.
[0054] Lo strato di mascheratura e lo strato di silicio po- licristallino potrebbero venire definiti in modo tale da ottenere lo strato di silicio policristalli- no con un bordo esposto lungo una delle isole ed una regione superficiale esposta attraverso una apertura praticata nello strato di mascheratura, lungo l'al tra isala, Pertanto, dopo la diffusione del dro- gante a conduttivita di tipo P nelle porzioni espq- ste dello strato di silicio policristallino e dopo rimozione delle porzioni non drogate, possibile ottenere una stretta porta al di sopra di una delle isole ed uaa regione di porta di larghezza mag giore al di sopra delle altre isole.
[0055] UFFICIO BREVETTI C.GREGORJ Con riferimento particolareggiato alla figura 9 pu essere rilevato che nella - stessa stato rappresentato un transistore - MOS a doppia porta, costruito in accordo con il metodo proposto dall'ine zione.
[0056] Il .transistore MOs, a doppia porta, include un'isola 35 di silicio monocristallino su di un substrato isolante 37.
[0057] L'isola di silicio 35 viene rivestita di uno strato dielettrico 39 rappresenta to, ad esempio, da biossido di silicio mentre due strette porte 41 di silicio policristallino, distan- ziate e parallsle, sono presenti sullo strato die lettrico 39.
[0058] Le regioni dellisola di silicio : sui lati opposti delle porte 41, presentano una con- duttivita di tipo oppssto rispetto al tipo di conduttivita delle regioni al di sotto delle porte 4l.
[0059] Per la realizzazione del transistore MOS a dop- pia porta, uno strato di silicio policristallino yie- ne depositato sul dielettrico.
[0060] e viene quindi de- finito da uno strato di mascheratura, in modo tale da presentare due bordi esposti sull'isola di si- licio, in modo analogo a quanto descritto con ri- ferimento alla figura 2.
[0061] Il drogante a conduttivita di tipo P viene quindi diffuso nei bordi esposti nello strato di silicio policristallino, in modo tale da formare le due strisce drogate con droganti UFFICIO BREVETTi 1ng.C,GREGORJ a conduttivita di tipo P.
[0062] Lo strato di mascheratur e la porzione non drogata dello strato di silicio policristallino vengono quindi rimossi, in modo tale da lasoiare le strisce drogate 41 sull'isola.
[0063] Con riferimento alle figure 10 e 11 pud essere rilevato che nelle stesse stato rappresentato un traraistore MoS .
[0064] 40, del tipo a silicio su zaf firp, costruito in acoordo con il metodo proposto dall'invenzione, Il transistore 40 eomprende un'iso- la 42 di silicio monocristallino su di un substrato 44 di allumina monoeristallina, L'isola di silicio 42 si presenta sotto forma di un rettangolo allungatc e la stessa presenta, inizialmente, un tipo qualsia- s di conduttivita.
[0065] Sull'isola 42 e presente uno stretto strato 46 di biessido di silicio, ut1lizzato come ossido di porta.
[0066] L'ossido di porta 46 si estende attraverso l'isola 42, fra le estremita strette del- l isola considerata.
[0067] Una strettastrticia di silicio policristallino, sotto forma di un rettangolog e aiaposta sul substrato 44, con un ramo della striscia di silicio policristallino 48 che si estende attrar verso lo strato di ossido di porta 46, in modo tale da formare la porta del transistore 40.
[0068] Le porzioni dell'isola di silicio 42 in corrispondenza dei lati uoo sun ous4uesaxd 9v n4i d Fp optsso,llop Y4soddo WF#ICIO BREVETTI 16 B.C GREGORJ duttivita di tipo opposto rispetto alla conduttivita.: iniziale dell'isola 42, in modo tale da formare le regioni di sorgente 50 e di drenaggio 52, rispettivi mente.
[0069] Quantunque la striscia di silicio pelicri stallino 48 sia stata rappresentata sotto forma dj un rettangolo, deve essere sottolineato il fatto che la atessa potrebbe essere, ad esempio, circolaršs.
[0070] a condizione che unaporzione si estenda al di so pra dello strato di ossido di porta 46.
[0071] In conformita a quanto schematizzate nella figura 12, il.transistore 40 viene formato per mez oun TP ctetgse4tde euotztsodop TP ossoooxd un TP oz strato di silicio monocristallino sul substrato 44, rimuovendo quindi porzioni appropriate delle strato di silicio.monocristallino per la formazione dell i- sola 42.
[0072] Uno strato 54 di biossido di ailicio viere formato sulla superficie dell'icola 42, ad eseapip per ossidazione della superficie dell'isola stsssa: onS 9ueA oufTTB4SyoFIOd oOFlfS FP 9S 04BI4S oun cessivamente depositato sullo strato di osaido 54 e sulla superficie del substrato 44 mentre.
[0073] uno stra- to di mascheratura 58 , preferibilmente di biossidp di silicio, viene formato al di sopra dello strato di silicio policristallino 5@.
[0074] Uno strato di ma teriale protettivo fotosensibile viene quindi ri- 17 UFFICIO BREVETT lng.C.GREGORJ portato, sotto forma di rivestimento, sulla por- zione dello strato di mascheratura 58 , nei punti in cui deve essere formata la striscia 48 di silicio policristallino.
[0075] Le porzioni aon coperte dello strato ai maseheratura 58 vengono rimosse, utilizzando, ad esampio, una apprepriata soluzione di attacco, modo tale da esporre porzioni dello strato di sili cio policristallino 56 le quali vengono quindi ri- mosse per mezzo dell'impiego di una appropriata so luzione di attacco: Questo consente di mantenere in posizione una regione sostanzialmente rettango- lare dello strate di silicio policristallino 56 e dello strato di mascheratura 58, seconde --4uanto indicato nella figura t2, mentre i bordi dello stra- to di silicio policristallino 56 risultano esposti: Il diopositivo viene quindi esposto all'azione di un gas contenente un drogante a conduttivita di tipo P mentre il dispositivo viene sueeessivamente risealdato.
[0076] In conformita a quanto indicato dalle frecce 60, il gas viene a cmtatto eon i bordi e- sposti dello strato di gilicio polieristallino 56 in modo tale che il drogante, a conduttivita di ti -od opoflfS TP o4Bx4s 0lleu tsxepuoJfP Bssod d od licristallino 56, latsralmente lungo lo stesso, a partire dai bordi esposti, per la formazione del- UFEICIO BREVETTI C.CREGOR la striscia rettangolare drogata 48.
[0077] Lo strato di mascheratura 58 viene quindi rimosso per mezzo delr l*impiego di una appropriata soluzione di attacco mentre le porzioni non drogate dello strato di si- licio policristallino 56 vengono rimosse con una soluzione di attacco che non attacchi la striscia drogata 48, a conduttivita di tipo P.
[0078] Le porzioni dello strato di ossido 54 che risultano esposte su ogmai lato della striscia drogata 48 vengono quindi rimosse con una appropriata soluzione di attacco, in modo tale da formare ltossido di porta 46.
[0079] Un drogante appropriato pu venire quindi incorporato nelle porzioni esposte nell'isola 42, ad csempio per diffusione o per impiantagione ionica, in modo tale da formare le regioni di sorgente 50 e di.
[0080] drenag g1o 52.
[0081] Con riferimento alle figure 13 e 14 pud essere rilevato che nelle stesse stato rappresentato, in foma schematica, un invertitore 60 realizzato con l impiego del metodo proposto dall invenzione.
[0082] L+invertitore 60 comprende un transistore MOs a capa- le di tipo P e un transistore MOS a canale di tipoM presentanti regioni comuni di drenaggio e regioni comuni di porta.
[0083] L invertitore 60 comprende un isola 62 di silicio monocristallino, su di un substrato 19 FFICIO BREVET1 C.GREGORJ 64 di allumina monocristallina.
[0084] L'isola di silicio 62 ai presenta sotto forma ai un rettangolo allun- gato, con una porzione 66 che presenta, inizialmente, un primo tipo di conduttivita mentre la rimanente o4soddo od4 un xed ezzpio44aruo $s 89 euoyzxod di conduttivita.
[0085] Uno stretto strato di ossido di porta 70 si estende attraverso la prima porzione 66 dell'isola 62 mentre una stretta striscia di ossido di porta 80 si estende attraverso l'altra porzione 68.
[0086] Una stretta striscia 82 di silicio policristal lino, sotto forma di un rettangolo, presente sul substrato 64, con un ramo della striscia di silicib policristallino 82 che si estende al di sopra della striseia di ossido di porta 90, un altro ramo della striseia di silioio policristallino 82 estendendosi attraverso la striscia di ossido di porta 80.
[0087] Le regioni della prima porzione 66 dell'isola 62, sui lati opposti dell'ossido di porta 70, sono drogate in modo tale da formare le regioni di sorgente e di scarico 84 ed 86 ai uno dei due transistori MOS mentre le regione della seconda porzione 68, sui lati opposti dell'essido di porta 80, sono drogate in modo tale da formare le regioni di sorgente 88 e di drenaggio 90 del secondo transistore MOS.
[0088] Una pellicola di metallo 92 si estende attraverso la 20 UFFICIO BREVETT lng.C.GREGOR giunzione fra le regioni di drenaggio 86 e 90, in modo tale da collegare elettricamente fra loro le due regioni di drenaggio considerate.
[0089] Operando in questo modo e possibile realizzare un complesso com- prendente due transistori a metallo-ossido-semicon duttore (Mos) presentanti le regioni di drenaggio collegate tra loro ed una regione comune di porta.
[0090] L'invertitore 60 viene realizzato in conformita a quanto precedentemente descritto con riferimento al transistore 40, salvo il fatto che l'isola di silicio viene realizzata con una maggiore larghezza mentre la striscia di silicio policristallino 82 viene realizzata con due rami esposti estendentesi attraverso le porzioni appropriate dell'isola.
[0091] For mando, sul substrato 64, una pluralita di invertitori disposti in file, possono venire realizzati vari circuiti ossia, ad esempio, pu venire realizzato uno stadio di un registro di scorrimento.
[0092] .

Claims (8)

1. 1 - Metodo per la fabbricazione i un disposi tivo semiconduttore, caratterizzato dal atto che include le seguenti fasi: (a) formazione di uno strato (10,28;56) -ods opxo un aue4uesexd ouytte4spxoytod oyottfs tp sto ed uno strato d1 mascheratura (14 30,58) : sullo IFFICIO BREVETTI nE.C.GREGORJ strato di silicio policristallino (10,28,56) ed estendentesi almeno sino a detto bordo esposto, (b) incorporazione di un arogante di tipo P nel bordo esposto nelio strato di silicio policristal- lino (10,28,56) per una distanza desiderata, in senso laterale, lungo detto strato di silicio poli- cristallino.(10,28,56), (c) rimozione dello strato di mascheratura (14 30 58) e.
successivamente (d) rimosione della porzione non drogata dello strato di silicio policristallino (10,28,56).
2 - Metodo secondo la rivendicazione 1, ca- ratterizzato dal fatto che la porzione non drogata dello strato di silicioolicristallino.(10,28 56) viene rimossa con una seluzione di attacco che nor attacca la porzione drogata con droganti a condutti vita di tipo P (20 34 48) dello strato di silicio policristallino (10,28,56).
3 - Metodo secondo la rivendicazione 2, ca- ratterizzato dal fatto che il drogante a condutti vita di tipo P yiene inoorporato nel bordo espostq delle strato di ailicio policristallino (10,28,56) mediante diffusione da un gas contenente un : dro gante a conduttivita di tipo P.
4 - Metodo secondo la rivendicazione 3, ca- UFFICIO BREVETT : Ing.C.GREGORJ ratterizzato dal fatto che lo strato di silicio policristallino (10,28,56) viene depoaitato su di un substrato, lo strato di nascheratura (14,30,58) pxts otlop gaotztod eun ouaute ns oat4tsodep aueya to di silicio policristallino (10,2%,56) mentre al- meno uxa porzione dello strato di silicio policri stallino (10y28,56) non coperta dallo strato di ma- scheratura, .viene rimossa in modo tale da ottenere il bordo esposto nello strato di silicio policri- stallino(10,28:56):
5 Metodo.secondo la rivendicazione 4, carat- terizzato dal fatto che le porzioni dello strato di silicio policristallino (10,56) vengono rimosse in modo tale da ottenere una pluralita di bordi e sposti dello strato di silicio policristallino (10,56) mentre il drogante a conduttivita di tipoP yiene diffuso in tutti i bordi esposti.
6 - Metodo secondo la rivendicazione 5, ca- ratterizzato dal fatto che almeno uno dei bordi esposti dallo strato di silicie policristallino (28) a.
coperto da uno strato di mascheratura (33) prima della diffuzione dell'agente di drogaggio, a con duttivita di tipo P, nell'altro..bordo esposto.
7 - Metodo secondo la rivendicazione 4, .
ca ratterizzato dal fatto che lo strato di mascheratura (58) viene formato come un'area presentante un bor do, o piu bordi estendentesi completamente attorno allo stesso, porziont dello strato di silicio poli cristallino (56) venendo rimosse in modo tale da ottenere lo strato di silicio policristallino (56) con un bordo o con piu bordi esposti, corrispondenti al bordo, o ai bordi dello strato di mascheratura (58), il drogante a conduttivita di tipo P viene diffuso nel borde, o nei bordi drogati dello strato di silicio policristallino (56) mentre la porzione non dregata dello strato di silicio policristallino viene rimossa in modo tale da formare una striscia (48) di silicio policristallino, a conduttivita di tipo P, in una fora racchiusa.
8 - Metodo secondo la rivendicazione 4, ca- ratterizzato dal fatto che lo strato di mascheratura (30) viene dotato ai un'apertura (31), di tipo pas sante, in modo tale da esporre una porzione dalla superficie dello strato di silicio policristallino (28) mentre il drogante, a conduttivita di tipo P vie- ne diffuso nella superficie esposta dello strato ai silicio policristallino (28) ; attraverso l apertura (3d) presente nello strato di mascheratura, come pure nel bordo esposto nello strato di silicio poii UFFICIO BREVET cristallino (28) lng.C.GREGOk .
ITMI1977A30205A 1977-02-28 1977-11-29 Metodo per la fabbricazione di strette strisce di silicio e dispositivi semiconduttori dotati di tali strisce. IT7730205A1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB826477 1977-02-28

Publications (1)

Publication Number Publication Date
IT7730205A1 true IT7730205A1 (it) 1979-05-29

Family

ID=9849161

Family Applications (1)

Application Number Title Priority Date Filing Date
ITMI1977A30205A IT7730205A1 (it) 1977-02-28 1977-11-29 Metodo per la fabbricazione di strette strisce di silicio e dispositivi semiconduttori dotati di tali strisce.

Country Status (6)

Country Link
US (1) US4271422A (it)
JP (1) JPS53107287A (it)
DE (1) DE2807138A1 (it)
FR (1) FR2382098A1 (it)
IT (1) IT7730205A1 (it)
SE (1) SE7800261L (it)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
US4684967A (en) * 1984-05-04 1987-08-04 Integrated Logic Systems, Inc. Low capacitance transistor cell element and transistor array
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5274279A (en) * 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890632A (en) * 1973-12-03 1975-06-17 Rca Corp Stabilized semiconductor devices and method of making same
US4124933A (en) * 1974-05-21 1978-11-14 U.S. Philips Corporation Methods of manufacturing semiconductor devices
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members

Also Published As

Publication number Publication date
JPS53107287A (en) 1978-09-19
FR2382098A1 (fr) 1978-09-22
SE7800261L (sv) 1978-08-29
DE2807138A1 (de) 1978-08-31
US4271422A (en) 1981-06-02

Similar Documents

Publication Publication Date Title
US5254489A (en) Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
US4271422A (en) CMOS SOS With narrow ring shaped P silicon gate common to both devices
US3764413A (en) Method of producing insulated gate field effect transistors
US4160260A (en) Planar semiconductor devices and method of making the same
US3942241A (en) Semiconductor devices and methods of manufacturing same
US4263709A (en) Planar semiconductor devices and method of making the same
JPS6174350A (ja) 半導体装置の製造方法
JPS5650535A (en) Manufacture of semiconductor device
JP2005197405A (ja) 半導体装置とその製造方法
JPS58220443A (ja) 半導体装置の製造方法
JPS5816341B2 (ja) 半導体装置の製造方法
JPS60224272A (ja) 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
JPS62202559A (ja) 半導体装置及びその製造方法
JPS5943832B2 (ja) 半導体装置の製造方法
JPS6237541B2 (it)
JPS63102340A (ja) 半導体装置の製造方法
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
JPS59105363A (ja) 半導体装置の製造方法
JPS5642356A (en) Manufacture of semiconductor device
JPS6165447A (ja) 半導体装置の製造方法
JPS63313866A (ja) 半導体装置の製造方法
JPS6238857B2 (it)
JPS60251641A (ja) 半導体装置およびその製造方法
JPS5951573A (ja) 絶縁ゲ−ト型電界効果半導体装置及び製造方法
JPS62130523A (ja) 半導体装置の製造方法