IT8422428A1

IT8422428A1 - Apparato per generare l'ampiezza della somma vettoriale di due segnali vettoriali

Info

Publication number: IT8422428A1
Application number: ITMI1984A022428A
Authority: IT
Original assignee: Rca Corp
Priority date: 1983-09-02
Filing date: 1984-08-28
Publication date: 1986-02-28
Also published as: DK163550C; PT79127B; DK419984D0; AU562190B2; PT79127A; SE454641B; DK163550B; SE8404229D0; ATA282184A; ES8606752A1; FR2551609B1; GB8422085D0; FI75075C; CA1219342A; FI75075B; DE3432122A1; KR850002375A; AT394292B; ES535419A0; SE8404229L

Description

Descrizione dell1invenzione avente per titolo "Apparato per generare l'ampiezza della somma vettoriale di due segnali vettoriali"

RIASSUNTO

La presente invenzione si riferisce ad un apparato in grado di generare i valori di ampiezza della somma vettoriale di due vettori componenti. I segnali corrispondenti ai vettori componenti e all?angolo fra la somma vettoriale e l'asse di una delle componenti, vengono ricevuti da una sorgente(I,Q;36)-Opportuni mezzi (39) generano valori dei coefficienti K sensibili ai valori degli angoli. Opportuni mezzi di pesatura (40) pesano i segnali applicati agli stessi per il fattore K. Un circuito di somma (41) presenta un ingresso collegato all'uscita dei mezzi di pesatura. Ulteriori mezzi (32, 33, 37, 38) accoppiano una delle due componenti al secondo ingresso dei mezzi di pesatura e accoppiano l?altra componente al secondo ingresso dei mezzi di somma. L'uscita dei mezzi sommatori produce i segnali(C) rappresentanti l'ampiezza della somma vettoriale dei due vettori componenti.

( I numeri di riferimento si riferiscono alla figura 2).

DESCRIZIONE DELL'INVENZIONE

La presente invenzione si riferisce ad un apparato per la generazione del valore approssimato dell'ampiezza della somma vettoriale di due segnali vettoriali.

L'invenzione comporta una applicabilit? generale, con riferimento alla propria funzione specifica ma la stessa risulta particolarmente utile nei ricevitori televisivi di tipo digitale e la stessa verr? descritta in questo contesto.

In parecchi sistemi elettronici ? necessario determinare l'ampiezza della somma vettoriale di segnali ortogonali. Ad esempio, nei ricevitori televisivi digitali ? conveniente svolgere una correzione automatica del colore della pelle umana, vale a dire dell'incarnato, mediante una manipolazione dell'ampiezza e della fase del vettore di crominanza. Tuttavia, questo vettore ? presente sotto forma di segnali in quadratura rappresen-?

tati dai segnali di mescolanza dei colori I e 0 oppure (R-Y) e (B-Y). Pertanto, per svolgere la manipolazione richiesta, l'ampiezza del vettore di crominanza deve venire determinata dalle proprie parti componenti.

E' ben noto che l'ampiezza di un vettore pu? essere accertata mediante generazione della radice quadrata della somma dei quadrati dei valori di ampiezza delle proprie componenti ortogonali. Questo pu? essere ottenuto per mezzo dell'impiego di circuiti moltiplicatori per ?Levare al quadrato i valori di ampiezza , per mezzo di un complesso circuitale di somma per sommare i quadrati e per mezzo di un circuito di estrazione della radice quadrata, per la determinazione della radice quadrata della somma. Alternativamente, la funzione pu? venire svolta, per mezzo della produzione dei logaritmi dei valori di ampiezza delle componenti, di una appropriata combinazione?, dei l?gaiitmi e della generazione degli antilogaritmi, per produrre i valori di ampiezza del vettore. Una ulteriore soluzione consiste nel combinare il valore di ampiezza dei vettori componenti come un codice . di indirizzo applicato ad una memoria programmata per la produzione di valori di uscita corrispondenti all'ampiezza della somma vettoriale dei codici di indirizzo applicati.

Agli ,esperti della tecnologia specifica riguardante l'elaborazione dei segnali, risulter? del tutto evidente che ognuno dei metodi precedentemente indicati, richiede quantit? significative di apparecchiature fisiche, vale a dire di "hardware" per 1'elaborazione, tali quantit? aumentando piu1 che linearmente in funzione dell'aumento dei bit dei segnali.Inoltre, i vari componenti necessari non sono facilmente disponibili per lo svolgimento dell'elaborazione in tempo reale per segnali a banda larga. Questi fattori rappresentano inconvenienti particolarmente restrittivi nel campo dei ricevitori televisivi digitali in cui ? desiderabile mantenere ad un valore minimo il numero dei componenti circuitali, mentre i componenti devono poter venire realizzati sotto forma di circuiti integrati del tipo ad integrazione su scala molto elevata (VLSI).

In accordo con i principi della presente intenzione, l'apparato proposto genera valori di ampiezza della somma vettoriale di due vettori componenti. I segnali corrispondenti ai vettori componenti e all'angolo fra la somma vettoriale e l'asse di una delle componenti, vengono ricevuti da una sorgente. Opportuni mezzi generano i valori K dei coefficienti, in risposta ai valori degli angoli. Opportuni mezzi in grado di svolgere una funzione di pesatura, consentono di pesare i segnali applicati agli stessi, per il fattore K. Un circuito sommatore presenta un proprio ingresso accoppiato all'uscita dei mezzi di pesatura. Ulteriori mezzi accoppiano una delle

due componenti al secondo ingresso dei mezzi di pesatura e l?altra componente al secondo ingresso dei mezzi di pesatura. L'uscita dei mezzi di pesatura produce segnali ragresentanti l'ampiezza della somma vettoriale dei due vettori componenti.

Il fattore K ? rappresentato da una variabile che risulta correlata all'angolo di fase del vettore C rispetto ad uno dei vettori I e Q. Il complesso circuitale richiesto per produrre l'ampiezza del vettore C, con questo algoritmo viene significativamente ridotto nei confronti del complesso circuitale richiesto dai metodi precedentemente indicati e, inoltre, pu? essere piu' facilmente concretizzato rispetto al complesso circuitale richiesto dai metodi indicati.

La presente invenzione risulter? piu' evidente dalla analisi della seguente descrizione dettagliata, la quale deve essere considerata in unione ai disegni allegati, nei quali:

la figura 1 rappresenta un diagramma schematico a blocchi di un complesso circuitale esemplificativo, proposto dalla tecnologia anteriore, per lo svolgimento dell'operazione di auto-correzione del colore della pelle umana, in un ricevitore televisivo digitale;

le figure 2 e 3a rappresentano diagrammi a blocchi del complesso circuitale utilizzato per la gel azione dell'ampiezza della somma vettoriale dei vettori ortogonali, in conformit? con i principi della presente invenzione; e

la figura 3b illustra alcune forme d'onda di grandezze associate al complesso rappresentato nella

figura 3a.

Il circuito schematizzato nella figura 1 esemplifica un apparato utilizzato per lo svolgimento dell'autocorrezione del colore della pelle umana, in un ricevitore televisivo, di tipo digitale. Il complesso circuitale ? disposto nella sezione di elaborazione dei segnali di colore del ricevitore e lo stesso opera

sulle componenti cromatiche del segnale composito dopo la separazione dalla componente di luminanza, e cos? via. In conformit? con quanto rappresentato nella figura 1, i segnali si presentano in accordo con un formato digitale, ossia, ad esempio sotto forma di segnali PCM a 8 bit in parallelo, quantunque i concetti proposti dall'invenzione sia applicabili ad una elaborazione di segnali a carattere analogico. Una descrizione dettagliata del funzionamento del circuito indicato, pu? essere dedotta dalla descrizione della domanda di brevetto statunitense no. 501.896 , depositata il 7 Giugno 1983 ed intitolata "An Auto Tint Circuit for a TV Receiver".

In breve, il circuito schematizzato nella figura 1 opera in conformit? con quanto verr? ora descritto.

L'autocorrezione del colore della pelle umana, vale a dire del "color carne" viene condotta per mezzo della rotazione del vettore di crominanza\erso il vettore componente I, ogni volta che l'angolo di fase del vettore di crominanza rientra in una particolare gamma di valori associati ai colori della pelle umana. Tuttavia, il vettore di crominanza ? rappresentato dalle proprie parti componenti sotto forma di vettori rappresentativi dei segnali di mescolanza dei colori, I e Q, sostanzialmente ortogonali.il circuito trasmette , in uscita, un segnale ruotato di crominanza rappresentato da segnali di mescolanza dei colori, sostanzialmente ortogonali, I' e Q'f rispettivamente, corrispondenti al vettore ruotato di crominanza.

I segnali I e Q vengono rispettivamente applicati ai terminali 10 e 11, dai quali gli stessi vengono istradati verso un rivelatore di ampiezza 12 e un rivelatore d'angolo 13. Il rivelatore di ampiezza genera un segnale C rappresentante l'ampiezza della somma vettoriale dei segnali I e Q, vale a dire genera un segnale C =>/I 4-Q . mentre produce questo segnale sul canale omnibus 14. Il rivelatore d'angolo produce un segnale, sul canale omnibus 15 rappresentante l'angolo ?. Il segnale rappresentativo dell'angolo viene applicato, come codici di indirizzo, agli elementi 21 e 22 i quali producono, rispettivamente, i valori sonra coseritT?fdegli argomenti corrispondenti ai codici di indirizzo applicati ai corrispondenti ingressi. Gli elementi 21 e 22 possono essere costituiti da memorie a sola lettura(ROM). Per angoli ? non compresi entro la gamma degli angoli corrispondenti ai colori della pelle umana, le memorie a sol lettura ROM vengono programmate in modo tale da fornire i valori seno e coseno dei valori degli angoli applicati. Per angoli ? rientranti nella gamma di angoli associati ai colori della pelle umana, le ROM producono valori seno e valori coseno di angoli corrispondenti con 6 ?? in cui ?? rappresenta la rotazione desiderata che costituisce una funzione di ?.

I valori coseno e seno vengono applicati, rispettivamente, ai moltiplicatori 24 e 25, nei quali gli stessi vengono moltiplicati per i valori di ampiezza C generanti i vettori componenti corretti per quanto concerne il color carne I'=C cos ? e Q'=C sin ? rispettivamente.

La figura 2 illustra il complesso circuitale incorporante la presente invenzione che pu? essere utilizzato in sostituzione del rivelatore di ampiezza 12 rappresenlato nella figura 1. Il circuito schematizzato nella figura 2, genera la *

ampiezza della somma vettoriale C dei vettori I e Q in accordo con l'algoritmo

C = I+KQ I > Q e (la)

C = Q+KI U Q. ' (1b)

Il fattore K ? rappresentato da una variabile dipendente dall'angolo & fra la somma vettoriale e lo asse di uno dei vettori componenti I o Q. Ad esempio, se 0 rappresenta l'angolo fra la somma vettoriale e l'asse del vettore I, per C=I+KQ, I> Q in modo tale da risultare esattamente uguale all'ampiezza della somma vettoriale, pu? essere rilevato che K deve essere uguale a '(1-cos &)/sin & mentre per C=Q+KI, I<.Q,K deve essere uguale a (1-sin ?)/cos ?. Entro la gamma dell'angolo & compresa fra zero e novanta gradi, K aumenta in modo sostanzialmente monotono da un valore di zero in corrispondenza di zero gradi, ad un valore di 0,41 in corrispondenza di 45 gradi er successivamente, decresce, sostanzialmente in modo monotono,da un valore di 0,41 a 45?, ad un valore di zero in corrispondenza di 90?.

Per ogni valore di 0, pu? essere calcolato un valore di K per l'impiego nel calcolo di C, attraverso le equazioni (1a) e (1b). Il valore K pu? venire programmato in una .ROM indirizzata dai valori di ? in modo tale da eliminare la necessit? di calcoli in tempo reale. Se non viene richiesto 1ottenimento di valori esatti per C, lo stesso valore di K pu? venire utilizzato entro una gamma di angoli, allo scopo di ridurre le dimensioni della memoria a sola lettura ROM. Ad esempio, se vengono utilizzati soltanto tredici valori K, entro la gamma compresa fra 0 e 45? (ogni valore K coprendo, approssimativamente, 3,5?), l?errore massimo in C pu? essere limitato ad un valore inferiore allo 0,5

Il fattore K nelle equazioni (1a) e (1b) ? rappresentato da un fattore di pesatura. Per sistemi digitali, il complesso circuitale di pesatura viene significativamente semplificato, se i coefficienti d? pesatura vengono limitati a multipli di potenze reciproche di

2. Questo permette lo svolgimerto della moltiplicazione per mezzo di un semplice scorrimento dei bit e/o per mezzo dell'impiego di tecniche di scorrimento e di somma dei bit, molto note nel settore specifico. La selezione dei valori K in accordo con questo criterio, non sacrifica l'accuratezza dei valori calcolati di C. Ad esempio, se vengono impiegati tredici valori di K (selezionati con questo criterio) entro la gamma compresa fra 0 e 45? (vedi tabella i),l'errore percentuale massimo risulter? pari soltanto all'1,6^ e si verificher? entro piccole gamme di angoli in cui variano i valori di K.

Tabella I

Poich? l'ampiezza C della somma vettoriale di I e

Q ? rappresentata da un valore scalare senza segno.il calcolo viene condotto impiegando valori assoluti,vale a dire valori di ampiezza senza segno dei vettori componenti I e Q. Questo semplifica la rivelazione dell?angolo poich? la gamma degli angoli possibili ? limitata a 0-90?, indipendentemente dal quadrante in cui risiede il vettore C.

In conformit? con quanto rappresentato nella figura 2f i campioni dei segnali corrispondenti alle componenti vettoriali ortogonali I e Q, vengono applicati, rispettivamente, ai terminali 30 e 31, dai quali gli stessi vengono convogliati negli elementi circuitali 32 e 33. Gli elementi 32.-e 33 producono i valori assoluti dei campioni dei segnali applicati e gli stessi possono essere rappresentati da circuiti in grado di comp?orientare, in modo selettivo, i segnali in risposta all'appropriato bit di segno del campione rispettivo.

I valori assoluti di I e Q vengono applicati al circuito sottrattore 37, attraverso i canali omnibus 34 e 35. Il segno della differenza rappresenta una indicazione del fatto che l'ampiezza di I risulti maggiore o minore dell'ampiezza di Q, vale a dire, ad esempio, se I ? maggiore di Q, il bit di segno ? rappresentato da un valore logico uno, mentre se I risulta inferiore a Q, il bit di segno ? rappresentato da un valore logico zero. Il bit di segno (SGN) viene applicato al commutatore 38, in modo tale da controllarle posizioni di commutazione dello stesso. Il commutatore 38 presenta un primo e un secondo terminale di ingresso, rispettivamente accoppiati ai canali omnibus 34 e 35. Questo commutatore presenta pure un primo terminale di uscita e un secondo terminale di uscita collegati, rispettivamente, ai canali omnibus 43 e 44. In risposta al bit di segno, proveniente dall'elemento 37, rappresentato da un livello logico uno (vale a dire I > Q), il commutatore 38 applica i campioni Q sul canale omnibus 35, al canale omnibus 43 e i campioni I dal canale omnibus 34 al canale omnibus 44, Quando il bit di segno ? rappresentato da un livello logico zero(vale a dire I^Q), il commutatore 38 applica i campioni I dal canale omnibus 34 al canale omnibus 43 e applica i campioni Q dal canale omnibus 35 al canale omnibus 44.

Il canale omnibus 43 ? collegato ad un terminale di ingresso dell'elemento moltiplicatore 40 il quale pu? essere costituito da un circuito di pesatura a scorrimento e somma. I valori K, o i segnali di controllo corrispondenti ai valori K provenienti dall'elemento 39? vengono applicati ad un secondo ingresso del moltiplicatore 40. Il moltiplicatore 40 genera valori di uscita corrispondenti ai valori dei campioni applicati allo stesso, pesati per K.

I campioni pesati, provenienti dal moltiplicatore

40 , vengono applicati ad un terminale di ingresso del circuito seminatore 41 mentre i campioni presenti sul canale omnibus 44 vengono applicati ad un secondo terminale di ingresso del sommatore 41. Le somme in uscita dal sommatore 41 corrispondono con l'ampiezza C, in accordo con le equazioni (1a) e (1b).

I valori angolari 9, vengono generati dal rivelatore d'angolo 36 il quale riceve gli ingressi dai canali omnibus 34 e 35. Il rivelatore d'angolo 36 pu? comprendere delle tabelle logaritmiche sensibili ai valori di I e Q, per generare i campioni log I e log Q, un sottrattone per generare le differenze uguali a log Q - log I ed una tabella degli anti-logaritmi sensibile alle differenze, per produrre le arctangenti, 9, delle differenze logaritmiche. I valori & vengono applicati all?elemento 39 il quale produce i fattori K o i segnali di controllo corrispondenti ai fattori K. Deve essere rilevato che se il moltiplicatore 40 ? rappresentato da un vero circuito moltiplicatore, vengono richiesti coefficienti reali uguali ai valori K. Alternativamente, se 1*elemento 40 ? costituito, ad esempio da un circuito di pesatur?idel tipo a scorrimento e somma, i valori prodotti dall'elemento 39 saranno rappresentati da segnali necessari per controllare gli scorrimenti richiesti dei bit per generare i valori dei campioni pesati e desiderati.

Dall?analisi della Tabella I pu? essere rilevato che i valori K sono speculari attorno a 45 gradi e, pertanto, devono venire calcolati soltanto i valori K fra zero e 45 gradi, tali valori venendo memorizzati nell'elemento 39. Il rivelatore del valore dell'angolo, indicato dal blocco 36, pu? quindi venire progettato per sviluppare valori di uscita compresi fra 0 e 45 gradi. Questo viene piu' facilmente ottenuto applicando i valori assoluti dei valori campioni presenti sui canali omnibus 43 e 44, come ingressi all'elemento 36* Ricordando che i vettori vengono commutati sui canali omnibus 43 e 44

^er I^Q, pu? essere rilevato che il rivelatore d'angolo *

36 produrr? i valori angolari , &, compresi fra 0 e 45 gradi, vale a dire i valori di.arctan (Q/l). Per I<Q il rivelatore d'angolo 36 produrr? i valori di (I /Q) i quali , come pu? essere rilevato, risultano uguali a 90-? gradi e, pertanto, i valori degli angoli prodotti dall'elemento 36, per & uguale a 45-90 gradi, saranno rappresentati da valori angolari compresi fra 45 e 0 gradi.

Se, in effetti, gli angoli ? da 0 a 90 gradi vengono generati dal rivelatore 36, tutti i valori campioni C possono venire generati con l'equazione (1a) e gli appropriati fattori K. In questo caso, il sottrattore

37 e il commutatore 38 possono venire esclusi dal complesso circuitale. D'altra parte, il rivelatore d'angolo 36, il generatore dei valori K 39 e il moltiplicatore 40 diventano piu' complicati.

Se il circuito schematizzato nella figura 2, viene concretizzato in una versione del tipo rappresentato nella figura 1, il rivelatore d'angolo 36 pu? venire eliminato, mentre i valori degli angoli possono venire garantiti dal rivelatore d'angolo 13 rappresentato nella figura 1, con trasmissione attraverso il canale omnibus rappresentato dalle linee tratteggiate 15.

Deve essere rilevato che per la condizione specifica per la quale il rivelatore d'angolo 13 produce l'intera gamma di angoli e da 0- a 360 gradi, il generatore dei valori K 39 includer? un decodificatore per convertire la gamma di angoli da 0 a 360? in una gamma di angoli da 0 a 45 gradi o in una gamma di angoli da 0 a 90 gradi.

La figura 3a rappresenta una variante del circuito schematizzato nella figura 2. Nel circuito in questione, i vettori ortogonali I e Q vengono applicati alle terminazioni di ingresso 50 e 51.

Questi segnali vengono multiplati attraverso un singolo circuito dei valori assoluti 54, attraverso i bistabili bloccati, o "latches" 52, 53, 55 e 56, adottando tecniche note nel campo dell'elaborazione di segnali digitali. I valori assoluti di I e Q, derivati dai bistabili bloccati 55 e 56, vengono applicati al sottrattone 58 il quale sviluppa un bit di segno di uscita indicativo di quale fra i campioni X o Q risulta il maggiore. Il bit di segno, proveniente dal sottrattone 58 viene applicato, come un segnale di controllo, ai multiplatori 57 e 59. Entrambi i segnali I e Q, provenienti dai bistabili bloccati 55 e 56, vengono applicati, come segnali di ingresso, ad entrambi i multiplatori MUX 57 e 59. In risposa al bit di segno in uscita dal sottrattone 58, il multiplatore 57 trasmette il maggiore dei campioni I e Oi mentre il multiplatore 59 trasmette il minore dei campioni I e Q. Deve essere rilevato che i multiplatori 57 e 59 esplicano la funzione del commutatore 38 schematizzato nella figura 3.

I campioni in uscita dal multipiatore 57, presenti sul canale omnibus 66, vengono applicati ad un ingresso di un ulteriore multiplatore MUX 60 il quale riceve un secondo ingresso dal bistabile bloccato 62. L'uscita derivata dal multiplatore 60 viene applicata, come un primo ingresso al circuito sommatore 61.

I campioni in uscita dal multiplatore 59 vengono applicati al terminale di ingresso per i segnali di un dispositivo di scorrimento dei bit 63, la cui uscita viene alimentata, come un secondo ingresso al sommatore 61. Il dispositivo di scorrimento dei bit 63 costituito, ad esempio, dal circuito Advanced Micro Devices Ine. AM25S10 Bit Shifter sposta tutti i bit del campione di ingresso verso destra, di N posizioni binarie, il valore N essendo un segnale di controllo alimentato dall?elemento 64. Uno scorrimento verso destra di N posizioni binarie divide il valore del campione per 2N, vale a dire se il campione viene spostato, come bit, verso destra di 3 posizioni binarie il valore del campione viene diviso per otto. Per dividere un numero binario per N esimi

valori intermedi nei confronti dei 2r fattori un campione pu? venire successivamente spostato, per bit, di differenti posizioni binarie, mentre i risultati successivi vengono memorizzati e quindi sommati.

Nel complesso rappresentato nella figura 3a, viene impiegato un singolo sommatore (61) per svolgere le addizioni delle equazioni (1a) e l'addizione richiesta per lo svolgimento dell'operazione di pesatura per scorrimento e somma. L'uscita derivata dal sommatore 61 viene applicata ad un bistabile bloccato 62 il quale memorizza i risultati intermedi, tali risultati venendo applicati, come campioni di ingresso, al multipLatore 60.

Si assuma che la funzione di scorrimento e di somma comporti tre cicli per periodo dei campioni di ingresso. All'inizio di un periodo di campionamento, T , il multipliore 60, sotto il controllo del segnale di orologio <|>B (figura 3b ) applica il campione dal multiplatore 57 ossia, ad esempio, IQ, al sommatore 61. Durante lo stesso periodo, un primo segnale di controllo dello scorrimento, corrispondente ad un fattore N determinato dall'angolo ?, viene applicato al dispositivo di scorrimento dei bit 63 per mezzo dell'elemento 64 sensibile al segnale di tempifioazione, o di orologio, ??. Il campione del segnale corrente rappresentato, ad esempio, da , proveniente dal multiplatore 59, applicato al dispositi-*

vo di scorrimento 63, viene spostato di N1 posizioni binarie, dividendo in tal modo QQ per . Il campione diviso QQ e il campione IQ vengono sommati, nel som-1 matore 61 in modo tale da produrre il valore IQ+QQ/2 , Questo valore viene memorizzato nel bistabile bloccato 62, nel tempo , per mezzo del fronte anteriore del segnale di orologio j>A che assume un livello elevato. Nell'istante il multiplatore 60 disconnette il campione I dall'ingresso al sommatore 61 ed applica il valore IQ+ QQ/2 ? Nell'istante T,j, sotto il controllo del segnale di orologio ??, l'elemento 64 applica un secondo segnale di controllo dello scorrimento al dispositivo di scorrimento dei bit 63 il quale determina lo scorrimento, per bit dello stesso campione QQ di

,N2

N2 posizioni binarie. Il valore QQ/2 .viene sommato

, N1

con il valore IQ+Q0/2 nel sommatore 61 mentre la nuova somma Io+t^o///2N1+ memorizzata nel bistabile bloccato 62, .nell'istante ??. Simultaneamente, nell'istante T^, un terzo valore di controllo dello scorrimento viene applicato al dispositivo di scorrimento 63 e il campione QQ viene spostato, per bit, di N3 posizioni binarie, in modo tale da produrre il valore /N3

QQ/2 . Questo valore e l'ultima somma memorizzata nel bistabile bloccato 62, vengono sommati nel sommatore 61 con generazione dell'ampiezza C in accordo con l'equazione:

Claims

RIVENDICAZIONI

1.Apparato per generare i valori di ampiezza della somma vettoriale di due vettori componenti, comprendente:

una sorgente di segnali corrispondente a detti due vettori componenti;

una sorgente di valori angolari corrispondenti all'angolo fra detta somma vettoriale e l'asse di uno di detti due vettori componenti, caratterizzato dal fatto che comprende:

mezzi (39) sensibili a detti valori angolari (??) per generare valori dei coefficienti, K, correlati a detti valori angolari;

mezzi (40) sensibili a detti valori K per la pesatura di segnali applicati agli stessi;

un circuito sommatore (41) presentante un primo terminale di ingresso accoppiato a detti mezzi di pesatura, presentante un secondo terminale e un terminale di uscita e dal fatto che comprende:

mezzi (32, 33, 37, 38) per accoppiare uno di detti due segnali vettoriali componenti, provenienti da detta sorgente, alla seconda terminazione di ingresso di detto circuito sommatore e l'altro di detti due segnali vettoriali componenti, a detti mezzi di pesatura;

in cui i valori dei segnali, C, prodotti in corrispondenza della terminazione di uscita di detto circuito sommatore, rappresentano i valori di ampiezza della somma vettoriale di detti due segnali vettoriali componenti (I, Q).

2, Apparato secondo la rivendicazione 2, caratterizzato dal fatto che detti mezzi (32, 33, 37, 38) per accoppiare detta sorgente a detto circuito sommatore e a detti mezzi di pesatura, includono almeno un circuito associato al valore assoluto (32, 33) per il trasferimento delle sole ampiezze di detti due segnali vettoriali componenti (I, Q).

3. Apparato secondo la rivendicazione 2, caratterizzato dal fatto che detti mezzi di accoppiamento (32, 33, 37 , 38) comprendono mezzi (37) sensibili ai vettori dei segnali A e B per determinare il vettore del segnale A o B, presentante l'ampiezza inferiore;

detti mezzi di pesatura (40) sono sensibili al segnale corrispondente ai valori K per la pesatura del vettore del segnale A o B presentante l'ampiezza minore, per detto fattore K; e

detti mezzi di somma (61) sommano il segnale pesato con il segnale corrispondente ai vettori dei segnali A o B presentante l'ampiezza maggiore, l'uscita del circuito sommatore essendo sostanzialmente uguale all'ampiezza della somma vettoriale.

4. Apparato secondo la rivendicazione 3, caratterizzato dal fatto che:

detti mezzi (37) per determinare il vettore presentante l'ampiezza minore, comprendono detti mezzi accoppiati a detta sorgente di detti due segnali vettoriali componenti, per generare un segnale di controllo (SGN) presentante un primo stato per l'ampiezza di detto primo di detti due segnali vettoriali componenti

di valore maggiore dell'ampiezza di detto altro

di detti due segnali vettoriali componenti e presentante, nell?altro caso, un secondo stato; e

detti mezzi di accoppiamento comprendono mezzi di commutazione (38), sensibili a detto segnale di controllo per accoppiare i valori assoluti del primo di detti due segnali vettoriali componenti, presentante l'ampiezza maggiore, al secondo ingresso del circuito sommatore e i valori assoluti dell'altro dei due segnali vettoriali componenti, ai mezzi di pesatura.

5. Apparato secondo la rivendicazione 1 o la rivendicazione 3, caratterizzato dal fatto che detti mezzi di pesatura (40) comprendono un circuito di scorrimento e somma, mentre i valori dei coefficienti, K si presentano sotto forma di segnali di controllo spostati per bit.

6. Apparato secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi generatori dei valori dei coefficienti (39), K, sono costituiti da una memoria a sola lettura ROM programmata in modo tale da trasmettere valori di uscita K, in risposta a detti valori angolari (G) applicati alla stessa, come codici di indirizzo.

7. Apparato secondo la rivendicazione 1, o la rivendicazione 6, caratterizzato dal fatto che detti mezzi per la generazione dei valori dei coefficienti K (39) producono valori uguali di K per gamme prestabilite di angoli 9.

8. Apparato secondo la rivendicazione 1, caratterizzato dal fatto che:

detti vettori componenti sono rappresentati da due segnali vettoriali I e Q, sostanzialmente ortogonali; detti mezzi di accoppiamento (32, 33, 37, 38) comprendono mezzi di accoppiamento (33, 38) per accoppiare i segnali vettoriali I al secondo terminale di detto circuito ?ommatore(4l) e mezzi (32, 38) per accoppiare i segnali vettoriali 0 a detto circuito di pesatura (40);

in cui i valori disponibili in corrispondenza di detto terminale di uscita, sono uguali alle somme I+KQ almeno entro una gamma di valori angolari, mentre le somme I+KQ si approssimano all'ampiezza C, della somma vettoriale di I e Q.

9. Apparato secondo la rivendicazione 8, caratterizzato dal fatto che detti mezzi di accoppiamento

(32, 33, 37, 38) dei vettori del segnale I al circuito sommatore e di accoppiamento dei vettori del segnale Q ai mezzi di pesatura includono:

mezzi (37) sensibili ai segnali I e Q, per generare un segnale di controllo quando l'ampiezza del vettore del segnale I ? superiore all'ampiezza del vettore del segnale 0;

mezzi di commutazione (38) presentanti terminali di ingresso per applicare i vettori dei segnali I e Q e presentanti un primo terminale di uscita accoppiato al secondo ingresso del circuito sommatore e un secondo terminale di uscita accoppiato al secondo ingresso dei mezzi di pesatura, detti mezzi di commutazione accoppiando i vettori dei segnali I e Q ai corrispondenti primo e secondo terminali di uscita, in risposta a detto segnale di controllo e accoppiando i vettori dei segnali I e Q ?i corrispondenti secondo e primo terminali di uscita, nell'altro caso.

10. Apparato secondo la rivendicazione 9, caratterizzato dal fatto che detti mezzi (32, 33, 37, 38) per accoppiare i vettori del segnale I al circuito sommatore 41 e per accoppiare i vettori del segnale Q ai mezzi di pesatura(40) includono pure mezzi (32;33) accoppiati fra i mezzi utilizzati per applicare i vettori dei segnali I e Q e il circuito sommatore e mezzi^di pesatura per convertire i vettori dei segnali I e Q in segnali corrispondenti alle loro sole ampiezze.

1. Apparato secondo la rivendicazione 1, caratterizzato dal fatto di essere disposto in un ricevitore televisivo presentante un complesso circuitale per la correzione del colore, del tipo in grado di svolgere un?azione di correzione cromatica mediante una effettiva rotazione del vettore di crominanza, per cui detti due vettori componenti sono rappresentati dal primo e dal secondo segnale di mescolanza dei colori, sostanzialmente ortogonali, rispettivamente.