ITMI960141A1

ITMI960141A1 - Dispositivo di memoria a semiconduttore e metodo per fabbricare il medesimo

Info

Publication number: ITMI960141A1
Application number: IT96MI000141A
Authority: IT
Inventors: Ema Taiji; Anezaki Tohru
Original assignee: Fujitsu Ltd
Priority date: 1995-01-31
Filing date: 1996-01-26
Publication date: 1997-07-26
Also published as: ITMI960141A0; US6395599B1; JP3623834B2; KR960030423A; JPH08274278A; KR100254965B1; IT1282087B1; US5874756A; KR100354296B1

Abstract

Il dispositivo di memoria a semiconduttore comprende transistori di cella di memoria formati su un substrato (10) di semiconduttore; pellicole (42) di isolante che coprono le superfici superiori e le superfici laterali degli elettrodi (20) di gate dei transistori di cella di memoria; fori passanti (40) aperti sugli strati diffusi (24) di source; una pellicola tra strati (36) di isolamento e fori passanti (38) aperti sugli strati diffusi (26) di drain formati all'interno; condensatori formati sulle pareti interne e sui fondi dei fori passanti (40) e comprendenti elettrodi di memoria (46) di condensatore, collegati agli strati diffusi (24) di source; pellicole dielettriche (48) di condensatore che coprono gli elettrodi di memoria (46) di condensatore ed elettrodi opposti (54) di condensatore che coprono le pellicole dielettriche (48) di condensatore; e pellicole conduttrici (44) di contatto formate sulle pareti interne e sui fondi dei fori passanti (38) e collegate agli strati diffusi di drain. Con questa struttura del dispositivo di memoria a semiconduttore non è più necessario fissare una tolleranza di allineamento per l'allineamento dei fori passanti aperti sullo strato diffuso di source (24) e dei fori passanti (38) aperti sullo strato diffuso (26) di drain con l'elettrodo (20) di gate, questo fatto permette al dispositivo di memoria a semiconduttore di avere una piccola area di cella di memoria.(Figura 1).

Description

D E S C R I Z I O N E

TECNICA ANTERIORE DELL' INVENZIONE

La presente invenzione si riferisce ad un dispositivo di memoria a semiconduttore, più in particolare ad una struttura di un dispositivo di memoria a semiconduttore che permette di fabbricare delle DRAM fortemente integrate (memorie dinamiche ad accesso casuale) entro piccole aree di cella e con un basso numero di fasi di fabbricazione e si riferisce ad un metodo per fabbricare la struttura del dispositivo di memoria a semiconduttore.

Una DRAM è un dispositivo di memoria a semiconduttore che può essere formato da un transistore e da un condensatore. Diverse strutture della DRAM e diversi metodi per fabbricare la DRAM sono stati studiati in modo convenzionale per fabbricare dispositivi di memoria a semiconduttore con una densità maggiore e con una integrazione più elevata.

La Fig. 59 mostra una vista in sezione del dispositivo di memoria a semiconduttore descritto nella pubblicazione del brevetto giapponese disponibile al pubblico n. 176148/1986.

Strati diffusi 24 di source e strati diffusi 26 di drain vengono formati l'uno indipendentemente dall'altro su un substrato 10 di semiconduttore. Elettrodi 20 di gate vengono forinati, mediante pellicole 16 di ossido di gate, su parti del substrato 10 di semiconduttore tra i rispettivi strati diffusi 24 di source ed i rispettivi strati diffusi 26 di drain. Vengono così formati transistori a cella di memoria comprendenti gli elettrodi 20 di gate, gli strati diffusi 24 di source e gli strati diffusi 26 di drain.

Sul substrato 10 di semiconduttore con i transistori a cella di memoria formati su di esso, vengono formate pellicole tra strati 36 di isolante aventi fori passanti 38 che si aprono sugli strati diffusi 26 di drain ed aventi fori passanti 40 che si aprono sugli strati diffusi 24 di source.

Elettrodi cilindrici 46 di memoria di condensatore di silicio policristallino sono formati sulle pareti interne dei fori passanti 40 ed hanno le loro parti inferiori collegate agli strati diffusi 24 di source. Pellicole dielettriche 48 di condensatore sono formate sulle pareti interne e sulle superfici superiori degli elettrodi 46 di memoria di condensatore e sulle parti delle superfici superiori degli strati diffusi 24 di source scoperte all'interno dei fori passanti 40. Elettrodi opposti 54 di condensatore sono formati nei fori passanti .40 con gli elettrodi 46 di memoria di condensatore e con le pellicole dielettriche 48 di condensatore formate su di essi, e sulla pellicola tra strati 36 di isolamento. Vengono formati condensatori comprendenti così gli elettrodi 46 di memoria di condensatore, le pellicole dielettriche 48 di condensatore e gli elettrodi opposti 54 di condensatore. Il silicio policristallino è inserito nei fori passanti 38 ed è collegato alle linee 62 di bit attraverso una pellicola tra strati 53 di isolamento formata sugli elettrodi opposti 54 di condensatore.

Inoltre, uno strato metallico di collegamento (non mostrato) è formato sulla parte superiore delle linee di bit mediante una pellicola tra strati di isolamento (non mostrata) , e viene formata una DRAM comprendente celle di memoria di un transistore e di un condensatore.

La Fig. 60 mostra una vista in sezione di un altro dispositivo di memoria a semiconduttore.

Strati diffusi di source 24 e strati diffusi di drain 26 sono formati su un substrato di semiconduttore 10 indipendentemente tra di loro. Elettrodi di gate 20 sono formati, attraverso pellicole di ossido di gate 16, su parti del substrato di semiconduttore 10 tra gli strati diffusi di source 24 e gli strati diffusi di drain 26. Vengono formati transistori di cella di memoria comprendenti così gli elettrodi di gate 20, gli strati diffusi di source 24 e gli strati diffusi di drain 26.

Sul substrato di semiconduttore 10 con i transistori di cella di memoria formati su di esso, viene formata una pellicola tra strati di isolamento 102 avente fori passanti 98 che sono aperti sopra gli strati diffusi di drain 26 e fori passanti 100 che sono aperti sopra gli strati diffusi di source 24. Le pellicole 42 di isolante sono formate sugli elettrodi 20 di gate, che coprono i medesimi. Parti scoperte delle pellicole 42 di isolante nei fori passanti 98, 100 sono definite dalle pellicole 42 di isolante.

Una pellicola tra strati 36 di isolamento è formata sulla pellicola tra strati 102 di isolamento. Elettrodi 46 di memoria di condensatore di silicio policristallino sono formati sulle pareti interne e sulle pareti inferiori dei fori passanti 40 formati nella pellicola tra strati 36 di isolamento. Gli elettrodi 46 di memoria di condensatore sono collegati agli strati diffusi 24 di source attraverso pellicole 104 di silicio policristallino inserite nei fori passanti 100.

Pellicole dielettriche 48 di condensatore sono formate sulle superfici interne e sulle superfici superiori degli elettrodi 46 di memoria di condensatore. Elettrodi opposti 54 di condensatore sono formati nei fori passanti 40, gli elettrodi 46 di memoria di condensatore e le pellicole dielettriche 48 di condensatore sono formate su di essi, e sulla pellicola tra strati 36 di isolamento. Vengono formati in questo modo condensatori comprendenti gli elettrodi 46 di memoria di condensatore, le pellicole dielettriche 48 di condensatore e gli elettrodi opposti 54 di condensatore. Uno strato metallico di collegamento (non mostrato) è formato sulle linee di bit attraverso una pellicola tra strati di isolamento (non mostrata), e viene formata una DRAM comprendente celle di memoria di un transistore e di un condensatore.

Per formare le celle della DRAM, sono solitamente necessarie nove fasi litografiche per l'isolamento LOCOS, per la formazione degli elettrodi di gate (stringhe), per i fori di contatto delle linee di bit, per le linee di bit, per i fori passanti per gli elettrodi di memoria di condensatore, per gli elettrodi di memoria di condensatore, per gli elettrodi opposti di condensatore, per i fori passanti per il collegamento metallico, e per il collegamento metallico.

Durante le fasi litografiche, sono necessarie una tolleranza di allineamento per gli elettrodi di gate e per i fori di contatto delle linee di bit, ed una tolleranza dell'allineamento per gli elettrodi di gate e per i fori passanti ed una tolleranza dell'allineamento per i fori passanti e le linee di bit, che rendono di conseguenza l'area delle celle di memoria più grande. Per ridurre questo inconveniente, il dispositivo di memoria di semiconduttore descritto nella pubblicazione del brevetto giapponese disponibile al pubblico n.

176148/1986 impiega la sopra descritta struttura, in modo tale che gli elettrodi di memoria dei condensatori siano formati mediante un autoallineamento con i fori passanti, per cui le fasi litografiche vengono ridotte di una fase.

Nel dispositivo di memoria a semiconduttore della Fig. 60, gli elettrodi di memoria di condensatore sono formati mediante un autoallineamento, ed in aggiunta a ciò, i fori passanti 98, 100 sono formati mediante autoallineamento con gli elettrodi di gate, per cui non sono necessarie le tolleranze dell'allineamento per gli elettrodi di gate e per i fori passanti per il contatto delle linee di bit e per gli elettrodi di gate e per i fori passanti per gli elettrodi di memoria di condensatore. Ciò può diminuire di conseguenza l'area delle celle di memoria.

Venne così proposta la fabbricazione di un dispositivo di memoria a semiconduttore che potesse essere fortemente integrato con un numero inferiore di fasi litografiche e con minori tolleranze dell'allineamento. Nel dispositivo di memoria a semiconduttore divulgato nella descrizione della pubblicazione del brevetto giapponese disponibile al pubblico n. 176148/1986, una pellicola di silicio policristallino vi è depositata per formare gli elettrodi 46 di memoria di condensatore, venendo contemporaneamente introdotta nei fori passanti 38, per cui viene formata la sopradescritta struttura. Il motivo per riempire completamente i fori passanti è il seguente.

Come divulgato nella descrizione, le linee di bit 62 sono realizzate in alluminio (Al) ed esse sono così lo strato di collegamento superiore. In aggiunta a ciò, per mettere a contatto l'alluminio con i source-drain o con gli elettrodi di gate per i circuiti periferici, è necessario che la pellicola isolante sia attaccata chimicamente di uno spessore maggiore rispetto ad uno spessore del contatto delle linee di bit. Tuttavia, la pellicola tra strati 36 di isolamento del contatto delle linee di bit non ha alcuna traccia dell'attacco chimico e si presume che i fori passanti dei circuiti periferici come anche i fori passanti 38 siano completamente riempiti con silicio policristallino.

I fori passanti dei circuiti periferici sono così completamente riempiti perchè una resistenza di contatto di un circuito periferico influenza fortemente l'efficienza della velocità di funzionamento del circuito e preferibilmente i fori passanti vengono completamente riempiti per ridurre il guanto più possibile la resistenza di contatto. Di conseguenza, è necessario riempire completamente i fori passanti di contatto delle linee di bit contemporaneamente con il riempimento dei fori passanti dei circuiti periferici. Nel dispositivo di memoria a semiconduttore divulgato nella pubblicazione del brevetto giapponese disponibile al pubblico n. 176148/1986, la pellicola di silicio policristallino introdotta nei fori passanti dei circuiti periferici deve essere più spessa del diametro dei fori passanti. Questo in quanto gli elettrodi 46 di memoria di condensatore sono contemporaneamente formati da silicio cristallino, per cui la pellicola di silicio policristallino con uno spessore eccessivo ridurrà l'area della parete interna dei fori passanti 40 con il risultato di una ridotta capacità della cella.

Quando vengono formati i fori passanti 38, 40, deve essere presa in considerazione una tolleranza dell'allineamento per gli elettrodi 20 di gate. Ciò aumenta l'area di cella e diminuisce la parte formante il condensatore.

Nel dispositivo di memoria a semiconduttore della Fig.

60, come precedentemente descritto, viene formato il contatto di autoallineamento e durante la formazione dei fori passanti 98, 100 non è necessario prendere in considerazione una tolleranza dell'allineamento per allineare i fori passanti 98, 100 con l'elettrodo 20 di gate. I fori passanti 40 ed il foro 58 di contatto delle linee di bit sono formati separatamente l'uno dall'altro ed i fori di contatto 58 delle linee di bit non vengono riempiti con silicio policristallino. Di conseguenza, non diminuisce la capacità, come viene descritto nel dispositivo di memoria a semiconduttore divulgato nella pubblicazione del brevetto giapponese disponibile al pubblico n. 176148/1986.

Nel dispositivo di memoria a semiconduttore della Fig. 60, il silicio policristallino viene introdotto nei fori passanti 98, 100 per collegare gli strati diffusi 24 di source agli elettrodi 46 di memoria di condensatore, e gli strati diffusi 26 di drain alle linee di bit 62, ed è necessaria una fase litografica straordinaria per aprire i fori passanti riempiti 98, 100. Nei confronti del dispositivo di memoria a semiconduttore descritto nella pubblicazione del brevetto giapponese disponibile al pubblico n. 176148/1986, viene aggiunta una fase litografica .

BREVE RIASSUNTO DELL'INVENZIONE

Uno scopo dell'attuale invenzione è quello di realizzare un dispositivo di memoria a semiconduttore ed un metodo per fabbricare il medesimo che possa ridurre una area di celle di memoria riducendo una tolleranza dell'allineamento durante le fasi litografiche e che possa ridurre un numero delle fasi litografiche.

Un altro scopo della presente invenzione è quello di realizzare un dispositivo di memoria a semiconduttore ed un metodo per fabbricare il medesimo che possa facilitare l'attacco chimico del foro di contatto per l'elettrodo di memoria di condensatore e che possa ridurre il numero delle fasi di fabbricazione.

I precedenti scopi sono ottenuti con un dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: un transistore di cella di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore ed un elettrodo di gate formato attraverso una pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una pellicola di isolamento che copre una superficie superiore e superfici laterali dell'elettrodo di gate; una prima pellicola tra strati di isolamento che copre una parte superiore del transistore a cella di memoria ed avente un primo foro passante che si apre sullo primo strato diffuso éd un secondo foro passante che si apre sullo secondo strato diffuso formato in esso; un condensatore avente un elettrodo di memoria di condensatore formato sulle pareti interne e sulla parte inferiore del primo foro passante e collegato allo primo strato diffuso, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore formato per coprire la pellicola dielettrica di condensatore; ed una prima pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore del secondo foro passante e collegata allo secondo strato diffuso; una prima pellicola di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit formato in esso; ed una linea di bit formata sulla prima pellicola di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linea di bit. Questa struttura del dispositivo di memoria a semiconduttore non rende più necessario assicurare una tolleranza dell'allineamento per l'allineamento del primo foro passante aperto sullo primo strato diffuso ed il secondo foro passante aperto sullo secondo strato diffuso con l'elettrodo di gate, che permetta al dispositivo di memoria a semiconduttore di avere una piccola area di cella di memoria. Non è necessario introdurre completamente la prima pellicola conduttrice di contatto nel secondo foro passante, questo fatto non rende più necessario aumentare in modo eccessivo lo spessore dell'elettrodo di memoria di condensatore e può essere impedita la riduzione della capacità.

I sopra descritti scopi vengono ottenuti anche con un dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: un transistore a cella di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formato in un substrato di semiconduttore ed un elettrodo di gate formato attraverso una pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una pellicola di isolamento coprente una superficie superiore e le superfici laterali dell'elettrodo di gate; una prima pellicola tra strati di isolamento che copre una parte superiore del transistore a cella di memoria ed avente un primo foro passante che si apre sullo primo strato diffuso ed un secondo foro passante che si apre sullo secondo strato diffuso formato in esso; un primo conduttore introdotto su una parte inferiore del primo foro passante e collegato allo primo strato diffuso; un secondo conduttore inserito su una parte inferiore del secondo foro passante e collegato allo secondo strato diffuso; ed un condensatore avente un elettrodo di memoria formato sulle pareti interne del primo foro passante ed una superficie superiore del primo conduttore inserito e collegata allo primo strato diffuso attraverso il primo conduttore inserito. Una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore formato per coprire la pellicola dielettrica di condensatore; ed una prima pellicola conduttrice di contatto formata sulle pareti interne del secondo foro passante e su una superficie superiore del secondo conduttore inserito e collegata allo secondo strato diffuso attraverso il secondo conduttore inserito; una seconda pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit formato in essa; ed una linea di bit formata sulla seconda pellicola di strati di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linea di bit. In questa struttura del dispositivo di memoria a semiconduttore, nel formare i fori passanti, ecc., aventi elevati rapporti lunghezza diametro, conduttori inseriti di bassa resistenza sono precedentemente formati nella regione contattante il substrato di semiconduttore per formare un contatto ohmico. Ciò assicura caratteristiche di contatto nelle parti inferiori dei fori passanti anche nel caso in cui i fori passanti hanno un più alto rapporto lunghezza/diametro con il crescere della integrazione dei dispositivi.

I sopra descritti scopi possono essere ottenuti anche con un dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: un transistore a cella di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore ed un elettrodo di gate formato attraverso una pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una prima pellicola tra strati di isolamento che copre una parte superiore del transistore a cella di memoria ed avente un primo foro passante che si apre sullo primo strato diffuso, un secondo foro passante aperto sullo secondo strato diffuso ed una apertura avente un diametro di apertura maggiore del diametro del primo foro passante e formata in una regione distanziata dal substrato di semiconduttore, circondante il primo foro passante; un condensatore avente un elettrodo di memoria di condensatore formato sulle pareti interne e su una parte inferiore dell'apertura e sulle pareti interne e su una parte inferiore del primo foro passante, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore che copre la pellicola dielettrica di condensatore; ed una prima pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore del secondo foro passante e collegata allo secondo strato diffuso; una seconda pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit formato in essa; ed una linea di bit formata sulla seconda pellicola tra strati di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linea di bit. Questa struttura del dispositivo di memoria a semiconduttore permette di rendere molto piccolo il diametro dell'apertura dei fori passanti senza ridurre la capacità, per cui può essere impedito un corto circuito tra le linee di bit e le stringhe dovuto alla polvere che rimane nei fori passanti.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che l'elettrodo di memoria di condensatore abbia un primo conduttore a colonna formato nel primo foro passante distanziato dalle pareti interne del primo foro passante; e la prima pellicola conduttrice di contatto abbia un secondo conduttore a colonna formato nel secondo foro passante, distanziato dalle pareti interne del secondo foro passante. Il primo conduttore a colonna funziona anche come elettrodi di memoria di condensatore, per cui può essere drasticamente aumentata la capacità. Il collegamento tra lo secondo strato diffuso e la linea di bit è formato dalla prima pellicola conduttrice di contatto e dal secondo conduttore a colonna, per cui può essere ridotta la resistenza di collegamento del collegamento tra lo secondo strato diffuso e la linea di bit.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola tra strati di isolamento in una regione contattante la pellicola di isolamento venga formata da un materiale avente caratteristiche di attacco chimico diverse da quelle della pellicola di isolamento. In questa struttura del dispositivo di memoria a semiconduttore, la pellicola di isolamento può essere utilizzata come un arresto dell'attacco chimico durante l'apertura dei fori passanti, e le aperture sul substrato possono essere formate mediante autoallineamento. Di conseguenza, non è necessario assicurare una tolleranza dell'allineamento con l'elettrodo di gate durante la formazione dei fori passanti. Il dispositivo di memoria a semiconduttore può avere una piccola area delle celle di memoria.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la pellicola di isolamento sia una pellicola di nitruro di silicio; e che il materiale avente caratteristiche di attacco chimico diverse da quelle della pellicola di isolamento sia una pellicola di ossido di silicio o una pellicola di ossido di silicio drogata con impurità.

Nel sopra descritto dispositivo di memoria a semiconduttore è preferibile che l'elettrodo di memoria di condensatore comprende inoltre un conduttore a colonna sporgente con una forma a colonna nella apertura al di fuori del primo foro passante, per cui l'elettrodo di memoria di condensatore ha una area accresciuta mediante quella del conduttore a colonna e può essere ottenuta una capacità accresciuta.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprende inoltre una pellicola di parete laterale di isolamento formata sulle pareti interne del foro di contatto di linea di bit; e che la linea di bit venga isolata rispetto all'elettrodo opposto di condensatore mediante la pellicola di isolamento di parete laterale.

La struttura del dispositivo di memoria a semiconduttore permette di attuare contemporaneamente la fase litografica di formazione di elettrodo opposto di condensatore e la fase litografica di formazione del foro di contatto di linea di bit.

Nel sopra descritto dispositivo di memoria a semiconduttore è preferibile che il dispositivo comprende inoltre un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia di una regione della cella di memoria dove viene formata la cella di memoria, ed uno strato di collegamento formato sulla prima pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; e che lo strato di collegamento sia direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore del circuito periferico. Questa struttura del dispositivo di memoria a semiconduttore permette al sopra descritto dispositivo di memoria a semiconduttore di essere fabbricato senza sacrificare le velocità operative dei circuiti periferici.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprende inoltre un transistore a circuito periferico formato sul substrato di semiconduttore su una periferia della regione della cella di memoria dove viene formata la cella di memoria, una terza pellicola tra strati di isolamento formata sulla linea di bit ed uno strato di collegamento formato sulla terza pellicola tra strati di isolamento, ed in cui lo strato di collegamento sia direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore dei circuiti periferici. Questa struttura del dispositivo di memoria a semiconduttore permette al dispositivo di memoria a semiconduttore di essere fabbricato senza aumentare il numero delle fasi della fabbricazione e senza sacrificare le velocità operative dei circuiti periferici.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che lo strato di collegamento sia direttamente collegato all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore del circuito periferico, all'elettrodo opposto di condensatore, o alla linea di bit. Questa struttura del dispositivo di memoria a semiconduttore permette al dispositivo di memoria a semiconduttore di essere fabbricato senza aumentare il numero delle fasi della fabbricazione senza sacrificare le velocità operative dei circuiti periferici.

Nel sopra descritto dispositivo di memoria a semiconduttore, ' è preferibile che il dispositivo comprende inoltre una struttura di protezione dall'attacco chimico prevista direttamente sotto la linea di bit in una regione in cui la linea di bit e lo strato di collegamento sono collegati l'uno con l'altro ed avente la medesima struttura di una pellicola laminata dell'elettrodo opposto del condensatore e della seconda pellicola tra strati di isolamento. Questa struttura del dispositivo di memoria a semiconduttore permette ai profondi fori passanti formati nella regione di circuito periferico ed ai pochi profondi fori passanti formati sulle linee di bit o sugli elettrodi opposti di condensatore di essere aperti contemporaneamente senza generare corti circuiti tra la linea di bit ed il substrato di semiconduttore.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprende inoltre un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione della cella di memoria dove viene formata la cella di memoria ed uno strato di collegamento formato sulla seconda pellicola a strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; ed in cui vengano formati l'elettrodo opposto di condensatore e la seconda pellicola tra strati di isolamento che si estendono in una regione in cui viene formato il transistore del circuito periferico, e che lo strato di collegamento venga direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore del circuito periferico. Questa struttura del dispositivo di memoria a semiconduttore rende possibile la formazione degli strati di collegamento del circuito periferico senza aumentare il numero delle fasi della fabbricazione.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprende inoltre un transistore a circuito periferico formato sul substrato di semiconduttore su una periferia della regione della cella di memoria in cui viene formata la cella di memoria, ed una seconda pellicola di conduttore di contatto formata sulle pareti interne e su una parte inferiore di un terzo foro passante formato nella prima pellicola tra strati di isolamento su un elettrodo di gate, su uno primo strato diffuso o su uno secondo strato diffuso del transistore del circuito periferico,· ed in cui sono collegati l'elettrodo di gate, lo primo strato diffuso o lo secondo strato diffuso dei transistori del circuito periferico, attraverso la seconda pellicola conduttrice di contatto ad uno strato di collegamento formato sulla prima pellicola tra strati di isolamento. Questa struttura del dispositivo di memoria a semiconduttore rende possibile la fabbricazione del sopra descritto dispositivo di memoria a semiconduttore senza aumentare il numero delle fasi della fabbricazione.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprenda inoltre un terzo conduttore inserito formato su una parte inferiore del terzo foro passante,· ed in cui la seconda pellicola conduttrice di contatto sia collegata all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore del circuito periferico attraverso il terzo conduttore inserito. In questa struttura del dispositivo di memoria a semiconduttore, durante la formazione dei fori passanti, ecc., che hanno elevati rapporti lunghezza/diametro, vengono precedentemente formati conduttori inseriti di bassa resistenza nella regione contattante il substrato di semiconduttore per formare un contatto ohmico. Ciò assicura buone caratteristiche di contatto nelle parti inferiori dei fori passanti anche nel caso in cui i fori passanti abbiano un rapporto lunghezza/diametro più alto con il crescere sempre più della integrazione del dispositivo.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola tra strati di isolamento sia una pellicola laminata di una pluralità di materiali di isolante aventi diverse caratteristiche di attacco chimico tra di loro. Questa struttura del dispositivo di memoria a semiconduttore rende facile l'apertura dei fori passanti anche quando i fori passanti hanno un elevato rapporto lunghezza/diametro .

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la pellicola laminata comprenda una pellicola di nitruro di silicio, e pellicole di ossido di silicio che circondano la pellicola di nitruro di silicio come un sandwich.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la pellicola laminata comprenda una pellicola di nitruro di silicio depositata sopra una pellicola di ossido di silicio.

I sopra descritti scopi possono essere ottenuti anche con un dispositivo di memoria a semiconduttore comprendente : una cella di memoria comprendente : un transistore di cella di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formato in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una pellicola di isolante di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una pellicola isolante che copre una superficie superiore e le superfici laterali dell'elettrodo di gate; una prima pellicola tra strati di isolamento che copre una parte superiore del transistore a cella di memoria ed avente un primo foro passante aperto sullo primo strato diffuso; ed un condensatore avente un elettrodo di memoria di condensatore avente un contatto formato sulle pareti interne e su una parte inferiore del primo foro passante e collegato allo primo strato diffuso ed avente una sporgenza formata sporgente sulla prima pellicola tra strati di isolamento e collegata al contatto, una pellicola dielettrica di condensatore che copre l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore formato che copre la pellicola dielettrica di condensatore. Questa struttura del dispositivo di memoria a semiconduttore permette di formare il condensatore con le pareti interne e con le pareti esterne della sporgenza, che possano aumentare la capacità .

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il dispositivo comprende inoltre una seconda pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di bit che raggiunge lo secondo strato diffuso attraverso la prima pellicola tra strati di isolamento formata in esso; ed una linea di bit formata sulla seconda pellicola tra strati di isolamento e collegata allo secondo strato diffuso della cella di memoria attraverso il foro di contatto di linea di bit. Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che venga formato un secondo foro passante nella prima pellicola tra strati di isolamento e che esso venga aperto sullo secondo strato diffuso; e che inoltre comprenda una pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore del secondo foro passante e collegata allo secondo strato diffuso ed una linea di bit formata sulla cella di memoria attraverso la seconda pellicola tra strati di isolamento e collegata alla pellicola conduttrice di contatto.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola tra strati di isolamento comprenda una pellicola di nitruro di silicio ed una pellicola di ossido di silicio; la pellicola di nitruro di silicio è formata sull'elettrodo di gate; la pellicola di ossido di silicio è formata sulla pellicola di nitruro di silicio,· e la seconda pellicola tra strati di isolamento comprende una pellicola di ossido di silicio. Questa struttura del dispositivo di memoria a semiconduttore rende facile la formazione della sporgenza e possono essere ridotte le deviazioni della capacità.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola conduttrice di contatto, la seconda pellicola conduttrice di contatto o l'elettrodo di memoria di condensatore siano formati con un materiale conduttivo che contatta il silicio n ed il silicio p. Questa struttura del dispositivo di memoria a semiconduttore può migliorare le caratteristiche di contatto con il substrato di silicio come il substrato di semiconduttore.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il foro di contatto di linea di bit sia allungato nella direzione della linea di bit. Questa struttura del dispositivo di memoria a semiconduttore permette alle linee di bit ed alle stringhe di essere disposte con le minime dimensioni di processo. Il dispositivo di memoria a semiconduttore può avere una piccola area di cella di memoria.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la linea di bit abbia uno spessore della pellicola che sia al di sotto della metà di uno spazio tra le linee di bit. Questa struttura del dispositivo di memoria a semiconduttore permette di ridurre l'accoppiamento di capacità tra le linee di bit. I sopra descritti scopi possono essere ottenuti anche con un dispositivo di memoria a semiconduttore comprendente: una pluralità di linee di bit disposte parallelamente tra di loro; una pluralità di stringhe disposte parallelamente tra di loro ed intersecanti detta pluralità di linee di bit; amplificatori di rilevamento disposti su una estremità delle rispettive linee di bit; decodificatori disposti su una estremità delle rispettive stringhe; e le precedentemente descritte delle di memoria rispettivamente disposte nelle intersezioni delle linee di bit e nelle stringhe; detti diversi amplificatori di rilevamento essendo divisi in due gruppi, i gruppi degli amplificatori di rilevamento essendo disposti rispettivamente sui lati opposti di una regione di cella di memoria in cui vengono formate le celle di memoria; detti diversi decodificatori essendo divisi in due gruppi, i gruppi dei decodificatori essendo disposti rispettivamente sui lati opposti della regione di cella di memoria in cui sono formate le celle di memoria. Questa struttura del dispositivo di memoria a semiconduttore permette ad un circuito periferico da collegare alle linee di bit ed alle stringhe di esse disposto con dimensioni minime di processo.

I sopra descritti scopi possono essere ottenuti anche con un dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: un transistore di cella di memoria avente uno strato diffuso di sorgente ed uno secondo strato diffuso formato in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una prima pellicola tra strati di isolamento che copre una parte superiore del transistore di cella di memoria ed avente un primo foro passante aperto sullo primo strato diffuso ed un secondo foro passante aperto sullo secondo strato diffuso; un conduttore inserito nel primo foro passante; ed un condensatore avente un elettrodo di memoria di condensatore formato sulla prima pellicola tra strati di isolante e collegato allo primo strato diffuso attraverso il conduttore inserito, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore formato per coprire la pellicola dielettrica di condensatore; ed una linea di bit formata sulla prima pellicola tra strati di isolamento e collegata allo secondo strato diffuso attraverso il secondo foro passante,· il conduttore inserito e la linea di bit essendo formati con il medesimo strato conduttore. Questa struttura del dispositivo di memoria a semiconduttore può ridurre il tempo di attacco chimico per aprire i fori passanti per contattare l'elettrodo di memoria di condensatore, per cui può essere impedita la esposizione della linea di bit durante l'attacco chimico.

Nel sopra descritto dispositivo a semiconduttore, è preferibile che il conduttore inserito sia formato sulle pareti laterali e su una parte inferiore del primo foro passante .

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che il primo foro passante ed il secondo foro passante siano formati in modo separato verso l'esterno dall'elettrodo di gate.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che una superficie superiore e superfici laterali della linea di bit siano coperte con una pellicola di isolamento che funziona come un arresto dell'attacco chimico rispetto ad una seconda pellicola tra strati di isolamento formato sulla linea di bit. Questa struttura del dispositivo di memoria a semiconduttore può ridurre il danno alla linea di bit durante l'apertura del foro passante per un contatto con l'elettrodo di memoria di condensatore.

Nel sopra descritto dispositivo di memoria a semiconduttore, è preferibile che la seconda pellicola tra strati di isolamento abbia un terzo foro passante formato in essa, il conduttore inserito essendo scoperto nel terzo foro passante,· e la pellicola dielettrica di condensatore venga formata sulle pareti laterali e su una parte inferiore del terzo foro passante. Questa struttura del dispositivo di memoria a semiconduttore può ridurre la differenza di altezza tra la regione dei circuiti periferici e la regione delle celle di memoria, il che permette di ridurre le regole di progettazione degli strati di collegamento formati al di sopra di essa .

I sopra descritti scopi possono essere anche ottenuti con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente una fase di formazione di elettrodi di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, l'ultima sulla precedente su un substrato di semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare elettrodi di gate formati con la prima pellicola conduttrice ed aventi superfici superiori coperte con la prima pellicola di isolamento,· una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain; una fase di formazione di prime pellicole di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di una pellicola tra strati di isolamento per formare una prima pellicola tra strati di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sullo primo strato diffuso, i secondi fori passanti essendo aperti sullo secondo strato diffuso; una fase di deposizione di una seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la prima pellicola tra strati di isolamento formata su di esso; una fase di asportazione della pellicola conduttrice per asportare la seconda pellicola conduttrice sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice nei primi fori passanti e prime pellicole conduttrici di contatto della seconda pellicola conduttrice formate nei secondi fori passanti; ed una fase di formazione di un elettrodo opposto di condensatore per depositare una seconda pellicola di isolamento affinchè diventi pellicole dielettriche di condensatore ed una terza pellicola conduttrice affinchè diventi elettrodi opposti di condensatore sul substrato di semiconduttore con gli elettrodi di memoria di condensatore e con la prima pellicola conduttrice di contatto e poi configurando la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore. Il metodo per fabbricare un dispositivo di memoria a semiconduttore permette al dispositivo di memoria a semiconduttore avente una piccola area di celle di memoria di essere fabbricato senza aumentare la resistenza elettrica tra le linee di bit e gli strati diffusi di drain e senza diminuire la capacità .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella fase di formazione di elettrodo opposto di condensatore, vengano configurate una terza pellicola di isolamento depositata sulla terza pellicola conduttrice e la terza pellicola conduttrice per formare elettrodi opposti di condensatore e fori di contatto di bit aperti sui secondi fori passanti; e che inoltre comprende una seconda fase di formazione di una pellicola di isolamento di parete laterale per depositare una quinta pellicola di isolamento dopo la fase di formazione di elettrodo opposto di condensatore e per attaccare chimicamente in modo anisotropo la quinta pellicola di isolamento per le seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linea di bit mentre contemporaneamente con esse vengono asportate le seconde pellicole di isolamento sulle parti inferiori dei fori di contatto di linea di bit; ed una fase di formazione di linee di bit per formare linee di bit formate sulle terze pellicole di isolamento e collegate alla prima pellicola conduttrice di contatto nei fori di contatto di linea di bit. Questo metodo permette alla fase litografica di formare elettrodi opposti di condensatore ed alla fase litografica di formare i fori di contatto di linee di bit da far condurre contemporaneamente.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodi di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, la seconda sulla prima sopra un substrato di semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una prima regione per i transistori di cella di memoria da formare in essa e secondi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una seconda regione per i transistori del circuito periferico da formare in essa; una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare nella prima regione strati diffusi di source e strati diffusi di drain dei transistori di cella di memoria e nella seconda regione strati diffusi di source e strati diffusi di drain dei transistori del circuito periferico; una fase di formazione di prime pellicole di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di una prima pellicola tra strati di isolamento per formare una prima pellicola tra strati di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sullo primo strato diffuso dei transistori di cella di memoria, i secondi fori passanti essendo aperti sugli strati diffusi di drain dei transistori di cella di memoria,· una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la prima pellicola tra strati di isolamento formata su di essa; una fase di asportazione di una pellicola conduttrice per asportare la seconda pellicola conduttrice sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata dei primi fori passanti e la prima pellicola conduttrice di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; una fase di formazione di fori di contatto di linee di bit per depositare per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola di isolamento sugli elettrodi di memoria di condensatore e sulla prima pellicola conduttrice di contatto e poi configurando la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore ed i fori di contatto di linee di bit aperti sui secondi fori passanti; una fase di deposizione di seconda pellicola di isolamento di parete laterale per depositare una quinta pellicola di isolamento sulla terza pellicola di isolamento con i fori di contatto di linee di bit e poi per attaccare chimicamente in modo anisotropo la quinta pellicola di isolamento per formare seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linee di bit mentre contemporaneamente viene asportata la seconda pellicola di isolamento sulle parti inferiori dei fori di contatto di linee di bit; una seconda fase di formazione di fori passanti per formare terzi fori passanti aperti sulla terza pellicola di isolamento sugli elettrodi opposti di condensatore e quarti fori passanti formati nella prima pellicola tra strati di isolamento aperti sugli strati diffusi di source o sugli strati diffusi di drain dei transistori dei circuiti periferici, o dei secondi elettrodi di gate,- ed una fase di formazione di strati di collegamento per formare linee di bit collegate alla prima pellicola conduttrice di contatto scoperta nei fori di contatto di linee di bit, primi strati di collegamento collegati agli elettrodi opposti di condensatore attraverso il terzo foro passante e secondi strati di collegamento collegati ai transistori del circuito periferico attraverso i quarti fori passanti.

Questo metodo permette ai dispositivi di memoria a semiconduttore di essere fabbricato senza sacrificare le velocità operative dei circuiti periferici.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprenda inoltre: dopo la fase di formazione di seconde pellicole di isolamento, una fase di formazione di linee di bit per formare linee di bit collegate alla pellicola conduttrice di contatto scoperta nei fori di contatto delle linee di bit, una fase di formazione di una seconda pellicola tra strati di isolamento per formare una seconda pellicola tra strati di isolamento sul substrato di semiconduttore con la linea di bit formata su di essa; ed in cui durante la seconda fase di formazione dei fori passanti, vengono formati terzi fori passanti che raggiungono gli elettrodi opposti di condensatore nella seconda pellicola tra strati di isolamento e nella terza pellicola di isolamento, e quarti fori passanti che raggiungono gli strati diffusi di source o gli strati diffusi di drain dei transistori del circuito periferico, o i secondi elettrodi di gate sono formati nella seconda pellicola tra strati di isolamento e nella prima pellicola tra strati di isolamento; e durante la fase di formazione di strati di collegamento, vengono formati primi strati di collegamento collegati agli elettrodi opposti di condensatore attraverso i terzi fori passanti, e secondi strati di collegamento collegati ai transistori del circuito periferico attraverso i quarti fori passanti. Questo metodo può fabbricare il dispositivo di memoria a semiconduttore senza aumentare il numero delle fasi della fabbricazione e senza sacrificare le velocità operative del circuito periferico.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella seconda fase di formazione di fori passanti, quando vengono formati i quinti fori passanti per collegare le linee di bit agli strati di collegamento, durante la fase di formazione di fori di contatto di linee di bit, venga formata una struttura di protezione dall'attacco chimico della pellicola laminata della terza pellicola conduttrice e della terza pellicola di isolamento sulla prima pellicola tra strati di isolamento in una regione in cui devono essere formati i fori di contatto per collegare le linee di bit e gli strati di collegamento. Questo metodo può impedire l'attacco chimico della prima pellicola tra strati di isolamento direttamente sotto le linee di bit anche durante l'apertura dei profondi fori passanti nella regione del circuito periferico, per cui può essere evitato un corto circuito tra le linee di bit ed il substrato di semiconduttore.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente una fase di formazione di elettrodi di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, la seconda sulla prima sopra un substrato di semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una prima regione in cui devono essere formati transistori a cella di memoria e secondi elettrodi di gate aventi superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati transistori di circuito periferico; una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di cella di memoria nella prima regione e strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione,· una fase di formazione di prime pellicole di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di prima pellicola tra strati di isolamento per formare una prima pellicola tra strati di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sugli strati diffusi di source dei transistori di cella di memoria, i secondi fori passanti essendo aperti sugli strati diffusi di drain dei transistori di cella di memoria; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la prima pellicola tra strati di isolamento formata su di essa; una fase di asportazione di una pellicola conduttrice per asportare la seconda pellicola conduttrice sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nei primi fori passanti e la prima pellicola conduttrice di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; una fase di formazione di fori di contatto di linee di bit per depositare una seconda pellicola di isolamento per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola di isolamento sugli elettrodi di memoria di condensatore e sulla prima pellicola conduttrice di contatto e poi configurando la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore ed i fori di contatto di linee di bit aperti sui secondi fori passanti e per aprire terzi fori passanti sulla seconda pellicola di isolamento che devono aprirsi sugli strati diffusi di source o sugli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate; una seconda fase di formazione di fori passanti per selettivamente formare una riserva fotosensibile che copre i fori di contatto di linee di bit e poi per attaccare chimicamente la seconda pellicola isolante nei terzi fori passanti e la terza pellicola tra strati di isolamento per formare i terzi fori passanti estendentisi fino agli strati diffusi di source o fino agli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate. Questo metodo richiede alcun preciso allineamento durante l'apertura dei fori passanti nella regione di circuito periferico, il che semplifica le fasi litografiche.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che la fase di formazione di fori di contatto di linee di bit, siano successivamente depositate la seconda pellicola di isolamento per essere pellicole dielettriche di condensatori, la terza pellicola conduttrice per essere elettrodi opposti di condensatore, la terza pellicola di isolamento ed una pellicola di maschera che agisce come arresto dell'attacco chimico sugli elettrodi di memoria di condensatore e sulla seconda pellicola conduttrice, e poi la pellicola di maschere, la terza pellicola di isolamento e la terza pellicola conduttrice sono configurate, per formare gli elettrodi opposti di condensatore ed i fori di contatto di linee di bit aperti sui secondi fori passanti, e per aprirsi sulla seconda pellicola di isolamento i terzi fori passanti che devono essere aperti sugli strati diffusi di source o sugli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate; e durante la seconda fase di formazione di fori passanti, viene selettivamente formata una riserva fotosensibile per coprire i fori di contatto di linee di bit, e poi con la pellicola di maschera e con la riserva fotosensibile come maschera da attacco chimico, vengono incise la seconda pellicola di isolamento nei terzi fori passanti e la prima pellicola tra strati di isolamento per formare i terzi fori passanti estendentisi fino agli strati diffusi di source o fino agli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate. Questo metodo può semplificare le fasi litografiche.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che la pellicola di maschera sia una pellicola di silicio.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodi di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, la seconda sulla prima sopra un substrato di semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con le prime pellicole di isolamento in una prima regione in cui devono essere formati transistori di cella di memoria e per formare secondi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati transistori di circuito periferico; una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di cella di memoria nella prima regione e per formare strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione; una fase di formazione di prime pellicole di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di una prima pellicola tra strati di isolamento per formare una prima pellicola tra strati di isolamento avente primi fori passanti, secondi fori passanti e terzi fori passanti formati in essa, i primi fori passanti essendo aperti sugli strati diffusi di source dei transistori di cella di memoria, secondi fori passanti essendo aperti sugli strati diffusi di drain dei transistori di cella di memoria ed i terzi fori passanti essendo aperti sugli strati diffusi di source o sugli strati diffusi di drain dei secondi transistori di circuito periferico o dei secondi elettrodi di gate; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la prima pellicola tra strati di isolamento formato su di essa; una fase di asportazione di pellicole conduttrici per asportare la seconda pellicola conduttrice sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice dei primi fori passanti, dei secondi fori passanti e nei terzi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nei primi fori passanti, prime pellicole conduttrici di contatto della seconda pellicola conduttrice formata nei secondi fori passanti e seconde pellicole conduttrici di contatto della seconda pellicola conduttrice formata nei terzi fori passanti; una fase di formazione di fori di contatto di linee di bit per depositare una seconda pellicola di isolamento per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola di isolamento sul substrato di semiconduttore con gli elettrodi di memoria di condensatori, le prime pellicole conduttrici di contatto e le seconde pellicole conduttrici di contatto formate al di sopra e poi configurando la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti dì condensatore ed i fori di contatto di linee di bit aperti sui secondi fori passanti; una fase di formazione di seconde pellicole di isolamento di parete laterale per depositare una quinta pellicola di isolamento sulla terza pellicola di isolamento con i fori di contatto di linee di bit formati in essa e poi per attaccare chimicamente in modo anisotropo la quarta pellicola di isolamento per formare le seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linee di bit mentre contemporaneamente a ciò si asporta la seconda pellicola di isolamento sulle parti inferiori dei fori di contatto o di linee di bit; ed una fase di promozione di strati di collegamento per formare linee di bit collegate alle prime pellicole conduttrici di contatto scoperte nei fori di contatto di linee di bit e strati di collegamento collegati alle seconde pellicole conduttrici di contatto formate nei terzi fori passanti. Questo metodo può fabbricare il dispositivo di memoria a semiconduttore senza aumentare il numero delle fasi di fabbricazione .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella fase di formazione di elettrodi opposti di condensatore, una terza pellicola conduttrice venga inserita nei primi fori passanti o nei secondi fori passanti per rendere piana una superficie della terza pellicola conduttrice.

Questo metodo può simultaneamente realizzare la fase litografica di formazione degli elettrodi opposti di condensatore e la fase litografica di formazione dei fori di contatto di linee di bit.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprenda inoltre: dopo la fase di deposizione di seconda pellicola conduttrici, una fase di formazione di terze pellicole di isolamento di parete laterale per depositare una quinta pellicola di isolamento e per attaccare chimicamente in modo anisotropo la quinta pellicola di isolamento per formare le terze pellicole di isolamento di parete laterale sulle pareti interne dei primi fori passanti e dei secondi fori passanti con la seconda pellicola conduttrice formata su di essi, ed una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti aventi le terze pellicole di isolamento di parete laterale su di essi,· e comprendendo inoltre: dopo aver realizzato la fase di asportazione delle pellicole, una fase di formazione di conduttori a colonna per portare la terza pellicola di isolamento di parete laterale per formare i primi conduttori a colonna della quarta pellicola conduttrice nei primi fori passanti e secondi conduttori a colonna della quarta pellicola conduttrice nei secondi fori passanti, durante la fase di asportazione delle pellicole conduttrici, vengono asportate la quarta pellicola conduttrice, la seconda pellicola conduttrice e la prima pellicola tra strati di isolamento fino a che non vengono scoperte le terze pellicole di isolamento di parete laterale. Questo metodo può fabbricare i primi conduttori a colonna in modo da funzionare come elettrodi di memoria di condensatore ed i secondi conduttori a colonna in modo da funzionare come collegamento tra gli strati diffusi di drain e le linee di bit, per cui può essere drasticamente aumentata la capacità e può essere ridotta la resistenza di collegamento del collegamento tra gli strati diffusi di drain - linee di bit. Questo metodo può anche impedire, durante la leviguatura della seconda pellicola conduttrice, che l'agente levigante, ecc . entri nei fori passanti, per cui possono essere impedite basse rese risultanti.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che durante la prima fase di formazione di prima pellicola tra strati di isolamento, una prima pellicola tra strati di isolamento venga depositata e poi venga levigata per rendere piana una superficie della prima pellicola tra strati di isolamento prima che vengano formati fori passanti. Questo metodo può migliorare la pianificazione globale sulla pellicola tra strati di isolamento, per cui può essere piccola la profondità del fuoco per aprire i fori passanti, e possono essere fatte configurazioni a livello di micron.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella fase di asportazione di pellicole conduttrici, una superficie del substrato di semiconduttore venga levigata per asportare la seconda pellicola conduttrice sulla prima pellicola tra strati di isolamento. Questo metodo può facilmente formare gli elettrodi di memoria di condensatore e le pellicole conduttrici di contatto aventi i fori passanti le cui configurazioni sono allineate .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella fase di formazione di pellicola tra strati di isolamento, una prima pellicola tra strati di isolamento venga formata con una pellicola laminata da una pluralità di materiale isolanti aventi diverse caratteristiche di attacco chimico tra di loro, ed i materiali isolanti vengono incisi uno per uno per aprire i fori passanti. Questo metodo può facilmente aprire i fori passanti aventi elevati rapporti lunghezza/diametro .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprende inoltre: dopo la fase di deposizione di seconde pellicole conduttrici, una fase di'applicazione di una riserva poco sensibile per applicare una riserva poco sensibile alla seconda pellicola conduttrice per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e dopo la fase di asportazione delle pellicole conduttrici, una fase di rilascio della riserva fotosensibile per rilasciare la riserva fotosensibile inserita nei fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la realizzazione della fase di asportazione delle pellicole conduttrici, vengono asportate la seconda pellicola conduttrice e la riserva fotosensibile sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice e la riserva fotosensibile nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti. Questo metodo può impedire, durante la levigatura della seconda pellicola conduttrice, che l'agente levigante ecc. entri nei fori passanti, per cui possono essere evitate le risultanti basse rese.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprende inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della prima pellicola tra strati di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti dopo la fase di asportazione delle pellicole conduttrici, una fase di asportazione delle pellicole di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione delle pellicole conduttrici, vengono asportate la seconda pellicola conduttrice e la seconda pellicola di isolamento sulla prima pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice e la sesta di isolamento nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti. Questo metodo può impedire, durante la levigatura della seconda pellicola conduttiva, che l'agente lucidante, ecc. entri nei fori passanti, pertanto possono essere evitate le basse rese risultanti .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola tra strati di isolamento sia una pellicola laminata avente una pellicola di isolamento avente su una superficie di essa caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento. Questo metodo rende possibile asportare in modo selettivo, dopo la lucidatura, solamente la pellicola di isolamento inserita nei fori passanti.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprende inoltre: dopo la fase di deposizione di pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico sostanzialmente uguali a quelli della prima pellicola tra strati di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e dopo la fase di asportazione delle pellicole conduttrici, una fase di asportazione delle pellicole di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti. Questo metodo può impedire, durante la lucidatura della seconda pellicola conduttrice, che l'agente lucidante, ecc. entri nei fori passanti, per cui possono essere impedite le risultanti basse rese.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che la prima pellicola tra strati di isolamento sia una pellicola laminata di una pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico come quelle della sesta pellicola di isolamento depositata su una pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento, durante la fase di asportazione delle pellicole di isolamento vengono asportate una sesta pellicola di isolamento e la pellicola di isolamento che hanno sostanzialmente le medesime caratteristiche di attacco chimico. Questo metodo rende possibile asportare in modo selettivo, durante la fase di asportazione delle pellicole di isolamento, la sesta pellicola di isolamento e la pellicola di isolamento che hanno sostanzialmente le medesime caratteristiche di attacco chimico come la sesta pellicola di isolamento.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodi di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, la seconda sulla prima sopra un substrato di semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una prima regione in cui devono essere formati transistori a cella di memoria, e secondi elettrodi di gate della prima pellicola conduttrice aventi superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati i transistori di circuito periferico; una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di cella di memoria nella prima regione, e strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione,· una fase formazione di pellicole di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate,· una fase di formazione di una prima pellicola tra strati di isolamento per depositare una prima pellicola tra strati di isolamento sul substrato di semiconduttore con le prime pellicole di isolante di parete laterale e poi rendendo piana una superficie della prima pellicola tra strati di isolamento; una fase di formazione di una seconda pellicola di isolamento per formare una seconda pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della prima pellicola tra strati di isolamento sulla prima pellicola tra strati di isolamento resa piana; una fase di formazione di fori passanti per configurare la prima pellicola tra strati di isolamento e la seconda pellicola di isolamento per aprire i primi fori passanti da aprire sugli strati diffusi di source, secondi fori passanti da aprire sugli strati diffusi di drain e terzi fori passanti da aprire sugli strati diffusi di source o sugli strati diffusi di drain dei transistori di circuito periferico, o dei secondi elettrodi di gate; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice avente i fori passanti formati nel substrato di semiconduttore; una fase di formazione di conduttori inseriti per lucidare una superficie della seconda pellicola conduttrice fino a che la seconda pellicola di isolamento non è scoperta su una superficie per formare primi conduttori inseriti nei primi fori passanti, secondi conduttori inseriti nei secondi fori passanti e terzi conduttori inseriti nei terzi fori passanti; una fase di formazione di una seconda pellicola tra strati di isolamento per formare una seconda pellicola tra strati di isolamento con quarti fori passanti aperti sui primi conduttori inseriti, quinti fori passanti aperti sui secondi conduttori inseriti e sesti fori passanti aperti sui terzi conduttori inseriti; una fase di deposizione di terza pellicola conduttrice per depositare una terza pellicola conduttrice sul substrato di semiconduttore con la seconda pellicola tra strati di isolamento formata,- ed una fase di asportazione di una pellicola conduttrice per asportare la terza pellicola conduttrice sulla seconda pellicola tra strati, lasciando la seconda pellicola conduttrice nei quarti fori passanti, nei quinti fori passanti e nei sesti fori passanti per formare elettrodi di memoria di condensatore della prima pellicola conduttrice nei quarti fori passanti, la prima pellicola conduttrice di contatto della terza pellicola conduttrice formata nei quinti fori passanti e la seconda pellicola conduttrice di contatto della terza pellicola conduttrice formata nei sesti fori di contatto. Questo metodo può assicurare buone caratteristiche di contatto nelle parti inferiori dei fori passanti anche nel caso in cui i fori passanti abbiano rapporti lunghezza/diametro più elevati al crescere della integrazione del dispositivo.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che nella fase di asportazione delle pellicole conduttrici, una superficie del substrato di semiconduttore venga levigata per asportare la terza pellicola conduttrice su un substrato della seconda pellicola tra strati di isolamento. Questo metodo può formare i conduttori inseriti contemporaneamente con la pianificazione delle pellicole tra strati di isolamento.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionino come un arresto dell'attacco chimico per formare i fori passanti; ed i fori passanti vengono formati mediante autoallineamento con la prima pellicola di isolamento e con le prime pellicole di isolamento di parete laterale. Questo metodo può facilmente esporre gli strati diffusi di source e gli strati diffusi di drain sulle parti inferiori dei fori passanti.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodi di gate per depositare e per configurare una prima pellicola conduttrice su un substrato di semiconduttore per formare elettrodi di gate della prima pellicola conduttrice,· una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain,· una fase di formazione di una pellicola tra strati di isolamento per formare una pellicola tra strato di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sugli strati diffusi di source ed i secondi fori passanti essendo aperti sugli strati diffusi di drain; una fase di formazione di aperture per formare aperture nella pellicola tra strati di isolamento, circondanti i primi fori passanti, le aperture avendo un diametro maggiore dei primi fori passanti e non raggiungendo il substrato di semiconduttore; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la pellicola tra strati di isolamento formata su di essa,· una fase di asportazione delle pellicole conduttrici per asportare la seconda pellicola conduttrice sulla pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice nei secondi fori passanti e nelle aperture per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nelle aperture e la prima pellicola conduttrice di contatto sella seconda pellicola conduttrice formata nei secondi fori passanti; ed una fase di formazione di elettrodi opposti di condensatore per depositare una pellicola di isolamento per essere pellicole dielettriche di condensatore ed una terza pellicola conduttrice per essere elettrodi opposti di condensatore sul substrato di semiconduttore con gli elettrodi di memoria di condensatore e la prima pellicola conduttrice di contatto formate su di esso e poi configurando la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore. Questo metodo può separare gli elettrodi di gate ed i fori passanti tra di loro, per cui può essere evitato un corto circuito tra la linee di bit e le stringhe dovute alla polvere, ecc., generate durante le fasi di fabbricazione. Sono previste le aperture per formare il condensatore in aggiunta ai fori passanti di piccolo diametro, il che impedisce una riduzione della capacità. Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprenda inoltre: dopo la fase di formazione di pellicola tra strati di isolamento, una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti, durante la fase di formazione di apertura le aperture essendo formate per lasciare conduttori a colonna della quarta pellicola conduttrice inserita nei primi fori passanti nelle aperture in una condizione sporgente. Questo metodo può impedire al substrato di semiconduttore scoperto nei primi fori passanti durante la formazione di apertura di essere danneggiato. Le pellicole di dielettrico di condensatore sono formate per circondare i conduttori a colonna, il che aumenta le capacità .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che durante la fase di formazione di una pellicola tra strati di isolamento vengono formati contemporaneamente i primi fori passanti ed i secondi fori passanti.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che durante la fase di formazione di pellicola tra strati di isolamento, la pellicola tra strati di isolamento venga formata con una pellicola laminata di due o più strati aventi caratteristiche di attacco chimico diverse tra di loro; durante la fase di formazione di apertura, le aperture vengono aperte su una interfaccia tra le pellicole laminate aventi diverse caratteristiche di attacco chimico tra di loro. Questo metodo può controllare una profondità delle aperture con una buona riproducibilità, il che diminuisce le deviazioni della capacità.

I sopra descritti scopi possono essere ottenuti anche con un metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodi di gate per depositare e per configurare una prima pellicola conduttrice su un substrato di semiconduttore per formare elettrodi di gate della prima pellicola conduttrice; una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain; una fase di formazione di una pellicola tra strati di isolamento per formare una pellicola tra strati di isolamento con primi fori passanti e con secondi fori passanti formati in essa, i primi fori passanti essendo aperti sugli strati diffusi di source ed i secondi fori passanti essendo aperti sugli strati diffusi di drain; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la pellicola tra strati di isolamento formata su di essa; una seconda fase di configurazione di una seconda pellicola conduttrice per configurare la seconda pellicola conduttrice per formare linee di bit collegate agli strati diffusi di drain attraverso i primi fori passanti e conduttori inseriti nei secondi fori passanti; ed una fase di formazione di condensatori per formare condensatori comprendenti elettrodi di memoria di condensatore collegati agli strati diffusi di source attraverso i conduttori inseriti, pellicole dielettriche di condensatore che coprono gli elettrodi di memoria di condensatore ed elettrodi opposti di condensatore che coprono le pellicole dielettriche di condensatore. Questo metodo può collegare gli elettrodi di memoria di condensatore con gli strati diffusi di source attraverso i conduttori inseriti contemporaneamente con la formazione di linee di bit, nei secondi fori passanti formati contemporaneamente con la formazione dei primi fori passanti per un contatto con le linee di bit. Di conseguenza, la durata dell'attacco chimico per formare i fori passanti per un contatto con gli elettrodi di memoria di condensatore può essere ridotta senza l'aggiunta di una nuova fase, per cui si impedisce alla pellicola di isolamento sulle linee di bit di essere attaccata chimicamente e scoperta durante l'attacco chimico.

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprende inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di una prima pellicola di isolamento per depositare una prima pellicola di isolamento sulla seconda pellicola conduttrice,· dopo la fase di configurazione della seconda pellicola conduttrice, una fase di formazione di pellicole di isolamento di parete laterale per formare pellicole di isolamento di parete laterale sulle pareti laterali delle linee di bit, durante la fase di configurazione della seconda pellicola conduttrice, la prima pellicola di isolamento e la seconda pellicola conduttrice sono trattate con la medesima configurazione. In questo metodo, contemporaneamente con ciò vengono scoperti i conduttori inseriti sulla superficie. Di conseguenza, non è necessario formare i fori passanti per un contatto con gli elettrodi di memoria di condensatore, impiegando una fase di mascheramento. Cioè, può essere saltata una fase di mascheramento .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che il metodo comprende inoltre: dopo la fase di configurazione della seconda pellicola conduttrice, una fase di formazione di una seconda pellicola di isolamento per formare una seconda pellicola di isolamento con aperture formate sui conduttori inseriti, in cui durante la fase di formazione dei condensatori, gli elettrodi di memoria di condensatore siano selettivamente formati nelle pareti laterali e nelle parti inferiori delle aperture. La regola di progettazione degli strati di collegamento formati al di sopra può essere effettuata con precisione .

Nel metodo precedentemente descritto per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che la fase di formazione di pellicola tra strati di isolamento sia caratterizzata dal comprendere: una fase di formazione di una pellicola tra strati di isolamento per depositare una pellicola tra strati di isolamento sul substrato di semiconduttore,· una fase di formazione di una pellicola di arresto dell'attacco chimico per formare una pellicola di arresto dell'attacco chimico con aperture in una regione per i primi fori passanti da formare in essa ed una regione per i secondi fori passanti da formare in essa ed avente caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento; una fase di formazione di pareti laterali per formare pareti laterali aventi caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento sulle pareti laterali della pellicola di arresto dell'attacco chimico; ed una fase di apertura di fori passanti per attaccare chimicamente la seconda pellicola tra strati di isolamento con la pellicola di arresto dell'attacco chimico e le pareti laterali come maschera per attaccare chimicamente la seconda pellicola tra strati di isolamento per formare la pellicola tra strati di isolamento con i primi fori passanti e con i secondi fori passanti formati in essa. Questo metodo permette ai fori passanti di avere un diametro della apertura al di sotto di un limite di risoluzione di un dispositivo scoprente .

Nel sopra descritto metodo per fabbricare un dispositivo di memoria a semiconduttore, è preferibile che durante la fase di formazione di pellicola tra strati di isolamento, la pellicola tra strati di isolamento venga depositata sulla pellicola di semiconduttore ed in seguito attaccando chimicamente la pellicola tra strati di isolamento mediante litografia a fasce di elettroni con una riserva fotosensibile configurata come maschera per aprire i primi fori passanti ed i secondi fori passanti. Questo metodo permette ai primi fori passanti ed ai secondi fori passanti di avere un diametro di apertura al di sotto di un limite di risoluzione del tradizionale dispositivo scoprente.

BREVE DESCRIZIONE DEI DISEGNI

La Fig. 1 è una vista in pianta del dispositivo di memoria a semiconduttore secondo una prima realizzazione della presente invenzione che illustra una sua struttura.

La Fig. 2 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo la prima realizzazione illustrante la struttura di esso.

Le Figg. 3A - 3D sono viste in sezione del dispositivo di memoria a semiconduttore secondo la prima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria semiconduttore (parte 1).

Le Figg. 4A e 4B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la prima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 5A e 5B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la prima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 6 è una vista in sezione del dispositivo di memoria a semiconduttore secondo la prima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 4).

La Fig. 7 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo una variante della prima realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 8 è una vista in pianta del dispositivo di memoria a semiconduttore conformemente ad una seconda realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 9 è una vista schematica in sezione del dispositivo di memoria a semiconduttore conformemente alla seconda realizzazione della presente invenzione illustrante la struttura di essa.

Le Figg. 10A - 10D sono viste in sezione del dispositivo di memoria a semiconduttore conformemente alla seconda realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. H A e HB sono viste in sezione del dispositivo di memoria a semiconduttore conformemente alla seconda realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 12A e 12B sono viste in sezione del dispositivo di memoria a semiconduttore conformemente alla seconda realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

Le Figg. 13A e 13B sono viste in sezione del dispositivo di memoria a semiconduttore conformemente alla seconda realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 4).

Le Figg. 14A e 14B sono viste schematiche, in sezione del dispositivo di memoria a semiconduttore conformemente ad una variante della seconda realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 15 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo una terza realizzazione della presente invenzione illustrante la struttura di essa.

Le Figg. 16A - 16C sono viste in sezione del dispositivo di memoria a semiconduttore secondo la terza realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 17A e 17B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la terza realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 18A e 18B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la terza realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 19 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo una quarta realizzazione della presente invenzione illustrante un metodo per fabbricare il dispositivo di memoria a semiconduttore.

Le Figg. 20A - 20C sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quarta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 21A e 21B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quarta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 22 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo una quinta realizzazione della presente invenzione illustrante un metodo per fabbricare il dispositivo di memoria a semiconduttore.

Le Figg. 23A - 23C sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quinta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 24A e 24B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quinta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 25 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo una sesta realizzazione della presente invenzione illustrante un metodo per fabbricare il dispositivo di memoria a semiconduttore.

Le Figg. 26A e 26B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la sesta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 27A e 27B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la sesta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 28A e 28B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la sesta realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 29 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una settima realizzazione della presente invenzione illustrante un metodo per fabbricare il dispositivo di memoria a semiconduttore.

Le Figg. 30A e 30B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la settima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 31A e 31B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la settima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 32A - 32D sono viste illustranti problemi del metodo per fabbricare un dispositivo di memoria a semiconduttore secondo la prima realizzazione.

La Fig. 33 è una vista in pianta del dispositivo di memoria a semiconduttore secondo una ottava realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 34 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una ottava realizzazione illustrante la struttura di esso. Le Figg. 35A - 35C sono viste in sezione del dispositivo di memoria a semiconduttore secondo la ottava realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte l).

Le Figg. 36A e 36B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la ottava realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 37A e 37B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la ottava realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 38 è una vista in sezione del dispositivo di memoria a semiconduttore secondo la ottava realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 4).

Le Figg. 39A e 39B sono viste in sezione del dispositivo di memoria a semiconduttore secondo una nona realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 40A e 40B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la nona realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 41 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una decima realizzazione illustrante la struttura di essa. Le Figg. 42A e 42B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la decima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 43A e 43B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la decima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 44 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una undicesima realizzazione illustrante la struttura di essa .

Le Figg. 45A e 45B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la undicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 46A e 46B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la undicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 47 è una vista in sezione del dispositivo di memoria a semiconduttore secondo la undicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 48A è una vista in pianta del dispositivo di memoria a semiconduttore secondo una dodicesima realizzazione della presente invenzione illustrante una struttura di essa.

Le Figg. 48B e 48C sono viste parziali in sezione del dispositivo di memoria a semiconduttore secondo una dodicesima realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 49 è una vista di un esempio di un circuito periferico del dispositivo di memoria a semiconduttore secondo la dodicesima realizzazione.

La Fig. 50 è una vista in pianta del dispositivo di memoria a semiconduttore secondo una tredicesima realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 51 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione illustrante la struttura di essa .

Le Figg. 52A - 52D sono viste in sezione del dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 53A e 53B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione .durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

Le Figg. 54A e 54B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 3).

La Fig. 55 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una variante della tredicesima realizzazione della presente invenzione illustrante una struttura di essa.

La Fig. 56 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una quattordicesima realizzazione illustrante la struttura di essa.

Le Figg. 57A e 57B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quattordicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 1).

Le Figg. 58A e 58B sono viste in sezione del dispositivo di memoria a semiconduttore secondo la quattordicesima realizzazione durante le fasi di un metodo per fabbricare il dispositivo di memoria a semiconduttore (parte 2).

La Fig. 59 è una vista schematica, in sezione di un tradizionale dispositivo di memoria a semiconduttore illustrante una struttura di esso (parte 1).

La Fig. 60 è una vista schematica di un tradizionale dispositivo di memoria a semiconduttore illustrante una struttura di essa (parte 2).

DESCRIZIONE PARTICOLAREGGIATA DELL'INVENZIONE

[Prima Realizzazione]

Il dispositivo di memoria a semiconduttore ed il metodo per fabbricare il medesimo secondo una prima realizzazione della presente invenzione verranno illustrati facendo riferimento alle Figg. 1 - 7.

La Fig. 1 è una vista in pianta del dispositivo di memoria a semiconduttore secondo la presente invenzione mostrante la struttura del dispositivo. La Fig. 2 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore della Fig. 1 lungo la linea A-A'. Le Figg. 3A - 3D, 4A - 4B, 5A - 5B e 6 sono viste in sezione del dispositivo di memoria a semiconduttore secondo la presente invenzione durante le fasi del metodo per fabbricare il medesimo. La Fig. 7 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo una variante della presente invenzione .

Dapprima, verrà illustrata facendo riferimento alle Figg. 1 e 2 la struttura del dispositivo di memoria a semiconduttore secondo la presente invenzione. Le regioni 14, 15 del dispositivo sono definite su un substrato di silicio 10 mediante una pellicola di isolamento 12 del dispositivo. Gli strati diffusi di source 24 e gli strati diffusi di drain 26 sono formati nella regione 14 a dispositivo indipendentemente l'uno dall'altro. Elettrodi di gate 20 sono formati attraverso pellicole di ossido di gate 16 sulle parti del substrato di semiconduttore 10 tra gli strati diffusi di source 24 e gli strati diffusi di drain 26. Così, sono formati i transistori di cella di memoria comprendenti gli elettrodi di gate 20, gli strati diffusi di source 24 e gli strati diffusi di drain 26.

Gli elettrodi di gate 20 sono sistemati perpendicolarmente alla regione 14 del dispositivo e formano stringhe che funzionano come elettrodi di gate dei transistori a cella di memoria delle rimanenti numerose celle di memoria.

Sul substrato di semiconduttore 10 con i transistori di cella di memoria formati su di esso, viene formata una pellicola tra strati di isolamento 36 con fori passanti 38 aperti sugli strati diffusi di drain 26 e fori passanti 40 aperti sugli strati diffusi di source 24.

Pellicole di isolamento 42 sono formate sugli elettrodi di gate 20 mediante autoallineamento, per coprire gli elettrodi di gate 20. I fori passanti 38, 40 sono formati mediante autoallineamento rispetto alle pellicole di isolante 42.

Elettrodi di memoria di condensatore 46 di silicio policristallino sono formati sulle pareti interne dei fori passanti 40 e sugli strati diffusi di source 24, e sono collegati agli strati diffusi di source 24 in corrispondenza delle parti inferiori dei fori passanti 40. Pellicole dielettriche di condensatore 48 sono formate sulle superfici interne e sulle superfici superiori degli elettrodi di memoria di condensatore 46. Elettrodi opposti di condensatore 54 sono formati nei fori passanti 40 con gli elettrodi di memoria di condensatore 46 e le pellicole dielettriche di condensatore 48 formate in essi, e sulla pellicola tra strati di isolamento 36. Vengono così formati condensatori comprendenti gli elettrodi di memoria di condensatore 46, le pellicole dielettriche di condensatore 48 e gli elettrodi opposti di condensatore 54.

Pellicole conduttrici di contatto 44 di silicio policristallino sono formate sulle pareti interne dei fori passanti 38 e sono collegate a linee di bit 62 che sono disposté perpendicolarmente alle stringhe attraverso la pellicola tra strati di isolamento 53 formata sugli elettrodi opposti di condensatore 54.

Strati di collegamento 70 sono formati al di sopra delle linee di bit 62 attraverso una pellicola tra strati di isolamento 64, e viene formata una DRAM comprendente una cella di memoria con un transistore e con un condensatore.

D'altro canto, nella regione 15 del dispositivo per la regione dei circuiti periferici vicina alla regione delle celle di memoria, vengono formati strati diffusi di source {non mostrati) e strati diffusi di drain 34 indipendentemente l'uno dall'altro. Gli elettrodi di gate 22 sono formati attraverso pellicole di ossido di gate 16 su parti del substrato di semiconduttore 10 tra gli strati diffusi di source e gli strati diffusi di drain 34. Così, vengono formati i transistori di circuito periferico comprendenti gli elettrodi di gate 22, gli strati diffusi di source e gli strati diffusi di drain 34.

Fori passanti 60 vengono formati nella pellicola tra strati di isolamento 36 sugli strati diffusi di drain 34 ed essa è collegata agli strati di collegamento 70 formati sulla pellicola tra strati di isolamento 64 attraverso gli strati di collegamento 68 inseriti nei fori passanti 60.

Poi, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la presente invenzione.

La pellicola di isolamento 12 del dispositivo è formata con uno spessore pari a circa 300 nm sulla superficie principale di un substrato 10 di silicio p mediante ad esempio il normale isolamento LOCOS per definire le regioni 14. 15 del dispositivo. Poi, vengono formate le pellicole di ossido di gate 16 con uno spessore pari a circa 10 nm sulle regioni 14, 15 del dispositivo mediante ossidazione termica (Fig. 3A).

Successivamente, vengono formate una pellicola di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di fosforo (T) ed una pellicola di nitruro di silicio con uno spessore pari a circa 200 nm. In seguito, la pellicola di nitruro di silicio e la pellicola di silicio policristallino sono contemporaneamente configurate mediante la solita litografia ed il solito attacco chimico .

Così, vengono formati gli elettrodi di gate 20, 22 che hanno le superfici superiori coperte con le pellicole di nitruro di silicio 18.

In seguito, con le pellicole di nitruro di silicio 18 e con gli elettrodi di gate 20, 22 come maschera, vengono formati gli strati diffusi di source 24 e gli strati diffusi di drain 26 dei transistori centrali di memoria e gli strati diffusi a bassa concentrazione 28 dei transistori di circuito periferico mediante impianto ad esempio di ioni P nelle condizioni di una energia di accelerazione di 40 keV e con una dose di 2xl013 ioni era’2. Gli strati diffusi a bassa concentrazione 28 sono gli strati n' della struttura LDD (drain leggermente drogato) (Fig. 3B).

In seguito, viene formata una pellicola di nitruro di silicio con uno spessore pari a circa 100 nm mediante CVD ed in seguito viene sottoposta ad attacco chimico anisotropo mediante l'impiego di un gas di CHF3/H2 per formare mediante autoallineamento le pellicole 30 di nitruro di parete laterale della pellicola di nitruro di silicio sulle pareti laterali delle pellicole 18 configurate di nitruro di silicio e degli elettrodi di gate 20, 22. Così, le pareti laterali e le superfici superiori degli elettrodi di gate 20, 22 sono coperti con le pellicole 18 di nitruro di silicio e con le pellicole 30 di nitruro di silicio di parete laterale. Le pellicole 18 di nitruro di silicio e le pellicole 30 di nitruro di silicio che coprono gli elettrodi di gate 20, 22 sono qui di seguito indicate insieme con pellicole 42 di isolamento per comodità di spiegazione. Successivamente, gli strati diffusi di source e gli strati diffusi di drain 34 dei transistori n per i circuiti periferici sono formati impiantando in modo selettivo nella regione dei transistori n per i circuiti periferici, ad esempio, ioni di arsenico (As) nelle condizioni di una energia di accelerazione di 40 keV e con una dose di 4xl0is ioni cm"2. Così, vengono formati i transistori di circuito periferico aventi la struttura LDD Fig. 3C .

In seguito, viene depositata una pellicola di ossido di silicio con uno spessore pari a circa 2 micrometri mediante CVD, e la superficie della pellicola di ossido di silicio viene levigata mediante CMP (Chemical Mechanical Polishing) e viene resa piana. E' sufficiente un grado di levigatura che possa spostare un gradino tra gli elettrodi di gate 20, .22 e la pellicola 12 di isolamento del dispositivo. Nella attuale invenzione, il grado di levigatura è di 500 nm.

La superficie può essere resa piana depositando una pellicola laminata di una pellicola di ossido di silicio e di una pellicola di BPSG al posto della pellicola di ossido di silicio e facendo rifluire la pellicola di BPSG, ma il CMP è più preferito tenendo conto dell'intera pianificazione.

Poi, una risèrva fotosensibile viene configurata mediante la normale litografia ed in seguito la pellicola di ossido di silicio viene attaccata chimicamente mediante l'impiego di un gas per attacco chimico, ad esempio C2F6 o altri. In seguito, la riserva fotosensibile viene asportata per formare una pellicola tra strati 36 di isolamento in cui vengono formati i fori passanti 38 aperti sugli strati diffusi di drain 26 dei transistori a cella di memoria ed i fori passanti 40 aperti sugli strati diffusi di source 24 dei transistori di cella di memoria (Fig. 3D).

In questo attacco chimico, la selettività dell'attacco chimico deve essere assicurata in modo sufficiente tra la pellicola di ossido di silicio e la pellicola di nitruro di silicio per arrestare l'attacco chimico della pellicola tra strati 36 di isolamento nella pellicola di isolamento 42.

Gli strati diffusi di drain 26 e lo primo strato diffuso 24 vengono scoperti sulle parti inferiori dei fori passanti così formati 38, 40. Le regioni in cui devono essere scoperti gli strati diffusi di drain 26 e gli strati diffusi di source 24 vengono formate mediante autoallineamento con la pellicola 42 di isolamento. Non è necessario tenere in considerazione una tolleranza dell'allineamento per allineare i fori passanti 38, 40 con gli elettrodi di gate 20 durante la litografia. Di conseguenza, può essere ridotta una area delle celle di memoria mediante la tolleranza dell'allineamento.

La profondità dei fori passanti 40 è un parametro importante per determinare la capacità delle celle. Nell'attuale invenzione, una profondità dei fori passanti 40 è pari a circa 1,5 micrometri. Quando una dimensione dell'apertura dei fori passanti 40 è ad esempio di 0,3x0,6 micrometri, una somma delle aree delle parti inferiori dei fori passanti 40 e di un'area di parete laterale di essi è di [0,3x0,6+1,5x (0,3+0,6)x2]μm2, cioè può essere assicurata un'area pari a circa 2,88 micrometri al quadrato. Di conseguenza, formando la pellicola dielettrica di condensatore con uno spessore di 4,5 nm in termini di una pellicola di ossido, può essere formato un condensatore sufficiente con una capacità pari a circa 22 fF.

Successivamente viene formata una pellicola di silicio policristallino contenente una elevata concentrazione di P in uno spessore pari a circa 50 nm mediante CVD, e poi la pellicola di silicio policristallino sulla pellicola tra strati 36 di isolamento viene completamente asportata mediante CMP, per cui le pellicole conduttrici di contatto 44 e gli elettrodi di memoria di condensatore 46'vengono formati mediante rispettivamente autoallineamento nei fori passanti 38 e nei fori passanti 40 (Fig. 4A).

La deposizione della pellicola tra strati di isolamento 36 non è immediatamente seguita dalla pianificazione mediante CMP ma può essere resa piana insieme con le pellicole conduttrici di contatto 44 e con gli elettrodi di memoria di condensatore 46 contemporaneamente con la formazione di essi, per cui può essere eliminata la fase della levigatura mediante CMP.

L'elettrodo di memoria di condensatore 46 e la pellicola conduttrice di contatto 44 possono essere formate con una pellicola di silicio policristallino la cui superficie è corrugata (vedere H. Watanabe, Ext. Abstract of 22nd SSDM, p. 869 (1990)), per cui viene aumentata un'area superficiale dell'elettrodo di memoria di condensatore 46 di circa il doppio rispetto ad un'area superficiale formata mediante il normale metodo. Anche nel caso in cui una profondità dei fori passanti 40 è tanto bassa quanto la metà della profondità dei fori passanti 40, all'incirca 0,8 micrometri, può essere assicurata la medesima capacità.

Successivamente, viene formata mediante CVD una pellicola di nitruro di silicio con uno spessore pari a circa 5 nm e poi viene ossidata la superficie della pellicola di nitruro di silicio in una atmosfera umida a 800°C per formare la pellicola dielettrica di condensatore 48 con uno spessore pari a circa 4,5 nm in termini di pellicola di ossido.

Poi, vengono successivamente formate la pellicola di silicio policristallino 50 con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P ed una pellicola 52 di BPSG con uno spessore pari a circa 200 nm e poi viene resa piana mediante riflusso o CMP la superficie della pellicola 52 di BPSG. A questo punto, i fori passanti 38 sono completamente riempiti con la pellicola di silicio policristallino 50 (Fig. 4B).

Successivamente, la pellicola 52 di BPSG e la pellicola 50 di silicio policristallino sono configurate insieme con la normale fase litografica e con la normale fase di attacco chimico per formare gli elettrodi opposti 54 di condensatore .

Poi, una pellicola di ossido di silicio con uno spessore pari a circa 100 nm viene depositata mediante CVD, e l'intera superficie è sottoposta ad attacco chimico anisotropo per formare le pellicole di ossido di parete laterale 56 sulle pareti laterali degli elettrodi opposti di condensatore 46, e per asportare la pellicola di dielettrico 48 di condensatore sui fori passanti 38. Così, gli elettrodi opposti di condensatore 54 sono coperti con la’pellicola tra strati 53 di isolamento costituita dalle pellicole di ossido di parete laterale 56 e dalle pellicole di BPSG, e le aperture formate sui fori passanti 38 possono essere utilizzate come fori di contatto 58 di linee di bit. Cioè, le pellicole di ossido di parete laterale 48 sono formate mentre i fori di contatto 58 di linee di bit possono essere formati mediante autoallineamento (Fig. 5A).

Poi, vengono aperti i fori di contatto 59 per gli elettrodi opposti 54 di condensatore ed i fori passanti 60 per i transistori di circuito periferico, ecc. con la normale fase litografica e con la normale fase di attacco chimico (Fig. 5B).

Successivamente, una pellicola di titanio (TI) con uno spessore pari a circa 50 nm ed una pellicola di TiN con uno spessore pari a circa 50 nm ed una pellicola di tungsteno (W) con uno spessore pari a circa 200 nm vengono successivamente formate rispettivamente mediante polverizzazione ionica collimata e mediante CVD. Poi, la pellicola laminata della pellicola di W/TiN/Ti viene configurata mediante la normale fase litografica e mediante la normale fase di attacco chimico per formare le linee di bit 62 e gli strati di collegamento 68.

Poi, la pellicola tra strati 64 di isolamento di una pellicola di ossido di silicio con uno spessore pari a circa un micrometro viene depositata mediante CVD, e la superficie della pellicola tra strati 64 di isolamento viene resa piana con CMP o altre tecniche, a seconda delle necessità. Poi, vengono aperti i fori 66.

Poi, una pellicola W viene depositata mediante CVD e viene configurata per formare gli strati di collegamento 70. Gli strati di collegamento 70 possono essere di alluminio (Al) depositati mediante polverizzazione ionica.

Così, viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore (Fig. 6) .

Come precedentemente descritto, secondo l'attuale realizzazione, le fasi litografiche che richiedono una precisa configurazione sono in tutto otto per definire la regione di isolamento del dispositivo, la formazione degli elettrodi di gate, l'apertura dei fori passanti per gli elettrodi di memoria di condensatore ed i fori passanti di contatto di linee di bit, la formazione degli elettrodi opposti di condensatore, apertura dei fori passanti di circuito periferico e la formazione di linee di bit, dei fori di passaggio e degli strati di collegamento. A paragone del tradizionale esempio della Fig. 60, le fasi litografiche devono essere ridotte di una.

A paragone con 'il tradizionale esempio della Fig. 59, l'attuale realizzazione ha il medesimo numero di fasi litografiche come l'esempio, ma la formazione d3⁄4i fori passanti per gli elettrodi di memoria di condensatore e per i fori passanti di contatto di linee di bit mediante autoallineamento con gli elettrodi di gate possono ridurre le tolleranze dell'allineamento.

La formazione dei fori passanti di contatto di linee di bit e dei fori passanti per gli elettrodi di memoria di condensatore mediante autoallineamento con le pellicole di isolamento formate intorno agli elettrodi di gate mediante autoallineamento rende non necessarie le tolleranze di allineamento, il che rende di conseguenza inferiori le aree di celle di memoria.

Gli elettrodi di memoria di condensatore e le pellicole conduttrici di contatto di linee di bit sono formate contemporaneamente, ma gli strati di collegamento inseriti nei fori passanti di circuito periferico e l'elettrodo di nuovi di condensatore sono formati separatamente tra di loro, per cui non vengono sostanzialmente sacrificate le capacità del condensatore .

Nella regione di circuito periferico della presente realizzazione, gli strati di collegamento 70 nei fori di passaggio 66 sono formati attraverso gli strati di collegamento 68 nei fori passanti 60. A questo scopo, è necessaria un'altra fase litografica per formare i fori passanti periferici 60, ma la struttura della Fig. 7 permette di saltare questa fase litografica.

In questo caso, dopo che sono stati aperti i fori passanti 59 per gli elettrodi opposti di condensatore 54, i fori passanti 60 di circuito periferico dopo che è stata formata la pellicola tra strati 64 di isolamento, e gli strati di collegamento 70 sono direttamente a contatto con gli elettrodi opposti di condensatore 54 e con gli strati diffusi di source - drain 34 dei transistori di circuito periferico.

[Seconda Realizzazione]

Il dispositivo di memoria a semiconduttore conformemente ad una seconda realizzazione dell'attuale invenzione, ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 8 - 14. Gli elementi comuni del dispositivo di memoria a semiconduttore e del metodo per fabbricare il medesimo secondo l'attuale invenzione a quelli della prima realizzazione sono rappresentati mediante comuni numeri di riferimento per semplificare o per non ripetere la loro spiegazione.

La Fig. 8 è una vista in pianta del dispositivo di memoria a semiconduttore secondo l'attuale invenzione. La Fig. 9 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore della Fig. 8 lungo la linea A-A'. Le Figg. 10A - 10D, 11A - 11B, 12A - 12B e 13A - 13B sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, le quali spiegano il metodo di fabbricazione. Le Figg. 14 sono in sezione di una variante del dispositivo di memoria a semiconduttore durante le fasi del metodo per fabbricare il medesimo, che spiegano il metodo di fabbricazione.

Il dispositivo di memoria a semiconduttore secondo la variante della prima realizzazione mostrata nella Fig. 7 semplifica le fasi di fabbricazione inserendo i fori passanti 60 di circuito periferico mediante gli strati conduttivi 70. Una profondità dei fori passanti 60 qualche volta è anche pari a circa 3 micrometri, ed in tal caso è difficile riempire completamente i fori passanti .

Tenendo questo in considerazione, il dispositivo di memoria a semiconduttore ed il metodo per fabbricare il medesimo secondo la presente realizzazione possono semplificare le fasi della fabbricazione.

Dapprima, verrà spiegata la struttura del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione .

Le regioni 14, 15 del dispositivo sono definite su un substrato di silicio 10 mediante una pellicola 12 di isolamento del dispositivo. Nelle regioni 14 del dispositivo vengono formati strati diffusi di source 24 e strati diffusi di drain 26 indipendentemente l'uno dall'altro. Gli elettrodi di gate 20 sono formati attraverso le pellicole di ossido di gate 16 sulle parti del substrato di semiconduttore 10 tra gli stati diffusi di source 24 e gli strati diffusi di drain 26. Così, sono formati i transistori di cella di memoria comprendenti gli elettrodi di gate 20, gli strati diffusi di source 24 e gli strati diffusi di drain 26. Sul substrato di semiconduttore 10 con i transistori a cella di memoria formati su di esso, viene formata una pellicola tra strati 36 di isolamento con fori passanti 38 e con fori passanti 40 aperti rispettivamente sugli strati diffusi di drain 26 e sugli strati diffusi di source 24. Le pellicole di isolamento 42 sono formate sugli elettrodi di gate 20, coprendo gli stessi. I fori passanti 38 ed i fori passanti 40 vengono aperti mediante autoallineamento con le pellicole 42 di isolamento .

Gli elettrodi di memoria di condensatore 46 di silicio policristallino sono formati sulle pareti interne dei fori passanti 40 e degli strati diffusi di source 24 e sono collegati àgli strati diffusi di source 24 nelle parti inferiori dei fori passanti 40. Le pellicole dielettriche di condensatore 48 sono formate sulle superfici interne e sulle superfici superiori degli elettrodi di memoria di condensatore 46. Gli elettrodi opposti di condensatore 54 sono formati nei fori passanti 40 con gli elettrodi di memoria di condensatore 46 e le pellicole dielettriche di condensatore formati in essi, e sulla pellicola tra strati 36 di isolamento. Condensatori sono formati mediante gli elettrodi di memoria di condensatore 46, le pellicole dielettriche 48 di condensatore e gli elettrodi opposti 54 di condensatore .

Pellicole conduttrici di contatto 44 di silicio policristallino sono formate sulle pareti interne dei fori passanti 38 e sono collegate alle linee di bit 62 disposte perpendicolarmente alle stringhe attraverso la pellicola tra strati 53 di isolamento formata sugli elettrodi opposti di condensatori 54.

Gli strati di collegamento 70 sono formati al di spora delle linee di bit 62 attraverso una pellicola tra strati 64 di isolamento. Così, viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

D'altro canto, nella regione di circuito periferico vicino alla regione 15 del dispositivo vengono formati strati diffusi di source (non mostrati) e strati diffusi di drain 34 indipendentemente gli uni dagli altri. Gli elettrodi di gate 22 sono formati su parti del substrato di semiconduttore 10 tra gli strati diffusi di source e gli strati diffusi di drain 34 attraverso pellicole di ossido di gate 16. Così, i transistori di circuito periferico sono costituiti dagli elettrodi di gate 22, vengono formati strati diffusi di source e gli strati diffusi di drain 34.

I fori passanti 60 vengono formati nelle pellicole tra strati 36 di isolamento formate sugli strati diffusi 34 di drain e sono collegati agli strati di collegamento 70 su una pellicola tra strati 64 di isolamento attraverso uno strato di collegamento 68 inserito nei fori passanti 60 .

Una differenza del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione da quella secondo la prima realizzazione è che, nella attuale realizzazione, le pellicole 50 di silicio policristallino formanti gli elettrodi opposti di condensatore 54 e la pellicola tra strati di isolamento 53 sull'elettrodo opposto di condensatore 54 si estendono fino alla regione dei circuiti periferici.

Un vantaggio nella formazione degli elettrodi opposti di condensatore -54 e della pellicola tra strati 53 di isolamento in una tale struttura è fondamentalmente quello di semplificare il procedimento di fabbricazione. Successivamente, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e verrà spiegata questa struttura.

Una pellicola 12 di isolamento del dispositivo con uno spessore pari a circa 300 nm viene formata sulla superficie principale del substrato di silicio p 10 mediante ad esempio il tradizionale LOCOS per definire le regioni 14, 15 del dispositivo. Poi, le pellicole di ossido di gate 16 con uno spessore pari a circa 10 nm vengono formate nelle regioni 14, 15 del dispositivo mediante ossidazione termica (Fig. 10A).

Successivamente, una pellicola di silicio policristallino contenente una elevata concentrazione di P ed una pellicola di nitruro di silicio sono successivamente formate con CVD rispettivamente con uno spessore pari a circa 150 nm e con uno spessore pari a circa 200 nm. Poi, la pellicola di nitruro di silicio e la pellicola di silicio policristallino sono contemporaneamente configurate mediante la normale litografia. Così, vengono formati gli elettrodi di gate 20, 22 aventi superf ici superiori coperte con le pellicole di nitruro di silicio 18.

In seguito, con le pellicole di nitruro di silicio 18 e gli elettrodi 20, 22 di gate come maschera, gli strati diffusi di source 24 e gli strati diffusi di drain 26 dei transistori di cella di memoria, e gli strati diffusi a bassa concentrazione 28 dei transistori a circuito periferico vengono formati mediante impianto ad esempio di ioni P nelle condizioni di energia di accelerazione di 40 kev e con una dose di 2xi013 ioni cm"2 {Fig. 10B).

Successivamente, una pellicola di nitruro di silicio con uno spessore di 100 nm viene formata con CVD e viene sottoposta ad attacco chimico anisotropo mediante l'impiego di gas di CHF3/H2, e le pellicole di nitruro di parete laterale 30 sono formate mediante autoallineamento sulle pareti laterali delle pellicole di nitruro di silicio configurate 18 e degli elettrodi di gate 20, 22. Così, le superfici superiori e le pareti laterali degli elettrodi di gate 20, 22 sono coperte con le pellicole di nitruro di silicio 18 e con le pellicole di nitruro di parete laterale 30.

Successivamente, ioni ad esempio di As sono selettivamente impiantati nella regione dei transistori n di circuito periferico, mediante la normale litografia, nelle condizioni di energia di accelerazione di 40 kev e con una dose di 4xl015 ioni cm~2, per formare gli strati diffusi di source e gli strati diffusi di drain 34 dei transistori n di circuito periferico. Così, vengono formati i transistori di circuito periferico della struttura LDD (Fig. 10C).

Poi, la pellicola di ossido di silicio viene depositata con uno spessore pari a circa 2 micrometri mediante CVD e la superficie della pellicola di ossido di silicio viene levigata con CMP per la pianificazione. E' sufficiente una quantità levigata con CMP che asporta un gradino tra gli elettrodi di gate 20, 22 e la pellicola 12 di isolamento del dispositivo, ed essa, nell'attuale realizzazione è pari a 500 nm.

Poi, dopo che una riserva fotosensibile è stata configurata mediante la normale litografia, viene incisa la pellicola di ossido di silicio utilizzando un gas per l'attacco chimico ad esempio C2F6 o altri. Poi, viene asportata la riserva fotosensibile e viene formata la pellicola tra strati di isolamento con i fori passanti 38 aperti sugli strati diffusi di drain 26 dei transistori di cella di memoria e con i fori passanti 40 aperti sugli strati diffusi di source 24 dei transistori di cella di memoria (Fig. 10D).

Successivamente, viene formata una pellicola di silicio policristallino contenente una elevata concentrazione di P con uno spessore pari a circa 50 nm mediante CVD, e vengono completamente asportate le parti della pellicola di silicio policristallino sulla pellicola tra strati 36 di isolamento. Così, vengono formate mediante autoallìneamento le pellicole conduttrici di contatto 44 nei fori passanti 38, e gli elettrodi di memoria di condensatore 46 nei fori passanti 40 (Fig. 11A).

Poi, viene formata con CVD una pellicola di nitruro di silicio con uno spessore pari a circa 5 nm e poi viene ossidata la superficie della pellicola di nitruro di silicio in una atmosfera umida di 800°C per formare le pellicole dielettriche di condensatore 48 con uno spessore pari a circa 4,5 nm in termini di pellicola di ossido .

Poi, vengono formate una pellicola 50 di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P ed una pellicola 52 di BPSG con uno spessore pari a circa 200 nm, e poi viene resa piana la superficie della pellicola 52 di BPSG mediante riflusso o mediante CMP. A questo punto, i fori passanti 38 sono completamente riempiti con la pellicola di silicio policristallino 50 (Fig. 11B).

Successivamente, viene configurata una riserva fotosensibile 72 mediante la normale litografia utilizzando una riserva fotosensibile positiva, e poi vengono successivamente attaccate chimicamente la pellicola 52 di BPSG e la pellicola di silicio policristallino 50 per formare gli elettrodi opposti di condensatore 54. A questo punto, la pellicola di silicio policristallino 50 e la pellicola 52 di BPSG nella regione di circuito aperto vengono aperte verso il basso fino alla parte superiore delle pellicole dielettriche di condensatore 48 solamente nelle regioni con i fori passanti di circuito periferico formati in essa (Fig. 12A).

Poi, la riserva fotosensibile 72 lasciata, una riserva fotosensibile viene configurata mediante l'impiego di una riserva fotosensibile negativa per formare una riserva fotosensibile 74 per coprire la regione della cella di memoria. Durante la configurazione della riserva fotosensibile 74, non è necessario un preciso allineamento fintanto che può essere coperta la regione delle celle di memoria, il che semplifica drasticamente la fase litografica.

La riserva fotosensibile 74 è formata mediante l'impiego di una riserva fotosensibile negativa per la prevenzione di un inconveniente che consiste nel fatto che la riserva fotosensibile inferiore 72 viene asportata insieme. Di conseguenza, è possibile indurire la riserva fotosensibile 72 mediante ad esempio UV immediatamente dopo che la riserva fotosensibile 72 è stata configurata, e poi la configurazione viene condotta mediante l'impiego di una riserva positiva.

Successivamente viene condotto l'attacco chimico con le riserve fotosensibili 72, 74 come maschera per aprire completamente i fori passanti 60 nei circuiti periferici (Fig. 12B).

Dopo che sono state asportate le riserve fotosensibili 72, 74, viene depositata una pellicola di ossido di silicio con uno spessore circa pari a 100 nm, e l'intera superficie è sottoposta ad attacco chimico anisotropo, per cui vengono formate le pellicole di ossido di parete laterale 56 sulle pareti laterali degli elettrodi opposti di condensatore 46, e vengono formate le pellicole di ossido di parete laterale 76 sulle pareti interne dei fori passanti 60 . Contemporaneamente con ciò, vengono asportate le pellicole dielettriche di condensatore 48 sui fori passanti 38.

Così, gli elettrodi opposti di condensatore 54 vengono coperti con la pellicola tra strati 53 di isolamento formata dalle pellicole di ossido di parete laterale 56 e dalle pellicole di BPSG, cosicché le aperture formate sui fori passanti 38 possono essere utilizzate come fori di contatto 58 di linee di bit. Cioè, vengono formate le pellicole di ossido di parete laterale 56 e contemporaneamente vengono formate le pellicole 58 di linee di bit mediante autoallineamento {Fig. 13A).

Poi, successivamente, viene formata una pellicola di Ti con uno spessore pari a circa 50 nm mediante polverizzazione collimata, e vengono formate una pellicola di TiN con uno spessore pari a circa 50 nm ed una pellicola W con uno spessore pari a circa 200 nm. Poi, una pellicola laminata della pellicola di W/TiN/Ti viene configurata per formare le linee di bit 62 e lo strato di collegamento 68.

Poi, viene depositata mediante CVD la pellicola tra strati 64 di isolamento di un pellicola di ossido di silicio con uno spessore pari a circa un micrometro, e la superficie della pellicola tra strati 64 di isolamento viene resa piana mediante CMP o altra tecnica, a seconda delle necessità. Poi vengono aperti fori di passaggio 66.

Successivamente, una pellicola W viene depositata con CVD e poi configurata per formare gli strati di collegamento 70.

Così, viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore (Fig. 13B) .

Come precedentemente descritto, secondo l'attuale realizzazione, le fa litografiche necessarie per formare precise configurazioni durante la fabbricazione del dispositivo di memoria a semiconduttore sono sette fasi per definire la regione di isolamento del dispositivo, per formare gli elettrodi di gate, per aprire i fori passanti per gli elettrodi di memoria di condensatore ed i fori passanti per il contatto di linee di bit, e per formare gli elettrodi opposti di condensatore, le linee di bit, i fori di passaggio e gli strati di collegamento. La fase litografica semplificata dall'attuale invenzione serve per aprire i fori passanti nella regione dei circuiti periferici. A differenza dell'esempio tradizionale della Fig. 60, l'attuale realizzazione può ridurre le fasi litografiche di una fase e può semplificare una fase litografica.

A differenza del tradizionale esempio della Fig. 59, come nella prima realizzazione, può essere inferiore la tolleranza dell'allineamento tra i fori passanti per gli elettrodi di memoria di condensatore ed i fori passanti per il contatto delle linee di bit.

Nella sopra descritta realizzazione, durante l'apertura dei fori passanti nella regione del circuito periferico, viene formata la riserva fotosensibile 72: i fori passanti vengono aperti verso il basso fino alla superficie superiore delle pellicole dielettriche di condensatore 48, e poi viene formata la riserva fotosensibile 74 senza asportare la riserva fotosensibile 72; ed i fori passanti 60 sono completamente aperti. I fori passanti 60 possono essere aperti mediante il seguente metodo di fabbricazione.

Viene depositata una pellicola di BPSG, come mostrato nella Fig. 11B e poi viene depositata con CVD una pellicola di silicio policristallino 78 con uno spessore pari a circa 100 nm.

Poi, viene configurata una riserva a fondo sensibile 72 mediante la tradizionale litografia, e successivamente la pellicola di silicio policristallino 78. la pellicola di BPSG 52 e la pellicola di silicio policristallino 50 sono attaccate chimicamente in successione per formare gli elettrodi opposti 54 di condensatore. A questo punto, senza asportare la pellicola di silicio policristallino 50 e la pellicola di BPSG 52 nella regione di circuito periferico, viene aperta verso il basso la pellicola di silicio policristallino 50 fino alle pellicole dielettriche 48 di condensatore solamente nelle regioni della regione di circuito periferico per i fori passanti 60 da formare in essa (Fig. 14A).

Dopo che è stata asportata la riserva fotosensibile 72, la riserva fotosensibile 74 viene nuovamente configurata mediante la tradizionale litografia per coprire le regioni delle celle di memoria con una riserva fotosensibile 74.

Successivamente, con la riserva fotosensibile 74 come maschera, la pellicola dielettrica 48 di condensatore e la pellicola tra strati 36 di isolamento sono attaccate chimicamente per aprire completamente i fori passanti 60. A questo punto, non viene attaccata chimicamente la pellicola tra strati 53 di isolamento durante l'attacco chimico dei fori passanti 60 a causa della pellicola di silicio policristallino 78 formata sulla pellicola tra strati 53 di isolamento. Così, non è necessaria una elevata precisione dell'allineamento durante la configurazione della riserva fotosensibile 74, il che semplifica la fase litografica (Fig. 14B).

La pellicola di silicio policristallino 78 rimane dopo che sono stati aperti fori passanti 74 ma non causa alcun problema se viene configurato insieme con le linee di bit 62 formate su di essa.

[Terza Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una terza realizzazione dell'attuale invenzione ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 15 - 18. Elementi comuni del dispositivo di memoria a semiconduttore e del metodo per fabbricare il medesimo secondo la terza realizzazione a quello secondo la prima e la seconda realizzazione verranno rappresentati mediante numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

La Fig. 15 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione. Le Figg. 16A - 16C, 17A - 17B e 18A - 18B sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che spiegano il metodo di fabbricazione.

L'attuale realizzazione impiega la medesima struttura del contatto di linee di bit e del contatto della regione dei circuiti periferici, per cui può essere ulteriormente semplificato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima e la seconda realizzazione.

Dapprima, verrà illustrata la struttura del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione .

Le regioni 14, 15 del dispositivo sono definite su un substrato di silicio 10 mediante una pellicola di isolamento 12 del dispositivo. Strati diffusi di source 24 e strati diffusi di drain 26 sono formati indipendentemente l'uno dall'altro nella regione del dispositivo 14. Gli elettrodi di gate 20 sono formati attraverso le pellicole di ossido di gate 16 sulle parti del substrato di semiconduttore 10 tra gli strati diffusi di source e gli strati diffusi di drain 16. Così, gli elettrodi di gate 20, gli strati diffusi di source 24 e gli strati diffusi di drain 26 formano transistori a cella di memoria.

Gli elettrodi di gate 20 formano stringhe che funzionano come elettrodi di gate e transistori di cella di memoria di altre numerose celle di memoria.

Sul substrato semiconduttore 10 con i transistori di cella di memoria formati su di esso viene formata una pellicola tra strati 36 di isolamento con fori passanti 38 aperti sugli strati diffusi di drain 26 e fori passanti 40 aperti sugli strati diffusi di source 24. Pellicole di isolamento 42 vengono formate sugli elettrodi di gate 20 mediante autoallineamento, coprendo gli elettrodi di gate 20, ed i fori passanti 38, 40 vengono formati mediante autoallineamento con le pellicole di isolamento 42.

Elettrodi di memoria di condensatore 46 di pellicola di TiN sono formati sulle pareti interne dei fori passanti 40 e sugli strati diffusi di source 24 e sono collegati agli strati diffusi di source 24 nelle parti inferiori dei fori passanti 40. Pellicole dielettriche di condensatore 48 sono formate sulle pareti interne e sulle superfici superiori degli elettrodi di memoria di condensatore 46. Gli elettrodi opposti di condensatore 54 sono formati nei fori passanti 40 con gli elettrodi di memoria di condensatore 46 e con le pellicole dielettriche di condensatore 48 formate su di essi, e sulla pellicola tra strati di isolamento 36. Così, gli elettrodi di memoria di condensatore 46, le pellicole dielettriche di condensatore 48 e gli elettrodi opposti di condensatore 54 formano dei condensatori.

Pellicole conduttrici di contatto 44 di pellicola di TiN sono formate sulle pareti interne dei fori passanti 38 e sono collegate, attraverso la pellicola tra strati 53 di isolamento formata sugli elettrodi opposti 54 di condensatori, alle linee di bit 62 disposte perpendicolarmente alle stringhe.

Strati di collegamento 70 sono formati al di sopra delle linee di bit 62 mediante la pellicola tra strati 64 di isolamento. Viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

D'altro canto, nella regione 15 del dispositivo, la regione dei circuiti periferici vicina alla regione delle celle di memoria, gli strati diffusi di source {non mostrati) e gli strati diffusi di drain 34 sono formati indipendentemente l'uno dall'altro. Elettrodi di gate 22 sono formati attraverso le pellicole di ossido di gate 16 sulle parti del substrato di semiconduttore 10 tra gli strati diffusi di source e gli strati diffusi si drain. Così, vengono formati i transistori di circuito periferico comprendenti gli elettrodi di gate 22, gli strati diffusi di source e gli strati diffusi di drain 34.

Fori passanti 60 sono formati nella pellicola tra strati 36 di isolamento sugli strati diffusi di drain 34 e sugli elettrodi di gate 22. Pellicole conduttrici 80 di pellicola di TiN sono formate sulle pareti esterne e sulla parte inferiore dei fori passanti 60, e gli strati diffusi di drain 34 e gli elettrodi di gate 22 sono collegati agli strati di collegamento 68 attraverso le pellicole conduttrici 80.

Poi, verrà descritto il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Dapprima, viene formata una pellicola di isolamento 12 del dispositivo con uno spessore pari a circa 300 nm sulla superficie principale di un substrato di silicio P mediante ad esempio la normale LOCOS per definire le regioni 14, 15 del dispositivo. Poi, viene formata la pellicola di ossido di gate 16 con uno spessore pari a circa 10 nm nelle regioni 14, 15 del dispositivo mediante ossidazione termica.

Successivamente, una pellicola di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P ed una pellicola di nitruro di silicio con uno spessore pari a circa 200 nm vengono formate in successione con CVD e poi una parte della pellicola di nitruro di silicio nella regione dei circuiti periferici viene asportata mediante la tradizionale litografia. Questa regione deve essere un contatto di gate 82 attraverso il quale può essere portato fuori il collegamento degli elettrodi di gate 22.

Una pellicola di nitruro di silicio ed una pellicola di silicio policristallino sono contemporaneamente configurate mediante la tradizionale litografia ed il tradizionale attacco chimico per formare gli elettrodi di gate 20 dei transistori di cella di memoria e gli elettrodi di gate 22 per i circuiti periferici.

Le superfici superiori degli elettrodi di gate così formati 20, 22 sono coperte con le pellicole di nitruro di silicio 18 con l'eccezione del contatto di gate 82 della regione dei circuiti periferici.

Poi, con le pellicole di nitruro di silicio 18 e gli elettrodi di gate 20, 22 come maschera, vengono formati gli strati diffusi di source 24 e gli strati diffusi di drain dei transistori di cella di memoria, e gli strati diffusi a bassa concentrazione 28 dei transistori di circuito periferico mediante impianto ad esempio di ioni P nelle condizioni di energia di accelerazione di 40 keV e con una dose di 2xl013 ioni cm'2. Gli strati diffusi a bassa concentrazione di ioni 28 devono essere strati n con struttura LDD (Fig. 16A).

Successivamente, viene formata una pellicola di nitruro di silicio con uno spessore di 100 nm e poi essa viene sottoposta ad attacco chimico anisotropo impiegando un gas CHF3/H2 per formare mediante autoallineamento pellicole di nitruro di parete laterale 30 della pellicola di nitruro di silicio sulle pareti laterali delle pellicole di nitruro di silicio configurate 18 e degli elettrodi di gate 20, 22, per cui le pareti laterali e le superfici superiori degli elettrodi di gate 20, 22 sono coperte con le pellicole di nitruro di silicio 18 e con le pellicole di nitruro di parete laterale 30. Qui di seguito, le pellicole di nitruro di silicio 18 e le pellicole di nitruro di parete laterale 30 che coprono gli elettrodi di gate 20, 22 verranno collettivamente chiamate pellicola di isolamento 42 per comodità di spiegazione.

Successivamente, gli strati diffusi di source 32 e gli strati diffusi di drain 34 dei transistori n di circuito periferico sono' formati impiantando in modo selettivo, mediante la tradizionale litografia, nei transistori n di circuito periferico, ad esempio, ioni As nelle condizioni di energia di accelerazione di 40 keV e con una dose di 4xl015 ioni cm’2. Così, vengono formati transistori di circuito periferico aventi una struttura LDD (Fig. 16B).

Successivamente, viene depositata una pellicola di ossido di silicio con uno spessore pari a circa 2,5 micrometri con CVD, e la superficie della pellicola di ossido di silicio viene levigata per circa 0,5 micrometri con CMP per la pianificazione.

Al posto della pellicola di ossido di silicio con uno spessore di 2,5 micrometri, vengono depositate ad esempio una pellicola laminata di una pellicola di silicio con uno spessore di 50 nm ed una pellicola di BPSG con uno spessore di 2 micrometri, e la superficie della pellicola laminata può essere resa piana facendo rifluire le pellicole di BPSG per circa 15 minuti a 850°C in una atmosfera di azoto.

Poi, una riserva fotosensibile viene configurata mediante la tradizionale litografia, e poi la pellicola di ossido di silicio viene attaccata chimicamente con un gas per l'attacco chimico, ad esempio C2F6 o altri.

Successivamente, viene asportata la riserva fotosensibile, e viene fornata una pellicola tra strati 36 di isolamento con i fori passanti 38 aperti sugli strati diffusi di drain 26 dei transistori di cella di memoria, con i fori passanti 40 aperti sugli strati diffusi di source dei transistori a cella di memoria e con i fori passanti della regione di circuito periferico (Fig. 16C).

Gli strati diffusi di drain 26 e gli strati diffusi di source 24 sono scoperti sulle parti inferiori dei fori passanti così formati 38, 40. Queste regioni scoperte per gli strati diffusi di drain 26 e per gli strati diffusi di source 24 scoperti sono formate mediante autoallineamento con la pellicola di isolamento 42. Di conseguenza, non è necessaria alcuna tolleranza dell'allineamento per l'allineamento con gli elettrodi di gate 20 durante la configurazione dei fori passanti 38, 40. Una area delle celle di memoria può essere di conseguenza ridotta mediante una tolleranza dell'allineamento .

D'altro canto, gli elettrodi di gate 33 e gli strati diffusi di drain 34 sono scoperti sulle parti inferiori dei fori passanti 60. Le pellicole di isolamento 42 sugli elettrodi di gate 22 sono state asportate nel contatto di gate 82 per il foro passante 60 da formare in esse, cosicché il foro passante 60 può essere aperto insieme con i fori passanti 38, 40, per cui gli elettrodi di gate 22 possono essere scoperti nei fori passanti 60.

Successivamente, una pellicola di Ti con uno spessore di 10 nm ed una pellicola di TiN con uno spessore 20 nm vengono successivamente formate con CVD, e vengono completamente asportate la pellicola di TiN e la pellicola di Ti sulla pellicola tra strati 36 di isolamento. Così, le pellicole conduttrici di contatto 44, gli elettrodi di memoria di condensatore 46 e le pellicole conduttrici 80 sono formate rispettivamente mediante autoallineamento nei fori passanti 38, nei fori passanti 40 e nei fori passanti 60 nelle regioni dei circuiti periferici (Fig. 17A).

Durante la formazione di pellicole conduttrici 80, è possibile che la pellicola di Ti venga depositata principalmente sulle parti inferiori dei fori passanti mediante polverizzazione collimata avente una componente verticale di polverizzazione maggiore e che poi la pellicola di TiN venga fatta crescere con CVD.

Durante la formazione di pellicole conduttrici di contatto 44, degli elettrodi di memoria di condensatore 46 e delle pellicole conduttrici 80, è possibile che la riserva fotosensibile venga lasciata nei fori passanti 38, nei fori passanti 40 e nei fori passanti 60, e con la resistenza fotosensibile come maschera, vengono attaccate chimicamente via la pellicola di Ti e la pellicola di TiN mediante l'impiego della litografia al posto di CMP.

La resistenza elettrica delle pellicole conduttrici 80 inserite nei fori passanti 60 della regione dei circuiti periferici è molto importante perchè la velocità di funzionamento del circuito periferico dipende dalla resistenza elettrica. Una resistenza elettrica delle pellicole conduttrici 80 è sufficientemente bassa per essere pari a 75 Ω dal momento che una resistenza superficiale delle pellicole conduttrici così formate 80 è pari a circa 30 Ω/O, ed una profondità dei fori passanti 60 è pari a circa 2 micrometri, ed una lunghezza circonferenziale di bordo dei fori passanti 60 è pari a circa 0,8 micrometri.

In seguito, viene formata una pellicola di nitruro di silicio con uno spessore pari a 5 nm con CVD ad una bassa temperatura pari a circa 650°C e poi essa viene termicamente trattata per 10 minuti ad una pressione atmosferica 4 di 700°C per ossidare la superficie della pellicola di nitruro di silicio e per formare le pellicole dielettriche di condensatore 48.

Questo trattamento termico obbliga le pellicole di Ti delle parti inferiori dei fori passanti 38, 40, 60 ad avere una silicidizzazione con gli strati diffusi di base/source/drain 24, 26, 32, 34 o con gli elettrodi di gate 22, e vengono ridotte le resistenze di contatto di questi collegamenti.

Il trattamento termico per formare le pellicole dielettriche 48 di condensatore utilizzate, come precedentemente descritto, è una ossidazione a pressione elevata a bassa temperatura. Questo perchè la ossidazione a pressione elevata che permette di tenere bassa la temperatura del trattamento termico, è preferibile in quanto quando la pellicola di TiN reagisce con la pellicola di nitruro di silicio durante un trattamento termico a temperatura elevata, esiste il rischio che le pellicole dielettriche 48 di condensatore possano abbassare la tensione di rottura.

Poi, la pellicola 50 di silicio policristallino contenente una elevata concentrazione di P e la pellicola di ossido di silicio 52 sono successivamente formate con CVD rispettivamente con uno spessore pari a circa 150 nm e con uno spessore pari a circa 200 nm. Così, vengono riempiti i fori passanti 38, 40, 60.

Successivamente, la pellicola di ossido silicio 52 e la pellicola di silicio policristallino 52 sono configurati insieme mediante la tradizionale litografia e l'attacco chimico per formare gli elettrodi opposti 54 di condensatore (Fig. 17B).

Rimangono la pellicola di ossido di silicio 52 e la pellicola di silicio policristallino 50, inserite nei fori passanti 38, 60, ma queste pellicole contribuiscono soltanto alla pianificazione senza problemi.

Un materiale degli elettrodi opposti 54 di condensatore può essere una pellicole di TiN depositata con CVD, ma nella attuale realizzazione la pellicola di silicio policristallino 50 è utilizzata perchè le pellicole dielettriche possono essere danneggiate durante la crescita della pellicola di TiN utilizzando un gas reattivo a base di cloro.

Poi, una pellicola di ossido di silicio con uno spessore pari a circa 100 nm viene depositata con CVD, e l'intera superficie è sottoposta ad attacco chimico anisotropo per formare le pellicole di ossido di parete laterale 56 sulle pareti laterali degli elettrodi opposti di condensatore 54, asportando contemporaneamente le pellicole dielettriche 48 di condensatore sui fori passanti 38.

Così, gli elettrodi opposti 54 di condensatore sono coperti con le pellicole di ossido di parete laterale 56 e con la pellicola tra strati 53 di isolamento, cosicché possono essere utilizzate le aperture formate sui fori passanti 38 come fori di contatto 58 di linee di bit.

Cioè, i fori di contatto 58 di linee di bit possono essere autoallineati contemporaneamente con la formazione di pellicole di ossido di parete laterale 56 (Fig. 18A).

Successivamente, viene formata una pellicola di Ti con uno spessore pari a circa 50 nm mediante polverizzazione ionica collimata, e vengono formate una pellicola di TiN con uno spessore pari a circa 50 nm ed una pellicola di W con uno spessore pari a circa 200 nm mediante CVD. Poi, viene configurata una pellicola laminata di W/TiN/Ti per formare le linee di bit 62 e gli strati di collegamento 68.

Successivamente, la pellicola tra strati 64 di isolamento di una pellicola di ossido di silicio con uno spessore pari a circa un micrometro viene depositata mediante CVD, e la superficie della pellicola viene resa piana con CMP o altre tecniche, a seconda delle necessità, e poi vengono aperti fori di passaggio 66.

Successivamente, viene depositata una pellicola W con CVD e poi viene configurata per formare gli strati di collegamento 70.

Così, viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore (Fig. 18B) .

Come precedentemente descritto, secondo l'attuale realizzazione, le pellicole conduttrici inserite nei fori passanti per collegare le linee di bit ed i transistori di cella di memoria sono formate con un materiale di bassa resistenza, per cui i fori passanti della regione dei circuiti periferici e quelli della regione delle celle di memoria possono avere la medesima struttura. Può essere saltata una fase litografica.

Di conseguenza, le fasi litografiche che necessitano una precisa configurazione servono per definire la regione di isolamento del dispositivo, servono per formare gli elettrodi piatti, servono per aprire i fori passanti e per formare gli elettrodi opposti di condensatore, le linee di bit, i fori di passaggio e gli strati di collegamento, in tutto sette fasi. La differenza dell'esempio tradizionale mostrato nella Fig. 60, possono essere ridotte le fasi litografiche.

A differenza dell'esempio tradizionale della Fig. 59, può essere eliminata una fase litografica, ed inoltre, nella attuale realizzazione, i fori passanti per elettrodi di memoria di condensatore ed i fori passanti per il contatto di linee di bit sono formati mediante autoallineamento con gli elettrodi di gate. Ciò rende possibile ridurre le tolleranze dell'allineamento. Ciò rende anche possibile la riduzione di uno spessore degli elettrodi di memoria di condensatore, per cui possono essere impedite le riduzioni della capacità.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione comprende elettrodi di memoria di condensatore formati da una pellicola di TiN, la pellicola dielettrica di condensatore formata da una pellicola di SiN e gli elettrodi opposti di condensatore formati da una pellicola di silicio policristallino. Tuttavia, come descritto ad esempio da K. Koyama (Technical Digest IEDM 1992, pag. 823 (1992)), H. Shinriki (IEEE Trans., Electron Devices, voi. 38, n. 3, pag. 455 (1991)), il condensatore può essere formato da pellicole dielettriche di condensatore con una pellicola con elevata ed intensa costante dielettrica, ad esempio una pellicola di Ta205 (Ba^Srj^)Ti03 altri, e gli elettrodi di memoria di condensatore e gli elettrodi opposti di condensatore possono essere formati con un materiale di elettrodo, ad esempio W o Pt, che sono utilizzabili per le sopra descritte pellicole.

I condensatori sono formati con una tale pellicola con elevata ed intensa costante dielettrica, per cui possono essere assicurate capacità sufficienti anche con aree superficiali ridotte degli elettrodi di condensatore. Nel caso in cui tra le costanti dielettriche più alte venga utilizzato uno dei sopra descritti materiali, i fori passanti possono essere resi effettivamente poco profondi fino a circa 0,2 micrometri.

Nella sopra descritta realizzazione, gli elettrodi di memoria di condensatore e gli elettrodi opposti di condensatore sono formati da una pellicola laminata di una pellicola di Ti e di una pellicola di TiN ma possono essere formati con un qualsiasi altro materiale fintanto che essa è una pellicola conduttrice che possa abbassare sufficientemente la resistenza di contatto.

[Quarta Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una quarta realizzazione dell'attuale invenzione ed un metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 19 - 21. Elementi della attuale realizzazione in comune con il dispositivo a semiconduttore con un metodo per fabbricare il medesimo secondo la terza realizzazione mostrata nelle Figg. 15 -18 sono rappresentati da numero di riferimento in comune per semplificare e per non ripetere la loro spiegazione. La Fig. 19 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, e le Figg. 20A - 20C e 21 - 21B sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che illustrano il metodo.

Nella prima, nella seconda e nella terza realizzazione, per aprire i fori passanti 38, 40, ecc., viene attaccata chimicamente la pellicola tra strati 36 di isolamento con uno spessore di circa due micrometri. Nell'attuale procedimento di fabbricazione, è normale realizzare un sovraattacco chimico corrispondente ad uno spessore di pellicola della pellicola tra strati di isolamento, tenendo in considerazione la disuniformità dello spessore di pellicola durante la formazione di pellicola. Di conseguenza, è necessario un considerevole sovraattacco chimico per attaccare chimicamente la pellicola tra strati 36 di isolamento con uno spessore pari a circa due micrometri.

Per aprire i fori passanti 38, 40, sono utilizzate le pellicole 42 di isolamento come arresti dell'attacco chimico, per cui viene formato un contatto autoallineato. Pellicole di nitruro di silicio formate sui gradini, ad esempio le pellicole 42 di isolamento, hanno una selettività dell'attacco chimico inferiore con riferimento alla pellicola di ossido di silicio rispetto alla pellicola di nitruro di silicio formata sulle parti piane. L'attacco chimico delle pellicole 42 di isolamento tende ad accelerare in particolare sui bordi, ecc. degli elettrodi di gate 20, 22.

Di conseguenza, durante l'apertura dei fori passanti 38, 40, ecc . in una stessa pellicola tra strati di isolamento, esiste il rischio che le pellicole 42 di isolamento siano eccessivamente sovraattaccate chimicamente scoprendo gli elettrodi di gate 20, 22 con il risultato che, ad esempio, possono essere cortocircuitate le pellicole conduttrici di contatto da inserire nei fori passanti 38 e negli elettrodi di gate e negli elettrodi di gate 20.

Così, la formazione dei fori passanti 38, 40 è una delle fasi più difficili della fabbricazione del metodo dell'attuale invenzione.

Nella attuale realizzazione, tenendo conto dei sopra descritti problemi, verrà illustrato il dispositivo di memoria a semiconduttore ed il metodo per fabbricare il medesimo che rendono facile la formazione dei fori passanti 38, 40.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che la pellicola tra strati di isolamento formata tra le linee di bit 62 ed un substrato di silicio 40 sono una pellicola di isolamento con una struttura a tre strati. Cioè, la pellicola tra strati 36 di isolamento formata dalle pellicole di ossido di silicio 84, dalle pellicole di nitruro di silicio 86 e dalle pellicole di ossido di silicio 88 depositate in sequenza l'una sull'altra sono formate sul substrato di semiconduttore 10 con i transistori a cella di memoria comprendenti gli elettrodi di gate 20, gli strati diffusi di source 24 e gli strati diffusi di drain 26 formati su di esso.

Nella pellicola tra strati 36 di isolamento, vengono formati i fori passanti 38 aperti sugli strati diffusi di drain 26 ed i fori passanti 40 aperti sugli strati diffusi di source 24.

Gli elettrodi dì memoria di condensatore 46 di una pellicola di TiN sono formati sulle pareti interne dei fori passanti 40 e degli strati diffusi di source 24 che sono collegati agli strati diffusi di source 24 nelle parti inferiori dei fori passanti 40. Le pellicole dielettriche 48 di condensatore sono formate sulle superfici interne e sulle superfici superiori degli elettrodi di memoria 46 di condensatore. Gli elettrodi opposti 54 di condensatore sono formati nei fori passanti 40 con gli elettrodi di memoria 46 di condensatore e le pellicole dielettriche 48 di condensatore formate sopra la pellicola tra strati 36 di isolamento. Così, vengono formati condensatori costituiti dagli elettrodi di memoria 46 di condensatore, dalle pellicole dielettriche 48 di condensatore e dagli elettrodi opposti 54 di condensatore .

Le pellicole conduttrici 44 di contatto sono formate sulle pareti interne dei fori passanti 38 e sono collegate alle linee di bit 62 sistemate perpendicolarmente alle stringhe attraverso una pellicola tra strati 53 di isolamento formata sugli elettrodi opposti 54 di condensatore.

Strati di collegamento 70 sono formati al di sopra delle linee di bit 62 attraverso una pellicola tra strati 64 di isolamento. Così, viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

Poi, verrà illustrato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Dapprima, viene formata una pellicola 12 di isolamento del dispositivo con uno spessore pari a circa 300 nm sulla superficie principale del substrato di silicio p 10 mediante ad esempio la solita tecnica LOCOS per definire una regione 14 del dispositivo. Poi, vengono formate pellicole 16 di ossido di gate con uno spessore pari a circa 10 nm nella regione 14 del dispositivo mediante ossidazione termica.

Successivamente, una pellicola di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P ed una pellicola di nitruro di silicio con uno spessore pari a circa 200 nm sono successivamente formate mediante CVD e poi quella parte della pellicola di nitruro di silicio nella regione periferica viene parzialmente asportata mediante la tradizionale litografia ed il tradizionale attacco chimico. Questa regione deve essere un contatto di gate 82 attraverso il quale può essere portato fuori il collegamento degli elettrodi di gate 22.

Successivamente, la pellicola di nitruro di silicio e la pellicola di silicio policristallino sono configurate insieme mediante la tradizionale litografia ed il tradizionale attacco chimico per formare gli elettrodi di gate 20 dei transistori di cella di memoria e gli elettrodi di gate 22 di un circuito periferico.

Poi, con le pellicole di nitruro di silicio 18 e con gli elettrodi di gate 20, 22 come maschera, vengono formati gli strati diffusi di source 24 e gli strati diffusi di drain 26 dei transistori a cella di memoria e gli strati diffusi a bassa concentrazione 28 dei transistori del circuito periferico mediante impianto ad esempio di ioni P nella condizione di una energia di accelerazione di 40 KeV e con una dose di 2xl013 ioni cm’2 (Fig. 20A).

Successivamente, viene formata con CVD una pellicola di nitruro di silicio con uno spessore pari a circa 100 nm e poi essa viene sottoposta ad attacco chimico anisotropo mediante l'impiego di un gas di CHF3/H2 per formare le pellicole 30 di nitruro di silicio di parete laterale della pellicola di nitruro di silicio mediante autoallineamento sulle pareti laterali delle pellicole configurate 18 di nitruro di silicio e degli elettrodi di gate 20, 22.

Gli strati diffusi di source e gli strati diffusi 34 di drain dei transistori n a circuito periferico sono formati mediante la tradizionale litografia impiantando in modo selettivo nella regione dei transistori n di circuito periferico ad esempio ioni As nella condizione di un'energia di accelerazione di 40 keV e con una dose di 4x1015 ioni cm-2 (Fig. 20B).

Poi, viene depositata la pellicola di ossido di silicio 84 in uno strato con uno spessore pari a circa un micrometro con CVD, e la superficie di essa viene levigata di circa 0,7 micrometri mediante CMP per una pianificazione. Poi, la pellicola di nitruro di silicio 88 e la pellicola di ossido di silicio 88 vengono successivamente fatte crescere rispettivamente di 20 nm e di 1,8 micrometri con CVD.

Successivamente, una riserva fotosensibile 90 viene configurata mediante la tradizionale litografia, e poi la pellicola di ossido di silicio 88 viene attaccata chimicamente con un gas da attacco chimico, ad esempio C2F6 O altri. Qui, viene depositata la pellicola di nitruro di silicio 86 sulla pellicola resa piana di ossido di silicio 84, per cui un rapporto della selettività rispetto alla pellicola di ossido di silicio 88 può essere pari a circa 100 ed è sufficientemente utilizzabile come arresto dell'attacco chimico per attaccare chimicamente la pellicola di ossido di silicio 88 <Fig. 2OC).

Poi, con la riserva fotosensibile 90 come maschera, vengono attaccate chimicamente la pellicola di nitruro di silicio 86 e poi la pellicola di ossido di silicio 84 mediante gas da attacco chimico di CHF3/CF4/Ar e C2F6.

Poi, viene tolta la riserva fotosensibile 90, e viene formata la pellicola tra strati 36 di isolamento con i fori passanti 38 aperti sugli strati diffusi di drain 26 dei transistori di cella di memoria, con i fori passanti 40 aperti sugli strati diffusi di source 24 dei transistori di cella di memoria e con i fori passanti 60 della regione di circuito periferico formati in essa (Fig. 21A).

Successivamente, vengono formati i condensatori, le linee di bit, gli strati di collegamento, ecc. mediante le fasi di fabbricazione esemplificate nella Fig. 17A mostrante la terza realizzazione e viene formata una DRAM della Fig. 21B comprendente celle di memoria con un transistore e con un condensatore.

Come precedentemente descritto, secondo l'attuale realizzazione, l'attacco chimico delle aperture molto profonde è diviso in due fasi, per cui è relativamente facile l'attacco chimico di una fase. In particolare, durante la fase dell'attacco chimico della pellicola di ossido di silicio 84 per diffondere gli strati diffusi di source 24 e gli strati diffusi di drain 26, 34 può essere resa molto sottile la pellicola di ossido di silicio 84, cosicché possono essere diminuite le riduzioni dello spessore delle pellicole 42 di isolamento sugli elettrodi di gate 20, 22 e le riduzioni dello spessore della pellicola 12 di isolamento del dispositivo che si hanno quando viene scoperta la pellicola 12 di isolamento del dispositivo durante le aperture a causa di un cattivo allineamento o di altre ragioni durante la fase litografica.

[Quinta Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una quinta realizzazione dell'attuale invenzione ed un metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 22 - 24. Elementi della presente realizzazione in comune con il dispositivo di memoria a semiconduttore e con il metodo per fabbricare il medesimo secondo la terza realizzazione mostrata nelle Figg. 15 - 18 sono rappresentati da numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

La Fig. 22 è una vista schematica in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e le Figg. 23 e 24 sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che spiegano il metodo .

Nella terza realizzazione, dopo che sono stati aperti i fori passanti 38, 40, 60 nella pellicola tra strati 36 di isolamento, vengono depositate una pellicola di Ti ed una pellicola di TiN con CVD o con polverizzazione ionica per formare gli elettrodi di memoria 54 di condensatore, ecc.

La pellicola depositata di Ti è fondamentale per permettere un contatto ohmico in quanto la pellicola di Ti è obbligata a reagire con il substrato di silicio 10 di base mediante il successivo trattamento termico per formare la pellicola di siliciuro di titanio. La pellicola di Ti deve essere deve essere depositata con precisione sulla parte inferiore dei fori passanti 38, 40, 60.

Nel caso in cui i fori passanti vengano micronizzati e resi più profondi con una più elevata integrazione del dispositivo, sarà così più difficile inserire la pellicola di Ti.

Nella attuale realizzazione verranno spiegati il dispositivo di memoria a semiconduttore ed il metodo per fabbricare il medesimo che possono risolvere questo problema .

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che conduttori inseriti 92 sono formati sulle parti inferiori dei fori passanti 38, 40, 60.

Cioè, una pellicola tra strati 36 di isolamento comprendente pellicole di ossido di silicio 84, pellicole di nitruro di silicio 86 e pellicole di ossido di silicio 88 depositate in sequenza l'una sopra l'altra, viene formata su un substrato di semiconduttore 10 con transistori di cella di memoria comprendenti elettrodi di gate 20, strati diffusi 24, strati diffusi di drain 26 formati su di esso.

Nella pellicola tra strati 36 di isolamento, vengono formati fori passanti 38 aperti sugli strati diffusi di drain 26 ed i fori passanti 40 aperti sugli strati diffusi di source 24.

I conduttori inseriti 92 delle pellicole di Ti e di TiN sono formati sulle parti inferiori dei fori passanti 38, siliciurizzaziorie solamente sulle regioni in cui il substrato di semiconduttore 10 e la pellicola depositata di Ti vengono direttamente a contatto tra di loro, ad esempio sugli strati fusi di source 24 e sugli strati diffusi di drain 26, 34.

Poi, viene asportata quella parte della pellicola di Ti non reagita mediante ad esempio acquaragia, e può essere formata una pellicola di siliciuro di titanio mediante autoallineamento sopra gli strati diffusi di source 24 e sopra gli strati diffusi di drain 26, 34.

Dopo che le pellicole di siliciuro di titanio sono state così formate sopra le regioni diffuse di source/drain, il dispositivo di memoria a semiconduttore viene fabbricato con il metodo descritto in una qualsiasi delle prime quattro realizzazioni, per cui anche nel caso in cui i fori passanti, ecc. avessero un elevato rapporto lunghezza/diametro, possono essere assicurate le caratteristiche di contatto sulle parti inferiori dei fori passanti.

Altre pellicole metalliche che sono applicabili al procedimento con il siliciuro sono ad esempio: Ta (tantalio), W (tungsteno), Mo (molibdeno), ecc.

[Sesta Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una sesta realizzazione dell'attuale invenzione ed un metodo condensatore (Fig. 24B).

Come precedentemente descritto, secondo l'attuale realizzazione, durante la formazione dei fori passanti, ecc., con elevato rapporto lunghezza/diametro, vengono realizzati contatti ohmico formando anticipatamente i conduttori inseriti nelle regioni in cui i conduttori inseriti contattano il substrato di silicio, per cui, anche in un caso in cui i fori passanti fossero micronizzati e resi più profondi per una integrazione più alta del dispositivo, possono essere assicurate le caratteristiche di contatto sulle parti inferiori dei fori passanti.

Nell'attuale realizzazione, viene aggiunta una fase litografica per formare i conduttori inseriti 92, ma l'impiego di SALICIDE (SALICIDE: Self-ALIgned siliCIDE; divulgato, ad esempio, da J. R. Pfiester, Technical Digest IEDM 1990, pag. 241 (1990))permette ai conduttori per contatto di essere formati sulle parti inferiori dei fori passanti senza l'aggiunta di una fase litografica. Cioè, dopo che sono state formate le pellicole di isolamento 42 che coprono gli elettrodi di gate 20, 22, viene depositata ad esempio una pellicola di Ti mediante polverizzazione ionica sull'intera superficie di un substrato di semiconduttore 10 e poi essa viene sottoposta ad un trattamento termico. Poi, ha luogo la 40.

Elettrodi di memoria 46 di condensatore della pellicola di TiN sono formati sulle pareti interne dei fori passanti 40 e sui conduttori inseriti 92 e sono collegati agli stati diffusi di source 24 attraverso i conduttori inseriti 92. Pellicole dielettriche 48 di condensatore sono formate sulle superfici interne e sulle superfici superiori degli elettrodi di memoria 46 di condensatore. Elettrodi opposti 54 di condensatore sono formati nei fori passanti 40 con gli elettrodi di memoria 46 di condensatore e le pellicole dielettriche di condensatore formate in essi, e sulla pellicola tra strati 36 di isolamento. Così, vengono formati condensatori comprendenti gli elettrodi di memoria di condensatore 46, le pellicole dielettriche 48 di condensatore e gli elettrodi opposti di condensatore. Pellicole conduttrici di contatto 44 della pellicola di TiN sono formate sulle pareti interne dei fori passanti 38 e sui conduttori inseriti 92 e sono collegati agli strati diffusi di drain 26 ed alle linee di bit 62 attraverso i conduttori inseriti 92.

Sopra le linee di bit 62 vengono formati strati di collegamento 70 attraverso una pellicola tra strati 64 di isolamento, e viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

Poi, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Dapprima, viene formata una pellicola di isolamento 12 del dispositivo con uno spessore pari a circa 300 nm sulla superficie principale del substrato di silicio p mediante, ad esempio la tradizionale tecnica LOCOS per definire una regione 14 del dispositivo. Poi, viene formata una pellicola di ossido di gate 16 con uno spessore pari a circa 10 nm nella regione 14 del dispositivo mediante ossidazione termica.

Successivamente, vengono formate una pellicola di silicio policristallino con uno spessore ..pari a circa 150 nm contenente una elevata concentrazione di P ed una pellicola di nitruro di silicio con uno spessore pari a circa 200 nm mediante CVD, e poi la pellicola di nitruro di silicio nella regione dei circuiti periferici viene parzialmente asportata mediante la tradizionale litografia ed il tradizionale attacco chimico. Questa regione deve essere un contatto di gate 82 attraverso il quale possono essere portati fuori i collegamenti degli elettrodi di gate 22.

Poi, la pellicola di nitruro di silicio e la pellicola di silicio policristallino sono configurati insieme 92 (Fig. 23C).

Poi, una pellicola di ossido di silicio 88 con uno spessore pari a circa 2 micrometri viene fatta crescere con CVD, ed una riserva fotosensibile viene configurata mediante la tradizionale litografia. Poi, la pellicola di ossido di silicio 88 viene attaccata chimicamente con un gas da attacco chimico, ad esempio C2F6 o altri. Impiegando il gas C2F6 come gas da attacco chimico in questo punto, può essere automaticamente arrestato l'attacco chimico mediante i conduttori inseriti 92 o mediante le pellicole di nitruro di silicio 86.

Successivamente, viene asportata la riserva fotosensibile e nella pellicola strati 36 di isolamento vengono formati fori passanti 38 aperti sui conduttori inseriti 92 sullo secondo strato diffuso 26 dei transistori a cella di memoria, i fori passanti 40 aperti sui conduttori inseriti 92 sopra gli strati diffusi di source 24 dei transistori a cella di memoria, ed i fori passanti 60 nella regione di circuito periferico con i conduttori inseriti 92 formati sulle parti inferiori (Fig. 24A).

Poi, condensatori, linee di bit, strati di collegamento, ecc. vengono formati durante le medesime fasi delle Figg. 17A e successive, e viene formata una DRAM comprendente celle di memoria con un transistore con un accelerazione di 40 keV e con una dose di 4xl015 ioni era"2 (Fig. 23B).

Poi, viene depositata con CVD una pellicola di ossido di silicio 84 con uno spessore pari a circa 1 micrometro e la superficie di essa viene levigata per circa 0,7 micrometri con CMP per una pianificazione. Poi, una pellicola di nitruro di silicio 86 viene fatta crescere con uno spessore di 100 nm mediante CVD.

Successivamente, una riserva fotosensibile (non mostrata) viene configurata mediante la tradizionale litografia, e successivamente la pellicola di nitruro di silicio 86 viene attaccata chimicamente con CHF3/CH4/Ar come gas da attacco chimico. Poi, la pellicola di ossido di silicio 84 viene attaccata chimicamente con C2F6 come gas da attacco chimico. Così, vengono scoperti gli strati diffusi di source 24 e gli strati diffusi si drain 26, 34.

Poi, una pellicola di Ti ed una pellicola di TiN vengono successivamente fatte crescere rispettivamente mediante polverizzazione ionica con uno spessore di 10 nm e con CVD con uno spessore di 200 nm per essere inserite sugli strati diffusi di source 24 e sopra gli strati diffusi di drain 26, 34. Poi, la pellicola di Ti e la pellicola di TiN sulle pellicole di nitruro di silicio 86 vengono asportate mediante CMP per formare i conduttori inseriti mediante la tradizionale litografia ed il tradizionale attacco chimico per formare gli elettrodi di gate dei transistori a cella di memoria e gli elettrodi di gate 22 dei circuiti periferici.

Poi, con le pellicole di nitruro di silicio 18 e con gli elettrodi di gate 20, 22 come maschera, vengono formati gli strati diffusi di source 24 e gli strati diffusi di drain 26 dei transistori a cella di memoria e gli strati diffusi a bassa concentrazione 28 dei transistori per i circuiti periferici (Fig. 23A).

Successivamente, viene formata una pellicola di nitruro di silicio con uno spessore pari a circa 100 nm con CVD ed essa viene sottoposta ad attacco chimico anisotropo impiegando un gas di CHF3/H2, e vengono formate le pellicole di nitruro di silicio di parete laterale 30 della pellicola di nitruro di silicio mediante autoallineamento sulle pareti laterali delle pellicole di nitruro di silicio configurate 18 e degli elettrodi di gate 20, 22.

Successivamente, nella regione dei transistori n per i circuiti periferici, vengono formati gli strati diffusi di source e gli strati diffusi di drain 34 dei transistori n dei circuiti periferici, utilizzando la tradizionale litografia, il tradizionale impianto, ad esempio ioni As nelle condizioni di energia di per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 25 - 28B. Elementi della attuale realizzazione in comune con il dispositivo di memoria a semiconduttore e con il metodo per fabbricare il medesimo secondo una prima realizzazione mostrata nelle Figg. 1 - 6 sono rappresentati mediante numeri di riferimento comuni per semplificare e per non ripetere le loro spiegazioni.

La Fig. 25 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, e le Figg. 26A - 26B, 27A - 27B e 28A - 28B sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che spiegano il metodo.

Nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione, come mostrata nella Fig. 4A, durante la formazione di pellicola conduttrice di contatto 44 e degli elettrodi di memoria 46 di condensatore, viene formata una pellicola di silicio policristallino contenente una elevata concentrazione di P, e poi viene asportata la pellicola di silicio policristallino sulla pellicola tra strati 36 di isolamento mediante CMP.

Tuttavia durante la semplice levigatura, parti in polvere generate durante la levigatura entrano nei fori passanti 38, 40 con il rischio di rese ridotte.

Nel dispositivo di memoria a semiconduttore secondo la prima realizzazione, dal momento che le pellicole conduttrici di contatto 44 e gli elettrodi di memoria di condensatore 46 sono formati dalla medesima pellicola, quando le pellicole conduttrici di contatto 44 sono rese più spesse, una superficie interna dei fori passanti 40 degli elettrodi di memoria 46 di condensatore ha negativamente un'area superficiale inferiore. Di conseguenza, per un valore inferiore della resistenza delle pellicole conduttrici di contatto 44, viene sacrificata la capacità.

La resistenza delle pellicole conduttrici di contatto 44 è trascurabile per DRAM 256M, perchè una profondità dei fori passanti 40 può essere fissata per essere inferiore a 2 micrometri, tuttavia costituisce un serio problema un aumento della resistenza delle pellicole conduttrici di contatto 44 che si accompagna a fori passanti più profondi 40 ed a pellicole conduttrici di contatto 44 più spesse per una elevata integrazione.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e secondo il metodo per fabbricare il medesimo, durante la fase di levigatura per formare le pellicole conduttrici di contatto 44 e gli elettrodi di memoria 46 di condensatore, si impedisce a parti in polvere di stabilirsi nei fori passanti 38, 40 e nelle pellicole conduttrici di contatto 44 senza sacrificare le capacità.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che vengono formati conduttori a colonna 112, 114 rispettivamente nei fori passanti 38, 40.

Cioè, i conduttori a colonna 112 collegati alla pellicola conduttrice di contatto 44 nelle parti inferiori ed aventi pellicole dielettriche 48 di condensatore formate sulle pareti laterali sono formati nei fori passanti 38, ed i conduttori a colonna 114 collegati agli elettrodi di memoria 46 di condensatore nelle parti inferiori ed aventi pellicole dielettriche 48 di condensatore formate sulle pareti laterali sono formati nei fori passanti 40.

Realizzando così i conduttori a colonna, strati diffusi di drain 26 di collegamento di passaggi elettrici ed una linea di bit 26 vengono formati nei fori passanti 38 mediante le pellicole conduttrici di contatto 44 e mediante i conduttori a colonna 112 . Può essere drasticamente ridotta una resistenza elettrica in corrispondenza dei contatti delle linee di bit.

Formando i conduttori a colonna 114 nei fori passanti 40, le pellicole dielettriche di condensatori 48 sono formate sulle pareti laterali di essi. L'area dei condensatori è maggiore e può essere ottenuta una maggiore capacità.

Poi, verrà spiegato il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Dapprima, con il medesimo metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione mostrata nelle Figg. 3A - 3D, viene formata una pellicola tra strati 36 di isolamento con i fori passanti 38 formati sugli strati diffusi di drain 26 e sui fori passanti 40 formati sugli strati diffusi di source 24 (Fig. 26A). Una dimensione dei fori passanti è ad esempio di 0,3x03 micrometri, e quella dei fori passanti 40 è ad esempio di 0,3x0,6 micrometri.

Successivamente, viene formata una pellicola di silicio policristallino 106 contenente una elevata concentrazione di P con uno spessore pari a circa 30 nm mediante CVD.

Successivamente, viene fatta crescere una pellicola di ossido di silicio con uno spessore pari a circa 80 nm mediante CVD utilizzando, ad esempio TEOS (tetraetossisilano) come materiale principale, e poi viene incisa l'intera superficie della pellicola di ossido di silicio in modo verticale mediante RIE per formare le pareti laterali 108 (Fig. 26B).

Come risultato, [300-2x (30+80)]x[300-2x(30+80] nm, cioè vengono lasciati spazi di 80x80 nei fori passanti 38, e [300-2x (30+80)x[600-2x(30+80)] nm, cioè vengono lasciati spazi di 80x380 nm.

Poi, una pellicola di silicio policristallino 110 con uno spessore pari a circa 200 nm viene depositata mediante CVD (Fig. 27A). Si preferisce fissare uno spessore della pellicola di silicio policristallino 110 affinchè essa venga depositata in modo tale che i fori passanti 38, 40 siano completamente inseriti, e l'intera superficie sia in generale sostanzialmente piana.

Poi, l'intera superficie viene levigata con CMP. Durante questa levigatura, viene realizzata una certa levigatura in eccesso cosicché vengono totalmente scoperte le superfici superiori delle pareti laterali 108. Così, viene resa piana la superficie con le pellicole conduttrici di contatto 44 della pellicola di silicio policristallino 106, con i conduttori a colonna 112 della pellicola di silicio policristallino 110 e con le pareti laterali 108 completamente inserite nei fori passanti 38 e con gli elettrodi di memoria 46 di condensatore della pellicola di silicio policristallino 106, e con i conduttori a colonna 114 della pellicola di silicio policristallino 110 e con le pareti laterali 108 completamente inserite nei fori passanti 40 (Fig. 27B). Successivamente, il substrato viene immerso in una soluzione ad esempio di HF:NH4F=1:5, per cui vengono selettivamente asportate le pareti laterali 108. Così, vengono formati vuoti 116 nei fori passanti 38, 40 (Fig. 28A).

Poi, le pellicole dielettriche 48 di condensatore, gli elettrodi opposti 54 di condensatore e le linee di bit 62, gli strati di collegamento 70, ecc. sono formati mediante le medesime fasi del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo ad esempio la prima realizzazione mostrata nelle Figg. 4B -6B (Fig. 28B).

Come precedentemente descritto, secondo l'attuale realizzazione, i conduttori a colonna 114 sono formati nei fori passanti 40, per cui i conduttori a colonna 114 funzionano come elettrodi di memoria di condensatore in aggiunta agli elettrodi di memoria 46 di condensatore, per cui può essere aumentata un'area superficiale dei condensatori mediante un'area superficiale dei conduttori a colonna 114. Di conseguenza, anche in un caso in cui sia necessaria la medesima capacità come nel dispositivo di memoria a semiconduttore della Fig. 1, i fori passanti 40 possono essere resi poco profondi.

Elettrodi di uscita in corrispondenza dei contatti di linee di bit sono forn ati mediante le pellicole conduttrici di contatto 44 e mediante i conduttori a colonna 112, per cui può essere abbassata la resistenza degli elettrodi di uscita. Come precedentemente descritto, può essere aumentata una capacità, il che rende possibile rendere poco profondi i fori passanti 38. Ciò rende possibile rendere bassa la resistenza degli elettrodi di uscita.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, i fori di contatto di circuito periferico 60 hanno la medesima struttura come nel dispositivo di memoria a semiconduttore secondo la variante della prima realizzazione ma possono avere una diversa struttura. Ad esempio, come nel dispositivo di memoria a semiconduttore della Fig. 2 secondo la prima realizzazione, vengono aperti fori passanti 66 sugli strati di collegamento 68 per formare gli strati di collegamento 70.

[Settima Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una settima realizzazione della presente invenzione ed un metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 29 - 31B. Elementi dell'attuale realizzazione in comune con il dispositivo di memoria a semiconduttore e con il metodo per fabbricare il medesimo secondo la prima realizzazione mostrata nelle Figg. 1 - 7 sono rappresentati da numero di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

La Fig. 29 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e le Figg. 30A - 30B e '31A - 31B sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, il che spiega il metodo.

Nel dispositivo di memoria a semiconduttore secondo una variante della prima realizzazione, che viene mostrata nella Fig. 7, i fori passanti 60 dei circuiti periferici sono aperti dopo che sono state formate le pellicole tra strati 64 di isolamento per contattare gli strati di collegamento 70 direttamente agli elettrodi opposti di condensatore, e gli strati diffusi di source/drain 34 dei transistori di circuito periferico, per cui vengono ridotte le fasi litografiche.

Gli strati di collegamento 70 devono contattare contemporaneamente gli strati diffusi di source/drain dei transistori di circuito periferico, gli elettrodi opposti di condensatore 54, le linee di bit 62, ecc., ed a questo scopo, i fori passanti 60, i fori di contatto 59, ecc., hanno diverse profondità, da una grande ad una piccola profondità.

Durante l'attacco chimico dei fori con tali diverse profondità, occorre un lungo periodo di tempo affinchè gli strati diffusi di source/drain 34 dei transistori di circuito periferico vengano scoperti dopo che sono state scoperte le superfici delle linee di bit 62 e degli elettrodi opposti di condensatore 54, e le superfici delle linee di bit 62 e degli elettrodi opposti di condensatore sono continuamente esposte ad un gas da attacco chimico per un lungo periodo di tempo. In particolare nel caso in cui vengano formate le linee di bit 62 con una sottile pellicola metallica cristallina a colonna, ad esempio tungsteno o altri, qualche volta la pellicola di isolamento da terra viene attaccata chimicamente attraverso gli spazi tra i cristalli, causando dei danni. Come risultato, possono essere cortocircuitate le linee di bit 62 ed il substrato di silicio 10.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e secondo il metodo per fabbricare il medesimo, i fori passanti con diverse profondità possono essere formati contemporaneamente.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che una pellicola -tra strati 53 di isolamento avente caratteristiche per l'attacco chimico diverse da quelle della pellicola tra strati 64, 36 di isolamento, viene formata sopra gli elettrodi opposti 54 di condensatore, ed arresti 118 dell'attacco chimico che sono pellicole laminate di pellicole conduttrici 124 e di pellicole di isolamento 126 aventi caratteristiche di attacco chimico diverse da quelle della pellicola tra strati 64 di isolamento, 36 sono disposti al di sotto di parti delle linee di bit 62 in regioni per i fori di contatto 120 colleganti le linee di bit 62 e gli strati di collegamento 70 al di sopra delle linee di bit 62.

Cioè, gli strati di collegamento 70 formati sulla pellicola tra strati 64 di isolamento sono collegati agli elettrodi di gate 22 dei transistori di circuito periferico attraverso i fori passanti 122, collegati agli strati diffusi di source/drain 34 dei transistori di circuito periferico attraverso i fori passanti 60, collegati agli elettrodi opposti di condensatore 54 attraverso i fori di contatto 59 e collegati alle linee di bit 62 attraverso i fori di contatto 120. La pellicola tra strati 53 di isolamento di una pellicola di nitruro di silicio viene formata sugli elettrodi opposti 54 di condensatore. Le pellicole laminate 118 delle pellicole conduttrici 124 e delle pellicole di nitruro di silicio 126 sono previste al di sotto dei fori di contatto 120 aperti sulle linee di bit 62.

Poi, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione facendo riferimento alle Figg.

30A - 31B.

Gli elettrodi opposti 54 di condensatore sono formati mediante le medesime fasi del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione mostrata nelle Figg. 3A - 5A. A questo punto, le pellicole laminate 118 degli strati conduttori formati con la medesima pellicola come gli elettrodi opposti 54 di condensatore, e le pellicole di isolamento 126 formate con la pellicola tra strati 53 di isolamento sono state previste in regioni per contatti che devono essere formati tra le linee di bit 62 e gli strati di collegamento 70 al di sopra delle linee di bit 62 {Fig. 30A) . La pellicola tra strati 53 di isolamento viene formata con un materiale, ad esempio una pellicola di nitruro di silicio, avente caratteristiche di attacco chimico diverse da quelle della pellicola tra strati 36 di isolamento e la pellicola tra strati 64 di isolamento da depositare sulla pellicola tra strati 36 di isolamento .

Poi, la pellicola tra strati 64 di isolamento viene depositata sull'intera superficie per rendere piana la superficie. Poi, viene formata mediante la tradizionale litografia una riserva fotosensibile 72 con una configurazione dei fori passanti e dei fori di contatto formati sopra.

Successivamente, con la riserva fotosensibile 72 come maschera, vengono incise la pellicola tra strati 64 di isolamento e la pellicola tra strati 36 di isolamento. Le pellicole tra strati 64, 36 di isolamento sono attaccate chimicamente in condizioni tali da permettere un rapporto sufficiente di selezione rispetto alla pellicola tra strati 53 di isolamento.

Durante questo attacco chimico, dal momento che i fori passanti 59 formati sugli elettrodi opposti 54 di condensatore ed i fori di contatto 120 formati sulle linee di bit 62 sono meno profonde rispetto ai fori passanti 60 aperti sopra gli strati diffusi di source/drain 34 dei transistori di circuito periferico e dei fori passanti 122 aperti sopra gli elettrodi di gate 22 dei transistori di circuito periferico, quella parte della pellicola tra strati 64 di isolamento sulle linee di bit 62 è completamente asportata per esporre la superficie delle linee di bit 62 ad un gas da attacco chimico prima che i fori passanti 60, 122 vengano completamente aperti. La pellicola 53 tra strati di isolamento è esposta sugli elettrodi opposti di condensatore 54, ma non è sostanzialmente attaccata chimicamente perchè la pellicola tra strati 53 di isolamento è formata con una pellicola di nitruro di silicio le cui caratteristiche di attacco chimico sono diverse da quelle della pellicola tra strati 64 di isolamento di una pellicola di ossido di silicio (Fig. 30B).

L'attacco chimico viene inoltre favorito per scoprire lo stato diffuso di source/drain 34 dei transistori di circuito periferico {Fig. 31A). A questo punto, nel caso in cui vengono formate le linee di bit 62 con un materiale cristallino a colonna, ad esempio tungsteno, qualche volta l'attacco chimico raggiunge anche la pellicola inferiore degli strati nelle zone di confine dei cristalli. Ciò viene mostrato con enfasi nella Fig. 31A interrompendo le stesse linee di bit 62. A causa delle pellicole di isolamento 126 di una pellicola di nitruro di silicio formata al di sotto delle linee di bit 62, non viene danneggiata la pellicola tra strati 36 di isolamento.

Poi, viene asportata la pellicola di nitruro di silicio mediante attacco chimico, ad esempio con gas CF4/CHF3/He, per cui vengono asportate le pellicole tra strati 53 di isolamento sopra gli elettrodi opposti di condensatore 54 e le pellicole di isolamento 42 sopra gli elettrodi di gate dei transistori di circuito periferico, e vengono completamente aperti i fori passanti 60, 122 ed i fori di contatto 59, 120 (Fig. 31B). A questo punto, vengono pure asportate le pellicole di isolamento 126 al di sotto delle linee di bit 62, ma viene arrestato l'attacco chimico mediante le pellicole conduttrici 124 al di sotto delle pellicole di isolamento 126.

Un gas da attacco chimico utilizzato in questo attacco chimico può avere un breve periodo di attacco chimico in quanto è bassa la velocità dell'attacco chimico del silicio, e non sono spesse le pellicole residue di nitruro di silicio. Di conseguenza, è trascurabile l'attacco chimico degli strati diffusi di source/drain 34 già scoperti dei transistori di circuito periferico. Così, possono essere formati tutti i fori passanti ed i fori di contatto senza alcun inconveniente.

Come precedentemente descritto, secondo l'attuale realizzazione, la pellicola laminata 118 viene formata in anticipo nelle regioni per i contatti tra le linee di bit 62 e gli strati di collegamento 70 al di sopra delle linee di bit 62, per cui la pellicola tra strati 36 di isolamento al di sotto delle linee di bit 62 non viene attaccata chimicamente durante la formazione dei fori passanti 60, 120 della regione dei circuiti periferici e può essere evitato un corto circuito tra le linee di bit 62 ed il substrato di semiconduttore 110, ecc.

[Ottava Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una ottava realizzazione dell'attuale realizzazione verrà spiegato facendo riferimento alle Figg. 32A - 38. Elementi del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e del metodo per fabbricare il medesimo in comune con il dispositivo di memoria a semiconduttore secondo la prima realizzazione e con il metodo per fabbricare il medesimo sono rappresentati da numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

Le Figg. 32A - 32D sono viste per illustrare i problemi del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione. La Fig. 33 è una vista in pianta del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, che mostra la struttura di esso. La Fig. 34 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione che piega la struttura di esso. Le Figg. 35A - 35B, 36A - 36B, 37A - 37B e 38 sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che illustrano il metodo per fabbricare il medesimo.

Nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione, che viene mostrato nelle Figg. 3A - 6, le pellicole conduttrici di contatto 44 e gli elettrodi di memoria 46 di condensatore, sono formati mediante autoallineamento con gli elettrodi di gate 20 dei transistori a cella di memoria. Secondo questo metodo, non è necessario considerare una tolleranza del posizionamento tra gli elettrodi di gate 20 ed i fori passanti 38. Ciò comporta un vantaggio in quanto le celle di memoria possono avere piccole aree inferiori. Tuttavia, la micronizzazione delle celle di memoria aumenta bruscamente le profondità dei fori passanti 38, il che rende bruscamente difficile l'attacco chimico dei fori passanti. Verranno spiegati i problemi del dispositivo di memoria a semiconduttore secondo la prima realizzazione.

Durante le fasi del metodo per fabbricare il dispositivo di memoria a semiconduttore, che sono mostrate nelle Figg. 3A e B, se la polvere 130 rimane sulla pellicola di silicio policristallino 128 quando viene depositata la pellicola di nitruro di silicio 18 sulla pellicola di silicio policristallino 128 per diventare gli elettrodi di gate 20, la pellicola di nitruro di silicio forma una protuberanza sulla pellicola di silicio policristallino 128 in una regione con la polvere 130 che rimane su di essa (Fig. 32A).

La pellicola di nitruro di silicio 18 viene attaccata chimicamente con la riserva fotosensibile 72 configurata negli elettrodi di gate 20, la pellicola di silicio policristallino forma una protuberanza intorno alla polvere 130, ed una parte della pellicola di silicio policristallino rimane come residuo 132 (Fig. 32B).

Quando la pellicola di silicio policristallino di base 128 viene attaccata chimicamente in questa condizione, il residuo 132 funziona come una maschera, lasciando sfortunatamente una parte della pellicola di silicio policristallino 128 come residuo 134 (Fig. 32C).

Poi, quando i fori passanti 38, 40 vengono formati nel medesimo modo ad esempio con il metodo per fabbricare il dispositivo di memoria a semiconduttore mostrata nelle Figg. 3B - 3D, il residuo 134 viene purtroppo scoperto nei fori passanti 38, con il risultato di un corto circuito con le pellicole conduttrici di contatto 44.

Così, la struttura del dispositivo di memoria a semiconduttore secondo la prima realizzazione è molto sensibile alla polvere, ed esiste il rischio che ciò possa comportare una riduzione delle rese. Se vengono semplicemente ridotte le rese, ciò può essere risolto mediante la ridondanza o altri mezzi. Il corto circuito tra le linee .di bit 62 e le stringhe 20 è un serio problema. Cioè, una corrente regolarmente fluisce dalle linee di bit 62 alle stringhe 60 durante un funzionamento di standby in quanto il potenziale delle linee di bit 62 viene fissato per essere la metà della tensione di source, ed il potenziale delle stringhe 20 viene fissato per essere pari a zero. Pertanto, viene aumentato il consumo di corrente durante il funzionamento di standby, a questo fatto non si può porre rimedio mediante la tradizionale ridondanza.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione ed il metodo per fabbricare il medesimo possono risolvere il problema che la prima realizzazione non può risolvere.

Come mostrato nella vista in pianta della Fig. 33 e nella vista in sezione della Fig. 34, il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che vengono formati piccoli fori passanti 38 per collegare le linee di bit 62 e gli strati diffusi di drain 26 e piccoli fori passanti 40 per un contatto degli elettrodi di memoria di condensatore 46, e gli elettrodi di memoria di condensatore 36 sono formati con aperture maggiori 142 formate sui fori passanti 40.

Questa struttura può sufficientemente distanziare le pellicole conduttrici di contatto 44 inserite nei fori passanti .38 dagli elettrodi di gate 20, per cui può essere drasticamente ridotto il corto circuito tra gli elettrodi di gate 20 e le linee di bit 62.

Una pellicola di silicio policristallino 140 è presente nelle sporgenze a colonna nelle aperture 142, per cui possono essere ottenute maggiori capacità.

Successivamente, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Dapprima, viene formata una pellicola 12 di isolamento del dispositivo con uno spessore pari a circa 300 nm sulla superficie principale di un substrato di silicio 10 per definire una regione 14 del dispositivo mediante ad esempio la tradizionale tecnica LOCOS. Poi, viene formata una pellicola di ossido di gate 16 con uno spessore pari a circa 10 nm nella regione del dispositivo mediante ossidazione termica.

Successivamente, viene formata mediante CVD una pellicola di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P ed essa viene configurata mediante la tradizionale litografia ed il tradizionale attacco chimico per formare gli elettrodi di gate 20.

Nell'attuale realizzazione, la pellicola di silicio policristallino' viene configurata da sola per formare gli elettrodi di gate 20, ma come nella prima realizzazione, sono successivamente formate una pellicola di silicio policristallino ed una pellicola di nitruro di silicio, e può essere configurata insieme la pellicola laminata di queste pellicole. Nell'ultimo caso, può essere impedita una accidentale esposizione degli elettrodi di gate 20 nei fori passanti 38, 40 durante la formazione dei fori passanti 38, 40.

Poi, vengono formati strati diffusi di source 24 e strati diffusi di drain 26 dei transistori di memoria con gli elettrodi di gate 20 come maschera, mediante impianto, ad esempio di ioni P nelle condizioni di energia di accelerazione di 20 keV e con una dose di 2xl013 ioni cm'2. Sebbene non mostrati nella attuale realizzazione, gli strati diffusi così formati diventano strati n” della struttura LDD del circuito periferico dei transistori n (Fig. 35A).

Poi, viene formata con CVD una pellicola di nitruro di silicio con uno spessore pari a circa 100 nm e successivamente essa viene sottoposta ad attacco chimico anisotropo per formare mediante autoallineamento pellicole di nitruro di parete laterale 30 sulle pareti laterali degli elettrodi di gate 20 (Fig. 35B). Le pareti laterali possono essere formate con una pellicola di ossido di silicio.

Successivamente, gli strati diffusi di source/drain dei transistori n di circuito periferico vengono formati impiantando in modo selettivo ad esempio ioni As nelle condizioni di energia di accelerazione di 40 keV e con una dose di 4xl015 ioni cm'2. Così, possono essere formati 1 transistori di circuito periferico della struttura LDD.

Poi, una pellicola di BPSG con uno spessore pari a circa 2 micrometri viene depositata mediante CVD per formare una pellicola tra strati 36 di isolamento.

Poi, viene formata mediante CVD una pellicola di silicio policristallino con uno spessore pari a 100 nm sulla pellicola tra strati 36 di isolamento. Successivamente, la pellicola di silicio policristallino viene configurata mediante la tradizionale litografia ed il tradizionale attacco chimico per formare una configurazione di silicio policristallino 136. Successivamente, una pellicola di silicio policristallino con uno spessore pari a circa 150 nm viene depositata e poi attaccata chimicamente mediante RIE per formare pareti laterali di silicio policristallino 138 sulle pareti laterali delle configurazioni configurate di silicio policristallino 136 {Fig. 35C).

Poi, con la configurazione di silicio policristallino 136 così formata e con le pareti laterali di silicio policristallino 138 come maschera, viene attaccata chimicamente la pellicola tra strati 36 di isolamento per formare i fori passanti 40 aperti sopra gli strati diffusi di source 24 e sopra i fori passanti 38 aperti sopra gli strati diffusi di drain 26 (Fig. 36A).

I fori passanti così formati 38, 40 vengono aperti con le configurazioni di silicio policristallino 136 e con le pareti laterali di silicio policristallino 138 come maschera, e questi fori passanti possono avere piccole aperture ad esempio di 0,1 micrometro, che è al di sotto delle dimensioni minime di risoluzione di un dispositivo di esposizione.

II metodo con il quale vengono formati fori passanti 38, 40 necessita un numero considerevole di fasi di fabbricazione. I fori passanti 38, 40 possono essere formati mediante litografia a fascio di elettroni limitando le regioni in cui vengono formati i fori passanti 38, 40, ad esempio alle celle di memoria. In generale, la litografia a fasci di elettroni allunga i tempi di produzione, ma il tempo aggiunto può essere compensato dalla differenza del numero di fasi di fabbricazione del sopra descritto metodo, per cui è possibile abbreviare i tempi di produzione.

Poi, una pellicola di silicio policristallino 140 con uno spessore pari a circa 100 nm viene depositata con CVD per riempire i fori passanti 38, 40 (Fig. 36B). Questa fase non è fondamentale ma è efficace per aumentare la capacità e per proteggere il substrato di base da danni dovuti all'attacco chimico. Ciò verrà descritto in seguito.

Successivamente, la pellicola di silicio policristallino 140, le configurazioni di silicio policristallino 136, le pareti laterali di silicio 138 e la pellicola tra strati 36 di isolamento sono configurate mediante la tradizionale litografia ed il tradizionale attacco chimico per formare aperture 142 nelle regioni per i condensatori da formare dentro {Fig. 37A). A questo punto, la pellicola di silicio policristallino 140 che è stata inserita nei fori passanti 40 viene lasciata nelle sporgenze a colonna che proteggono la superficie del substrato di silicio 10 da un danno diretto dovuto all'attacco chimico.

E' necessario interrompere l'attacco chimico della pellicola tra strati 36 di isolamento. Nel caso in cui l'attacco chimico non possa avere una precisione sufficiente, è possibile che la pellicola tra strati 36 di isolamento sia una pellicola laminata ad esempio di una pellicola di nitruro di silicio e di una pellicola di BPSG, e che l'attacco chimico delle aperture 142 venga arrestato sulla pellicola di nitruro di silicio. Questo fatto aggiunge un numero di fasi di fabbricazione ma facilita il controllo della profondità delle aperture 142, riduce la disuniformità della capacità, stabilizza le caratteristiche.

Poi, una pellicola di silicio policristallino con uno spessore pari a circa 20 nm viene depositata mediante CVD ed essa viene levigata con CMP fino a che non viene scoperta sulla superficie la pellicola tra strati 36 di isolamento. Così, gli elettrodi di memoria 46 di condensatore sono formati nelle aperture 142, e le pellicole conduttrici di contatto 44 sono formate nei fori passanti 38 (Fig. 37B).

Le pellicole di silicio policristallino 140 lasciate nelle sporgenze a colonna entro le aperture 142 si aggiungono ad un'area superficiale degli elettrodi di memoria 46 di condensatore. Ciò aumenta la capacità.

Dopo che sono state formate le pellicole conduttrici di contatto 44 e gli elettrodi di memoria 46 di condensatore, le pellicole opposte 48 di condensatore, gli elettrodi opposti 54 di condensatore, le linee di bit 62, gli strati di collegamento 70, ecc., vengono formati nel medesimo modo come nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazióne {Fig. 38).

Così, secondo l'attuale realizzazione, i fori passanti aperti sopra gli strati diffusi di source 24 ed i fori passanti 38 aperti sopra gli strati diffusi di drain 26 possono avere buchi molto piccoli, per cui così quando anche si stabiliscono dei residui dell'attacco chimico degli elettrodi di gate 20, può essere ridotto di molto il corto circuito tra la linea di bit 62 e gli elettrodi di gate 20.

Un'area superficiale degli elettrodi di memoria di condensatore 54 è determinata dalle aperture 142 formate separatamente, ed il sopra descritto effetto può essere prodotto senza ridurre un'area superficiale degli elettrodi di memoria 46 di condensatore.

Le sporgenze a colonna sono lasciate nelle aperture 142 depositando la pellicola di silicio policristallino 140 prima della formazione delle aperture 142, per cui può essere aumentata una capacità e può essere ridotta la profondità dei fori passanti per una certa capacità.

Nella attuale realizzazione, la pellicola conduttrice inserita nei fori passanti 38, 40 è una pellicola di silicio policristallino ma può essere una diversa pellicola conduttrice come esemplificato nella terza realizzazione .

[Nona Realizzazione]

Il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo una nona realizzazione verrà spiegato facendo riferimento alle Figg. 39A - 40B. Elementi della nona realizzazione in comune con la prima realizzazione delle Figg. l - 7 e con il dispositivo di memoria a semiconduttore secondo la terza realizzazione e con il metodo per fabbricare il medesimo sono rappresentati da numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

Le Figg. 39A - 39B e 40A - 40B sono viste in sezione del dispositivo di memoria a semiconduttore durante le fasi del metodo per fabbricare il medesimo che illustrano il metodo .

Nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la prima realizzazione, come mostrato nella Fig. 4A, durante la formazione delle pellicole conduttrici 44 di contatto e degli elettrodi di memoria di condensatore 46, viene formata una pellicola di silicio policristallino contenente una elevata concentrazione di P e poi la pellicola di silicio policristallino sulla pellicola tra stati 36 di isolamento viene asportata mediante CMP.

Nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la terza realizzazione, come mostrato nella Fig. 17A, durante la formazione delle pellicole conduttrici di contatto 44, degli elettrodi di memoria di condensatore 46 e delle pellicole conduttrici 80, vengono successivamente formate una pellicola di Ti ed una pellicola di TiN e poi la pellicola di TiN e la pellicola di Ti sulla pellicola tra strati 36 di isolamento vengono spostate mediante CMP.

Tuttavia, come descritto nella sesta realizzazione, le pellicole conduttrici di contatto 44 e gli elettrodi di memoria di condensatore 46 sono formate nei fori passanti 38, 40, 60, oggetti in polvere generati durante la levigatura entrano nei fori passanti 38, 40, 60 con il rischio di abbassare le rese.

Quando gli oggetti in polvere entrano nei fori passanti 40, i fori passanti 40 vengono riempiti, con il risultato che non può essere assicurata una capacità e viene anche abbassata la tensione di rottura.

Nella terza realizzazione, mediante l'impiego della litografia al posto della CMP, una riserva fotosensibile viene lasciata nei fori passanti 38, 40, 60 e poi con la riserva fotosensibile come maschera, vengono attaccate chimicamente via la pellicola di Ti e la pellicola di TiN. Questo metodo può controllare l'attacco chimico nel punto finale.

Il controllo in termini di tempo necessita un attacco chimico in eccesso, perchè dei residui in punti diversi da quelli entro i fori passanti 38, 40, 60 causano un corto circuito, ad esempio tra le linee di bit 62 e gli elettrodi di memoria di condensatore 46. L'attacco chimico in eccesso attacca anche gli elettrodi di memoria 46 di condensatore sulle pareti laterali dei fori passanti 40, con il risultato di una ridotta capacità.

Nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, le pellicole conduttrici di contatto 44 e gli elettrodi di memoria di condensatore 46 e le pellicole conduttrici 80 possono essere formate mediante CMP senza che entrino oggetti in polvere, ecc., nei fori passanti 38, 40, 60. L'attuale realizzazione da descrivere successivamente è applicata al metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la terza realizzazione ma può essere applicabile al metodo per fabbricare il dispositivo di memoria a semiconduttore secondo le altre realizzazioni .

I fori passanti 38, 40, 60 sono formati in una pellicola tra strati 36 di isolamento al medesimo modo come nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la terza realizzazione mostrata nelle Figg. 16A - 16C.

Poi, una pellicola di Ti con uno spessore pari a circa 10 nm ed una pèllicola di TiN con uno spessore pari a circa 30 nm vengono successivamente formate con CVD per formare una pellicola conduttrice 144 (Fig. 39A).

Successivamente, una riserva contenente un pigmento viene applicata alla superficie per formare una riserva fotosensibile 72 con uno spessore pari a circa 3 micrometri, per cui i fori passanti 38, 40, 60 sono completamente riempiti con la riserva fotosensibile (Fig. 39B) . Può essere utilizzata una poliammide fotosensibile al posto della riserva fotosensibile 72. Successivamente, l'intera superficie della riserva fotosensibile 72 viene scoperta per lasciare la riserva fotosensibile 72 solamente in fori passanti 38, 40, 60 (Fig. 40A).

Poi, la pellicola conduttrice 144 sulla pellicola tra strati 36 di isolamento viene asportata mediante CMP. A questo punto, oggetti in polvere, ecc., generati dalla levigatura non entrano nei fori passanti 38, 40, 60 a causa della riserva fotosensibile 72 inserita nei fori passanti 38, 40, 60. Così, vengono formate le pellicole conduttrici di contatto 44, gli elettrodi di memoria di condensatore 44 e le pellicole conduttrici 80.

Invece di scoprire l'intera superficie della riserva fotosensibile 72, possono essere asportate mediante CMP. La riserva fotosensibile 72, la pellicola di TiN e la pellicola di Ti.

La riserva fotosensibile 72 lasciata nei fori passanti 38, 40, 60 viene asportata mediante una soluzione acquosa di perossido i idrogeno (Fig. 40B).

Successivamente, il dispositivo di memoria a semiconduttore viene fabbricato con il metodo mostrato nelle Figg. 17A - 18B.

Così, nell'attuale realizzazione, durante la fase di levigatura per formare le pellicole conduttrici di contatto 44, gli elettrodi di memoria 46 di condensatore e le pellicole conduttrici 80, la riserva fotosensibile 70 viene inserita nei fori passanti 38, 40, 60, per cui nessuno degli oggetti in polvere generati dalla levigatura e da un agente levigante entrano nei fori passanti 38, 40, 60, per cui può essere impedita una riduzione delle rese causate da ciò.

Nella attuale realizzazione, i contatti di linee di bit ed i contatti della regione dei circuiti periferici hanno la medesima struttura come nel dispositivo di memoria a semiconduttore secondo la terza realizzazione, ma i contatti della regione dei circuiti periferici possono avere la struttura dei dispositivi di memoria a semiconduttore conformemente alla prima ed alla seconda realizzazione .

La struttura del dispositivo di memoria a semiconduttore secondo l'attualè realizzazione è applicabile alle altre realizzazioni della attuale invenzione.

[Decima realizzazione]

I dispositivi di memoria a semiconduttore secondo una decima realizzazione dell'attuale realizzazione ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 41 - 43B. Elementi dell'attuale realizzazione in comune con il dispositivo di memoria a semiconduttore secondo la nona realizzazione e con il metodo per fabbricare il medesimo sono rappresentati da numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

La Fig. 41 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione mostrante la struttura di esso. Le Figg. 42A - 42B, e 43A - 43B sono viste in sezione del dispositivo di memoria a semiconduttore durante le fasi del metodo per fabbricare il medesimo illustranti il metodo.

II metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione può formare, come la nona realizzazione, le pellicole conduttrici di contatto, gli elettrodi di memoria di condensatore, ecc., mediante CMP senza ingresso di oggetti in polvere, ecc., nei fori passanti.

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato dal fatto che viene formata una pellicola di isolamento sulla parte superiore della pellicola tra strati 36 di isolamento avente caratteristiche di attacco chimico diverso da quelle della pellicola tra strati 36 di isolamento.

Nel medesimo modo del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la terza realizzazione mostrato nelle Figg. 16A e 16B, vengono formati i transistori di cella di memoria ed i transistori di circuito periferico sopra un substrato di semiconduttore 10.

Successivamente, una pellicola di ossido di silicio con uno spessore pari a circa 2 micrometri ed una pellicola di nitruro di silicio con uno spessore pari a circa 50 nm sono successivamente formate mediante CVD per formare la pellicola tra strati 36 di isolamento, ed una pellicola di nitruro di silicio 146 viene formata sulla parte superiore della pellicola tra strati 36 di isolamento.

Successivamente, vengono aperti i fori passanti 38, 40, 60 nella pellicola tra strati 36 di isolamento della struttura a due strati della pellicola di nitruro di silicio 146 e della pellicola di ossido di silicio (Fig. 42A).

Poi, le pellicole conduttrici 144 formate da una pellicola di Ti con uno spessore pari a circa 10 nm e da una pellicola di TiN con uno spessore pari a circa 30 nm, ed una pellicola di ossido di silicio 148 con uno spessore pari a circa 0,15 micrometri vengono depositate mediante CVD (Fig. 42B). La pellicola di ossido di silicio 148 riempie completamente i fori passanti 38, 40, 60.

Poi, la pellicola di ossido di silicio 148 viene asportata sulle pellicole conduttrici 144 mediante CMP, e poi le pellicole conduttrici 144 vengono asportate sulle pellicole di nitruro di silicio 146 (Fig. 43A). Così, vengono formate le pellicole conduttrici di contatto 44, gli elettrodi di memoria di condensatore 46 e le pellicole conduttrici 80.

Formando in questo modo le pellicole conduttrici di contatto 44, gli elettrodi di memoria 46 di condensatore e le pellicole conduttrici 80, si impedisce agli oggetti in polvere generati durante la levigatura ed all'agente levigante di entrare nei fori passanti 38, 40, 60.

Successivamente, le pellicole di ossido di silicio 148 sono asportate mediante attacco chimico umido utilizzando, ad esempio, una soluzione acquosa di floruro di idrogeno (Fig. 43B).

Poi, il dispositivo di memoria a semiconduttore viene formato con il metodo per fabbricare il medesimo mostrato nelle Figg. 17A - 18B.

Così, secondo l'attuale realizzazione, la pellicola di ossido di silicio 148 viene riempita nei fori passanti 38, 40, 60, prima della levigatura per formare le pellicole conduttrici di contatto 44, gli elettrodi di memoria di condensatore 46 e le pellicole conduttrici 80, per cui nessuno degli oggetti in polvere generati durante la levigatura e l'agente levigante entrano nei fori passanti 38, 40, 60 con il risultato che può essere evitata una caduta delle rese dovuta al loro ingresso. [Undicesima Realizzazione]

Il dispositivo d memoria a semiconduttore secondo la undicesima realizzazione dell'attuale invenzione ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 44 - 47.

La Fig. 44 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione. Le Figg. 45A - 45B, 46A - 46B e 47 sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione durante le fasi del metodo per fabbricare il medesimo, che illustrano il mètodo.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione ed il metodo per fabbricare il medesimo, i metodi per fabbricare i dispositivi di memoria a semiconduttore secondo la quarta e la decima realizzazione sono applicati ad un dispositivo di memoria a semiconduttore comprendente condensatori cilindrici a doppio lato.

Cioè, come mostrato nella Fig. 44, gli elettrodi di memoria 46 di condensatore sono formati da contatti 46A formati sulle pareti interne e sulle parti inferiori dei fori passanti 40 formati in una pellicola tra strati 36 di isolamento formata da una pellicola di ossido di silicio 84 e da una pellicola di nitruro di silicio 86, e da sporgenze 46B formate in modo continuo sui contatti 46A. Le pellicole dielettriche di condensatore 48 sono formate per coprire la parte interna degli elettrodi di memoria di condensatore 46 e le parti esterne delle sporgenze 46B. Elettrodi opposti di condensatore sono formati per coprire le pellicole dielettriche di condensatore 48. Così, vengono formati condensatori cilindrici a doppio lato.

Una pellicola tra strati 36 di isolamento avente i fori passanti 40 viene formata da una pellicola laminata di pellicole aventi diverse caratteristiche di attacco chimico tra di loro. Cioè, nel dispositivo di memoria a semiconduttore secondo la attuale realizzazione, la pellicola tra strati 36 di isolamento comprende pellicole di ossido di silicio 84 e pellicole di nitruro di silicio 86.

Dapprima, al medesimo modo del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la quarta realizzazione mostrata nelle Figg. 20A - 21A, viene formata una pellicola tra strati di isolamento della struttura di isolamento della struttura a tre strati della pellicola di ossido di silicio 84, della pellicola di nitruro di silicio 86 e della pellicola di ossido di silicio 88, e vengono aperti fori passanti 40 in esse. Nel metodo per fabbricare i dispositivo di memoria a semiconduttore secondo la quarta realizzazione, i fori passanti 38 aperti sopra gli strati diffusi di drain 26 sono aperti contemporaneamente, ma i fori passanti 38 non sono formati contemporaneamente della attuale realizzazione (Fig. 45A).

Poi, vengono depositati con CVD uno strato conduttore 144 di una pellicola di silicio policristallino con uno spessore pari a'circa 50 nm fortemente drogata con P ed una pellicola di ossido di silicio 148 con uno spessore pari a circa 0,15 micrometri (Fig. 45B). Così, i fori passanti 40 vengono completamente riempiti con la pellicola di ossido di silicio 148.

Successivamente, la pellicola di ossido di silicio 148 viene asportata con CMP sulla pellicola conduttrice 144. Poi, la pellicola conduttrice 144 viene asportata sulla pellicola di ossido di silicio 88 {Fig. 46A). Così, vengono formati gli elettrodi di memoria di condensatore 46 .

Formando in questo modo gli elettrodi di memoria di condensatore 40, si impedisce ad oggetti in polvere generati durante la levigatura della pellicola conduttrice 144 e ad un agente levigante di entrare nei fori passanti 40.

Poi, segue un attacco chimico umido impiegante ad esempio una soluzione acquosa di fluoruro di idrogeno. La pellicola di ossido di silicio 148 e la pellicola di ossido di silicio 88 sono asportate mediante questo attacco chimico per scoprire gli elettrodi di memoria di condensatore 46 nelle sporgenze cilindriche (Fig. 46B). Poi, vengono formate la pellicole dielettrica di condensatore 48 e gli elettrodi opposti di condensatore 54, e viene depositata una pellicola tra strati 64 di isolamento.

Successivamente, vengono aperti fori passanti 38 attraverso la pellicola tra strati 64 di isolamento, la pellicola di nitruro di silicio 86 e la pellicola di ossido di silicio 84 e vengono formate le linee di bit 62 riempiendo i fori passanti 38 (Fig. 47).

Viene così fabbricato il dispositivo di memoria a semiconduttore per cui vengono fabbricate celle della DRAM aventi condensatori con una struttura cilindrica a due lati.

Come precedentemente descritto, secondo l'attuale realizzazione, inserendo la pellicola di ossido di silicio 148 nei fori passanti 40, prima della fase di levigatura per formare gli elettrodi di memoria 46 di condensatore, si impedisce ad oggetti in polvere generati dalla levigatura e ad un agente levigante di entrare nei fori passanti 40, per cui nel dispositivo di memoria a semiconduttore comprendente condensatori cilindrici, possono essere evitate cadute delle rese dovute al loro ingresso.

Nell'attuale realizzazione, le linee di bit 62 formate sopra la pellicola tra strati 64 di isolamento sono direttamente collegate agli stati diffusi di drain 26, ma come nel dispositivo di memoria a semiconduttore secondo la prima realizzazione, le linee di bit 62 possono essere cóllegate agli strati diffusi di drain 26 attraverso le pellicole conduttrici di contatto 44 formate contemporaneamente con la formazione degli elettrodi di memoria di condensatore 46.

[Dodicesima realizzazione]

La struttura del dispositivo di memoria a semiconduttore secondo la dodicesima realizzazione dell'attuale realizzazione verrà spiegata facendo riferimento alle Figg. 48A - 49. Elementi dell'attuale realizzazione in comune con i dispositivi di memoria a semiconduttore secondo la prima, la seconda e la terza realizzazione sono rappresentati da numeri di riferimento comuni per semplificare e per non ripetere la loro spiegazione.

La Fig. 48A è una vista in pianta del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione. Le Figg. 48B e 48C sono viste in sezione del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, che mostrano la struttura di esso. La Fig. 49 è una vista che mostra la struttura del circuito periferico del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Le sopra descritte prime, seconda e terza realizzazione fanno l'impiego migliore del procedimento di autoallineamento per fare a meno delle diverse tolleranze di autoallineamento. Di conseguenza, è possibile disporre stringhe e linee di bit con una disposizione linea/spazio (L/S) con dimensioni minime di trattamento.

Se le stringhe e le linee di bit sono trattate in un L/S con dimensioni minime di trattamento, non può essere assicurata alcuna tolleranza di sovrapposizione, ecc., tra i fori di contatto e gli strati di collegamento e non possono essere piegate le linee. Per realizzare tali celle di memoria, in aggiunta ai mezzi descritti nelle sopra descritte realizzazioni, è necessario tracciare una configurazione in considerazione di uno schema dei circuiti periferici, ecc.

La struttura del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione può realizzare i dispositivi di memoria a semiconduttore secondo la prima, la seconda e la terza realizzazione, tenendo in considerazione uno schema di un circuito periferico.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, come mostrata nella Fig. 48A, le linee di bit 62 e le linee di parola 20 che sono state configurate con dimensioni minime di trattamento si intersecano perpendicolarmente tra di loro. un problema con tale schema è la tolleranza di sovrapposizione, ecc., tra i fori di contatto di linee di bit e le linee di bit.

Le linee di bit 62 hanno pellicole conduttrici di contatto 44, come mostrato nella vista in sezione lungo la linea X-X' nella Fig. 48A, che viene mostrata nella Fig. 48B, ed a questo scopo le pellicole conduttrici di contatto 44 devono essere scoperte nei fori di contatto 58 di linee di bit.

Tuttavia, quando i bordi della configurazione delle linee di bit sono purtroppo formati nei fori di contatto 58 di linee di bit a causa di un errato allineamento durante la configurazione delle linee di bit 62, le pellicole conduttrici di contatto 44, ecc., sono attaccate chimicamente durante la formazione delle linee di bit 62 e vengono sfavorevolmente aumentate le fasi. Di conseguenza, si richiede che una larghezza dei fori di contatto 58 di linee di bit sia inferiore ad una larghezza delle linee di bit 62 come mostrato nella Fig. 48C che è una vista in sezione lungo la linea Y-Y' della Fig. 48A.

D'altro canto, si richiede che le linee di bit 62, che devono essere collegate alle pellicole di silicio policristallino 50 inserite nei fori passanti 38, siano sufficientemente separate dai fori passanti 38 durante la formazione degli elettrodi opposti 54 di condensatore cosicché le pellicole di silicio policristallino 50 inserite nei fori passanti 38 sono lasciate collegate agli elettrodi opposti 54 di condensatore. Così, è preferibile che siano larghi i fori di contatto 58 di linee di bit.

Per soddisfare questi requisiti dei fori di contatto 58 di linee di bit, che sono contraddittori tra di loro, devono essere ottimizzati lo spessore delle pellicole conduttrici di contatto 44 e la larghezza delle pellicole di ossido di parete laterale 56.

Ad esempio, in un caso in cui vengano configurate linee di bit 62 con un L/S di 0,3 micrometri e vengono aperti fori passanti di 0,3 micrometri, una sovrapposizione delle linee di bit 62 è ad esempio pari a 0,07 micrometri, ed uno spazio tra le pellicole di silicio policristallino 50 e gli elettrodi opposti di condensatore 54 è pari a 0,1 micrometri in considerazione dell'errato allineamento delle linee di bit 62 con i fori di contatto 58 di linee di bit.

Successivamente, verrà ottimizzato lo spessore delle pellicole conduttrici di contatto 44 e la larghezza delle pellicole di ossido di parete laterale 56 per soddisfare i sopra descritti parametri. Ad esempio, quando uno spessore delle pellicole conduttrici di contatto 44 è di 0,05 micrometri, una larghezza delle pellicole di ossido di parete laterale 56 è di 0,12 micrometri, un intervallo degli elettrodi opposti di condensatore 54 nella direzione delle stringhe è di 0,4 micrometri, ed una larghezza dei fori di contatto 58 di linee di bit è di 0,16 micrometri.

I fori di contatto 58 di linee di bit qui descritti funzionano per bloccare l'attacco chimico delle pellicole conduttrici di contatto 44, ecc. durante l'attacco chimico per la formazione delle linee di bit 62. Non occorre dire che, se il controllo dell'attacco chimico è preciso, una larghezza dei fori di contatto 58 di linee di bit può essere più ampia di quella delle linee di bit 62.

Formando i fori di contatto 58 di linee di bit di sezione rettangolare che presenta il lato maggiore nella direzione delle linee di bit 62 come mostrato nelle Figg. 48B e C, può essere realizzata un'area minima di cella. Questa area di cella è di 0,72 micrometri2.

Poi, verrà spiegato un esempio strutturale del circuito periferico .

Come mostrato nella Fig. 49, decodificatori 94 ed amplificatori di rilevamento 96 sono formati rispettivamente sui lati opposti di una regione di celle di memoria. Questa configurazione dei decodificatori 94 e degli amplificatori di rilevamento 96 permette ad un circuito periferico di essere disposto senza alcun problema anche in un caso in cui non venga presa alcuna tolleranza dell'allineamento per ridurre una area di celle di memoria.

Nell'attuale realizzazione, le stringhe e le linee di bit sono disposte con un L/S con dimensioni minime di trattamento, e non è possibile piegare le linee di bit 62 lungo la strada. Di conseguenza, la struttura torta delle linee di bit in cui una coppia delle linee di bit vengono torte l'una sull'altra lungo la strada sopprime l'interferenza tra di esse. L'impiego della struttura di schermo delle linee di bit in cui piastre di schermo sono previste sulle linee di bit per sopprimere l'interferenza tra di esse inevitabilmente aggiunge un numero di fasi di fabbricazione.

Rendendo uno spessore di pellicola delle linee di bit 62 sufficientemente inferiore ad uno spazio tra le linee di bit 62, può essere ridotto l'accoppiamento delle capacità tra le linee di bit 62, e può essere ridotta l'interferenza tra le linee di bit 62. Ad esempio, le linee di bit 62 hanno una struttura di una pellicola di W (5 nm)/pellicola di TiN (50 nm)/pellicola di Ti (30 nm) e con uno spessore totale di pellicola pari a 0,13 micrometri, per cui uno spessore di pellicola delle linee di bit 62 può essere inferiore ad una metà di uno spazio di 0,3 micrometri tra le linee di bit 62. Questo fatto agisce sulla interferenza tra le linee di bit 62.

Così, secondo l'attuale realizzazione, ottimizzando la struttura dei fori di contatto di linee di bit, anche in un caso in cui le linee di bit sono disposte con dimensioni minime di trattamento, può essere assicurata una tolleranza di sovrapposizione tra i fori di contatto di linee di bit e le linee di bit. Il dispositivo di memoria a semiconduttore può avere una area delle celle di memoria diminuita di molto.

I decodificatori e gli amplificatori di rilevamento sono disposti rispettivamente sui lati opposti dell'area delle celle di memoria per cui anche nel caso in cui venga ridotta l'area delle celle di memoria senza alcuna tolleranza dell'allineamento, può essere disposto un circuito periferico senza alcun problema.

[Tredicesima Realizzazione]

II dispositivo di memoria a semiconduttore secondo una tredicesima realizzazione ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 50 - 55.

La Fig. 50 è una vista in pianta del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione che spiega la struttura di essa. La Fig. 51 è una vista schematica, in sezione del dispositivo di memoria a semiconduttore della Fig. 50 lungo la linea A-A' della Fig. 50. Le Fig. 52A - 52B, 53A - 53B e 54A - 54B sono viste in sezione del dispositivo di memoria a semiconduttore durante le fasi del metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, che illustrano il metodo. La Fig. 55 è una vista schematica in sezione di una variante del dispositivo di memoria a semiconduttore secondo la attuale realizzazione, che spiega la struttura di esso.

Nel dispositivo di memoria a semiconduttore secondo l'attuale realizzazione e nel metodo per fabbricare il medesimo, metodi differenti per formare le linee di bit ed i condensatori sono applicati al dispositivo di memoria a semiconduttore secondo l'ottava realizzazione ed il metodo per fabbricare la medesima.

Dapprima, verrà spiegata la struttura del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione facendo riferimento alla vista in pianta della Fig. 50 e della vista in sezione della Fig. 51. La Fig. 51 fondamentalmente mostra la sezione lungo la linea A-A' nella Fig. 50, ma parti delle linee di bit 62 e dei fori passanti 38 sono temporaneamente asportate. Cioè, la Fig. 51 mostra insieme la sezione lungo la linea B-B' della Fig. 50 e la sezione lungo la linea A-A' della Fig. 50.

Una regione 14 del dispositivo è definita su un substrato di semiconduttore 10 mediante una pellicola di isolamento 12 del dispositivo. Strati diffusi di source 24 e strati diffusi di drain 26 sono formati separatamente tra di loro nella regione 14 del dispositivo. Elettrodi di gate 20 sono formati attraverso le pellicole di ossido di gate 16 sul substrato di semiconduttore 10 tra gli strati diffusi di source 24 e gli strati diffusi di drain 26. Così, i transistori di cella di memoria sono costituiti dagli elettrodi di gate 20, dagli strati diffusi di source 24 e dagli stati diffusi di drain 26.

Le linee di bit 62 sono disposte nella direzione intersecante gli elettrodi di gate 20 e sono collegate agli strati diffusi di drain 26 attraverso i fori passanti 38 . Elettrodi di memoria di condensatore 46 sono collegati alla parte superiore degli strati diffusi di source 24 attraverso i fori passanti 40 e dei condensatori sono formati dalle pellicole dielettriche di condensatore 48 e dagli elettrodi opposti 54 di condensatore formati sugli elettrodi di memoria 46 di condensatore. Strati di collegamento 70 sono formati al di sopra dei condensatori attraverso una pellicola tra strati 64 di isolamento. Viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

Gli elettrodi di gate 20, cioè, le stringhe, hanno una larghezza di 0,2 micrometri e sono disposti con un intervallo di 0,3 micrometri. I fori passanti 38, 40 hanno un diametro dell'apertura di 0,1 micrometri e sono distanziati dagli elettrodi di gate 20 di 0,1 micrometri. Le linee di bit hanno una larghezza di 0,2 micrometri e sono disposte con un intervallo di 0,3 micrometri. Una sovrapposizione delle linee di bit sui fori passanti 38 è pari a circa 0,05 micrometri, ed una distanza delle linee di bit dei fori passanti 40 è pari a circa 0,1 micrometri. Così, vengono formate celle di memoria aventi una area di cella pari a 0,5 micrometri2. Poi, verrà spiegato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione.

Una pellicola di isolamento del dispositivo don uno spessore pari a circa 300 nm viene formata sulla superficie principale del substrato di silicio 10 mediante ad esempio la tradizionale tecnica LOCOS per definire la regione 14 del dispositivo. Poi, viene formata una pellicola di ossido di gate 16 con uno spessore pari a circa 10 nm nella regione del dispositivo 14.

Successivamente, viene fatta crescere con CVD una pellicola di silicio policristallino con uno spessore pari a circa 150 nm contenente una elevata concentrazione di P e viene configurata la pellicola di silicio policristallino mediante la tradizionale litografia ed il tradizionale attacco chimico per formare gli elettrodi di gate 20.

Poi, con la pellicola di isolamento 12 del dispositivo e con gli elettrodi di gate 20 come maschera, gli strati diffusi di source 24 e gli strati diffusi di drain 26 dei transistori di memoria sono formati mediante impianto ad esempio di ioni P nelle condizioni di energia di accelerazione di 20 keV e con una dose di 2xl013 ioni cnT2 (Fig. 52A).

Successivamente, una pellicola di ossido di silicio con uno spessore pari a circa 50 nm ed una pellicola di BPSG con uno spessore pari a circa 200 nm sono successivamente fatte crescere con CVD e poi vengono fatte rifluire per rendere piana la superficie per formare una pellicola tra strati 150 di isolamento.

Successivamente, viene depositata una pellicola di silicio policristallino 158 con uno spessore pari a circa 50 nm mediante CVD ed essa viene configurata con una larghezza pari a circa 0,3 micrometri mediante la tradizionale litografia ed il tradizionale attacco chimico (Fig. 52B).

Poi, una pellicola di silicio policristallino con uno spessore pari a circa 100 nm viene depositata con CVD e viene attaccata chimicamente e verticalmente mediante RIE per formare le pareti laterali di silicio policristallino 160 sulle pareti laterali della pellicola di silicio policristallino configurata 158. Le pareti laterali di silicio policristallino 160 formate con un intervallo con larghezza pari a 0,3 micrometri scoprono la pellicola tra strati 150 di isolamento di una larghezza pari a circa 0,1 micrometri (Fig. 52C). Successivamente, con le pellicole di silicio policristallino 158 e con le pareti laterali di silicio policristallino 160 come maschera, viene attaccata chimicamente la pellicola tra strati 150 di isolamento per formare i fori passanti aperti sopra gli strati diffusi di drain 26 ed i fori passanti 40 aperti sopra gli strati diffusi di source 24 (Fig. 52D).

I fori passanti così formati 38, 40 hanno un diametro dell'apertura che è sostanzialmente uguale all'intervallo delle pareti laterali di silicio policristallino 160, pari a circa 0,1 micrometri come precedentemente descritto.

Nell'attuale realizzazione, i fori passanti 38, 40 sono aperti con le pellicole di silicio policristallino 158 e con le pareti laterali di silicio policristallino 160 come maschera, per cui viene abilitato il trattamento al di sotto di un limite di risoluzione di un dispositivo di esposizione. Come nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la ottava realizzazione, i fori passanti 38, 40 possono essere aperti mediante litografia a fascio di elettroni. Impiegando ogni metodo, i fori passanti possono avere dimensioni che non possono essere formate mediante la tradizionale litografia.

Successivamente, una pellicola di silicio policristallino con uno spessore di 60 nm, una pellicola di siliciuro di tungsteno con uno spessore pari a circa 100 nm ed una pellicola di nitruro di silicio vengono depositate con CVD e vengono configurate mediante la tradizionale litografia ed il tradizionale attacco chimico, e le linee di bit 62 di una struttura di un policiuro di tungsteno la cui parte superiore è coperta con le pellicole di nitruro di silicio 156.

Per configurare le linee di bit 62, la pellicola di silicio policristallino 158 e le pareti laterali di silicio policristallino 160 sono configurate insieme, e conduttori inseriti 162 della pellicola di silicio policristallino sono lasciati nei fori passanti 40 (Fig. 53A) .

I fori passanti 40 non sono fondamentalmente riempiti con il solo silicio policristallino. Ad esempio, i fori passanti 40 possono essere riempiti con la pellicola di silicio policristallino con la pellicola di siliciuro di tungsteno. Come mostrato nella Fig. 55, i fori passanti 40 possono essere riempiti con la pellicola di silicio policristallino, con la pellicola di siliciuro di tungsteno e con la pellicola di nitruro di silicio. Ciascuna struttura può essere utilizzata senza problemi in quanto il contatto viene realizzato nelle intere parti inferiori dei fori passanti 40.

E' preferibile che una pellicola di isolamento formata nelle linee di bit 62 venga formata con una pellicola di ossido di silicio, la cui costante dielettrica è bassa, allo scopo di ridurre le capacità parassite. Tuttavia, nel caso in cui la pellicola di isolamento sulle linee di bit 62 venga utilizzata come un arresto dell'attacco chimico, è difficile utilizzare una pellicola di ossido di silicio. Nel caso in cui venga utilizzata la pellicola di isolamento come arresto dell'attacco chimico, essa è più efficace di una pellicola laminata di una pellicola di ossido di silicio e viene formata una pellicola di nitruro di silicio sulle linee di bit 62.

Poi, una pellicola di nitruro di silicio con uno spessore pari a circa 80 nm viene depositata mediante CVD e viene attaccata chimicamente in modo verticale con RIE. Così, le pareti laterali 164 sono formate sulle pareti laterali delle linee di bit 62, e le linee di bit 62 sono completamente coperte con le pellicole di nitruro di silicio 156 e con le pareti laterali 164 (Fig. 53B).

Successivamente, una pellicola di silicio policristallino con uno spessore pari a circa 500 nm viene depositata con CVD e viene configurata con la tradizionale litografia e con il tradizionale attacco chimico per formare gli elettrodi di memoria di condensatore 46 (Fig. 54A). Formando in questo modo gli elettrodi di memoria di condensatore 46, gli elettrodi di memoria di condensatore 46 possono essere collegati agli strati diffusi di source 24 senza una fase di mascheramento. Può essere saltata una fase di mascheramento nei confronti del metodo tradizionale.

Successivamente, viene depositata una pellicola di nitruro di silicio con uno spessore pari a circa 5 nm mediante CVD, e la superficie della pellicola di nitruro di silicio viene ossidata per formare le pellicole dielettriche 48 di condensatore.

Poi, una pellicole di silicio policristallino con uno spessore pari a circa 100 nm viene depositata con CVD e viene configurata mediante la tradizionale litografia e mediante il tradizionale attacco chimico per formare gli elettrodi opposti 54 di condensatore (Fig. 54B).

Successivamente, una pellicola di BPSG con uno spessore pari a circa 300 nm viene depositata mediante CVD e poi viene fatta rifluire per formare la pellicola tra strati 154 di isolamento.

Successivamente, vengono formati fori passanti in una regione di circuito periferico (non mostrato), e poi un materiale metallico, ad esempio tungsteno o altro viene depositato e configurato per formare gli stati di collegamento 70 (Fig. 55).

Così, viene formata una DRAM comprendente celle di memoria con un transistore con un condensatore.

Nella presente realizzazione, le celle di condensatore di memoria sono alte, ed una forte differenza di altezza è presente tra la regione dei circuiti periferici e la regione delle celle di memoria, per cui gli strati di collegamento 70 sulle celle di memoria hanno una larghezza di linea ed un intervallo rilassati.

Nella attuale realizzazione, gli elettrodi di memoria 46 di condensatore sono collegati agli strati di diffusi di source 24 attraverso i conduttori inseriti 16 inseriti nei fori passanti 40 formati contemporaneamente con la formazione dei fori passanti 38, questi (conduttori inseriti 162) sono formati contemporaneamente con la formazione delle linee di bit 62. Come risultato, senza aggiungere una nuova fase alla formazione dei fori passanti 40, vantaggiosamente le pellicole di nitruro di silicio 156 sulle linee di bit 62 vengono esposte ad una atmosfera di attacco chimico per un periodo di tempo ridotto.

Nel coprire le parti superiori e le parei laterali della linea di bit 62 con la pellicola di isolamento, i conduttori inseriti 164 sono scoperti, per cui come nel tradizionale metodo, non è necessario formare i fori passanti di contatto, utilizzando una fase di realizzazione. Può essere saltata una fase di mascheramento .

[Quattordicesima Realizzazione]

Il dispositivo di memoria a semiconduttore secondo una quattordicesima realizzazione ed il metodo per fabbricare il medesimo verranno spiegati facendo riferimento alle Figg. 56 - 58B.

La Fig. 56 è una vista schematica, in sezione, del dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, che spiega la struttura di esso. Le Figg. 57A - 57B e 58A - 58B sono viste in sezione del dispositivo di memoria a semiconduttore durante le fasi del metodo per fabbricare il medesimo, che spiegano il metodo.

Nel dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione, i condensatori a cella di memoria sono così elevati che è presente una grande differenza di altezza tra la regione dei circuiti periferici e la regione delle celle di memoria. Gli strati di collegamento 70 sulle celle di memoria devono essere progettati con una regola di collegamento rilassata. Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione ed il metodo per fabbricare il medesimo possono risolvere questo problema .

Il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione è caratterizzato da fatto che una pellicola tra strati 152 di isolamento è formata su una regione dei circuiti periferici, ed è piccola una differenza di altezza tra la regione delle celle di memoria e la regione dei circuiti periferici.

Cioè, nella regione dei circuiti periferici la pellicola tra strati di isolamento ha la struttura a tre strati di pellicole tra strati di isolamento 150, 152, 154 e le pellicole tra stati di isolamento 150, 154 formano la pellicola tra strati di isolamento nella regione delle celle di memoria. Di conseguenza, la pellicola tra strati di isolamento della regione dei circuiti periferici è più spessa di uno spessore della pellicola tra strati di isolamento 152, ed è piccola una differenza di altezza tra la regione delle celle di memoria e la regione dei circuiti periferici.

Il dispositivo di memoria a semiconduttore viene fabbricato fino alle linee di bit 62 ed ai conduttori inseriti 162 seguendo le medesime fasi come nel metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione mostrata nelle Figg. 52A - 53B (Fig. 57A).

Successivamente, una pellicola di BPSG con uno spessore pari a circa 300 nm viene depositata con CVD e viene poi fatta defluire o levigata per formare una pellicola tra strati 152 di isolamento avente la superficie resa piana .

Successivamente, utilizzando la tradizionale litografia, ed il tradizionale attacco chimico che viene arrestato in corrispondenza della pellicola di nitruro di silicio, vengono formati dei fori passanti 166 nella pellicola tra strati 152 di isolamento, ed i conduttori inseriti 162 sono scoperti con le linee di bit 62 coperte con la pellicola di nitruro di silicio 156 e con le pareti laterali 164 (Figg. 57B).

Poi, una pellicola di silicio policristallino con uno spessore pari a circa 20 nm viene fatta crescere con CVD, e la superficie viene levigata per formare elettrodi di memoria di condensatore 46 nelle aperture 166. Gli elettrodi di memoria di condensatore 46 sono collegati ai conduttori inseriti 162 in una parte superiore nei fori passanti 40 (Fig. 58A).

Durante la levigatura, può essere utilizzato il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo la nona realizzazione fino alla undicesima realizzazione in modo tale che non entrino oggetti in polvere ed un agente levigante nelle aperture 166 .

Poi, la pellicola tra strati 152 di isolamento viene attaccata chimicamente per 50 nm mediante attacco chimico umido utilizzando ad esempio una soluzione acquosa a base di acido fluoridrico. L'attacco chimico fatto in questo modo della parte superiore della pellicola tra strati 152 di isolamento scopre una area maggiore degli elettrodi di memoria 40 di condensatori, il che aumenta una capacità, tuttavia aumenta una differenza di altezza tra la regione delle celle di memoria e la regione dei circuiti periferici. E' preferibile che non venga realizzato l'attacco chimico nel caso in cui sia significativa la differenza di altezza .

Successivamente, vengono formate le pellicole dielettriche di condensatore 48, gli elettrodi opposti 54 di condensatore, la pellicola tra strati 154 d isolamento e gli strati di collegamento 70, e viene formata una DRAM comprendente celle di memoria con un transistore e con un condensatore.

Secondo il metodo per fabbricare il dispositivo di memoria a semiconduttore secondo l'attuale realizzazione, una differenza di altezza nella pellicola tra strati 154 di isolamento tra la regione delle celle di memoria e la regione dei circuiti periferici può essere resa piccola, questo fatto permette agli strati di collegamento 70 di essere disposti con una regola di progettazione più precisa rispetto a quella nel dispositivo di memoria a semiconduttore secondo la tredicesima realizzazione.

Come precedentemente descritto, secondo la attuale realizzazione, può essere resa piccola una differenza di altezza tra la regione dei circuiti periferici e la regione delle celle di memoria, il che permette di micronizzare la regola di progettazione degli strati di collegamento 70 senza aumentare il numero delle fasi di fabbricazione .

Claims

R I V E N D I C A Z I O N I l. Dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: - un transistore di celle di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una prima pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso,· una prima pellicola di isolamento coprente una superficie superiore e superfici laterali dell'elettrodo di gate; - una quarta pellicola tra strati di isolamento coprente una parte superiore del transistore di cella di memoria ed avente un primo foro passante aperto sopra lo primo strato diffuso ed un secondo foro passante aperto sopra lo secondo strato diffuso formato; - un condensatore avente un elettrodo di memoria di condensatore formato sulle pareti interne e su una parte inferiore del primo foro passante e collegato allo primo strato diffuso, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore, ed un elettrodo opposto di condensatore formato per coprire almeno una parte della pellicola dielettrica di condensatore; e - una prima pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore del secondo foro passante e collegata allo secondo strato diffuso; - una quarta pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit formato; e - una linea di bit formata sulla quarta pellicola tra strati di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linea di bit.
2. Dispositivo di memoria a semiconduttore comprendente: una cella di memoria comprendente: - un transistore di cella di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formato in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una prima pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una prima pellicola di isolamento coprente una superficie superiore e superfici laterali dell'elettrodo di gate; - una quarta pellicola tra strati di isolamento coprente una parte superiore del transistore di celle di memoria ed avente un primo foro passante aperto sullo primo strato diffuso ed un secondo foro passante aperto sopra lo strato diffuso si drain formato,· - un primo conduttore inserito su una parte inferiore del primo foro passante e collegato allo primo strato diffuso; - un secondo conduttore inserito su una parte inferiore del secondo foro passante e collegato allo secondo strato diffuso; condensatore avente un elettrodo di memoria di condensatore formato sulle pareti interne del primo foro passante e sulla superficie superiore del primo conduttore inserito e collegato allo primo strato diffuso attraverso il primo conduttore inserito, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore, ed un elettrodo opposto di condensatore formato per coprire almeno una parte della pellicola dielettrica di condensatore; e - una prima pellicola conduttrice di contatto formata sulle pareti interne del secondo foro passante ed una superficie superiore del secondo conduttore inserito e collegata allo secondo strato diffuso attraverso il secondo conduttore inserito,· - una quarta pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linee di bit formato; e - una linea di bit formata sulla quarta pellicola tra strati di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linee di bit.
3. Dispositivo di memoria a semiconduttore comprendente: undi cella di memoria comprendente: - un transistore di celle di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una prima pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; - una quarta pellicola tra strati di isolamento coprente una parte superiore del transistore di celle di memoria, ed avente un primo foro passante aperto sopra lo primo strato diffuso, un secondo foro passante aperto sopra lo secondo strato diffuso ed una apertura avente un diametro di apertura maggiore del primo foro passante e formata in una regione separata dal substrato di semiconduttore, circondante il primo foro passante; - un condensatore avente un elettrodo di memoria di condensatore formato sulle pareti interne e su una parte inferiore dell'apertura e sulle pareti interne e su una parte inferiore del primo foro passante, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore, ed un elettrodo opposto di condensatore per coprire la pellicola dielettrica di condensatore; e - una prima pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore secondo foro passante e collegata allo secondo strato diffuso,· - una quarta pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit formato; e - una linea di bit formata sulla quarta pellicola tra strati di isolamento e collegata alla prima pellicola conduttrice di contatto della cella di memoria attraverso il foro di contatto di linee di bit.
4. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - l'elettrodo di memoria di condensatore ha un primo conduttore a colonna formato nel primo foro passante, separato dalle pareti interne del primo foro passante; e la prima pellicola conduttrice ha un secondo conduttore a colonna formato nel secondo foro passante, distanziato dalle pareti interne del secondo foro passante .
5. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui: - l'elettrodo di memoria di condensatore’ ha un primo conduttore a colonna formato nel primo foro passante, separato dalle pareti interne del primo foro passante; e la prima pellicola conduttrice di contatto ha un secondo conduttore a colonna formato nel secondo foro passante, separato dalle pareti interne del secondo foro passante.
6. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - quella parte della quarta pellicola tra strati di isolamento in una regione contattante la prima pellicola di isolamento è formata con un materiale avente caratteristiche di attacco chimico diverse da quelle della prima pellicola di isolamento.
7. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui: quella parte della quarta pellicola tra strati di isolamento in una regione contattante la prima pellicola di isolamento è formata con un materiale avente caratteristiche di attacco chimico diverse da quelle della prima pellicola di isolamento.
8 . Dispositivo di memoria a semiconduttore secondo rivendicazione 6, in cui: la pellicola dell'isolamento è una pellicola di nitruro di silicio; e - il materiale avente caratteristiche di attacco chimico diverso da quelle della prima pellicola di isolamento è una pellicola di ossido di silicio o una pellicola di ossido di silicio drogata con impurità.
9. Dispositivo di memoria a semiconduttore secondo rivendicazione 7, in cui: - la prima pellicola di isolamento è una pellicola di nitruro di silicio e - il materiale avente caratteristiche di attacco chimico diverse da quelle della prima pellicola di isolamento è una pellicola di ossido di silicio o una pellicola di ossido di silicio drogata con impurità.
10. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, in cui: l'elettrodo di memoria di condensatore comprende inoltre un conduttore a colonna sporgente con una forma a colonna nella apertura al di fuori del primo foro passante.
11. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, comprendente inoltre: - una prima pellicola di isolamento di parete laterale formata sulle parete interne del foro di contatto di linee di bit; e la linea di bit è isolata rispetto all'elettrodo opposto di condensatore mediante la prima pellicola di isolamento di parete laterale.
12. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, comprendente inoltre: - una prima pellicola di isolamento di parete laterale formata sulle pareti interne del foro di contatto di linea di bit; e la linea di bit è isolata rispetto all'elettrodo opposto di condensatore dalla prima pellicola di isolamento di parete laterale.
13. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, comprendente inoltre: - una pellicola di parete laterale di isolamento formata sulle pareti interne del foro di contatto di linea di bit; e la linea di bit è isolata rispetto all'elettrodo opposto di condensatore dalla prima pellicola di isolamento di parete laterale.
14. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, comprendente inoltre: un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia di una regione di cella di memoria in cui viene formata la cella di memoria, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico.
15. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, comprendente inoltre: un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia di una regione di celle di memoria in cui viene formata la cella di memoria, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico .
16 . Dispositivo di memoria a semiconduttore secondo rivendicazione 3, comprendente inoltre: un transistore di circuito periferico formato sul substrato semiconduttore su una periferia di una regione di celle di memoria in cui viene formata la cella di memoria, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico.
17. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, - una quarta pellicola tra strati di isolamento formata sulla linea di bit, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento,· ed in cui: - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico .
18. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, - una quarta pellicola tra strati di isolamento formata sulla linea di bit, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento,· ed in cui: - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico .
19. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, comprendente inoltre: un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, - una quarta pellicola tra strati di isolamento formata sulla linea di bit, e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento; ed in cui: - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico.
20. Dispositivo di memoria a semiconduttore secondo rivendicazione 17, in cui: lo strato di collegamento è direttamente collegato all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore del circuito periferico, dell'elettrodo opposto di condensatore, o della linea di bit.
21. Dispositivo di memoria a semiconduttore secondo rivendicazione 18 in cui: - lo strato di collegamento è direttamente collegato all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore del circuito periferico, dell'elettrodo opposto di condensatore o della linea di bit.
22. Dispositivo di memoria a semiconduttore secondo rivendicazione 19, in cui: lo strato di collegamento è direttamente collegato all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso dei transistori di circuito periferico, dell'elettrodo opposto di condensatore o della linea di bit.
23 . Dispositivo di memoria a semiconduttore secondo rivendicazione 20, comprendente inoltre: - una configurazione di protezione dall'attacco chimico previsto direttamente al di sotto della linea di bit in una regione in cui la linea di bit e lo strato di collegamento sono collegati tra di loro ed avente la medesima struttura di una pellicola laminata dell'elettrodo opposto di condensatore e della quarta pellicola tra strati di isolamento.
24. Dispositivo di memoria a semiconduttore secondo rivendicazione 21, comprendente inoltre: - una configurazione di protezione dall'attacco chimico previsto direttamente al di sotto della linea di bit in una regione in cui la linea di bit e lo strato di collegamento sono collegati tra di loro ed avente la medesima struttura di una pellicola laminata dell'elettrodo opposto di condensatore e della quarta pellicola tra strati di isolamento.
25. Dispositivo di memoria a semiconduttore secondo rivendicazione 24, comprendente inoltre: - una configurazione di protezione dall'attacco chimico previsti direttamente al di sotto della linea di bit in una regione in cui la linea di bit e lo strato di collegamento sono collegati tra di loro ed avente la medesima struttura di una pellicola laminata dell'elettrodo opposto di condensatore e della quarta pellicola tra strati di isolamento.
26. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, comprendente inoltre: un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria e uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; ed in cui: l'elettrodo opposto di condensatore e la quarta pellicola tra strati di isolamento sono formate per estendersi in una regione in cui viene formato il transistore di circuito periferico, e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore di circuito periferico .
27. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, comprendente inoltre: un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, e uno strato di collegamento formato sulla seconda pellicola tra strati di collegamento e formato con il medesimo strato conduttore come la linea di bit; ed in cui: l'elettrodo opposto di condensatore e la quarta pellicola tra strati di isolamento sono formati per estendersi in una regione in cui viene formato il transistore di circuito periferico, e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo strato diffuso del transistore del circuito periferico.
28. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, e uno stato di collegamento formato sulla quarta pellicola tra strati di isolamento e formato con il medesimo strato conduttore come la linea di bit; ed in cui : l'elettrodo opposto di condensatore e la seconda pellicola tra stati di isolamento sono formati per estendersi in una regione in cui viene formato il transistore di circuito periferico, e - lo strato di collegamento è direttamente collegato ad un elettrodo di gate, ad uno primo strato diffuso o ad uno secondo .strato diffuso del transistore di circuito periferico .
29. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, e - una seconda pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiore di un terzo foro passante formato nella quarta pellicola tra strati di isolamento su un elettrodo di gate, uno primo strato diffuso o uno secondo strato diffuso del transistore di circuito periferico; ed in cui: - l'elettrodo di gate, lo primo strato diffuso o lo secondo strato diffuso dei transistori di circuito periferico sono collegati, attraverso la seconda pellicola conduttrice di contatto, ad uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento.
30. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, e - una seconda pellicola conduttrice di contatto sulle pareti interne e su una parte interiore di un terzo foro passante formato nella quarta pellicola tra strati di isolamento su un elettrodo di gate, uno primo strato diffuso o uno secondo strato diffuso del transistore di circuito periferico; ed in cui: - l'elettrodo di gate, lo primo strato diffuso o lo secondo strato diffuso dei transistori di circuito periferico sono collegati, attraverso la seconda pellicola conduttrice di contatto, ad uno strato di collegamento formato sulla quarta pellicola tra strati di isolamento.
31. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, comprendente inoltre: - un transistore di circuito periferico formato sul substrato di semiconduttore su una periferia della regione di celle di memoria in cui viene formata la cella di memoria, e - una seconda pellicola conduttrice di contatto formata sulle pareti interne e su una parte inferiori di un terzo foro passante formato nella quarta pellicola tra strati di isolamento su un elettrodo di gate, su uno primo strato diffuso o su uno secondo strato diffuso del transistore di circuito periferico; ed in cui: l'elettrodo di gate, lo primo strato diffuso o lo secondo strato diffuso dei transistori di circuito periferico sono collegati, attraverso la seconda pellicola conduttrice di contatto, ad uno strato di collegamento formato sulla prima pellicola tra strati isolamento.
32. Dispositivo di memoria a semiconduttore secondo rivendicazione 29, comprendente inoltre: - una terza pellicola conduttrice formata su una parte inferiore del terzo foro passante; ed in cui: la seconda pellicola conduttrice di contatto è collegata all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore di circuito periferico attraverso il terzo conduttore inserito.
33 . Dispositivo di memoria a semiconduttore secondo rivendicazione 30, comprendente inoltre: - un terzo conduttore inserito formato su una parte inferiore del terzo foro passante; ed in cui: la seconda pellicola conduttrice di contatto è collegata all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore di circuito periferico attraverso il terzo conduttore inserito .
34. Dispositivo di memoria a semiconduttore secondo rivendicazione 31, comprendente inoltre: - un terzo conduttore inserito formato su una parte inferiore del terzo foro passante,· ed in cui: la seconda pellicola conduttrice di contatto è collegata all'elettrodo di gate, allo primo strato diffuso o allo secondo strato diffuso del transistore di circuito periferico attraverso il terzo conduttore inserito.
35. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - la quarta pellicola tra strati di isolamento è una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro.
36. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui - la quarta pellicola tra strati di isolamento è una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro.
37. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, in cui: - la quarta pellicola tra strati di isolamento è una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro.
38. Dispositivo di memoria a semiconduttore secondo rivendicazione 35, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio, e pellicole di ossido di silicio circondanti la pellicola di nitruro di silicio.
39. Dispositivo di memoria a semiconduttore secondo rivendicazione 36, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio, e pellicole di ossido di silicio circondanti la pellicola di nitruro di silicio.
40. Dispositivo di memoria a semiconduttore secondo rivendicazione 37, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio, e le pellicole di ossido di silicio circondanti la pellicola di nitruro di silicio.
41. Dispositivo di memoria a semiconduttore secondo rivendicazione 35, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio depositata sopra una pellicola di ossido di silicio.
42 . Dispositivo di memoria a semiconduttore secondo rivendicazione 36, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio depositata sopra una pellicola di ossido di silicio.
43. Un dispositivo di memoria a semiconduttore secondo rivendicazione 37, in cui: la pellicola laminata comprende una pellicola di nitruro di silicio depositata sopra una pellicola di ossido di silicio.
44. Dispositivo di memoria a semiconduttore comprendente: - una cella di memoria comprendente: - un transistore di celle di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una prima pellicola di isolamento di gate sopra il substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; una prima pellicola di isolamento coprente una superficie superiore e superfici laterali dell'elettrodo di gate; - una prima pellicola tra strati coprente una parte superiore del transistore di celle di memoria ed avente un primo foro passante aperto sopra lo primo strato diffuso; e - un condensatore avente un elettrodo di memoria di condensatore avente un contatto formato sulle pareti interne e su una parete inferiore del primo foro passante e collegato allo primo strato diffuso ed avente una sporgenza formata per sporgere sulla quarta pellicola tra strati di isolamento e collegata al contatto, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore, ed un elettrodo opposto di condensatore formato per coprire una parte della pellicola dielettrica di condensatore.
45. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, comprendente inoltre: - una quarta pellicola tra strati di isolamento formata sulla cella di memoria ed avente un foro di contatto di linea di bit che raggiunge lo secondo strato diffuso attraverso la quarta pellicola tra strati di isolamento formata; e - una linea di bit formata sulla quarta pellicola tra strati di isolamento e collegata allo secondo strato diffuso della cella di memoria attraverso il foro di contatto di linea di bit.
46. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, in cui: un secondo foro passante è formato nella quarta pellicola tra strati di isolamento ed è aperto sullo secondo strato diffuso; ed in cui comprendente inoltre: - una pellicola conduttrice di contatto formata sulle pareti esterne e su una parte inferiore del secondo foro passante e collegata allo secondo strato diffuso, e una linea di bit formata sulla cella di memoria attraverso la quarta pellicola tra strati di isolamento e collegata alla pellicola conduttrice di contatto.
47. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, in cui: - la quarta pellicola tra strati di isolamento comprende una pellicola di nitruro di silicio ed una pellicola di ossido di silicio,· la pellicola di nitruro di silicio è formata sull'elettrodo di gate; - la pellicola di ossido di silicio è formata sulla pellicola di nitruro di silicio; e - la quarta pellicola tra strati di isolamento comprende una pellicola di ossido di silicio.
48. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - la prima pellicola conduttrice di contatto, la seconda pellicola conduttrice di contatto o l'elettrodo di memoria di condensatore sono formati con un materiale conduttore che contatta silicio n e silicio p.
49. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui: - la prima pellicola conduttrice di contatto, la seconda pellicola conduttrice di contatto o l'elettrodo di memoria di condensatore sono formati con un materiale conduttore che contatta silicio n e silicio p.
50. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, in cui: - la prima pellicola conduttrice di contatto, la seconda pellicola conduttrice di contatto o l'elettrodo di memoria di condensatore sono formati con un materiale conduttore che contatta silicio n e silicio p.
51. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, in cui: - la prima pellicola conduttrice di contatto, la seconda pellicola conduttrice di contatto o l'elettrodo di memoria di condensatore sono formati con un materiale conduttore che contatta silicio n e silicio p.
52 . Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - Il foro di contatto di linee di bit è allungato nella direzione della linea di bit.
53 . Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui: - il foro di contatto di linee di bit è allungato nella direzione della linea di bit.
54 . Dispositivo di memoria a semiconduttore secondo rivendicazione 3, in cui: - il foro di contatto di linee di bit è allungato nella direzione della linea di bit.
55. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, in cui: - il foro di contatto di linee di bit è allungato nella direzione della linea di bit.
56. Dispositivo di memoria a semiconduttore secondo rivendicazione 1, in cui: - la linea di bit ha uno spessore di pellicola che è inferiore alla metà di uno spazio tra le linee di bit.
57. Dispositivo di memoria a semiconduttore secondo rivendicazione 2, in cui: - la linea di bit ha uno spessore di pellicola che è inferiore alla metà di uno spazio tra le linee di bit.
58. Dispositivo di memoria a semiconduttore secondo rivendicazione 3, in cui: - la linea di bit ha uno spessore di pellicola che è inferiore alla metà di uno spazio tra le linee di bit.
59. Dispositivo di memoria a semiconduttore secondo rivendicazione 44, in cui: - la linea di bit ha uno spessore che è inferiore alla metà di uno spazio tra le linee di bit.
60. Dispositivo di memoria a semiconduttore comprendente : - una pluralità di linee di bit disposte parallelamente tra di loro,· - una pluralità di stringhe disposte parallelamente tra di loro ed intersecante detta pluralità di linee di bit; - amplificatori di rilevamento disposti su una estremità delle rispettive linee di bit; decodificatori disposti su una estremità delle rispettive stringhe; e celle di memoria secondo rivendicazione 1 rispettivamente disposte nelle intersezioni delle linee di bit e delle stringhe,· - detti diversi amplificatori di rilevamento essendo divisi in due gruppi, i gruppi degli amplificatori di rilevamento essendo disposti rispettivamente sui lati opposti di una regione di celle di memoria in cui vengono formate le celle di memoria; - detti diversi decodificatori essendo divisi in più gruppi, i gruppi dei decodificatori essendo disposti rispettivamente sui lati opposti della regione di celle di memoria in cui vengono formate le celle di memoria.
61. Dispositivo di memoria a semiconduttore comprendente : - una pluralità di linee di bit disposte parallelamente tra di loro; - una pluralità di stringhe disposte parallelamente tra di loro ed intersecante detta pluralità di linee di bit; - amplificatori di rilevamento disposti sulle estremità delle rispettive linee di bit; decodificatori disposti su una estremità delle rispettive stringhe; e celle di memoria secondo rivendicazione 2 rispettivamente disposte nelle intersezioni delle linee di bit e delle stringhe; - detti diversi amplificatori di rilevamento essendo divisi in due gruppi, i gruppi degli amplificatori di rilevamento essendo disposti rispettivamente sui lati opposti di una regione di celle di memoria in cui vengono formate le celle di memoria; - detti diversi decodificatori essendo divisi in due gruppi, i gruppi dei decodificatori essendo disposti rispettivamente sui lati opposti della regione di cella di memoria in cui vengono formate le celle di memoria.
62. Dispositivo di memoria a semiconduttore comprendente : - una pluralità di linee di bit disposte parallelamente tra di loro; - una pluralità di stringhe disposte parallelamente tra di loro ed intersecante detta pluralità di linee di bit; - amplificatori di rilevamento disposti su una estremità delle rispettive linee di bit; decodificatori disposti su una estremità delle rispettive stringhe; e celle di memoria secondo rivendicazione 3 rispettivamente disposte nelle intersezioni delle linee di bit e delle stringhe; detti diversi amplificatori di rilevamento essendo divisi in due gruppi, i gruppi degli amplificatori di rilevamento essendo disposti rispettivamente sui lati opposti di una regione di celle di memoria in cui vengono formate le celle di memoria,-- detti diversi decodificatori essendo divisi in due gruppi, i gruppo dei decodificatori essendo divisi rispettivamente sui lati opposti della regione di cella di memoria in cui vengono formate le celle di memoria.
63. Dispositivo di memoria a semiconduttore comprendente : - una pluralità di linee di bit disposte parallelamente tra di loro,· - una pluralità di stringhe disposte parallelamente tra di loro ed intersecante detta pluralità di linee di bit; - amplificatori di rilevamento disposti sulle estremità delle rispettive linee di bit; decodificatori disposti su una estremità delle rispettive stringhe; e celle di memoria seconda rivendicazione 44 rispettivamente disposte nelle intersezioni delle linee di bit e delle stringhe; detti diversi amplificatori di rilevamento essendo divisi in più gruppi, i gruppi degli amplificatori di rilevamento essendo disposti rispettivamente sui lati opposti di una regione di celle di memoria in cui vengono formate le celle di memoria; - detti diversi decodificatori essendo divisi in due gruppi, i gruppi dei decodificatori essendo disposti rispettivamente sui lati opposti della regione di celle di memoria in cui vengono formate le celle di memoria.
64. Dispositivo di memoria a semiconduttore comprendente: - una cella di memoria comprendente: - un transistore di celle di memoria avente uno primo strato diffuso ed uno secondo strato diffuso formati in un substrato di semiconduttore, ed un elettrodo di gate formato attraverso una prima pellicola di isolamento di gate sul substrato di semiconduttore tra lo primo strato diffuso e lo secondo strato diffuso; - una prima pellicola di isolamento coprente una parte superiore del transistore di cella di memoria ed avente un primo foro passante aperto sopra lo primo strato diffuso ed un secondo foro passante aperto sopra lo secondo strato diffuso; - un conduttore inserito nel primo foro passante; e - un condensatore avente un elettrodo di memoria di condensatore formato sulla seconda pellicola di isolamento e collegato allo primo strato diffuso attraverso il conduttore inserito, una pellicola dielettrica di condensatore formata per coprire l'elettrodo di memoria di condensatore ed un elettrodo opposto di condensatore formato per coprire almeno una parte della pellicola dielettrica di condensatore; e - una linea di bit formata sulla prima pellicola tra strati di isolamento e collegata allo secondo strato diffuso attraverso il secondo foro passante; il conduttore inserito e la linea di bit essendo formati con il medesimo materiale conduttore.
65 . Dispositivo di memoria a semiconduttore secondo rivendicazione 64, in cui: - il conduttore inserito è formato sulle pareti laterali e su una parte inferiore del primo foro passante.
66. Dispositivo di memoria a semiconduttore secondo rivendicazione 64, in cui: il primo foro passante ed il secondo foro passante sono formati in modo separato verso l'esterno dall'elettrodo di gate.
67 . Dispositivo di memoria a semiconduttore secondo rivendicazione 64, in cui: - una superficie superiore e superfici laterali della linea di bit sono coperte con una pellicola di isolamento che funziona come arresto dell'attacco chimico rispetto ad una seconda pellicola di isolamento formata sulla linea di bit.
68. Dispositivo di memoria a semiconduttore secondo rivendicazione 67, in cui: - la terza pellicola di isolamento ha un terzo foro passante formato, il conduttore inserito essendo coperto nel terzo foro passante; e - la pellicola dielettrica di condensatore è formata sulle pareti laterali e su una parte inferiore del terzo foro passante.
69. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodo di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, quest'ultima sulla prima su un substrato semiconduttore e poi configurando la prima pellicola conduttrice e la prima pellicola di isolamento per formare gli elettrodi di gate formati con la prima pellicola conduttrice ed aventi superfici superiori coperte con la prima pellicola di isolamento; - una fase di formazione di strato diffuso per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain,· - una fase di formazione di pellicola di isolamento di parete laterale per formare le prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; - una fase di formazione di una terza pellicola di isolamento per formare una terza pellicola di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sopra lo primo strato diffuso, i secondi fori passanti essendo aperti sopra lo secondo strato diffuso; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sopra il substrato di semiconduttore avente la terza pellicola di isolamento formata; - una fase di asportazione di pellicola conduttrice per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare gli elettrodi di memoria di condensatore della seconda pellicola conduttrice nei primi fori passanti e le prime pellicole conduttrici di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; e una fase di formazione di elettrodo opposto di condensatore per depositare una terza pellicola di isolamento per essere pellicole dielettriche di condensatore, ed una terza pellicola conduttrice per essere elettrodi opposti di condensatore sopra il substrato di semiconduttore con gli elettrodi di memoria di condensatore e la prima pellicola conduttrice di contatto e poi configurando la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore.
70. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: - durante la fase di formazione di elettrodo opposto di condensatore, una terza pellicola di isolamento depositata sulla terza pellicola conduttrice e la terza pellicola conduttrice sono configurate per formare gli elettrodi opposti di condensatore ed i fori di contatto di linea di bit aperti sopra i secondi fori passanti; e che comprende inoltre una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento dopo la fase di formazione di elettrodo opposto di condensatore e per attaccare in modo anisotropo la settima pellicola di isolamento per le seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linea di bit mentre contemporaneamente con ciò si apportano le seconde pellicole di isolamento sulle parti inferiori dei fori di contatto di linea di bit; e - una fase di formazione di linea di bit per formare linee di bit formate sopra la terza pellicola di isolamento e collegata alla prima pellicola conduttrice di contatto scoperta nei fori di contatto di linee di bit .
71. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodo di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, quest'ultima sulla prima, sopra un substrato di semiconduttore e poi per configurare la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una prima regione per i transistori di celle di memoria da formare in essa e secondi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una seconda regione per i transistori di circuito periferico da formare in essa,· - una fase di formazione di strato diffuso per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare nella prima regione strati diffusi di source e strati diffusi di drain dei transistori di celle di memoria e nella seconda regione strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico; una fase di formazione di prima pellicola di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate,· una fase di formazione di prima pellicola di isolamento per formare una terza pellicola di isolamento avente primi fori passanti secondi fori passanti formati in essa, i primi fori passanti essendo aperti sullo primo strato diffuso dei transistori di celle di memoria, i secondi fori passanti essendo aperti sopra gli strati diffusi di drain dei transistori di cella di memoria; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sul substrato di semiconduttore avente la terza pellicola di isolamento formata su di esso; - una fase di asportazione di pellicola conduttrice per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nei primi fori passanti e della prima pellicola conduttrice di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; - una fase di formazione di foro di contatto di linee di bit per depositare una terza pellicola di isolamento per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola di isolamento sugli elettrodi di memoria di condensatore e la prima pellicola conduttrice di contatto e poi configurando la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore e fori di contatto di linee di bit aperti sopra i secondi fori passanti; una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento sulla terza pellicola di isolamento con i fori di contatto di linee di bit e poi per attaccare chimicamente in modo anisotropo la settima pellicola di isolamento per formare le seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linee di bit mentre si asporta contemporaneamente con ciò la terza pellicola di isolamento sulle parti inferiori dei fori di contatto di linee di bit; - una fase di formazione di secondi fori passanti per formare terzi fori passanti aperti sopra la terza pellicola di isolamento sopra gli elettrodi opposti di condensatore e quarti fori passanti formati nella terza pellicola di isolamento aperti sopra gli strati diffusi di source o sopra gli strati diffusi di drain dei transistori di circuito periferico, o sopra i secondi elettrodi di gate; e - una fase di formazione di strati di collegamento per formare linee di bit collegate alla prima pellicola conduttrice di contatto scoperta nei fori di contatto di linee di bit, primi strati di collegamento collegati agli elettrodi opposti di condensatore attraverso il terzo foro passante e secondi strati di collegamento collegati ai transistori di circuito periferico attraverso i quarti fori passanti.
72 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, comprendente inoltre : - dopo la fase di formazione di terza pellicola di isolamento di parete laterale, una fase di formazione di linea di bit per formare linee di bit collegate alla pellicola conduttrice di contatto scoperta nei fori di contatto di linea di bit, una fase di formazione di terza pellicola di isolamento per formare una sesta pellicola di isolamento sul substrato di semiconduttore con la linea di bit formata su di essa,· ed in cui: - nella fase di formazione di secondo foro passante, vengono formati terzi fori passanti che raggiungono gli elettrodi opposti di condensatore nella sesta pellicola di isolamento e nella terza pellicola di isolamento, e quarti fori passanti che raggiungono gli strati diffusi di source o gli strati diffusi di drain dei transistori di circuito periferico, o vengono formati secondi elettrodi di gate nella sesta pellicola di isolamento e nella terza pellicola di isolamento; e durante la fase di formazione di strati di collegamento, vengono formati primi strati di collegamento collegati agli elettrodi opposti di condensatore attraverso i terzi fori passanti, ed i secondi strati di collegamento collegati ai transistori di circuito periferico attraverso i quarti fori passanti .
73 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 72, in cui: durante la fase di formazione di secondo foro passante, quando vengono formati quinti fori passanti per collegare le linee di bit e gli strati di collegamento, - durante la fase di formazione di fori di contatto di linea di bit, una configurazione di protezione dall'attacco chimico della pellicola laminata della terza pellicola conduttrice e della terza pellicola di isolamento viene formata sopra la terza pellicola di isolamento in una regione in cui devono essere formati i fori di contatto per collegare le linee di bit e gli strati di collegamento.
74. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: - una fase di formazione di elettrodo di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, quest'ultima sopra la prima sopra un substrato di semiconduttore e poi per configurare la prima pellicola conduttrice e la prima pellicola di isolamento per formare i primi elettrodi di gate della prima pellicola conduttrice aventi superfici superiori coperte con la prima pellicola di isolamento in una prima regione in cui i transistori di celle di memoria devono essere formati e secondi elettrodi di gate aventi superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati i transistori di circuito periferico; - una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di celle di memoria nella prima regione e strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione; una fase di formazione di prima pellicola di isolamento di parete laterale per formare le prime pellicola di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di prima pellicola di isolamento per formare una terza pellicola di isolamento avente primi fori passanti e secondi fori passanti formati in essa, i primi fori passanti essendo aperti sopra gli strati diffusi di source dei transistori di cella di memoria, i secondi fori passanti essendo aperti sopra gli strati diffusi di drain dei transistori di celle di memoria; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sopra il substrato di semiconduttore avente la prima pellicola di isolamento tra strati formata su di esso; - una fase di asportazione di pellicola conduttrice per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti e nei secondi fori passanti per formare gli elettrodi di memoria di condensatore della seconda pellicola conduttrice formati nei primi fori passanti ed una prima pellicola conduttrice di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; - una fase di formazione di fori di contatto di linee di bit per depositare una terza pellicola di isolamento per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola sopra gli elettrodi di memoria di condensatore e la prima pellicola conduttrice di contatto e poi per configurare la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore ed i fori di contatto di linea di bit aperti sopra i secondi fori passanti e per aprire terzi fori passanti sopra la terza pellicola di isolamento che devono essere aperti sopra gli strati diffusi di source o sopra gli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate,· e - una fase di formazione di secondo foro passante per formare selettivamente una riserva fotosensibile coprente i fori di contatto di linee di bit e poi per attaccare chimicamente la terza pellicola di isolamento nei terzi fori passanti e la terza pellicola di isolamento per formare i terzi fori passanti estendentisi fino agli strati diffusi di source o fino agli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate.
75. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: - durante la fase di formazione di foro di contatto di linee di bit, la terza pellicola di isolamento per essere pellicole dielettriche di condensatore, la terza pellicola conduttrice per essere elettrodi opposti di condensatore, la terza pellicola di isolamento ed una pellicola di maschera agente come arresto dell'attacco chimico sono successivamente depositate sopra gli elettrodi di memoria di condensatore e sopra la seconda pellicola conduttrice, e poi la pellicola di maschera, la terza pellicola di isolamento e la terza pellicola conduttrice vengono configurate, per formare gli elettrodi opposti di condensatore ed i fori di contatto di linee di bit aperti sopra i secondi fori passanti, e per aprire sopra la terza pellicola di isolamento i terzi fori passanti che devono essere aperti sopra gli strati diffusi di source o sopra gli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate; e durante la fase di formazione di secondo foro passante, viene selettivamente formata una riserva fotosensibile per coprire i fori di contatto di linee di bit, e poi con la pellicola di maschera e la riserva fotosensibile come maschera di attacco chimico, vengono attaccate chimicamente la terza pellicola di isolamento nei terzi fori passanti e la terza pellicola di isolamento per formare i terzi fori passanti estendentisi fino agli strati diffusi di source o fino agli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate.
76. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 75, in cui: - la pellicola di maschera è una pellicola di silicio.
77 . Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodo di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, quest 'ultima sopra la prima sopra un substrato di semiconduttore per configurare la prima pellicola conduttrice e la prima pellicola di isolamento per formare i primi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con le prime pellicole di isolamento in una prima regione in cui devono essere formati i transistori di cella di memoria e per formare secondi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati i transistori di circuito periferico; - una fase di formazione di strati diffusi per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di celle di memoria nella prima regione e per formare strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione; una fase di formazione di prima pellicola di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di prima pellicola di isolamento per formare una terza pellicola di isolamento avente primi fori passanti, secondi fori passanti e terzi fori passanti formati in essa, i primi fori passanti essendo aperti sopra gli strati diffusi di source dei transistori di celle di memoria, i secondi fori passanti essendo aperti sopra gli strati diffusi di drain dei transistori di celle di memoria ed i terzi fori passanti essendo aperti sopra gli stati diffusi di source o sopra gli strati diffusi di drain dei transistori di circuito periferico o dei secondi elettrodi di gate,· una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sopra il substrato di semiconduttore avente la terza pellicola di isolamento formata su di esso; - una fase di asportazione di pellicola conduttrice per asportare la seconda pellicola conduttrice sopra la terza pellicola di isolamento, lasciando la seconda pellicola conduttrice nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nei primi fori passanti, prime pellicole conduttrici di contatto della seconda pellicola conduttrice formate nei secondi fori passanti e seconde pellicole conduttrici di contatto della seconda pellicola conduttrice formate nei terzi fori passanti; - una fase di formazione di foro di contatto di linea di bit per depositare una terza pellicola di isolamento per essere pellicole dielettriche di condensatore, una terza pellicola conduttrice per essere elettrodi opposti di condensatore ed una terza pellicola di isolamento sopra il substrato di semiconduttore con gli elettrodi di memoria di condensatore, le prime pellicole conduttrici di contatto e le seconde pellicole conduttrici di contatto formati sopra e poi per configurare la terza pellicola di isolamento e la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore ed i fori di contatto di linee di bit aperti sopra i secondi fori passanti; una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento sopra la terza pellicola di isolamento con i fori di contatto di linea di bit formati all'interno e poi per attaccare chimicamente in modo anisotropo la settima pellicola di isolamento per formare seconde pellicole di isolamento di parete laterale sulle pareti interne dei fori di contatto di linea di bit mentre contemporaneamente con ciò si asporta la seconda pellicola sulle parti inferiori dei fori di contatto di linea di bit; e - una fase di formazione di strati di collegamento per formare linee di bit collegate alle prime pellicole conduttrici di contatto coperte nei fori di contatto di linee di bit e strati di collegamento collegati alle seconde pellicole conduttrici di contatto formate nei terzi fori passanti.
78. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: durante la fase di formazione di elettrodo opposto di condensatore, una terza pellicola conduttrice viene inserita nei primi fori passanti o nei secondi fori passanti per rendere piana la superficie della terza pellicola conduttrice.
79. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, in cui: - durante la fase di formazione di elettrodo opposto di condensatore, una terza pellicola conduttrice viene inserita nei primi fori passanti o nei secondi fori passanti per rendere piana una superficie della terza pellicola conduttrice.
80. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: - durante la fase di formazione di elettrodo opposto di condensatore, una terza pellicola conduttrice viene inserita nei primi fori passanti o nei secondi fori passanti per rendere piana una superficie della terza pellicola conduttrice.
81. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, in cui: - durante la fase di formazione di elettrodo opposto di condensatore, una terza pellicola conduttrice viene inserita nei primi fori passanti o nei secondi fori passanti per rendere piana una superficie della terza pellicola conduttrice.
82. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, comprendente: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento e per attaccare in modo anisotropo la settima pellicola di isolamento per formare terze pellicole di isolamento di parete laterale sulle pareti interne dei primi fori passanti e dei secondi fori passanti aventi la seconda pellicola conduttrice formata su di essi, e una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti con le terze pellicole di isolamento di parete laterale formate su di essi; e comprendente inoltre: - dopo la fase di asportazione di pellicola conduttrice, - una fase di formazione di conduttore a colonna per asportare la terza pellicola di isolamento di parete laterale per formare i primi conduttori a colonna della quarta pellicola conduttrice nei primi fori passanti e secondi conduttori a colonna della quarta pellicola conduttrice nei secondi fori passanti, durante la fase di asportazione di pellicola conduttrice, la quarta pellicola conduttrice, la seconda pellicola conduttrice e la terza pellicola di isolamento sono asportate fino a che non vengono scoperte le superfici delle terze pellicole di isolamento di parete laterale .
83. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, comprendente inoltre : dopo la fase di deposizione di seconda pellicola conduttrice, una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento e per attaccare chimicamente in modo anisotropo la settima pellicola di isolamento per formare terze pellicole di isolamento di parete laterale sulle pareti interne dei primi fori passanti e dei secondi fori passanti aventi la seconda pellicola conduttrice formata su di essi, e una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti con le terze pellicole di isolamento di parete laterale formate su di essi; e comprendente inoltre: - dopo la fase di asportazione di pellicola conduttrice, - una fase di formazione di conduttore a colonna per asportare la terza pellicola di isolamento di parete laterale per formare primi conduttori a colonna della quarta pellicola conduttrice nei primi fori passanti e secondi conduttori a colonna della quarta pellicola conduttrice nei secondi fori passanti, durante la fase di asportazione di pellicola conduttrice, la quarta pellicola conduttrice, la seconda pellicola conduttrice e la terza pellicola di isolamento vengono asportate fino a che non vengono scoperte le superfici delle terze pellicole di isolamento di parete laterale .
84. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, comprendente inoltre : - dopo la fase di deposizione di seconda pellicola conduttrice, una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento e per attaccare chimicamente in modo anisotropo la settima pellicola di isolamento per formare terze pellicole di isolamento di parete laterale sulle pareti interne dei primi fori passanti e dei secondi fori passanti aventi la seconda pellicola conduttrice formata su di essi, e una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti con le terze pellicole di isolamento di parete laterale formate su di essi; e comprendente inoltre: - dopo la fase di asportazione di pellicola conduttrice, - una fase di formazione di conduttore a colonna per asportare la terza pellicola di isolamento di parete laterale per formare primi conduttori a colonna della quarta pellicola conduttrice nei primi fori passanti e secondi conduttori a colonna della quarta pellicola conduttrice nei secondi fori passanti, durante la fase di asportazione di pellicola conduttrice, la quarta pellicola conduttrice, la seconda pellicola conduttrice e la terza pellicola di isolamento sono asportate sino a che non vengono scoperte le superfici delle terze pellicole di isolamento di parete laterale .
85. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, comprendente inoltre: - dopo la fase di deposizione di seconda pellicola conduttrice, una fase di formazione di terza pellicola di isolamento di parete laterale per depositare una settima pellicola di isolamento per attaccare chimicamente in modo anisotropo la settima pellicola di isolamento per formare terze pellicole di isolamento di parete laterale sulle pareti interne dei primi fori passanti e dei secondi fori passanti con la seconda pellicola conduttrice formata sopra di essi, e una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti con le pellicole di isolamento di parete laterale formate su di essi; e comprendente inoltre : - dopo la fase di asportazione di pellicola conduttrice, - una fase di formazione di conduttore a colonna per asportare la terza pellicola di isolamento di parete laterale per formare primi conduttori a colonna con la prima pellicola conduttrice nei primi fori passanti e secondi conduttori a colonna nella quarta pellicola conduttrice nei secondi fori passanti, durante la fase di asportazione di pellicola conduttrice, la quarta pellicola conduttrice, la seconda pellicola conduttrice e la prima pellicola tra strati isolamento vengono asportate fino a che non vengono scoperte le superfici delle terze pellicole di isolamento di parete laterale.
86. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: - durante la fase di formazione di prima pellicola di isolamento, viene depositata una terza pellicola di isolamento e poi essa viene levigata per rendere piana una superficie della terza pellicola di isolamento prima che vengano formati i fori passanti.
87. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, in cui: - durante la fase di formazione di prima pellicola di isolamento, viene depositata una terza pellicola di isolamento e poi essa viene levigata per rendere piana una superficie della terza pellicola di isolamento prima che vengano formati i fori passanti.
88. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: - durante la fase di formazione di prima pellicola di isolamento, viene depositata una terza pellicola di isolamento e poi essa viene levigata per rendere piana una superficie della terza pellicola di isolamento prima che vengano formati fori passanti.
89. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, in cui: - durante la fase di formazione di prima pellicola di isolamento, viene depositata una terza pellicola di isolamento e poi essa viene levigata per rendere piana una superficie della terza pellicola di isolamento prima che vengano formati i fori passanti.
90. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: durante la fase di asportazione di pellicola conduttrice, viene levigata una superficie del substrato di semiconduttore per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento.
91. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, in cui: durante la fase di asportazione di pellicola conduttrice, una superficie del substrato di semiconduttore viene levigata per asportare la seconda pellicola conduttrice sopra la terza pellicola di isolamento .
92. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: durante la fase di asportazione di pellicola conduttrice, viene levigata una superficie del substrato di semiconduttore per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento.
93. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, in cui: durante la fase di asportazione di pellicola conduttrice, viene levigata una superficie del substrato di semiconduttore per asportare la seconda pellicola conduttrice sulla terza pellicola di isolamento.
94. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: - durante la fase di formazione di prima pellicola di isolamento, una terza pellicola di isolamento è formata con una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro, ed i materiali di isolamento sono attaccati chimicamente uno per uno per aprire i fori passanti .
95 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, in cui: - durante la fase di formazione di prima pellicola di isolamento, una terza pellicola di isolamento viene formata da una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro, ed i materiali di isolamento sonò attaccati chimicamente uno per uno per aprire i fori passanti.
96. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: - durante la fase di formazione di prima pellicola di isolamento, una prima pellicola di isolamento tra strati è formata da una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro, ed i materiali di isolamento sono attaccati chimicamente uno per uno per aprire i fori passanti.
97. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, in cui: - durante la fase di formazione di prima pellicola di isolamento, una terza pellicola di isolamento viene formata da una pellicola laminata di una pluralità di materiali di isolamento aventi diverse caratteristiche di attacco chimico tra di loro, ed i materiali di isolamento sono attaccati uno per uno per aprire i fori passanti .
98. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, comprendente inoltre : dopo la fase di deposizione di seconda pellicola conduttrice, una fase di applicazione di riserva fotosensibile per applicare una riserva fotosensibile alla pellicola conduttrice per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di rilascio di riserva fotosensibile per rilasciare la riserva fotosensibile inserita nei fori passanti, nei secondi fori passanti o nei terzi fori passanti , durante la fase di asportazione di pellicola conduttrice, vengono asportate la seconda pellicola conduttrice e la riserva fotosensibile sulla terza pellicola di isolamento lasciando la seconda pellicola conduttrice e la riserva fotosensibile nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti .
99. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, comprendente inoltre : dopo la fase di deposizione di seconda pellicola conduttrice, una fase di applicazione di riserva fotosensibile per applicare una riserva fotosensibile alla seconda pellicola conduttrice per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di rilascio di riserva fotosensibile per rilasciare la riserva fotosensibile inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate la seconda pellicola conduttrice e la riserva fotosensibile sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la riserva fotosensibile nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti .
100. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, comprendente inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di applicazione di riserva fotosensibile per applicare una riserva fotosensibile alla seconda pellicola conduttrice per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di rilascio di riserva fotosensibile per rilasciare la riserva fotosensibile inserita nei fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate la seconda pellicola conduttrice e la riserva fotosensibile sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la riserva fotosensibile nei primi fori passanti, nei secondi fori passati o nei terzi fori passanti.
101. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, comprendente inoltre: - dopo la fase di deposizione di seconda pellicola conduttrice, una fase di applicazione di riserva fotosensibile per applicare una riserva fotosensibile alla seconda pellicola conduttrice per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di rilascio di riserva fotosensibile per rilasciare la riserva fotosensibile inserita nei fori passanti, nei secondi fori passanti o nei terzi fori passanti , durante la fase di asportazione di pellicola conduttrice, vengono asportate la seconda pellicola conduttrice e la riserva fotosensibile sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la riserva fotosensibile nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti.
102. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, comprendente inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle dalla terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate una seconda pellicola conduttrice e la sesta pellicola conduttrice sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la terza pellicola di isolamento nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti.
103. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, comprendente inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate una seconda pellicola conduttrice e la sesta pellicola di isolamento sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti.
104. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, comprendente inoltre ; dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate una seconda pellicola conduttrice e la sesta pellicola di isolamento sulla terza pellicola di isolamento, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti.
105 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, comprendente inoltre : - dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della terza pellicola di isolamento per riempire primi fori passanti, i secondi fori passanti o i terzi fori passanti; - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, durante la fase di asportazione di pellicola conduttrice, vengono asportate una seconda pellicola conduttrice e la sesta pellicola di isolamento, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti e nei terzi fori passanti.
106. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 102, in cui: - la terza pellicola di isolamento è una pellicola laminata avente una pellicola di isolamento avente su una superficie di essa caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento .
107. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 103, in cui: la terza pellicola di isolamento è una pellicola laminata avente una pellicola di isolamento avente sopra una superficie di essa caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento.
108. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 104, in cui: la terza pellicola di isolamento è una pellicola laminata avente una pellicola di isolamento avente sopra una superficie di essa caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento.
109. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 105, in cui: la terza pellicola di isolamento è una pellicola laminata avente una pellicola di isolamento avente sopra una superficie di essa caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento .
110 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, comprendente inoltre : dopo la fase di deposizione di seconda pellicola conduttrice, - una fase di deposizione di pellicole di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico fondamentalmente uguali a quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti.
111. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, comprendente inoltre : - dopo la fase di deposizione di seconda pellicola conduttrice, - una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico sostanzialmente uguali a quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, lasciando la seconda pellicola conduttrice e la sesta pellicola conduttrice nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti.
112. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, comprendente inoltre : - dopo la fase di deposizione di seconda pellicola conduttrice , - una fase di deposizione di pellicola di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico sostanzialmente uguali a quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti o nel terzo foro passante.
113. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, comprendente inoltre: dopo la fase di deposizione di seconda pellicola conduttrice, - una fase di deposizione di pellicole di isolamento per depositare una sesta pellicola di isolamento avente caratteristiche di attacco chimico sostanzialmente uguali a quelle della terza pellicola di isolamento per riempire i primi fori passanti, i secondi fori passanti o i terzi fori passanti; e - dopo la fase di asportazione di pellicola conduttrice, una fase di asportazione di pellicola di isolamento per asportare la sesta pellicola di isolamento inserita nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti, lasciando la seconda pellicola conduttrice e la sesta pellicola di isolamento nei primi fori passanti, nei secondi fori passanti o nei terzi fori passanti.
114. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 110, in cui: la terza pellicola di isolamento è una pellicola laminata di una pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico come quelle della sesta pellicola di isolamento depositata sopra una pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento, durante la fase di asportazione di pellicole di isolamento, vengono asportate una sesta pellicola di isolamento e la pellicola di isolamento aventi sostanzialmente le medesime caratteristiche di attacco chimico .
115 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 111, in cui: la terza pellicola di isolamento è una pellicola laminata di una pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico come quelle della sesta pellicola di isolamento depositata sopra una pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento, durante la fase di asportazione di pellicole di isolamento, vengono asportate una sesta pellicola di isolamento e la pellicola di isolamento aventi sostanzialmente le medesime caratteristiche di attacco chimico.
116. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 112, in cui: la terza pellicola di isolamento è una pellicola laminata di una pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico come quelle della sesta pellicola di isolamento depositata sopra una pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento, durante la fase di asportazione di pellicole di isolamento, vengono asportate una sesta pellicola di isolamento e la pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico .
117. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 113, in cui: - la terza pellicola di isolamento è una pellicola di una pellicola di isolamento avente sostanzialmente le medesime caratteristiche di attacco chimico come quelle della sesta pellicola di isolamento depositata sopra una pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della sesta pellicola di isolamento, durante la fase di asportazione di pellicole di isolamento, vengono asportate una sesta pellicola di isolamento e la pellicola di isolamento aventi sostanzialmente le medesime caratteristiche di attacco chimico .
118. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: una fase di formazione di elettrodo di gate per depositare una prima pellicola conduttrice ed una prima pellicola di isolamento, quest'ultima sopra la prima sopra un substrato di semiconduttore e poi per configurare la prima pellicola conduttrice e la prima pellicola di isolamento per formare primi elettrodi di gate della prima pellicola conduttrice aventi superfici superiori coperte con la prima pellicola di isolamento in una regione in cui devono essere formati transistori di celle di memoria, e secondi elettrodi di gate della prima pellicola conduttrice avente superfici superiori coperte con la prima pellicola di isolamento in una seconda regione in cui devono essere formati i transistori di circuito periferico; - una fase di formazione di strato diffuso per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain dei transistori di celle di memoria nella prima regione, e strati diffusi di source e strati diffusi di drain dei transistori di circuito periferico nella seconda regione ; una fase di formazione di prima pellicola di isolamento di parete laterale per formare prime pellicole di isolamento di parete laterale sulle pareti laterali degli elettrodi di gate; una fase di formazione di prima pellicola di isolamento per depositare una prima pellicola tra stati di isolamento sul substrato di semiconduttore con le prime pellicole di isolamento di parete laterale e poi per rendere piana una superficie della seconda pellicola di isolamento; una fase di formazione di terza pellicola di isolamento per formare una terza pellicola di isolamento avente caratteristiche di attacco chimico diverse da quelle della seconda pellicola di isolamento sulla seconda pellicola di isolamento resa piana; una fase di formazione di foro passante per configurare la seconda pellicola di isolamento e la terza pellicola di isolamento per aprire primi fori passanti da aprire sopra gli stati diffusi di source, secondi fori passanti da aprire sopra gli strati diffusi di drain, e terzi fori passanti da aprire sopra gli strati diffusi di source o sopra gli strati diffusi di drain dei transistori di circuito periferico, o degli elettrodi di gate; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice avente i fori passanti formati all'interno sopra il substrato di semiconduttore; una fase di formazione di conduttore inserito per levigare una superficie della seconda pellicola conduttrice fino a che non viene scoperta la terza pellicola di isolamento sopra una superficie per formare primi conduttori inseriti nei primi fori passanti, secondi fori conduttori inseriti nei secondi fori passanti e terzi conduttori inseriti nei terzi fori passanti ; una fase di formazione di sesta pellicola di isolamento per formare una quarta pellicola di isolamento con quarti fori passanti aperti sopra i primi conduttori inseriti, quinti fori passanti aperti sopra i secondi conduttori inseriti e sesti fori aperti sopra i terzi conduttori inseriti; - una fase di deposizione di terza pellicola conduttrice per depositare una terza pellicola conduttrice sopra il substrato di semiconduttore con la quarta pellicola di isolamento formata; e - una fase di asportazione di pellicola conduttrice per asportare la terza pellicola conduttrice sopra la seconda pellicola tra strati, per lasciare la seconda pellicola conduttrice nei quarti fori passanti, nei quinti fori passanti e nei sesti fori passanti per formare elettrodi di memoria di condensatore della terza pellicola conduttrice nei quarti fori passanti, una prima pellicola conduttrice di contatto della terza pellicola conduttrice formata nei quinti fori passanti ed una seconda pellicola conduttrice di contatto della terza pellicola conduttrice formata nei sesti fori di contatto.
119. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 118, in cui: durante la fase di asportazione di pellicola conduttrice, viene levigata una superficie del substrato di semiconduttore per asportare la terza pellicola conduttrice sopra una superficie della quarta pellicola di isolamento.
120. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 69, in cui: - le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionano come arresto dell'attacco chimico per formare i fori passanti; e - i fori passanti sono formati mediate autoallineamento con la prima pellicola di isolamento e le prime pellicole di isolamento di parete laterale.
121. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 71, in cui: - le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionano come arresti dell'attacco chimico per formare i fori passanti; e - i fori passanti sono formati mediante autoallineamento con la prima pellicola di isolamento e le prime pellicole di isolamento di parete laterale.
122. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 74, in cui: le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionano come arresti dell'attacco chimico per formare i fori passanti; e - i fori passanti sono formati mediante autoallineamento con la prima pellicola di isolamento e le prime pellicole di isolamento di parete laterale.
123. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 77, in cui: - le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionano come arresto dell'attacco chimico per formare i fori passanti; e - i fori passanti sono formati mediante autoallineamento con la prima pellicola di isolamento e le prime pellicole di isolamento di parete laterale.
124. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 118, in cui: - le prime pellicole di isolamento di parete laterale e la prima pellicola di isolamento funzionano come un arresto dell'attacco chimico per formare i fori passanti; e - i fori passanti sono formati mediante autoallineamento con la prima pellicola di isolamento e le prime pellicole di isolamento di parete laterale.
125. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: - una fase di formazione di elettrodo di gate per depositare e per configurare una prima pellicola conduttrice sopra un substrato di semiconduttore per formare elettrodi di gate della prima pellicola conduttrice ; - una fase di formazione di strato diffuso per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain; - una fase di formazione di pellicola tra strati di isolamento per formare una pellicola tra' strati di isolamento avente primi fori passanti e secondi fori passanti formati all'interno, i primi fori passanti essendo aperti sopra gli strati diffusi di source ed i secondi fori passanti essendo aperti sopra gli strati diffusi di drain; una fase di formazione di apertura per formare aperture nella pellicola tra strati di isolamento, circondanti i primi fori passanti, le aperture avendo un diametro maggiore di quello dei primi fori passanti e non raggiungendo il substrato di semiconduttore; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola sopra il substrato di semiconduttore avente la pellicola tra strati di isolamento formata su di esso; - una fase di asportazione di pellicola conduttrice per asportare la seconda pellicola conduttrice sopra la pellicola tra strati di isolamento, lasciando la seconda pellicola conduttrice nei secondi fori passanti e le aperture per formare elettrodi di memoria di condensatore della seconda pellicola conduttrice formata nelle aperture e la prima pellicola conduttrice di contatto della seconda pellicola conduttrice formata nei secondi fori passanti; e una fase di formazione di elettrodi opposti di condensatore per depositare una pellicola di isolamento per essere pellicole dielettriche di condensatore ed una terza pellicola conduttrice per essere elettrodi opposti di condensatore sopra il substrato di semiconduttore avente gli elettrodi di memoria di condensatore e la prima pellicola conduttrice di contatto formati sopra e poi per configurare la terza pellicola conduttrice per formare gli elettrodi opposti di condensatore.
126. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 125, comprendente inoltre: - dopo la fase di formazione di pellicola tra strati di isolamento, una fase di deposizione di quarta pellicola conduttrice per depositare una quarta pellicola conduttrice per riempire i primi fori passanti ed i secondi fori passanti, - durante la fase di formazione di aperture, venendo formate le aperture lasciando conduttori a colona della quarta pellicola conduttrice inseriti nei primi fori passanti nelle aperture in una condizione di sporgenza.
127. Metodo per applicare un dispositivo di memoria a semiconduttore secondo rivendicazione 125, in cui: - durante la fase di formazione di pellicola tra strati di isolamento, vengono formati i primi fori passanti ed i secondi fori passanti.
128. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 125, in cui: - durante la fase di formazione di pellicola tra strati di isolamento la pellicola tra strato di isolamento è formata con una pellicola laminata di due o più di due strati aventi caratteristiche di attacco chimico diverse tra di loro; - durante la fase di formazione di aperture, le aperture vengono aperte verso una interfaccia tra la pellicola laminata avente diverse caratteristiche di attacco chimico tra di loro.
129. Metodo per fabbricare un dispositivo di memoria a semiconduttore comprendente: - una fase di formazione di elettrodo di gate per depositare e per configurare una prima pellicola conduttrice sopra un substrato di semiconduttore per formare elettrodi di gate della prima pellicola conduttrice; - una fase di formazione di strato diffuso per drogare il substrato di semiconduttore con una impurità con gli elettrodi di gate come maschera per formare strati diffusi di source e strati diffusi di drain,· - una fase di formazione di pellicola tra strati di isolamento per formare una pellicola tra strati di isolamento con primi fori passanti e con secondi fori passanti formati dentro, i primi fori passanti essendo aperti sopra gli strati diffusi di source ed i secondi fori passanti essendo aperti sopra gli strati diffusi di drain; una fase di deposizione di seconda pellicola conduttrice per depositare una seconda pellicola conduttrice sopra il substrato di semiconduttore avente la pellicola tra strati di isolamento formata sopra; arresto dell'attacco chimico con aperture in una regione per i primi fori passanti da formare dentro ed una regione per i secondi fori passanti da formare dentro ed avente caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento; - una fase di formazione di parete laterale per formare pareti laterali aventi caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento sopra le pareti laterali della pellicola di arresto dell'attacco chimico; e - una fase di apertura di foro passante per attaccare chimicamente la prima pellicola di isolamento con la pellicola di arresto dell'attacco chimico e le pareti laterali come maschera attaccando chimicamente la prima pellicola di isolamento per formare la pellicola tra strati di isolamento con i primi fori passanti e con i secondi fori passanti formati dentro. 133. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 129, in cui: la fase di formazione di pellicola tra strati di isolamento è caratterizzata dal fatto di comprendere: - una fase di formazione di pellicola tra strati di isolamento per depositare una pellicola tra strati di isolamento sopra il substrato di semiconduttore; una fase di formazione di pellicola di arresto una fase di configurazione di seconda pellicola conduttrice per configurare la seconda pellicola conduttrice per formare linee di bit collegate agli strati diffusi di drain attraverso i primi fori passanti e conduttori inseriti nei secondi fori passanti; e - una fase di formazione di condensatore per formare condensatori comprendenti elettrodi di memoria di condensatore collegati agli strati diffusi di source attraverso i conduttori inseriti, pellicole dielettriche di condensatore coprenti gli elettrodi di memoria di condensatore e gli elettrodi opposti di condensatore coprenti almeno una parte delle pellicole dielettriche di condensatore.
130. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 129, comprendente inoltre : dopo la fase di deposizione di seconda pellicola conduttrice, una fase di deposizione di prima pellicola di isolamento per depositare una prima pellicola di isolamento sopra la seconda pellicola conduttrice; - dopo la seconda fase di configurazione di pellicola conduttrice, una fase di formazione di pellicola di isolamento di parete laterale per formare pellicole di isolamento di parete laterale sulle pareti laterali delle linee di bit, - durante la fase di configurazione di seconda pellicola conduttrice, la prima pellicola di isolamento e la seconda pellicola conduttrice sono trattate secondo la medesima configurazione.
131. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 129, comprendente inoltre: - dopo la fase di configurazione di seconda pellicola conduttrice, una fase di formazione di seconda pellicola di isolamento per formare una seconda pellicola di isolamento con aperture formate sopra i conduttori inseriti, in cui: - durante la fase di formazione di condensatore, gli elettrodi di memoria di condensatore sono selettivamente formati nelle pareti laterali e nelle parti inferiori delle aperture.
132. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 125, in cui: - la fase di deposizione di pellicola tra strati di isolamento è caratterizzata dal fatto di comprendere: - una fase di deposizione di pellicola tra strati di isolamento per depositare una pellicola tra strati di isolamento sopra il substrato di semiconduttore; una fase di formazione di pellicola di arresto dell'attacco chimico per formare una pellicola di dell'attacco chimico per formare una pellicola di arresto dell'attacco chimico con aperture in una regione per i primi fori passanti da formare dentro ed una regione per i secondi fori passanti da formare dentro ed avente caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento; - una fase di formazione di parete laterale per formare pareti laterali aventi caratteristiche di attacco chimico diverse da quelle della pellicola tra strati di isolamento sopra le pareti laterali della pellicola di arresto di attacco chimico; e - una fase di apertura di foro passante per attaccare chimicamente la prima pellicola di isolamento con la pellicola di arresto dell'attacco chimico e le pareti laterali come maschera attaccando chimicamente la prima pellicola di isolamento per formare la pellicola tra strati di isolamento con i primi fori passanti e con i secondi fori passanti formati dentro. 134 . Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 125, in cui: - durante la fase di formazione di pellicola tra strati di isolamento, la pellicola tra strati di isolamento è depositata sopra la pellicola di semiconduttore ed attaccando poi la pellicola tra strati di isolamento mediante litografia a fasce di elettroni con una riserva fotosensibile configurata come maschera per aprire i primi fori passanti ed i secondi fori passanti. 135. Metodo per fabbricare un dispositivo di memoria a semiconduttore secondo rivendicazione 129, in cui: - durante la fase di formazione di pellicola tra strati di isolamento, la pellicola tra strati di isolamento è depositata sopra la pellicola di semiconduttore ed attaccando poi la pellicola tra strati di isolamento mediante litografia a fasce di elettroni con una riserva fotosensibile configurata come maschera per aprire i primi fori passanti ed i secondi fori passanti.