IT8420481A1

IT8420481A1 - Dispositivo di memoria a semiconduttore e procedimento per la sua fabbricazione"

Info

Publication number: IT8420481A1
Application number: ITMI1984A020481A
Authority: IT
Original assignee: Hitachi Ltd
Priority date: 1983-04-15
Filing date: 1984-04-10
Publication date: 1985-10-10
Also published as: FR2544537B1; KR920007331B1; DE3414057C2; FR2544537A1; DE3414057A1; JPS59191373A; KR840008539A; US5021842A; HK22189A; IT8420481A0; GB8405975D0; GB2138207B; IT1176006B; GB2138207A; SG77088G; JPH0666436B2

Description

" DISPOSITIVO DI MEMORIA A SEMICONDUTTORE E PROCEDIMENTO

PER LA SUA FABBRICAZIONE

RIASSUNTO

E* descritta una DRAM avente i condensatori del^ le celle di memoria formati utilizzando elementi a "fossato o ondulati" qui chiamati moat? I moat sono realizzati in un substrato di semiconduttore indipendentemente per i conden ?.

? satori rispettivi mediante incisione a secco anisotropa, ed essi servono per aumentare le capacit? dei condensatori senza aumentare le aree di ingombro di essi? La maggior parte ~ di ciascun condensatore ? annegata nel moat, I condensatori sono isolati elettricamente dal substrato di semiconduttore, ed il substrato di semiconduttore non ? impiegato come gli ie lettrodi dei condensatori? Il condensatore ? costituito da un primo e secondo strati di silicio policristallino, e da una pellicola isolante formata fra di essi. Il primo strato di silicio policristallino serve come un elettrodo inferiore isolato elettricamente dal substrato di semiconduttore, esso ? formato indipendentemente per ciascun condensatore, ed ? collegato alla regione di sorgente o pozzo nel MISFET della cella di demoria. Il secondo strato di -silicio policristallino e la pellicola isolante sono comuni alle celle di memo ria in una matrice,di celle di memoria identiche, e sono formati in modo unitario. Un potenziale fisso viene applicato al secondo strato di silicio policristallino?

DESCRIZIONE

La presente invenzione riguarda una memoria ad accesso casuale dinamica (DRAM).

.La DRAM impiega come cella di memoria un circu? to serie che ? costituito da un condensatore d? immagazzinamento e da un transistor di commutazione (MISFET). Al fine di aumentare la quantit? di informazione (in numero di hit) e migliorare il tempo di accesso, la DRAM ha tendenza a una den sita di integrazione maggiore. Per aumentare la densit? di integrazione della DRAM, la cosa pi? efficace ? quella di ri^ durre 1'area occupata dal condensatore di immagazzinamento o memoria. La riduzione dell'area, tuttavia, determina riduzio ne della capacit? del condensatore. Sfavorevolmente, ci? por ta ad un aumento negli errori flessibili (soft).ascrivibili a particelle alfa (particelle ?* ), e all'accorciamento di un ciclo di rinfresco.

Sono state proposte varie idee per ridurre l'area di ingombro del condensatore di memoria senza ridurne la capacit?. In qualit? di una di queste, una DRAM' includente condensatori di memoria nuovi (chiamati condensatori a "fosil?. sato" o condensatori "ondulati") le cui capacit? sono for- /QO mate, non solo sulla superficie di un substrato di semicon duttore ma anche all*interno.del substrato di semiconduttore, ? stata proposta nella domanda di brevetto giapponese No* 50-53883? I nuovi condensatori di memoria sono formati come segue* Ciascun moat (chiamato pure solco a U o fossato) ? formato in una superficie maggiore di un substrato di semiconduttore* Una pellicola isolante ? .formata sulla superficie esposta del substrato di semiconduttore entro il moat* Inoltre, ? formato un elettrodo di condensatore coprente la pellicola isolante. Il condensatore di tipo MIS ? costituito dal substrato di semiconduttore, dalla pellicola isolante e dall'elettrodo di condensatore entro il moat*

L?inventore ha fabbricato la DRAM precedentemen te indicata, a titolo di esperimento, e l'ha studiata* Come conseguenza, si sono trovati problemi che saranno descritti successivamente relativamente al migliorare ulteriormente1'au mento della densit? di integrazione della DRAM*.

Il primo problema ? la distribuzione di uno stra to di esaurimento. Nel condensatore di memoria, una parte che memorizza cariche serventi come informazione ? la porzione a moat entro il substrato di semiconduttore. In un caso in cui la distanza fra i condensatori di memoria rispettivamente a? discenti ? resa ancora minore al fine di migliorare la densit? di integrazione, rispettivi strati di esaurimento o a im V?v /*/ poveriment? estendentisi dalle pareti laterali dei moat for '

- ?? manti i condensatori di memoria adiacenti sono accoppiati ^ mutuamente. Quando una differenza di potenziale esiste fra i condensatori di memoria adiacenti) le cariche migrano dal. condensatore di potenziale maggiore al condensatore di potenziale minore. In altre parole, le cariche trafilano fra i condensatori adiacenti. Ci? determina l?inversione della informazi?ne e, a sua volta, la riduzione della affidabilit?. Il problema ha ostacolato il miglioramento della densit? di integrazione della DRAM.

Il secondo problema ? quello di aumentare l'influenza delle particelle alfa. Rispetto ad un condensatore di memoria convenzionale che ? piano, la struttura di condensatore tridimensionale basata sul moat ? in grado di immagazzi nare un maggior numero di cariche entro il substrato di semi conduttore. Al tempo stesso, tuttavia, la struttura ? maggiormente influenzata da portatori di minoranza che si sviluppano a causa delle particelle <=s, entro il substrato di semiconduttore. Infatti, quando il moat estendentesi verso l'interno da una superficie maggiore del substrato di semiconduttore diviene pi? profondo, il grado di influenza da parte dei portatori di minoranza aumenta pi? cospicuamente. E' difficile ottenere una quantit? di cariche sufficientemente grande da trascurare l'influenza dei portatori di ini noranza creati dalle particelle alfa. La ragione ? che l'au

A\ y* mento della profondit? del moat ? limitato? Il problema ha ostacolato l'aumento della affidabilit? della DRAM?

Il terzo problema ? la difficolt? di appiattimento. La dimensione nel senso della larghezza del moat im mediatamente dopo la sua formazione nel substrato di semicon duttore ? di almeno approssimativamente 1 micron con il li^ vello tecnico di un prodotto. Poich? l'ispessimento dell'elettrodo di condensatore costituisce una causa di rottura di una linea di parole, il moat non pu? essere riempito com pletamente con il materiale d'elettrodo del condensatore e quello della pellicola isolante. Conseguentemente, un avvallamento nasce nella parte superiore del moat. Pertanto, le linee delle parole e le linee dei bit che sono formate sui moat sono suscettibili di rompersi come pure possono verificarsidi spersionidi lavorazione nella larghezzadel cablaggio, lunghezza del cablaggio, di esse? Queste hanno costituito cause delle dispersioni delle caratteristiche elettriche degli articoli a DRAM e il verificarsi di articoli non conformi.

Lo scopo della presente invenzione ? quello di fornire una DRAM formata con condensatori di memoria in moat, la quale sia adatta a migliorare la densit? di integrazione.

Un altro scopo della presente invenzione ? quello di impedire il fenomeno di dispersione delle cariche fra condensatori di memoria adiacenti in una DRAM che ? formata con i condensatori di memoria in moat

Un altro scopo della presente invenzione ? quel

r lo di ridurre l'influenza di portatori di minoranza creati da particelle alfa, su condensatori di memoria in una DRAM >

che ? formata con i condensatori di memoria in moat?

Un altro scopo della presente invenzione ? quello di impedire la corrente di dispersione fra un condensatore di memoria ed un substrato, cos? da prolungare il tempo di ritenzione dell'informazione?

Ancora un altro scopo della presente invenzione ? quello di impedire avvallamenti su moat per formare condensatori di memoria in essi, in una DRAM che ? formata con i condensatori di memoria nei moat?

I summenzionati e altri scopi della presente invenzione, ? le caratteristiche nuove di essa, risulteranno pi? evidenti dalla descrizione che segue in unione con i di^ segni acclusi?

Un aspetto tipico della presente invenzione qui descritta sar? brevemente riassunto qui sotto?

Il condensatore di memoria di ciascuna cella di memoria ? formato in un moat che ? isolato elettricamente da un substrato di semiconduttore? Il condensatore di memoria ? costituito da un primo e secondo strati di silicio po licristallino, e una pellicola isolante frapposta fra essi? Sia il primo che il secondo strato di silicio policristalli^ no sono annegati nel moat* Il primo strato di silicio poliHt( ?? cristallino che ? lo strato inferiore ? isolato elettricamente dal substrato di semiconduttore mediante una pellico la isolante? Il primo strato di silicio policristallino ? collegato al MISFET della cella di memoria. In tal modo, strati a impoverimento previsti per estendersi dai condensatori delle celle di memoria adiacenti nel substrato di s<? miconduttore sono evitati cos? da ottenere una maggiore den sita di integrazione.

Nei disegni:

la figura 1 S uno schema circuitale'equivalente illustrativo delle parti essenziali di una DRAM per illustrare una prima forma di realizzazione della presente inven zione;

la figura 2A ? una vista in pianta illustrativa delle parti essenziali di una cella di memoria per illustrare la DRAM della prima forma di realizzazione .della presente invenzione;

la figura 2B ? una vista in sezione presa lungo la linea X - X di figura 2A;

la figura 3 ? una vista in pianta illustrante le parti essenziali di una matrice di memoria che ?.costituita dalle celle di memoria rappresentate nelle figure 2A e 2B;

le figure da 4A a 12B sono viste per illustrare un procedimento per la fabbricazione della DRAM rappresenti* ta nelle figure 2A e 2B;

la figura 13A ? una vista in pianta illustrat?va\$iWy delle parti essenziali di una cella di memoria per illustra re una DRAM secondo una seconda forma di realizzazione .della presente invenzione;

la figura 13B ? una vista in sezione presa lungo la linea X-X della figura 13A;

le figure da 14A a 15B sono viste per illustrare un procedimento per fabbricare la DRAM rappresentata nelle figure 13A e 13B;

la figura 16A ? una vista in pianta illustrativa delle parti essenziali di una cella di memoria per illustra re una DRAM secondo una terza forma di realizzazione della presente invenzione;

la figura 16B ? una vista in sezione presa lungo la linea X - X di figura 16A;

le figure da 17A a l8B sono viste per illustrare un procedimento per la fabbricazione della DRAM rappresentata nelle figure 16A e 1?B; e

la figura 19 ? una vista in sezione illustrante ancora un*altra forma di realizzazione della presente in venzione?

La figura 1 ? uno schema circuitale equivalente illustrativo delle parti essenziali di una DRAM per illustra re una prima forma di realizzazione della presente invenzione.

SA., SA_, ????. indicano amplificatori sensori, X M

ciascuno dei quali serve per amplificare la piccola differen za di potenziale fra una cella di memoria predeterminatja ed una cella fittizia predeterminata* BL . e BL _ indicano li^ nee di bit che si estendono in una direzione identica dall1am plificatore sensore SA ? 'BL e BL? indicano linee di bit 1 Zi 4?A?

che si estendono in una direzione identica dall1amplificatore sensore SA * Queste linee di bit BL servono per trasmettere. informazione* WL e WL indicano linee di parole che si esten dono in una direzione intersecante-le linee dei bit* WL. e 3 WL indicano linee di parole che si estendono nella medesima 4

direzione di quella delle linee di parole WL e WL ? .

X ?

M i M , M , M -, *???? indicano celle di memo 1I \?? ?*\ Z*

ria che contengono cariche serventi da informazione* Le rispettive celle di memoria M , M M ' M sono costi 11 1 Z ZI 22

tuite da MISFET Qj^, Qj2? Q21? ?22. e da condensator? Gi1* ?12* C2i* C22 . Ciascuno dei MISFET Q^ , Ql2? Q2J, Q22. ha una estremit? collegata alla linea di bit predeterminata BL e ha un elettrodo di porta collegato alla linea di parole predeterminata WL, Ciascuno dei condensatori C^^, Cj2* ^21* ha una estremit? collegata all?altra estremit? di '22

quello corrispondente dei MISFET ^, ^ Q22 ?????? e ha l?altra estremit? collegata ad un terminale a potenziale fisso vss (zero V)?

indicano celle fitti-Dll? ?12? D21? ^22*

zie per contenere cariche tramite le quali pu? essere giudiO P/vv\? cato se 11informazione delle celle di memoria ? ?1? o "O", * Le rispettive celle fittizie D^ , ^t , D^ . sono costituite da MISFET QDU ? 5DI2> ??21? QD22 condensa tori C SFET CQ? Ciascuno dei DII DI2? D21, c e MI

D22

MISFET QD11? % i2* % 2l* QD22 **??* lia un caP? collegato al la linea di bit predeterminata BL e ha un elettrodo di porta collegato alla linea di parole predeterminata WL? Ciascuno dei condensator-i C^ , CM 2, VCD21, CD22 ???? ha un capo col_ legato all?altro capo di quello corrispondente dei MISFET 2D11* ? 12* QD21# ? 22 . ,eha l'altro capo collegato al terminale a potenziale fisso V *

I MISFET CQ sono previsti per scaricare (annulla re) le cariche immagazzinate nei condensatori C ,?. C

DI13 DI29 0^ indica un terminale per applicare un se-CD21 * CD22

gnale di scarica all 'elettrodo di porta del MISFET CQ?

Sar? ora descritta la struttura della prima forma di realizzazione della presente invenzione?

La figura 2A ? una vista in pianta illustrativa delle parti essenziali di una cella di memoria per illustrare la DRAM della prima forma di realizzazione della presente invenzione , mentre la figura 2B ? una vista in sezione presa lun go la linea X - X della figura 2A, La figura 3 ? una vista in pianta illustrativa delle parti essenziali di una matrice di celle di memoria che ? costituita dalle celle di memoria rappresentate nelle figure 2A e 2B? In figura 3* al fine di chiarire il disegno, non sono mostrate pellicole isolanti da for

??

mare fra strati conduttori.

In tutte le figure concernenti la prima forma di realizzazione, parti aventi le medesime funzioni sono contrassegnate dai medesimi simboli, ed esse non saranno illustrate ripetutamente.

Il numero 1 indica un substrato di semicondutto re di tipo p che ? fatto di silicio monocristallino (Si).

Il numero 2 indica una pellicola isolante di cara po che ? formata fra le celle di memoria adiacenti in una superficie maggiore del substrato di semiconduttore 1 e che serve per isolarle elettricamente. La pellicola isolante di campo 2 circonda integralmente due celle di memoria che sono collegate ad una linea di bit 22 attraverso un foro di con tatto identico 21. La matrice di celle di memoria ? tale che le celle di memoria sono disposte sotto forma di una matrice come ? rappresentato in figura 3? con unit? fondamentali ripetute ciascuna delle quali ? costituita da due celle di memoria circondate integralmente dalla pellicola isolante di campo. I MISFET Q delle due celle di memoria si suddividono una regione di semiconduttore 19 di tipo n+ che ? collegata alla linea di bit 22.

Il condensatore C della cella di memoria ? co stituita da un primo elettrodo (in seguito chiamato "prima armatura di condensatore") 9 indicato da una linea apuntoe PISI*! tratto, un secondo .elettrodo (in seguito chiamato "seconda armatura di condensatore?) 16 ed una pellicola isolante 11 frapposta fra di.essi. La prima e seconda armature di condensatore 9 e l6 sono costituite da un conduttore.

La prima armatura di condensatore 9 ? collegata al MISFET Q della celle di memoria. La seconda armatura di condensatore 16 ha il potenziale fisso V applicato ad ?DO

essa. Il condensatore C ? formato essenzialmente in modo da essere annegato in un moat (gola U) 6 che, a sua volta, ? formato in modo daestendersi da una parte predeterminata del la superficie maggiore del substrato di semiconduttore 1 in esso. Al fine di aumentare la capacit? del condensatore C, il moat 6 non ? realizzato oblungo, ma esso ? realizzato di una forma che ? chiaramente mostrata nella figura 2A, Il nu mero 7 indica una pellicola isolante che ? formata all1in-, terno del moat 6, cio? sulle superfici del substrato di'semiconduttore 1 corrispondenti alla superficie laterale e a^L la superficie inferiore del moat 6, e che serve per isolare elettricamente il substrato di semiconduttore 1 e la prima armatura di condensatore 9? La pellicola isolante 7 ? pi? spessa che la pellicola isolante 3A, Qualsiasi tensione sia applicata alla prima armatura di condensatore 9, nessuna informazione ? memorizzata nella parte periferica del moat 6 entro il substrato di semiconduttore 1, Quando il potenzia le della prima armatura di condensatore 9 ? zero V, la capacita fra il substrato di semiconduttore 1 e la prima arma QN'O

tura di condensatore 9 ? molto bassa? Quando il potenziale della prima armatura di condensatore 9 ? 5 V, semplicemente uno strato a impoverimento si distribuisce nella superficie del substrato di semiconduttore 1, e cariche per formare uno strato di inversione non sono alimentate dalla regione di semiconduttore 19?

Il numero 8 indica un foro di contatto che ? realizzato rimuovendo una parte predeterminata della pellicola isolante 3A.al fine di collegare la prima armatura di condensatore 9 e una regione di semiconduttore 19 costituen te il MISFET? La prima armatura di condensatore 9 ? formata sulla pellicola isolante 71 la pellicola isolante 3A e.la

regione di semiconduttore 19? I fori di contatto 8 sono omessi da figura 3?

Ad esempio, zero V o 5 V sono applicati alla pri^ ma armatura di condensatore 9 in corrispondenza con l?informazione? Le rispettive prime armature di condensatore 9 delle celle di memoria adiacenti sono isolate strutturalmente e elettricamente* Come ? rappresentato dalle linee atrattoe pun to in figura 3> le prime armature di condensatore 9 sono disposte indipendentemente per le rispettive celle di memoria. La pellicola isolante 11 e la seconda armatura di condensato re 16 delle celle di memoria sono comuni alle celle di memo-1

ria nella matrice di celle di memoria identiche e sono for(? s mate integralnence. Come ? rappresentato in figura 3| le e> i ON'P pellicola isolante?1 e la seconda armatura di condensatore 16 non sono formate nelle regioni selezionate in cui sono ?

previsti i MISFET Q delle celle di memoria* Le cariche in qualit? di!informazione,sono immagazzinate,in quella parte della pellicola isolante 11 che ? frapposta fra.la prima ar matura di condensatore 9 e la seconda armatura di condensatore 16. Il numero 14 indica'un materiale di riempimento di sposto nel moat 6. Esso serve per ridurre un avvallamento su scettibile di comparire sul moat 6 nel caso in cui questo moat non ? riempito con un materiale conduttore ed un materia le isolante* La seconda armatura di condensatore 16 ed il materiale di riempimento 14 sono isolati elettricamente da un elettrodo di porta e linea di parole l8 (WL) mediante pellicole isolanti 15 e 15A.

Il MISFET Q comprende una pellicola isolante di porta 17t l?elettrodo di porta 18 e le regioni di semiconduttore di tipo n 19 ciascuna delle quali ? una regione di sorgente o di pozzo* La pellicola isolante di porta 17 ? prevista su quella parte della superficie maggiore .del subtrato di sen? conduttore 1 in cui sono formati i MISFET. L'elettrodo di po? ta 18 ? unitario con la linea di parole WL per applicare una tensione a questo elettrodo di porta 18. Le regioni di semiconduttore 19 sono fornite su entrambi i lati dell?elettrodo di porta 18 nella superficie del substrato di semiconduttore 1 corrispondente alla parte formante il MISFET. La regione di semiconduttore 19 ? definita dall'elettrodo di porta 18, dalla pellicola isolante di campo 2 e dalla prima armatura di ? condensatore 9. La linea di parole WL si estende sul.moat 6 la cui superficie ? appiattita?

Il numero 20 indica una pellicola isolante che ? formata fra l'elettrodo di porta l8 o linea di parole WL e la linea di bit 22, e che li isola elettricamente. Il foro di ' contatto 21 serve per collegare la regione di semiconduttore 19 e la linea di bit 22? La linea di bit 22 ?-disposta in modo da estendersi sulla pellicola isolante 20 e collegarsi con le regioni di semiconduttore 19 attraverso i fori di contatto 21 in parti predeterminate.

Sar? ora.descritto il funzionamento della prima forma di realizzazione facendo riferimento alle figure 2A e 2B, esemplificando la cella di memoria che ? costituita dal MISFET Q, e dal condensatore C.

Sar? illustrato un caso di scrittura di informazione nella cella di memoria. Quando una tensione di comando viene applicata all'elettrodo di porta costituente il MISFET Q della cella di memoria, questo MISFET Q ? commutato:in accen sione. Una tensione corrispondente all'informazione ? applicata alla linea di bit (BL) 22 che ? collegata alla regione di seni miconduttore 19 del MISFET Q lontana dal condensatore C rispet to all'elettrodo di porta. Pertanto, la tensione della linea O 'di bit (BL) 22 corrispondente all'informazione ? applicata ?

ON'O .alla prima armatura di condensatore 9 attraverso il MISFET Q. Quando una differenza di potenziale esiste fra la prima arma tura di condensatore 9 e l? seconda armatura di condensatore 16 mantenuta al potenziale fisso V , cariche per fungere da informazione sono immagazzinate o scritte nel condensatore C, Successivamente, al fine di conservare l'informazione nella cella di memoria, il MISFET Q .? commutato in spegnimento?

Nel caso di lettura della informazione della cella di memoria, pu? essere eseguita l'operazione inversa al la precedente operazione di. scrittura*

i Secondo la prima forma di realizzazione, il con densatore della cella di memoria .pu? essere formato entro il moat che ? isolato elettricamente dal substrato di semiconduttore, con il risultato che il fenomeno di dispersione fra que sto condensatore ed il condensatore della cella di memoria adia cente pu? essere impedit?*

Al fine di isolare elettricamente ulteriormente lecelle?imemoriaadiacentila regionedi arresto di canale ad esempio del tipo p pu? essere pure formata nella parte del substrato di semiconduttore 1 al disotto della pellicola isolante di campo 2

Le figura 4A, 5A, 6A, 7A, IOA, H A e 12A sono viste in pianta illustrative delle parti essenziali della cella di memoria in varie fasi di fabbricazione per illustrare un procedimento per produrre la DRAM della prima forma di realizza *

zion&. Le figure 4B, 5B# 6B, 7B, 8, 9, 10B, 11B e 12B sono vii

ste 'in sezione illustrative delle parti,essenziali della cella di mem?ria in varie fasi di fabbricazione per illustrare il pr? cedimento per produrre la DRAM della prima forma di realizzazi<5 ne. Le rispettive figure contrassegnate da B sono viste in sezione prese lungo le linee X - X nelle figure corrispondenti contrassegnate da A.

Viene preparato un substrato di s?miconduttore I di tipo p fatto di silicio monocristallino (Si)', Come rappresentato nelle figure 4A e 4B, il substrato di semicondutto re 1 ? coperto selettivamente con una pellicola isolante di campo (pellicola di SiO^) 2 che ha spessore di 0,6 - 1 ^um al fine di isolare elettricamente celle di memoria adiacenti e gli elementi di semiconduttore .(non rappresentati) di circuiti i

periferici, ad esempio, un circuito di indirizzamento, un ci? cuito di lettura ed un circuito di scrittura. La pellicola isti lante di campo 2 ? formata tramite una tecnica di ossidazione termica selettiva convenzionale per la superficie del substrato di semiconduttore 1 impiegando una pellicola di nitruro di si. licio come una maschera impermeabile all'ossidazione.

Bench? non sia mostrato, una regione di arresto ? ? 4* ?

di canali di tipo p dovr? vantaggi?samente essere formata sulla superficie del subtrato di semiconduttore 1 al disotto della pellicola isolante di campo 2. Relativamente a ci?, prima della formazi?ne della pellicola isolante di campo 2, una im- Q>

ONV

- purit? di tipo p, come boro ? impiantata a ioni nel substrato di semiconduttore 1 tramite l'impiego della maschera impermea bile all'ossidazione. Durante l'ossidazione termica, il boro .

? fatto diffondere per formare la regione di arrest? di canale.

Dopo la fase illustrata nelle figure 4A e 4B, una pellicola isolante 3 viene formata sull'intera superficie del substrato di semiconduttore 1. In qualit? della pellicola isolante 3* una pellicola di biossido di silicio (SiO^) a

0

vente uno spessore di 300 -A ? formata mediante l'ossidazione termica della superficie del substrato di semiconduttore 1 ?? impiegata a titolo esemplificativo. Successivamente, una pelli cola isolante 4 prevista per fungere da maschera impermeabile all'ossidazione viene formata sulla pellicola isolante 3? In qualit? della pellicola isolante 4# ? impiegata a titolo esem

i plificativo una pellicola di nitruro di silicio (Si N ) del-3 4

O

lo spessore di 500 A e formata mediante deposizione di vapori chimici (CVD). Successivamente, una pellicola isolante 5 che funge da maschera per l'incisione a secco per formare moat e che ? pi? spessa della pellicola isolante 3 ? formata sul^ la pellicola isolante 4. In qualit? della pellicola isolante

5, ?.impiegata a titolo esemplificativo una pellicola di bios

O

sido di silicio dello spessore di 8000 A e formata mediante la tecnica CVD. La pellicola isolante 5 ? modellata per for mare la maschera per fornire i moat 6 che costituiscono i con densatori di celle di memoria. Impiegando questa maschera, le pellicole isolanti 4 e 3 sono rimosse successivamente e quindi viene rimosso'il substrato di semiconduttore 1, tramite la incisione a secco anisotropa come ad esempio incisione con io ni reattivi (RIE) con gas >CCl . In tal modo, vengono formati

' 4

i moat 6 come rappresentato nelle figure 5A e 5B? La dimensio ne W nel senso della larghezza del moat 6 ? di approssimativamente 1-1,5 ^um, mentre la profondit? D di esso dalla superfi^ eie del substrato di semiconduttore 1 ? di approssimativamente -3 yum. Il rapporto tra le velocit? di incisione del silicio e del ???86?&? di silicio per il gas CCl^ ? di 4M . La profondit? D pu? essere variata facendo variare lo spessore della pellicola isolante 5?

Dopo le fasi illustrate nelle figure 5A e 5B, la pellicola .isolante 5 che ? servita da maschera per ^ incisione a secco viene rimossa, e viene esposta la pellicola iso lente 4 per fungere da maschera per l'ossidazione termica. Im piegando la pellicola isolante 4 come maschera, la superficie del substrato di semiconduttore 1 esposto nel moat 6 ? ossida ta termicamente, cosi da formare una pellicola 7 di SiO- dello spessore di 4000 - 6000 A, sufficientemente pi? spessa della pellicola isolante 3 sulla superficie interna,cio? la super ficie laterale e la superficie inferiore del moat 6. La pellicola di S?O2 7 isola elettricamente il substrato di semiconduttore 1 e la prima armatura di condensatore. Questo stato ? w?0 . rappresentato nelle figure 6A e 6B. A.

Dopo la fase illustrata nelle figure 6A e 6B, le pellicole isolanti 4 e 3 sono rimosse successivamente. La superficie esposta del substrato di semiconduttore 1 ? ossida ta termicament? per formare una nuova pellicola di SiO^, 3A,

O

che ha uno spessore di 300 A . La parte predeterminata della pellicola 3A di SiO^ viene rimossa per formare un foro di oon tatto 8. Questo foro di contatto serve per collegare la prima armatura di condensatore ed una regione di semiconduttore per costituire un MISFET. Successivamente, silicio policristallino che ? un materiale conduttore viene depositato su tutta la area del substrato di semicondutt?re 1 sino ad uno spessore di 1000 A, e fosforo viene introdotto in essa al fine di stabilire una bassa resistivit?. Il silicio policristallino viene modellato per formare una prima armatura di condensatore 9 costituen te il condensatore della cella di memoria come ? rappresentato nelle figure JA e 7B. Lo spessore della pellicola di silicio O

policristallino fe di approssimativamente 500 - 1000 A. Una regione di semiconduttore 10 di tipo n, di 60 *T?/Q ? formata mediante la diffusione di fosforo nel substrato di semicondutto re 1 dal silicio policristallino entro il foro di contatto 8.

Dopo le fasi illustrate nelle figure 7A e 7B, una pellicola isolante (non rappresentata) fatta di biossido di o

silicio e avente uno spessore di 60 A a titolo esemplificativo viene formata sulla superficie esposta della prima armatura 4

* di condensatore 9. Questa pellicola isolante ? formata median ?? te l'ossidazione termica della superficie'd?lia pellicola di silicio policristallino che costituisce la prima armatura di ?

condensatore 9* Questa pellicola isolante serve per moderare la sollecitazione che si sviluppa a causa della differenza fra i coefficienti di dilatazione termica della prima armatura di condensatore 9 e una pellicola isolante 11.prevista per essere formata in una fase successiva, e ..pure per ridurre la cor rente di dispersione.della pellicola isolante 11* Successiva mente, la pellicola isolante 11 per immagazzinare cariche per fungere da informazi?ne ? formata sull'intera superficie del substrato di semiconduttore risultante 1 tramite la tecnica CVD, In qualit? della pellicola isolante 11, a titolo esempli^ ficativo ? impiegata una pellicola di nitruro di silicio aven - te costante dielettrica maggiore di quella del biossido di si 0 licio, e il suo spessore ? di approssimativamente 150 A ? Sue cessivamente, al fine di ridurre la corrente di dispersione della pellicola isolante 11, una pellicola isolante (non rappresentata) fatta di biossido di silicio e avente uno spesso-O

re di 20 A ? formata sulla pellicola isolante 11 ad esempio tramite l'ossidazione termica della pellicola isolante 11* Successivamente, al fine di formare la seconda armatura di condensatore che costituisce il condensatore della cella di memoria, silicio policristallino 12 ? depositato sull'intera superficie del substrato di semiconduttore risultante 1. Fo

soforo viene introdotto nel silicio poiicristallino al 9

0N>-fine di ridurre la resistivit? di esso? Lo spessore della pellicola di silicio policristallino 12 ? di approssimativa o

mente 3500 A, Come ? mostrato in figura 8, una pellicola i solante 13 ? formata per l?isolamento elettrico fra il sili> ci? policristallino 12 ed un materiale conduttivo da deposi^ tare su di esso. Questa .pellicola isolante 13 ?, ad esempio, o

una pellicola di SiO^ di 500 A che ? formata tramite l'ossjL dazione termica della superficie del silicio policristallino 12, Il CVD pu? pure essere impiegato come metodo per for mare la pellicola isolante 13.

Dopo le fasi illustrate1in figura 8, al fine 1

di riempire i moat 6, un materiale di riempimento 14 viene depositato su un'intera superficie del substrato di semicon duttore. risultante1 sino ad uno spessore ad esempio di 5000 A 11 materiale di riempimento 14 diverso da parti annegate nei moat 6 viene rimosso? La superficie del materiale di riempi mento 14 ? la superficie esposta del silicio policristallino 12 sono rese sostanzialmente uniformi* Pertanto, gli avvalla menti nei moat 6 sono ridotti. Il materiale di riempimento 14 ?, ad esempio, silicio policristallino? La rimozione del materiale di riempimento 14 ? attuata tramite incisione iso tropa, ad esempio incisione al plasma. La pellicola isolante 13 protegge il silicio policristallino 12 durante la rimozio ne del materiale di riempimento 14? E? vantaggioso che il si cAo <*> o ? licio policristallino 12 e il materiale di riempimento 14 ONv abbiano a risultare del medesimo materiale, Successivamente, la superficie del materiale di riempimento 14 ? ossidata ter micariente. Simultaneamente, la superficie del silicio policristallino 12 ? ulteriormente ossidata. Una pellicola iso-O lante 15 (pellicola di SiO ) avente uno spessore di.2000 A

A?

viene formata tramite l'ossidazione termica. L? pellicola i_ solante 15 e il silicio policristallino 12 in un'area per formare.il MISFET sono rimossi, e ? formata la seconda armatura di condensatore 16 per costituire il condensatore della cella di memoria. Successivamente, una pellicola isolante (pellicola di SiO ) ISA viene formata come rappresentato in figura 9 in modo tale che la parte esposta del silicio policristallino sulla superficie laterale della seconda armatura di condensatore 16 ? ossidata termicamente impiegando la pel^ licola isolante 11 come maschera. La pellicola isolante 11 ? parzialmente rimossa come mostrato in figura 9 prima che sia formata la pellicola isolante 15A. Di conseguenza, la pellico la isolante 11 ? suddivisa in una parte al disotto della seconda armatura di condensatore 16 e in una parte al disopra dell'area per formare il MISFET. Per questa incisione non ? necessaria una elevata precisione di registrazione.

Dopo le fasi illustrate in figura 9, le pelli^ cole isolanti 11 e 3 nell'area per formare il MISFET della cella di memoria sono rimosse. Nell'area rimossa, ? formata

* ?' una pellicola isolante 17 come ? rappresentato nelle figure 10A e 1QB al fine di formare una pellicola isolante di porta per costituire il MISFET? La pellicola isolante 17 ? for .mata ossidando termicamente la superficie del substrato di semiconduttore 1 esposta mediante la rimozione delle pelli? cole isolanti 11, 3,

Essa ? una pellicola di SiO , che ha uno spes-4?

o.

sore di 300 A.

Dopo le fasi illustrate nelle figure 10A e 10B, un materiale conduttore viene depositato al fine di formare un elettrodo di porta costituente il MISFET della cella di me noria, come pure una linea di parole. In qualit? del materia le conduttore, ? impiegato silicio policristallino, un metallo ad elevato punto di fusione come molibdeno (Mo) o tungsteno (W), un siliciuro che ? il composto fra il metallo ad elevato punto di fusione e silicio oppure una struttura a due strati che ? costituita dal silicio policristallino e dal siliciuro di metallo ad elevato punto di fusione al disopra di esso.

Relativamente agli spessori, ? preferibile un valore di 3000 -e

4000 A per lo strato di silicio policristallino,e uno strato C

di siliciuro di metallo ad elevato puito di fusione di 3000 A O

e uno strato di silicio policristallino di 2000 A sono pref? ribili per la struttura a due strati costituita dallo strato di siliciuro metallico ad elevato punto di fusione (WSi^) e dallo strato di silicio policristallino. Per 1?impiego come si^ c-ot liciixri metallici ad elevato punto di fusione sono impiegati siliciuro di tungsteno, siliciuro di molibdeno, siliciuro di tantalio e siliciuro di titanio. Il materiale conduttH vo ? configurato per formare gli elettrodi di porta e le linee 18 delle parole. Impiegando gli elettrodi di porta e le linee' 18 delle,parole come una maschera di introduzione di impurit?, un'impurit? di tipo n+ viene impiantata a ioni nel substrato di semiconduttore 1 dell'area per formare il MISFET della cella di memoria. L'impurit? viene diffusa tramite diffusione a penetrazione, per formare regioni di,semiconduttori 19 di ti po n . Pertanto, viene formato il MISFET Q come ? mostrato ne.1 le figure H A e 11B.

Dopo le fasi illustrate nelle figura 11A e 11B, una pellicola isolante 20 viene formata sull'intera superficie del substrato di semiconduttore risultante al fine di iso lare elettricamente gli elettrodi di porta e le linee di paro ' le 18 e'le.linee di bit. Impiegata come pellicola isolante 20 ?, ad esempio, una pellicola di vetro fosfosilicatico (PSG) che ha uno spessore di 6000 - 8000 A. La pellicola di PSG ? in grado di ridurre la crescita di ondulazioni a causa della mul tistratificazione, e pu? imprigionare ioni sodio (Na) influen zanti le caratteristiche di un dispositivo a circuito integra to a semiconduttori. Le pellicole isolanti 20e 17 sull1altra regione di semiconduttore 19, che ? lontana rispetto all'elettro do di porta 18 da una regione di semiconduttore del MISFET Q A.

* Cov collegato al condensatore della cella di memoria, sono rimos r

se. Pertanto, ? formato un foro di contatto 21 per collegare la regione di'semiconduttore 19, e .la linea di bit. Successi vamente, come ? rappresentato nelle figure 12A e 12B, la linea di bit 22 viene formata in modo da collegarsi con la regione di semiconduttore 19 attraverso il foro di .contatto 21 Ad esempio in qualit? della linea di bit 22 viene impiegato uno strato di alluminio (Al) che ha lino spessore di 7000 A . Successivamente, una pellicola di PSG e una pellicola di nitruro di silicio mediante la tecnica CVD al plasma al disopra di essa sono formate in qualit? di una pellicola di passivazione finale.

Il dispositivo a circuito integrato a semicondut^ tor? secondo l? presente invenzione viene finito tramite queste serie di fasi di fabbricazione.

La figura113A ? una vista in pianta illustrativa delle parti essenziali di una cella di memoria per illustrare una DRAM di una seconda forma di realizzazione. La figura 13B ? una vista in sezione presa lungo la linea X - X di figura 13A* Nella presente forma di realizzazione, una pellico f

la isolante diversa viene impiegata in qualit? di questa pel^ licola isolante di campo nella prima forma di realizzazione, che si trova fra le due celle di memoria collegate alla mede sima linea di bit e avente i condensatori adiacenti l'uno al^ l'altro.

In tutte le figure riguardanti la seconda ma di realizzazione, a parti aventi le medesime funzioni che nella prima forma di realizzazione sono assegnati i medesimi simboli^ ed esse non saranno illustrate di nuovo? Nella figu ra 13A, elettrodi di porta e linee di parola 18(WL) sono indicati da linee piene al fine di chiarire l?illustrazione. Facendo riferimento alle figure ?3A e 13B, il numero 23 indi^ ca una pellicola isolante che ? formata sulla superficie del substrato di semiconduttore 1 entro il moat 6A e che ? pi? spessa della pellicola isolante 3A. La pellicola isolante 23 isola elettricamente il substrato di semiconduttore 1 e la prima armatura di condensatore 9. La pellicola isolante 23A isola elettricamente i condensatori di due celle di memoria che sono collegate alla medesima linea di bit (BL) 22 e i cui condensatori sono adiacenti l?uno all'altro? La pellicola isolante 23A fra i condensatori pu? essere facilmente fornita mediante l?ossidazione termica dalla superficie interna del moat 6A durante la formazione della pellicola isolante 23? Secondo questa forma di realizzazione, i con.-densatori possono essere disposti entro i moat che sono isolati elettricamente dal substrato di semiconduttore*

In aggiunta, la pellicola isolante di campo avente il becco d'uccello non ? richiesta per l'isolamento fra i condensatori delle celle di memoria adiacenti?

Le figure 14A e 15A sono viste in pianta illu* O/ strative delle parti essenziali di una cella di memoria ne le fasi di fabbricazione per illustrare un procedimento per produrre la DRAM della seconda forma di realizzazione? Le fi^ gure 14B e 15B sono viste in sezione illustrative delle parti essenziali della cella di memoria nelle fasi di fabbricazione per illustrare il procedimento per produrre la DRAM della seconda forma di realizzazione. Le viste ih sezione contrassegnate da B sono prese lungo le linee X - X nelle figure cor risp?ndenti contrassegnate da A,

Analogamente al procedimento di fabbricazione della prima forma di realizzazione, viene dapprima preparato un substrato di semiconduttore di tipo p. Una pellicola isolante di campo viene formata per isolare elettricamente elementi a semiconduttore (non rappresentati) che costituiscono i circuiti periferici delle celle di memoria del substrato di semiconduttore 1, ad esempio, un circuito di indirizzamento, un circuito di lettura ed un circuito di scrittura. Questo punto ? il medesimo che nella prima forma di realizzazione. Nella cella di memoria del substrato di semiconduttore 1, vie ne formata una pellicola isolante di campo 2A come ? rappresentato nelle figura 14A e 14B. La pellicola isolante di cam po 2A ? formata come nella prima forma di realizzazione, tran ne per la parte fra le due celle di memoria che sono collegate alla medesima linea di bit ed i cui condensatori sono adiacenti l'uno all'altro? La pellicola isolante di campo 2A ? formata mediante l'ossidazione termica selettiva ben nota 9

PH'V del substrato di semiconduttore 1? Essa ? una pfellicola di SiO^ che ha uno spessore di 0,6 - 1 ^um.

Dopo la fase illustrata nelle figure 14A e 14B, moat 6A sono formati m?diante il medesimo procedimento che nella prima forma di realizzazione, impiegando le pellicole isolanti 3, 4 e 5. La larghezza e la profondit? del moat 6A possono essere simili a quelle della prima forma di realizza zione? Come ? rappresentato in figura 15A, la forma delle pellicole isolanti 4 e 5 ? tale che la pellicola isolante di campo 2A ? parzialmente esposta? Una maschera per formare i moat 6A ? costituita dalla pellicola isolante di campo 2A e dalla pellicola isolante 5? I moat 6A possono essere formati in autoallineamehto parziale con la pellicola isolante di cam po 2A? Ci? porta ad un aumento nelle capacit? dei condensa tori. La distanza fra i rispettivi moat 6A delle due celle di memoria collegate alla medesima linea di bit e aventi i condensatori adiacenti dovr? preferibilmente essere piccola, ad esempio di 1 ^um.

Successivamente, la pellicola isolante 5 viene rimossa per esporre la.pellicola isolante 4. Impiegando la pellicola isolante 4? il substrato di semiconduttore 1 esposto nei moat 6A ? ossidato termicamente. Pertanto sono formate le pellicole isolanti 23 e 23A costituite da una pelli cola di SiO * La pellicola isolante 23 si estende lungo eia - JU - ?? oO ON1>X scun moat 6A ed ? sufficientemente pi? spessa (4000 - 6000 ) della pellicola isolante 3A e essa isola elettricamente il substrato di.semiconduttore 1 e.la prima armatura di condensatore, La pellicola isolante 23A fornisce in particolare l'isolamento elettrico fra 'i condensatori (moat 6A) delle due celle di memoria collegate alla medesima linea di bit e aventi i condensatori adiacenti. La pellicola isolante 23A ha condizioni di trattamento a caldo, ecc,, controllate per far s? che il substrato di semiconduttore 1 della parte corrispondente possa divenire SiO^ in modo perfetto.

Dopo le fasi illustrate nelle figure 15A e 15B, sono similmente seguite le fasi del procedimento di fabbricazione della prima forma di realizzazione illustrata nelle fi gure 5A e 5B.e seguenti, tramite le quali ? ultimato il dispo sitivo a circuito integrato a semiconduttori della presente invenzione.

La figura 16A ? una vista in pianta illustrativa delle porzioni essenziali di una cella di memoria per spiegare una DRAM secondo una terza forma di realizzazione, mentre la figura 16B ? una vista in sezione presa lungo la linea X - X di figura l6A,

In questa forma di realizzazione, la pellicola isolante 3A.della seconda forma di realizzazione ? sostituita con una pellicola isolante 23B ancora pi? spessa.

In tutte le figure riguardanti la terza forma di realizzazione, a parti aventi le medesime funzioni che nelr la prima e seconda forme di realizzazione sono assegnati i medesimi simboli, e esse non saranno spiegate ripetutamente* Nella figura 16A, elettrodi di porta e linee di parole 18 (WL) sono indicati da linee a tratto pieno per una chiara illustra zione.

Facendo riferimento alle figure 16A e l?B, il simbolo 23B indica una pellicola isolante che ? formata fra il substrato di semiconduttore 1 e la prima armatura di con densator e 9all?esterno del moat 6 in modo da essere sufficien temente pi? spessa della pellicola isolante .3A impiegata nel la prima e seconda forme di realizzazione.

La pellicola isolante 23B isola elettricamente il substrato di semiconduttore 1 e la prima armatura di con r densatore. Anche quando una tensione corrispondente all?informazione viene applicata alla prima armatura di condensato re 9, cariche per fungere da informazione sono scarsamente immagazzinate nella superficie del substrato di semicondutto re 1* Nessuna carica per fungere da informazione della cella di memoria esiste nel substrato di semiconduttore 1*

Secondo questa forma di realizzazione, il condensatore pu? essere fornito solo nel moat che ? isolato elet tricamente dal substrato di semiconduttore. Come sar? indica to in seguito, il processo della terza forma di realizzazione diviene pi? complesso di quelle della prima e seconda for o me di realizzazione? Poich?, tuttavia, la pellicola isolan te 23B ? spessa, la capacit? fra la prima armatura di condensatore 9 ed il substrato di semiconduttore 1 ? abbastan >

za trascurabile. Perci?, la DRAM della terza forma di rea*r lizzazione ? meno suscettibile all'influenza della fluttua zione di potenziale della superficie del substrato di semi conduttore 1 da parte dei portatori di minoranza creati da particelle

In aggiunta, nessuna pellicola isolante di campo ? richiesta per l'isolamento dei condensatori delle celle di memoria adiacenti.

Le figure 17A e 18A sono viste in pianta illustrative delle parti essenziali di una cella di memoria nel le fasi di fabbricazione per illustrare un procedimento per produrre la DRAM secondo la terza forma di realizzazione? Le figure 17B e 18B sono viste in sezione illustrative delle parti essenziali della cella di memoria nelle fasi di fabbri^ cazione per illustrare il procedimento per produrre la DRAM della terza forma di realizzazione della presente invenzione? Le viste in sezione contrassegnate da B sono prese lungo li^ nee X - X nelle figure corrispondenti contrassegnate da A.

Come nella seconda forma di realizzazione, vie ne preparato un substrato di semiconduttore 1 di tipo p? Co . me ? rappresentato nelle figure 17A e 17B sul substrato di semiconduttore 1 viene formata una pellicola isolante 2A si o/V^?O9 mile a quella della seconda forma di realizzazione,

*?

Dopo la fase illustrata nelle figure 17A e 17B, viene eseguita la fase della s?conda forma di realizzazione rappresentata nelle figure 15A e 15B per formare simultaneamente moat 6 e pellicole isolanti 23? 23A, Le pellicole iso O

lanti 23 e 23A hanno spessori uguali (4000 - 6000 A), Successivamente, viene rimossa una pellicola isolante 4? e una pel licola isolante 4A per fungere da maschera per 1'ossidazione termica viene formata tramite la tecnica CVD su parti diverse dalle parti dei moat 6 e del substrato di semiconduttore.1 su cui sono formate le prime armature di condensatore. Ad esempio, una pellicola di nitruro di silicio dello spessore di O

500 A viene impiegata come la pellicola isolante 4A, Impiegan do la pellicola isolante 4A, il substrato di semiconduttore 1 ? ossidato termicamente per formare pellicole isolanti 23B per isolare elettricamente il substrato di semiconduttore 1 e I

le prime armature di condensatore come ? rappresentato nelle figura 18A e 18B,

Dopo le fasi illustrate nelle figure 18A e l8B sono similmente eseguite le fasi del procedimento di fabbrica zione della prima forma di realizzazione illustrata nelle fi gure 5A e 5B e seguenti, per cui viene completato il dispositivo a circuito integrato a semiconduttore secondo questa for ma di realizzazione.

La pellicola isolante 4 pu? essere impiegata al (??( )*) posto della pellicola isolante 4A senza essere rimossa? In ' questo caso, dopo la formazione dei moat 6, la pellicola i solante 4 viene incisa selettivamente e rimossa per fornire una maschera avente la medesima forma di quella della pelli cola isolante 4A,

*

Secondo questa forma di realizzazione, il con densatore ? previsto entro il moat che ? isolato elettricamente dal substrato di semiconduttore. In tal modo, strati a impoverimento che si estendono nel substrato di semiconduttore dai condensatori rispettivi delle celle di mem?ria possono es sere rimossi. Pertanto, il fenomeno di dispersione al condensatori rispettivi delle celle di memoria adiacenti ? impedito. Inoltre, a portatori di minoranza suscettibili di essere crea ti entro il substrato di semiconduttore dalle particelle pu? essere impedito di influenzare cariche destinate a fung? re da informazione. Inoltre, un condensatore di alta capacit? pu? essere formato in una piccola area di ingombro.

Poich? il condensatore ? formato sulla pellicola isolante, e non nel substrato di semiconduttore, non:si ha nessuna corrente di dispersione fra il condensatore ed il sub strato, ed il tempo di conservazione dell'informazione pu? es sere notevolmente prolungato.

Poich? i condensatori delle celle di memoria adiacenti in una direzione predeterminata possono essere isola ti elettricernente senza impiegare la pellicola isolante di

campo, la densit? di integrazione in una porzione a matrice di memoria pu? essere migliorata?

Anche quando il moat ha una dimensione nel sen so della larghezza al disopia di approssimativamente 1 ^un, ?sso ? riempito con la prima armatura di condensatore, la seconda armatura di condensatore ed il materiale di riempimento? La parte superiore del moat ? appiattita, e le dispersio ni di lavoro della linea delle parole e della linea dei bit da formare sul moat possono essere ridotte?

In quanto precede, l?invenzione attuata dall'in ventore ? stata descritta concretamente con riferimento alle forme di realizzazione? Naturalmente, tuttavia, la presente invenzione non ? limitata alle forme di realizzazione precedenti ma pu? essere variamente modificata entr? un ambito non scostantesi dall'oggetto di essa?

?.In qualit? del materiale di riempimento 14, ? pure possibile impiegare biossido di silicio invece del silicio polioristallino.

Come ? rappresentato in figura 19, il silicio policristallino della seconda armatura 16 di condensatore pu? pure essere impiegato per riempire il moat 6 in modo da appiattire la superficie di esso, senza impiegare nessun materiale riempitivo 14? In questo caso, la pellicola isolante 1:3 ? formata per risultare spessa. Questo,provvedimento fa a meno delle fasi di depositare e incidere il materiale riempitivo

Claims

RIVENDICAZIONI

1 Dispositivo di memoria a semiconduttore comprendente:

un substrato di semiconduttore avente una super? ficie maggiore;

?/yio? celle di memoria ciascuna delle quali ? costi tuita da un MISFET e da un condensatore collegato in serie con detto MISFET, detto MISFET comprendendo un elettrodo di porta e due regioni di sorgente o di pozzo, detto condensatore essendo costituito da un primo strato conduttore, una prima pellicola isolante formata su detto primo strato conduttore ed un secondo strato conduttore formato su detto primo strato isolante, detto primo strato conduttore essendo collegato a una fra detta regione di sorgente o di pozzo e essendo previsto indipendentemente per ciascun detto condensatore di detta cella di memoria;

moat che sono formati su detto lato della superficie maggiore di detto substrato di semiconduttore rimuovendo parzialmente detto substrato di .semiconduttore, che sono previsti in corrispondenza di detti condensatori e ciascuno dei quali ha la sua superficie interna coperta con una secon da pellicola isolante;

una prima parte di detto condensatore essendo prevista su un'intera superficie di detta seconda pellicola i_ solante in detto moat, una seconda parte di esso diversa da detta prima parte essendo prevista su una terza .pellicola iso lante formata su detto substrato di semiconduttore tranne una parte ove detto primo strato conduttore di detta seconda parte ? collegato a una fra dette regioni di sorgente o di pozzo, la capacit? di detta prima parte essendo maggiore della capacit? IQO di detta seconda parte, detta seconda e terza pellicola isolanti essendo previste integralmente;

linee di parole che si estendono in una direzio ne su detto substrato di semiconduttore, e ciascuna delle quali ?.collegata con gli elettrodi di porta dei MISFET-; e linee di dati che si estendono in una direzione intersecante dette linee delle parole su detto substrato di semiconduttore, e ciascuna delle quali ? collegata con le al_ tre delle regioni di sorgente o di pozzo dei MISFET, dette celle di memoria essendo previste in corrispondenza con punti di intersezione rispettivi fra dette linee di parole e dette linee di dati.

2* Dispositivo di memoria a semiconduttore secondo la rivendicazione 1, in cui detti primo e secondo stra ti conduttori sono strati di silicio policristallin?, e dette seconda e terza pellicole isolanti sono pellicole di biossido di silicio*

3* Dispositivo di memoria a semiconduttore secondo la rivendicazione 2, in cui la superficie di detto secondo strato conduttore di detta prima parte di 'detto conde.n satore ? sostanzialmente piatta*

4 Dispositivo di memoria a semiconduttore secondo la rivendicazione 1, in cvii detta seconda pellicola iso lante ? pi? spessa di detta terza pellicola isolante*

5* Dispositivo di memoria a semiconduttori seo ?

? aOV' condo la rivendicazione 1, in cui detta seconda pellicola isolante ha spessore sostanzialmente uguale a quello di det ta terza pellicola isolante?

6 Dispositivo di memoria a semiconduttore secondo la rivendicazione 1, in cui detta prima pellicola isolante e detto secondo strato conduttore sono previsti in co mune con i condensatori della pluralit? di celle di mem.oria?

7 Dispositivo di memoria a semiconduttore secondo la rivendicazione 1, comprendente inoltre:

un materiale di riempimento che ? formato su detto secondo strato conduttore di detta prima parte di detto condensatore, che ? previsto in modo da riempire un aval-1amento della superficie di detto secondo strato conduttore di detta prima parte e che ? isolato elettricamente da detto secondo strato conduttore?

8 Dispositivo di memoria a semiconduttore se condo la rivendicazione 7 in cui detto materiale di riempimento ? previsto in modo da avere una superficie che ? sostan zialmente a livello con la superficie di detto secondo strato conduttore di detta seconda parte di detto condensatore?

9 Dispositivo di memoria a semiconduttore secondo la rivendicazione 8, in cui detto materiale di riempimento ? silicio policristallino che ? isolato elettricamente da detto secondo strato conduttore tramite una quarta pellico la isolante formata su detto secondo strato conduttore?

40 ??( )+cl xJjbQQO?/ ' 10? Dispositivo di memoria a semiconduttore

r secondo la rivendicazione 8, in cui detto materiale di riempi^ mento ?. biossido di silicio? ,

11 Dispositivo di memoria a semiconduttore secondo la rivendicazione .1, comprendente inoltre:

una quinta pellicola isolante che isola le celle di memoria adiacenti e che circonda almeno un'area ove detto con densatore ? formato e un'area in cui ? formato detto MISFET, tranne la regione di sorgente o di pozzo di detto MISFET col^ legata a detta linea di dati.

12, Dispositivo di memoria a s?miconduttore secondo la rivendicazione 11 in cui detta quinta pellicola isolante ? una pellicola di biossido di silicio?

13 Dispositivo di memoria a semiconduttore secondo la rivendicazione 12,.in cui detta quinta pellicola iso lante che isola i due moat adiacenti corrispondenti a detti condensatori di dette celle di memoria collegati alla linea di bit identica ? sostanzialmente uguale a detta seconda pellico la isolante, ha uno spessore circa'doppio di quello di detta seconda pellicola isolante ed ?.formata integralmente con det ta seconda pellicola isolante?

14 Dispositivo di mem?ria a semiconduttore secondo la rivendicazione 12, in cui almeno una parte di detto moat ? definita da detta quinta pellicola isolante?

15. Procedimento per fabbricare un dispositivo

tP ??* di memoria a semiconduttore, detto dispositivo di memoria a semiconduttore includendo celle di memoria ciascuna costi tuita da un MISFET e da in condensatore, e moat formati in corrispondenza con i condensatori, detto condensatore essen do costituito da un primo strato conduttore, una prime-pellicola isolante formata su detto primo strato conduttore ed un sec?ndo strato conduttore formato su detta prima pellicola isolante, detto procedimento comprendendo:

(a) la fase di formare una.maschera per formare detti moat, su una superficie maggiore di un substrato di semiconduttore;

(b) la fase di formare detti moat sul lato del la superficie maggiore di detto substrato di semiconduttore rimuovendo parzialmente detto substrato di semiconduttore tra mite l'impiego di detta maschera;

(c) la fase di coprire una superficie interna di ciascun detto moat con una seconda pellicola isolante e coprire almeno una parte della superficie maggiore di detto substrato semiconduttore con una terza pellicola isolante, detta seconda e terza pellicola isolanti essendo formati in tergralmente;

(d) la fase di formare detto primo strato con duttore su detta seoonda pellicola isolante entro detto moat, su detta terza.pellicola isolante e su detto substrato di se miconduttore, detto primo strato conduttore essendo formato

t ?/ indipendentemente per ciascuna detta cella di memoria ed es sendo collegato a detto MISFET nella sua area in contatto c?n det.1to substrato di s?miconduttore; e - ? ? (e) la fase di formare detta prima.pellicola isolante su almeno detto primo strato conduttore, e formare detto secondo strato conduttore su detto primo strato isolan te

16 Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 15, in cui detti primo e secondo strati con-duttori sono strati di sji licio policristallino?

17* Procedimento per fabbricare un dispositivo di 'memoria a semiconduttore secondo la rivendicazione 16, in cui detto secondo strato conduttore ? formato in modo tale che la sua superficie pu? divenire sostanzialmente piana?

l8? Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 15* in cui

detta maschera comprende una prima maschera ed una seconda maschera che ? formata su detta prima maschera, entrambe dette maschere avendo la medesima forma;

detta fase (b) comprende:

la sub-fase di formare detti moat rimuovendo par zialmente detto substrato di semiconduttore tramite l?impiego di detta seconda maschera; e

la sub-fase di rimuovere detta seconda raasche-V

ra: e

detta fase (c) comprende:

la sub-fas? di formare detta seconda pellicola isolante sulla superficie interna di ciascun,detto moat ossi dando termicamente il substrato di semiconduttore esposto tramite l?impiego di detta prima maschera, detta prima masche^ ra essendo una maschera impermeabile all1ossidazion?;

la sub-fase di rimuovere detta prima m?schera; e l? sub-fase di formare detta terza pellicola isolante ossidando termicamente detta superficie maggiore di detto substrato di semiconduttore, detta terza pellicola iso lante essendo pi? sottile che detta seconda pellicola isolante.

19. Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 15, in cui :

detta maschera comprende una prima maschera ed una seconda maschera che ? formata su detta prima maschera, entrambe dette maschere avendo la medesima forma;

detta fase (b) comprende:

la sub-fase di formare detti moat rimuovendo parzialmente detto substrato di semiconduttore tramite l?impiego di detta seconda maschera;

la sub-fase di rimuovere detta seconda maschera ;

Ss* * e detta fase (c) comprende:

la sub-fase di rimuovere selettivamente detta prima maschera; .

la sub-fase di formare detta seconda pellicola isolante sulla superficie interna di ciascun detto moat e det ta terza pellicola isolante su detta superficie maggiore di detto substrato di semiconduttore ossidando termicamente il substrato di semiconduttore esposto tramite lfimpiego della prima maschera rimossa selettivamente?, detta seconda e terza pellicola isolante avendo spessoiri sostanzialmente uguali, detta prima maschera essendo una maschera impermeabile alla ossidazione; e

la sub-fase di rimuovere detta prima maschera.

20, Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 15? com prendente inoltre:

(f) la fase di formare un materiale riempitivo su detto secondo strato conduttore, detto materiale riempiti vo essendo formato in marniera da riempire un avallamento di una superficie di quella parte di detto secondo strato condut tore che ? formata in ciascun detto moat, detto materiale riempitivo essendo isolato elettricamente da detto secondo strato conduttore,

21, Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 20, in

cui detto materiale riempitivo ? formato in modo tale che la sua superficie pu? essere sostanzialmente a livello con la superficie di detto secondo strato conduttore formato su

' *

detta superficie maggiore di detto substrato di semicondutto

re

22, Procedimento per fabbricare un dispositivo . di memoria a semiconduttori secondo la rivendicazione 20, in cui:

detto materiale riempitivo ? silicio policristal lino; e,

detta fase (f) comprende:

la sub-fase di coprire la superficie di detto se condo strato conduttore con una quarta pellicola isolante; e la sub-fase di formare detto materiale riempitivo su detta quarta pellicola isolante*

23* Procedimento pei' fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicaziope 15? com-? prendente inoltre:

(g) la fase di formare, prima -di detta ..fase (a)j una quinta pellicola isolante su detta superficie maggiore di detto substrato di semiconduttore tramite ossidazione termica selettiva di esso, detta quinta pellicola isolante isolando -le celle di memoria adiacenti*

24* Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 23, in ?-? cui detti moat sono formati rimuovendo parzialmente detto P r

substrato semiconduttore impiegando detta maschera e detta quinta pellicola isolante in qualit? di uria maschera?

25* Procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 23, in cui :

detta maschera comprende una prima maschera ed una seconda maschera che ? formata su detta prima maschera, entrambe dette maschere avendo la medesima forma;

detta fase (b) comprende:

la sub-fase di formare detti moat rimuovendo parzialmente detto substrato a semiconduttore impiegando detta seconda maschera e detta quinta pellicola isolante co me una maschera; e

? ? la sub-fase di rimuovere detta seconda maschera; ?

detta fase (c) include:

la fase di formare almeno detta seconda pellicola isolante su detto substrato a semiconduttore ossidando termicamente il substrato di semiconduttore esposto impiegan do detta prima maschera e detta quinta pellicola isolante co me una maschera, detta prima maschera essendo una maschera im permeabile all'ossidazione?

26 procedimento per fabbricare un dispositivo di memoria a semiconduttore secondo la rivendicazione 23, in cui dette celle di memoria sono isolate tramite detta seconda e quinta pellicole isolanti, detta seconda pellicola isolante isola parti pi? vicine dei due moat adiacenti tra detti moat di dette celle di memoria, detta seconda pellicola isolante formata sulla superficie interna di detto ciascun moat ossidando termicamente il substrato di semiconduttore esposto, detta seconda pellicola isolante forma?' ta su detta superficie .interna di uno di detti due moat a- > discenti ? integrale con detta seconda pellicola isolante formata su detta superficie interna dell'altro moat, e det ta quinta pellicola isolante isola parti diverse da dette

r- parti isolate da d?tta seconda pellicola isolante.