ITMI960687A1 - Interruttore di alimentazione a porte mos a tre piedini protetto con livello di segnale di resettaggio di ingresso separato - Google Patents
Interruttore di alimentazione a porte mos a tre piedini protetto con livello di segnale di resettaggio di ingresso separato Download PDFInfo
- Publication number
- ITMI960687A1 ITMI960687A1 IT96MI000687A ITMI960687A ITMI960687A1 IT MI960687 A1 ITMI960687 A1 IT MI960687A1 IT 96MI000687 A IT96MI000687 A IT 96MI000687A IT MI960687 A ITMI960687 A IT MI960687A IT MI960687 A1 ITMI960687 A1 IT MI960687A1
- Authority
- IT
- Italy
- Prior art keywords
- circuit
- input
- mos gate
- buffer register
- mosfet
- Prior art date
Links
- 238000003780 insertion Methods 0.000 claims description 6
- 230000037431 insertion Effects 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H73/00—Protective overload circuit-breaking switches in which excess current opens the contacts by automatic release of mechanical energy stored by previous operation of a hand reset mechanism
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power-Operated Mechanisms For Wings (AREA)
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
DESCRIZIONE
di una demanda di Brevetto d'invenzione dal titolo:
"INTERRUTTORE DI ALIMENTAZIONE A PORTE MOS A TRE PIEDINI PROTETTO CON LIVELLO DI SEGNALE DI RESETTAGGIO DI INGRESSO SEPARATO"
FONDAMENTI DELL'INVENZIONE
Quest'invenzione si riferisce ai dispositivi a porte MOS di alimentazione intelligente,e più particolarmente si riferisce ad un circuito di alimentazione intelligente, nel quale un unico segnale di resettaggio per resettare il circuito di registro tampone di. difetto dopo che un difetto si presenta nel piedino di ingresso del circuito e nel quale il livello di ingresso del segnale di esclusione non può resettare il registro tampone di difetto del circuito.
I dispositivi di alimentazione intelligenti sono ben noti dispositivi di commutazione di alimentazione nei quali,il dispositivo a porte MOS, tipicamente un MOSFET di potenza, è fornito con una "intelligenza" come i circuiti che monitorizzano le condizioni di temperatura, di corrente e di tensione del dispositivo e disinseriscono il dispositivo quando le condizioni di difetto vengono misurate o previste. Un dispositivo ben noto di questo tipo è l'interruttore di alimentazione DMOS completamente protetto fabbricato dalla International Rectifier Corporation, Tipo No. IRSF 3010, indicato come transistore SMARTFET. Lo SMARTFET è un marchio depositato della International Rectifier Corporation, l'assegnataria di questa invenzione.
Il dispositivo è formato in modo monolitico in un dispositivo conpatto a tre piedini TO 220. Altri tipi di contenitori possono essere egualmente usati. Il conponente compatto ha un piedino di ingresso, un piedino di drain e un piedino di source. La potenza di azionamento dei circuiti di controllo è fornita dai segnali di controllo di ingresso nel piedino di ingresso.
Il dispositivo è un MOSFET di alimentazione a livello logico a canale N monolitico completamente protetto con una resistenza di inserzione di 80 ohm e con una protezione del circuito incorporata contro sovraccorrente, sovratemperatura, ESD (sistema di commutazione elettronica) e con protezione attiva da sovratensione. Il dispositivo utilizza un circuito di collegamento che è integrato nel circuito integrato FET di alimentazione, e che riconosce e memorizza la presenza di un errore e quindi rimuove il segnale di inserzione dalla gate del MOSFET di alimentazione.
Il circuito di registro tampone viene cancellato e resettato mantenendo il segnale di ingresso basso per una durata minima specificata.Pertanto se persiste una condizione di difetto, e il circuito di registro tampone viene resettato nel ciclo successivo di funzionamento, il dispositivo si attiva nella condizione di difetto e viene nuovamente attivato, questa condizione avendo una durata fino al momento in cui il circuito viene altrimenti resettato.
Questa condizione può essere evitata fornendo un piedino di resettaggio separato per il componente che riceve un segnale di ingresso di resettaggio separato.Tuttavia questo richiederebbe un componente a cinque piedini e inoltre, impedirebbe l’uso di un conponente di tipo SOT223. Tuttavia è molto desiderabile realizzare questo dispositivo cane un componente a tre piedini che può essere una sostituzione di segnali di distinto (drop-in) per altri componenti a tre piedini che sono con o senza circuiti intelligenti.
BREVE DESCRIZIONE DEL DISEGNO
In accordo con la presente invenzione, un nuovo circuito, che può essere utilizzato con il dispositivo IRSF 3010, utilizza la multiplazione analogica del resettaggio e i segnali di inserzione e disinserzione di ingresso, e contiene un circuito e componente di ingresso a tre piedini. Il nuovo circuito impiega due differenti tensioni di soglia:
1. Una soglia di resettaggio che può essere tipicamente di 1 volt o inferiore. La regolazione del piedino di ingresso sotto questa soglia resetta il registro tampone di difetto.
2. Una soglia di resettaggio che può essere tipicamente di 3,2 volt. Portando il piedino di ingresso sopra questa soglia si inserisce il dispositivo a gate MÒS, e portandolo sotto 3,2 volt si spegnerà il dispositivo a porte MOS .
Il segnale di ingresso, nelle condizioni di assenza di difetto, viene commutato fra una tensione superiore alla tensione di resettaggio, per esempio di 2 volt per disinserire il dispositivo e una tensione superiore alla tensione di settaggio, per esempio di 5 volt per inserire il dispositivo. Se il dispositivo viene disinserito a causa di una condizione di difetto che attiva il registro tampone dei difetti, il registro tampone dei difetti non può essere restettato dalla tensione di disinserzione di ingresso che è superiore alla tensione di resettagio. Pertanto il registro tampone non viene resettato fino a quando una tensione inferiore a 1 volt viene applicata sull'ingresso.
Può essere usato un qualsiasi desiderato circuito di ingresso. Tuttavia viene reso noto un dispositivo a tre stati di nuovo tipo specifico nel quale sono fomiti tre distinti segnali tramite il microcontrollore avente un divisore resistivo comprendente resistori che possono avere due differenti valori, collegati in serie e ai capi dei terminali di ingresso e di resettaggio del microcontrollore. Il nodo fra i resistori è collegato al piedino del terminale di ingresso del circuito di dispositivo a porte MOS e avrà una tensione del segnale di tre stati o livelli, in relazione con i livelli di segnale delle due porte di uscita del microcontrollore. Questi tre livelli di segnale possono essere di 0 volt (per resettare), 2 volt (per disinserire il dispositivo) e di 5 volt (per attivare il dispositivo) . Ovviamente possono essere usati altri valori.
Pertanto la presente invenzione fornisce l'effetto di un segnale di ingresso di resettaggio separato per un dispositivo a porte MOS protetto a tre piedini.
Altri vantaggi e caratteristiche della presente invenzione diverranno facilmente evidenti dalla descrizione dettagliata seguente dell'invenzione che fa riferimento ai disegni allegati.
BREVE DESCRIZIONE DEI DISEGNI
Le Figure illustrano:
- La Figura 1 è uno schema a blocchi di un interruttore di alimentazione MOS protetto della tecnica precedente;
- La Figura 2 è una vista prospettica di un componente TO 220 a tre piedini tipico che include il circuito della Figura 1;
- La Figura 3a illustra il segnale di ingresso nel piedino di ingresso del circuito della Figura 1 come una funzione del tarpo; - La Figura 3b illustra la corrente di drain del circuito della Figura 1 sulla stessa scala di tempo di quella della Figura 3a, in presenza di un difetto di continuità;
- La Figura 4 è uno schema a blocchi del nuovo circuito protetto dell'invenzione;
- La Figura 5 è uno schema a blocchi del circuito di uscita analogico per fornire un ingresso di segnale a tre livelli nel circuito della Figura 4;
- La Figura 6a illustra il segnale di ingresso nel piedino di ingresso della Figura 5,prodotto dal circuito della Figura 5, in funzione del tempo;
- La Figura 6b illustra la corrente di drain del circuito della Figura 5 nella stessa scala di tempo della Figura 6a in presenza di un difetto di continuità;
- La Figura 7 illustra la caratteristica di isteresi del circuito della Figura 4 per fornire un'imunità da disturbo perfezionata. DESCRIZIONE DETTAGLIATA DELLE FORME D REALIZZAZIONE DELL'INVEN-ZIONE
Con riferimento dapprima alla Figura 1 viene illustrato uno schema a blocchi di un dispositivo di commutazione controllato da porte MOS protetto della tecnica precedente nel quale i circuiti di protezione sono integrati nello stesso circuito integrato del dispositivo di alimentazione. Il circuito della Figura 1 è quello dell'interruttore di alimentazione DMOS Smart FET della tecnica precedente tipo IRSF 3010, indicato precedentemente.
Nella Figura 1 il dispositivo di alimentazione 10 è un MOSFET di alimentazione con rilevamento della corrente avente un elettrodo di drain collegato ad un piedino di drain 11, un elettrodo di so uree collegato al piedino di source 12 e un elettrodo di uscita 13 di rilevamento della corrente collegato al resistore 14 come illustrato. L'elettrodo di gate del MOSFET 15 è collegato tramite il MOSFET di controllo 16 con il piedino di ingresso 17. Si deve notare che il MOSFET 10 potrebbe essere un qualsiasi dispositivo a porta MOS desiderato, per esempio, un IGBT o un tiristore a porte MOS, con una qualsiasi disposizione di rilevamento della corrente desiderata.
I circuiti di controllo per il MOSFET 10 sono previsti per proteggere il MOSFET 10 dalle condizioni di difetto che potrebbero altrimenti danneggiare o distruggere il dispositivo o il circuito che esso controlla. Il circuito di controllo potrebbe assumere una qualsiasi forma ma, nella Figura 1, comprende il suddetto MOSFET di controllo 16 collegato in serie con il circuito di ingresso del MOSFET principale 10, ed un secondo MOSFET 20 collegato fra la source e la gate del MOSFET principale 10. Inoltre sono anche previsti il circuito di alimentazione della tensione di polarizzazione 2 la che deriva la sua alimentazione di funzionamento dal segnale di ingresso nel piedino di ingresso 17, da un circuito di registro tampone R-S 21, dai conparatori 22 e 23, dal circuito OR 24, dal diodo Zener 25, e dal diodo Zener 26 del circuito di bloccaggio e dal diodo 27. Il diodo Zener 25 fornisce una protezione ESD per il circuito e limita anche la tensione di ingresso, per esempio a 10 volt.
Il circuito della Figura 1 è illustrato entro il blocco 30. Il blocco 30 corrisponde al chip di silicio a circuito integrato che viene convenzionalmente contenuto entro il componente ΊΌ 220 a tre conduttori indicato 31 della Figura 2. Il componente 31 contiene il piedino di terminale 11 del conduttore di ingresso, il piedino di terminale di drain (e linguetta) 17 e il piedino di source 12, anch ' essi indicati nella Figura 1. Si noti che il dispositivo MOS protetto delle Figure 1 e 2 si inserirà direttamente in una cavità prevista per un MOSFET di alimentazione non protetto di tipo standard o simile dispositivo a porte MOS.
Il funzionamento del circuito della Figura 1 viene descritto nel seguito. Una alimentazione di segnale di ingresso, per esempio, un microcontrollore fornisce inpulsi di ingresso nel piedino di ingresso 17 per controllare la inserzione e disinserzione della corrente di drain fra il piedino di drain il e il piedino di source 12 come desiderato dall 'utilizzatore. Si noti che un qualsiasi carico adatto è collegato in serie con i piedini di drain e source 11 e 12, come un controllore di motore a CC, un controllore a solenoide, un controllore per lampada o simile.
Il dispositivo può essere commutato alle frequenze inferiori a circa 40 kHz con forme d'onda di ingresso commutate fra 0 e 5 volt per spegnere ed accendere il MOSFET 10 rispettivamente.
La Figura 3a illustra una forma d'onda di segnale di ingresso tipica per il piedino 17 e la Figura 3b illustra la corrente di drain risultante nel piedino 11 nella stessa scala di tempo. Durante il funzionamento normale, quando il segnale nel piedino 17 è di 5 volt, il MOSFET 10 è inserito. Il segnale di corrente nel resistore 14 è inferiore alla tensione di riferimento VREF e il segnale di sovratemperatura Tj è anch'esso inferiore alla tensione di riferimento VREF.Pertanto le uscite dei comparatori 22 e 23 sono a tensione bassa e l'ingresso in R del registro tampone R-S è a tensione bassa.Come risultato l'uscita in Q è a tensione alta, inserendo il MOSFET 16 e l'uscita in Q è a tensione bassa,mante-* nendo il MOSFET 20 in disinserzione.
Ancora considerando il funzionamento normale, quando il segnale nel piedino di ingresso 17 è di zero volt, la tensione di gate del MOSFET 10 è zero e il dispositivo è disinserito. Quando il segnale di ingresso è ancora commutato a 5 volt, il MOSFET 10 si attiva e la corrente di drain scorre come illustrato nella prima parte della Figura 3b, e il sistema funziona normalmente.
Se si verifica una condizione di sovracorrente o di sovratemperatura, come illustrato dal picco di difetto "x" nella Figura 3b, uno o entrambi i conparatori 22 e 23 hanno una uscita elevata di modo che l'uscita del circuito OR 24 si porti nello stato di alta tensione.Questo provoca la commutazione delle uscita in Q e Q, tramite il registro tampone R-S,per disinserire il MOSFET 16,disconnettendo il piedino di ingresso 17 e la gate del MOSFET 10, e per inserire il MOSFET 20 per bloccare il piedino di source 12 sulla gate del MOSFET 10.Pertanto il MOSFET 10 si disinserisce in risposta alla condizione di difetto.
Dopo un periodo di tempo predeterminato, il registro tampone R-S viene resettato dal segnale di ingresso basso nel piedino di ingresso 17. Il MOSFET 10 si attiverà successivamente quando un segnale di inserzione (una tensione alta Vin)appare nell'ingresso 17.Tuttavia se la condizione di difetto esiste ancora, apparirà l'impulso di difetto "y" della Figura 3b, e il registro tampone 21 opererà ancora, questa sequenza continuando fino a quando il difetto viene eliminato o il circuito viene riavviato per termine del tarpo disponibile.
Questa condizione può essere evitata fornendo un piedino di resettaggio separato per fornire un segnale di resettaggio separato al registro tampone 21 prodotto dal circuito di microcontrollo, e dopo la eliminazione del difetto.Tuttavia è molto desiderabile mantenere la configurazione a tre piedini della Figura 2.
In accordo con la presente invenzione viene fornito un nuovo circuito, utilizzando una configurazione a tre piedini,ma nel quale il segnale di inserzione di ingresso non resetterà il registro tampone dopo un funzionamento difettoso.
Il circuito dell'invenzione è illustrato schematicamente nella Figura 4 e la sua nuova alimentazione di segnali è illustrata nella Figura 5. I componenti simili a quelli della Figura 1 hanno gli stessi numeri di identificazione della Figura 4. Il circuito della Figura 4 è modificato, tuttavia per il fatto che il registro tampone R-S 21 ha un dispositivo di scatto Schmitt 41 associato con esso, avente una tensione di scatto superiore alla soglia di resettaggio del dispositivo di scatto 21.Per esempio il registro tampone 21 ha una soglia di resettaggio di un volt e il dispositivo di scatto 41 una soglia di 3,5 V.L'uscita del dispositivo di scatto 41 e l'uscita Q del registro tampone 21 sono inviate agli ingressi del circuito AND 42. L'uscita del circuito AND 42 è inviata alla gate del MOSFET di controllo 16 e all'invertitore 43. L'uscita dell'invertitore 43 è inviata alla gate del MOSFET di controllo 20.La soglia di resettaggio del registro tampone 21 nell'ingresso R è di 1 volt nella forma di realizzazione descritta.Vale a dire, la tensione nel piedino R deve essere di 1 volt o inferiore per il registro tampone 21 da resettare.
Conseguentemente, il circuito della Figura 4 reagirà come segue per tre differenti livelli di segnale di ingresso nel terminale di ingresso 17.
Se l'ingresso è a 5 volt e non esiste una condizione di difetto, gli ingressi nel circuito AND 42 saranno in stato alto, il MOSFET 16 sarà inserito e il MOSFET 20 sarà disinserito.
Se la tensione di ingresso viene ridotta a 2 volt, il dispositivo di scatto 41 viene attivato, e l'uscita del dispositivo di scatto 41 è allo stato basso. Pertanto l'uscita della gate AND 42 è bassa, il MOSFET 16 si disinserisce e il MOSFET 20 si inserisce per disinserire il MOSFET di alimentazione principale 10. Questo funzionamento è illustrato schematicamente nelle Figure 6a e 6b. Per tutto il tarpo in cui l'ingresso viene commutato fra 2 e 5 volt, il dispositivo opererà come il dispositivo della tecnica precedente della Figura 1 quando gli interruttori di ingresso sono fra 0 e 5 volt. Si noti che il registro tampone 21 non si resetta durante questo periodo.
Se ora si verifica un difetto, il registro tampone 21 viene azionato e Q viene regolata in stato basso di modo che il MOSFET 16 rimanga disattivato e il MOSFET 20 rimanga inserito. Questa condizione continua fino a quando un terzo segnale di reset inferiore alla tensione di soglia di resettaggio del registro tampone 21, preferibilmente di 0 volt, viene applicata all'ingresso 17. Portando il piedino di ingresso 17 sotto 1 volt pertanto si resetta il registro tampone di difetto 21 di modo che il funzionamento normale possa continuare, come illustrato nella Figura 7b. La Figura 5 illustra un nuovo circuito di ingresso o per produrre tre differenti livelli di tensione nel terminale di ingresso con un qualsiasi controllo adatto, per esempio, un microcontrollore 50. Pertanto il microcontrollore 50 ha una porta IN ed una porta di RESET. La tensione nella porta IN può essere un'onda quadra di ciclo di funzionamento controllato e gli interruttori fra 0 e 5 volt come richiesto dall ' utilizzatore . La tensione nella porta RESET può essere di 5 volt, ma può essere commutata a 0 volt per gli scopi di resettaggio. Un divisore resistivo conprendente i resistori 51 e 52, per esempio di 2000 ohm e 3000 ohm, rispettivamente, è collegato fra le porte IN e RESET e sono collegati al nodo 53. I resistori 51 e 52 possono avere lo stesso valore, o altri valori diversi da quelli stabiliti. Il nodo 53 è collegato all'ingresso 17 nella Figura 5.
Il circuito della Figura 5 fornisce un controllore a tre stati utilizzano semplicemente due uscite logiche e il divisore restistivo, e funziona come segue:
Per produrre un'uscita di 5 volt, la porta IN viene portata a 5 volt e la porta di RESET viene portata a 5 volt. La tensione nel nodo 53 sarà quindi anch 1 essa di 5 volt.
Per produrre un'uscita di 2 volt, la porta IN viene portata a 0 volt e la porta RESET rimane a 5 volt. Il rapporto fra resistere e divisore è tale da produrre una tensione di 2 volt nel nodo 53. Per produrre una tensione 0 nel nodo 53 (per il resettaggio del registro tampone 21) è solo necessario regolare la tensione nella porta RESET a 0 volt e la tensione nella porta IN anch 'essa a 0 volt.
Si deve notare che l'invenzione può essere usata anche in un qualsiasi campo di tensioni desiderato purché la tensione di resettaggio del registro tampone di difetto sia inferiore alla tensione di segnale bassa per disinserire il MOSFET 10 durante il funzionamento senza difetto.
Come precedentemente stabilito, il circuito della Figura 4 ha una isteresi dovuta al dispositivo di scatto di Schmitt 41. Pertanto, come illustrato nella Figura 7 viene illustrata la curva della corrente di drain ID come una funzione della tensione di ingresso Vgs nella gate del MOSFET 10. Quando la tensione di ingresso Vgs del MOSFET 10 aumenta, il dispositivo di scatto 41 opera al valore 1 che è superiore a 3,5 volt e il MOSFET 10 si attiva, e la corrente ID passa. Tuttavia durante la disinserzione, la tensione della gate scende sotto il valore che essa ha nell'inserzione fino ad un secondo valore inferiore a circa 3,5 volt. Questo effetto di isteresi crea una buona immunità da disturbi per il circuito.
Sebbene la presente invenzione sia stata descritta in relazione a particolari sue forme realizzazione, sarà chiaro alle persone esperte della tecnica che varie varianti e modifiche ed alti usi possono essere realizzati. Pertanto è preferito che la presente invenzione sia limitata non dalla specifica rivelazione resa nota, ma solo dalle rivendicazioni allegate.
Claims (11)
- RIVENDICAZIONI 1. Un circuito di controllo per un circuito a porte MOS di alimentazione; il detto circuito a porte MOS di alimentazione avendo un primo ed un secondo piedino di terminale principale ed un piedino di terminale di ingresso per cui il detto piedino di terminale di ingresso controlla la inserzione e la disinserzione del detto circuito a porte MOS di alimentazione fra i suoi detti piedini di terminali principali; il detto circuito a porte MOS di alimentazione comprendendo un dispositivo a porte MOS di alimentazione avente il primo e il secondo elettrodo principale collegati al detto primo e secondo piedino di terminale ed un elettrodo di ingresso; il detto circuito di controllo comprendendo un mezzo di circuito di protezione per monitorare almeno una condizione di funzionamento del detto dispositivo a porte MOS e per disinserire il detto dispositivo a porte MOS di alimentazione quando la detta condizione di funzionamento supera un dato valore; il detto circuito di controllo inoltre conprendendo almeno un primo mezzo di MOSFET di controllo accoppiato fra il detto piedino di terminale di ingresso e il detto elettrodo di ingresso per controllare l'inserzione e la disinserzione del detto dispositivo a porte MOS di alimentazione quando un segnale di inserzione viene inviato al detto piedino di terminale di ingresso; il primo mezzo di circuito accoppiando il detto piedino di terminale di ingresso con il detto mezzo a MOSFET di controllo per inserire e disinserire il detto primo mezzo di MOSFET di controllo e il detto dispositivo a porte MOS di alimentazione in risposta ai segnali della prima e seconda grandezza di tensione rispettivamente; un mezzo circuitale di registro tampone resettabile avente un ingresso accoppiato con il detto mezzo di circuito di protezione ed un'uscita accoppiata con il detto primo mezzo di MOSFET di controllo per cui il detto mezzo di registro tampone viene commutato in una prima condizione di registro tampone in risposta ad un'uscita del detto mezzo circuitale di protezione per disabilitare in tal modo il detto primo mezzo di MOSFET di controllo di nodo che il detto dispositivo di alimentazione a porte MOS si disinserisca; e mezzi che accoppiano il detto mezzo di registro tampone resettabile con il detto ingresso del detto mezzo di registro tampone per resettare il detto mezzo di registro tampone in risposta ad un segnale di una terza grandezza di tensione che è inferiore alla minima delle dette prima e seconda grandezza di tensione,per cui il detto circuito a porte MOS di alimentazione è rispettivamente inserito e disinserito ed è resettato dopo un difetto tramite tre rispettivi segnali della prima, seconda e terza tensione, che sono distinguibili una dall'altra, applicate al detto piedino di terminale di ingresso.
- 2. Il circuito della rivendicazione 1 nel quale il detto circuito a porte MOS di alimentazione è incorporato in un componente di tipo TO 220 a tre piedini.
- 3. Il circuito della rivendicazione 1 nel quale il detto mezzo circuitale di protezione include un circuito di misura della corrente ed un circuito di misura della temperatura.
- 4. Il circuito della rivendicazione 1 nel quale il detto circuito di controllo include un secondo MOSFET di controllo collegato fra il detto elettrodo di ingresso e uno dei detti elettrodi principali del detto dispositivo a porte MOS di alimentazione per cui la conduzione del detto secondo MOSFET disinserisce il detto dispositivo a porte MOS di alimentazione; il detto secondo MOSFET di controllo essendo accoppiato con il detto piedino di terminale di ingresso e con il detto mezzo di registro tampone di modo che quando il detto primo mezzo di MOSFET di controllo è inserito o disinserito, il detto secondo MOSFET di controllo è inserito o disinserito, rispettivamente.
- 5. Il circuito di controllo della rivendicazione 1, nel quale il detto mezzo circuitale di registro tampone è un registro tampone R-S.
- 6. Il circuito di controllo della rivendicazione 1, nel quale la detta prima, seconda e terza tensione hanno differenti grandezze di tensione di circa 5 volt, circa 2 volt, e circa 0 volt, rispettivamente.
- 7. Il circuito di controllo delle rivendicazioni 1 o 4, nel quale il detto primo mezzo circuitale include un dispositivo di scatto Schmitt.
- 8. Il circuito di controllo della rivendicazione 8, nel quale il detto primo mezzo circuitale inoltre include un circuito invertitore avente un ingresso collegato all’uscita del detto dispositivo di scatto di Schmitt e all'ingresso del detto primo mezzo di MOSFET di controllo ed un'uscita collegata all'ingresso del detto secondo MOSFET di controllo.
- 9. Il circuito di controllo della rivendicazione 9, che inoltre include un circuito AND avente un primo ingresso collegato all'uscita del detto dispositivo di scatto di Schmitt, un secondo ingresso collegato ad un ingresso del detto mezzo circuitale di registro tampone ed una uscita collegata al detto ingresso del detto circuito invertitore.
- 10. il circuito di controllo della rivendicazione 1, che inoltre include un circuito di ingresso collegato al detto piedino di terminale di ingresso; il detto circuito di ingresso avendo mezzi per produrre selettivamente la detta prima, seconda e terza tensione di segnale; il detto circuito di ingresso comprendendo una prima ed una seconda porta di uscita ciascuna commutabile selettivamente fra la prima e la seconda rispettiva uscita di tensione ed un circuito divisore resistivo collegato fra i capi delle dette prima e seconda porta di uscita ed aventi un nodo collegato al detto piedino di terminale di ingresso.
- 11. Il circuito della rivendicazione 11, nel quale i valori della resistenza del detto circuito divisore sono differenti sui lati opposti del detto nodo.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/420,193 US5563759A (en) | 1995-04-11 | 1995-04-11 | Protected three-pin mosgated power switch with separate input reset signal level |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITMI960687A0 ITMI960687A0 (it) | 1996-04-11 |
| ITMI960687A1 true ITMI960687A1 (it) | 1997-10-11 |
| IT1285197B1 IT1285197B1 (it) | 1998-06-03 |
Family
ID=23665457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT96MI000687A IT1285197B1 (it) | 1995-04-11 | 1996-04-11 | Interruttore di alimentazione a porte mos a tre piedini protetto con livello di segnale di resettaggio di ingresso separato |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5563759A (it) |
| JP (1) | JP3040342B2 (it) |
| KR (1) | KR100197913B1 (it) |
| DE (1) | DE19614354C2 (it) |
| FR (1) | FR2733099A1 (it) |
| GB (1) | GB2299902B (it) |
| IT (1) | IT1285197B1 (it) |
| SG (1) | SG52684A1 (it) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986359A (en) * | 1996-04-23 | 1999-11-16 | Lear Automotive Dearborn, Inc. | Power delivery circuit with short circuit protection |
| EP0822661A3 (de) * | 1996-08-02 | 1999-11-24 | Siemens Aktiengesellschaft | Ansteuerschaltung für ein Feldeffekt gesteuertes Leistungs-Halbleiterbauelement |
| JP3241279B2 (ja) * | 1996-11-14 | 2001-12-25 | 株式会社日立製作所 | 保護機能付きスイッチ回路 |
| US6011416A (en) * | 1997-02-19 | 2000-01-04 | Harness System Technologies Research Ltd. | Switch circuit having excess-current detection function |
| US6104149A (en) * | 1997-02-28 | 2000-08-15 | International Rectifier Corp. | Circuit and method for improving short-circuit capability of IGBTs |
| DE19722300A1 (de) * | 1997-05-28 | 1998-12-03 | Bosch Gmbh Robert | Übertemperatur-Schutzschaltung |
| KR100468658B1 (ko) * | 1997-08-21 | 2005-03-16 | 페어차일드코리아반도체 주식회사 | 전원제어회로 |
| US6097237A (en) * | 1998-01-29 | 2000-08-01 | Sun Microsystems, Inc. | Overshoot/undershoot protection scheme for low voltage output buffer |
| US5920452A (en) * | 1998-06-01 | 1999-07-06 | Harris Corporation | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load |
| US6259292B1 (en) * | 1999-04-21 | 2001-07-10 | James S. Congdon | Three-terminal inverting hysteretic transistor switch |
| JP3664061B2 (ja) * | 1999-12-28 | 2005-06-22 | 日産自動車株式会社 | 電流制御型半導体素子用駆動回路 |
| US6330143B1 (en) | 2000-02-23 | 2001-12-11 | Ford Global Technologies, Inc. | Automatic over-current protection of transistors |
| US6969959B2 (en) | 2001-07-06 | 2005-11-29 | Lutron Electronics Co., Inc. | Electronic control systems and methods |
| JP3990218B2 (ja) | 2002-07-12 | 2007-10-10 | 矢崎総業株式会社 | 半導体素子の保護装置 |
| US6989649B2 (en) * | 2003-07-09 | 2006-01-24 | A. O. Smith Corporation | Switch assembly, electric machine having the switch assembly, and method of controlling the same |
| EP1515441B1 (de) * | 2003-09-05 | 2010-01-20 | Biotronik GmbH & Co. KG | Spannungsfester MOS-Schalter |
| US8540493B2 (en) | 2003-12-08 | 2013-09-24 | Sta-Rite Industries, Llc | Pump control system and method |
| US6963498B2 (en) * | 2004-02-02 | 2005-11-08 | International Rectifier Corporation | Bootstrap capacitor refresh circuit |
| US8602745B2 (en) | 2004-08-26 | 2013-12-10 | Pentair Water Pool And Spa, Inc. | Anti-entrapment and anti-dead head function |
| US8480373B2 (en) | 2004-08-26 | 2013-07-09 | Pentair Water Pool And Spa, Inc. | Filter loading |
| US8469675B2 (en) | 2004-08-26 | 2013-06-25 | Pentair Water Pool And Spa, Inc. | Priming protection |
| US7845913B2 (en) | 2004-08-26 | 2010-12-07 | Pentair Water Pool And Spa, Inc. | Flow control |
| US7874808B2 (en) | 2004-08-26 | 2011-01-25 | Pentair Water Pool And Spa, Inc. | Variable speed pumping system and method |
| US7854597B2 (en) | 2004-08-26 | 2010-12-21 | Pentair Water Pool And Spa, Inc. | Pumping system with two way communication |
| US8019479B2 (en) | 2004-08-26 | 2011-09-13 | Pentair Water Pool And Spa, Inc. | Control algorithm of variable speed pumping system |
| US7686589B2 (en) | 2004-08-26 | 2010-03-30 | Pentair Water Pool And Spa, Inc. | Pumping system with power optimization |
| FR2888709B1 (fr) | 2005-07-13 | 2007-10-05 | Valeo Electronique Sys Liaison | Circuit imprime perfectionne, adapte a la detection d'un echauffement accidentel |
| JP4732191B2 (ja) * | 2006-02-28 | 2011-07-27 | 矢崎総業株式会社 | 過熱保護機能付き半導体装置の制御回路 |
| FR2900292B1 (fr) * | 2006-04-21 | 2008-11-14 | Airbus France Sas | Dispositif de securite pour interrupteur a semi-conducteurs |
| JP5373257B2 (ja) * | 2006-08-04 | 2013-12-18 | 日立オートモティブシステムズ株式会社 | エンジン用高圧ポンプ駆動回路 |
| DE102006045542A1 (de) * | 2006-09-25 | 2008-04-03 | Atmel Germany Gmbh | Satellitenhochfrequenzempfängerschaltkreis, Schaltungsanordnung zur Verarbeitung von Satellitensignalen und Verfahren zum Betreiben einer derartigen Schaltungsanordnung |
| US8068322B2 (en) * | 2008-07-31 | 2011-11-29 | Honeywell International Inc. | Electronic circuit breaker apparatus and systems |
| AU2009302593B2 (en) | 2008-10-06 | 2015-05-28 | Danfoss Low Power Drives | Method of operating a safety vacuum release system |
| US9556874B2 (en) | 2009-06-09 | 2017-01-31 | Pentair Flow Technologies, Llc | Method of controlling a pump and motor |
| US8657489B2 (en) | 2010-06-28 | 2014-02-25 | Infineon Technologies Ag | Power switch temperature control device and method |
| US9243413B2 (en) | 2010-12-08 | 2016-01-26 | Pentair Water Pool And Spa, Inc. | Discharge vacuum relief valve for safety vacuum release system |
| DE102010055479A1 (de) * | 2010-12-22 | 2012-06-28 | Continental Automotive Gmbh | Schaltung zur Ansteuerung eines Schalters |
| BR112014010665A2 (pt) | 2011-11-01 | 2017-12-05 | Pentair Water Pool & Spa Inc | sistema e processo de bloqueio de vazão |
| WO2013156811A1 (en) * | 2012-04-19 | 2013-10-24 | Freescale Semiconductor, Inc. | A protection circuit and a gate driving circuitry |
| US9885360B2 (en) | 2012-10-25 | 2018-02-06 | Pentair Flow Technologies, Llc | Battery backup sump pump systems and methods |
| JP6168899B2 (ja) * | 2013-08-01 | 2017-07-26 | 三菱電機株式会社 | パワーモジュール |
| US9136691B2 (en) * | 2013-08-08 | 2015-09-15 | Tyco Electronics Corporation | Solid state relay protective device |
| CN106063109B (zh) * | 2014-09-09 | 2018-11-09 | 富士电机株式会社 | 半导体模块 |
| CN106873569B (zh) * | 2015-12-14 | 2019-05-21 | 中国航空工业第六一八研究所 | 一种基于rs触发器的bit故障锁存方法 |
| JP6284683B1 (ja) * | 2016-04-06 | 2018-03-07 | 新電元工業株式会社 | パワーモジュール |
| US10734992B2 (en) * | 2017-08-09 | 2020-08-04 | Infineon Technologies Ag | Circuit and method for providing an output signal |
| CN110289601B (zh) * | 2019-07-12 | 2024-12-10 | 西安电子科技大学 | 用于保护igbt的内置于驱动ic的主动钳位电路 |
| GB2595929B (en) | 2020-06-12 | 2023-04-26 | Dyson Technology Ltd | Protection circuit for an electrical appliance |
| CN116137434A (zh) * | 2021-11-17 | 2023-05-19 | 南京大学 | 一种两级保护时间的功率器件短路保护电路 |
| CN115668681B (zh) * | 2022-06-28 | 2024-01-02 | 英诺赛科(苏州)半导体有限公司 | 用于高温反向偏置测试的保护电路 |
| US20250364982A1 (en) * | 2024-05-25 | 2025-11-27 | Blue Origin Manufacturing, LLC | Intrinsically powered, tunable, short-circuit detection and protection for silicon carbide field effect transistors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215279B (it) * | 1985-06-10 | 1990-01-31 | Ates Componenti Elettron | Dispositivo elettrico di potenza intelligente a circuito integrato monolitico. |
| US4703390A (en) * | 1986-05-27 | 1987-10-27 | Motorola, Inc. | Integrated circuit power timer |
| JP3169723B2 (ja) * | 1992-01-31 | 2001-05-28 | 株式会社日立製作所 | 保護回路を具備する半導体装置および電子システム |
| KR100271690B1 (ko) * | 1992-01-31 | 2000-11-15 | 스즈키 진이치로 | 보호회로를 구비하는 반도체 장치 및 전자시스템 |
| US5325258A (en) * | 1992-08-26 | 1994-06-28 | International Rectifier Corporation | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent |
| US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
| US5550701A (en) * | 1994-08-30 | 1996-08-27 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
-
1995
- 1995-04-11 US US08/420,193 patent/US5563759A/en not_active Expired - Lifetime
-
1996
- 1996-04-01 GB GB9606870A patent/GB2299902B/en not_active Expired - Fee Related
- 1996-04-10 SG SG1996007818A patent/SG52684A1/en unknown
- 1996-04-10 KR KR1019960010777A patent/KR100197913B1/ko not_active Expired - Fee Related
- 1996-04-10 JP JP8088288A patent/JP3040342B2/ja not_active Expired - Lifetime
- 1996-04-11 IT IT96MI000687A patent/IT1285197B1/it active IP Right Grant
- 1996-04-11 FR FR9604518A patent/FR2733099A1/fr active Pending
- 1996-04-11 DE DE19614354A patent/DE19614354C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5563759A (en) | 1996-10-08 |
| ITMI960687A0 (it) | 1996-04-11 |
| KR960039047A (ko) | 1996-11-21 |
| DE19614354C2 (de) | 1998-11-05 |
| GB2299902A (en) | 1996-10-16 |
| JP3040342B2 (ja) | 2000-05-15 |
| FR2733099A1 (fr) | 1996-10-18 |
| GB9606870D0 (en) | 1996-06-05 |
| JPH08307221A (ja) | 1996-11-22 |
| GB2299902B (en) | 1999-06-09 |
| KR100197913B1 (ko) | 1999-06-15 |
| DE19614354A1 (de) | 1996-10-17 |
| IT1285197B1 (it) | 1998-06-03 |
| SG52684A1 (en) | 1998-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ITMI960687A1 (it) | Interruttore di alimentazione a porte mos a tre piedini protetto con livello di segnale di resettaggio di ingresso separato | |
| CN112838746B (zh) | 具有集成米勒钳位器的栅极驱动器 | |
| US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
| US6335608B1 (en) | Fault protection circuitry for motor controllers | |
| US4616305A (en) | AC/DC power MOSFET reversing H-drive system | |
| EP0197658B1 (en) | Mosfet ac switch | |
| JP3764234B2 (ja) | 保護回路 | |
| US5506539A (en) | IGFET power semiconductor circuit with GAE control and fault detection circuits | |
| CN104467370B (zh) | 用于隔离的驱动器的软关闭的设备和方法 | |
| US10862483B2 (en) | Low power cycle to cycle bit transfer in gate drivers | |
| ITMI951818A1 (it) | Mosfet di potenza con protezione da sovracorrente e da temperatura elevata e circuito di controllo disaccoppiato dal diodo della | |
| US11955957B2 (en) | Smart electronic switch | |
| US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| WO2009048619A1 (en) | Ground fault detection circuit for use in high voltage motor drive applications | |
| JPH0479759A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US9960588B2 (en) | Power switch device | |
| JPH0897376A (ja) | 静電放電対策用保護回路 | |
| US6677738B1 (en) | Overcurrent sensing using high side switch device in switching power converters | |
| CN101047356B (zh) | 用于电机驱动器的过电流检测电路 | |
| CN102204098A (zh) | 带有半导体开关的防短路的半桥电路 | |
| US20230307902A1 (en) | Intelligent Semiconductor Switch | |
| CN114303309B (zh) | 过流保护电路及开关电路 | |
| JPH03207214A (ja) | パワートランジスタの過負荷保護駆動回路 | |
| US5973416A (en) | Method for controlling a power supply switch and circuit arrangement for performing the control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted |