ITMI961748A1 - Dispositivo a semicondutture e suo procedimento di fabbricazione - Google Patents

Dispositivo a semicondutture e suo procedimento di fabbricazione Download PDF

Info

Publication number
ITMI961748A1
ITMI961748A1 IT96MI001748A ITMI961748A ITMI961748A1 IT MI961748 A1 ITMI961748 A1 IT MI961748A1 IT 96MI001748 A IT96MI001748 A IT 96MI001748A IT MI961748 A ITMI961748 A IT MI961748A IT MI961748 A1 ITMI961748 A1 IT MI961748A1
Authority
IT
Italy
Prior art keywords
film
semiconductor device
manufacturing
inorganic film
semiconductor substrate
Prior art date
Application number
IT96MI001748A
Other languages
English (en)
Inventor
Junko Matsubara
Toru Tajima
Shigeru Harada
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of ITMI961748A0 publication Critical patent/ITMI961748A0/it
Publication of ITMI961748A1 publication Critical patent/ITMI961748A1/it
Application granted granted Critical
Publication of IT1283799B1 publication Critical patent/IT1283799B1/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H10P14/6538—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light by exposure to UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
La presente invenzione riguarda un dispositivo a semiconduttore e un procedimento di fabbricazione dello stesso, e più particolarmente, un dispositivo a semiconduttore avente una pellicola isolante tra strati pianarizzata tra, sotto, o sopra cablaggi metallici, e un procedimento di fabbricazione dello stesso.
In questi ultimi anni, la riduzione nella differenza nel livello di sotto-strato planarizzazione di una pellicola isolante tra cablaggi è divenuto uno dei processi maggiormente critici nel migliorare la resa e l'affidabilità di dispositivi a semiconduttore e corrispondentemente ad incremento nella loro densità ed integrazione. Uno di tali processi include la fase che consiste nel depositare una pellicola tramite un procedimento di filatura su vetro o "spin-on-glass" con polimero di silicio (chiamato qui di seguito "pellicola di SOG") e applicare un trattamento termico.
Il materiale per formare una pellicola di SOG (chiamato qui di seguito "materiale SOG") è classificato in due tipi, cioè, materiale SOG inorganico, e materiale SOG organico avente una struttura in cui un gruppo alchile è direttamente legato al silicio.
Quando la differenza nel livello di sottostrato deve essere ridotta utilizzando un materiale SOG inorganico, si richiede una fase di applicazione di una pellicola di SOG inorganico 5a su una pellicola di ossido sottostante 4 come mostrato nella figura 24, e una fase di applicazione ancora di una pellicola di SOG inorganico 5b nell'interesse della planarizzazione come mostrato nella figura 25. La pellicola di SOG inorganico che riempie lo spazio tra la porzione a gradini riceve una sollecitazione di tensione a causa del restringimento della pellicola al momento della crescita o sviluppo della pellicola che ha come risultato una generazione di una fenditura 20.
Quando una pellicola di SOG è usata come parte di una pellicola di passivazione su un cablaggio metallico, questa fenditura influenzerà negativamente la resistenza all'umidità. Per esempio, una fenditura 21 è facilmente generata sotto la porzione a gradini di una pellicola di nitruro di silicio 11 formata su un cablaggio metallico tramite CVD di plasma come mostrato nella figura 26.
Sebbene la pellicola di SOG 5b sia applicata sulla porzione a gradini, la generazione di un'altra fenditura 20 in questa pellicola di SOG 5b degraderà la resistenza all'umidità oltre alla fenditura 21 in una pellicola 11 di nitruro di silicio per avere come risultato corrosione di cablaggio metallico 7.
Per contrasto, vi è il vantaggio che la differenza del livello di sottostrato può essere ridotta in virtù dell'utilizzo di una pellicola di SOG organica 5c come mostrato nella figura 27 dato che la pellicola di approssimativamente 1,5 pm in spessore massimo può essere formata solamente da un rivestimento.
Questo materiale SOG organico include gruppi alchili quali Si-CH3 e Si-C2H5, che possono essere facilmente danneggiati da plasma di ossigeno. Vi è un problema che l'incisione a secco 22 si verifica quando una fenditura o spellatura 23 della pellicola è generata una fase di incisione di un foro passante come mostrato nella figura 28.
E' quindi richiesto una struttura in cui pellicola di SOG organica 5c non sia esposta in corrispondenza della superficie laterale di un foro passante. In modo più specifico, retroincisione complessiva è eseguita dopo l'applicazione di un rivestimento di pellicola di SOG organica 5c per rimuovere la pellicola di SOG organica sopra la porzione a gradini come mostrato nella figura 29. Una struttura in cui pellicola di SOG organica 5c non è esposta in corrispondenza della superficie laterale di un foro passante è possibile come mostrato nella figura 30 tramite questo processo addizionale.
Una pellicola di SOG inorganico che può essere formata in maggior spessore di una pellicola di SOG inorganico convenzionale (chiamata qui di seguito "pellicola di SOG inorganico a pellicola spessa") è un nuovo materiale per risolvere i problemi sopra descritti nella pellicola di SOG convenzionale.
Il brevetto giapponese reso accessibile N. 5-121572 descrive un esempio del materiale di una pellicola di SOG inorganico a pellicola spessa secondo la formula di:
Secondo questa descrizione, una pellicola isolatrice interstrati o tra strati includente un polimero di silicio della formula precedente è depositata su un primo cablaggio metallico 3, che è poi sottoposto ad un processo di incisione di un foro passante 24 come mostrato nella figura 31 per formare un secondo cablaggio metallico 7 come mostrato nella figura 32.
Qui, il polimero di silicio rivestito e cotto si espande come una struttura di SiON o SiO2. Quindi, la resistenza alle fenditure è migliorata dalla generazione di una sollecitazione di compressione residua nella pellicola per incrementare l'addensamento o densificazione della pellicola.
Secondo questo processo, l'incisione laterale e la generazione della fenditura possono essere soppresse. Tuttavia, dopo la formazione del foro passante 24, gas quale H2O e CO2 è generato dalla pellicola di SOG in corrispondenza della superficie laterale del foro passante nel formare il secondo cablaggio metallico. Il secondo cablaggio metallico 7 è corroso dal gas generato per provocare il fenomeno difettoso del cosiddetto passaggio inquinato. Questo fenomeno s'incontra similmente nella struttura 27 impiegante una pellicola di SOG inorganico convenzionale e pure nella struttura 26 impiegante una pellicola di SOG organico come mostrato nella figura 34.
Quando la planarizzazione di una pellicola isolatrice tra cablaggio e riduzione nella differenza nello strato sotto strato devono essere effettuate in un dispositivo a semiconduttore utilizzando il materiale SOG inorganico convenzionale, uno strato multiplo deve essere formato tramite rivestimento multiplo. Questo incrementerà il numero di fasi di fabbricazione e il costo. Inoltre, vi è un problema che una fenditura è generata provocata da restringimento o raggrinzimento della pellicola durante la sua crescita per influenzare l'affidabilità del dispositivo quale resistenza all'umidità e simile.
Quando è usato un materiale SOG organico convenzionale, vi è un problema che la superficie esposta della pellicola di SOG organico è incisa lateralmente o una fenditura generata per provocare difetto di cablaggio.
Anche quando è usato un materiale SOG inorganico a pellicola spessa che è una versione migliorata dei due tipi sopra descritti di materiale SOG, il gas proveniente dalla superficie esposta della pellicola di SOG inorganico a pellicola spessa in corrispondenza della superficie laterale di un foro passante provoca corrosione di cablaggio chiamata passaggio inquinato per degradare la stabilità del dispositivo.
Alla luce di quanto detto in precedenza, uno scopo della presente invenzione è fornire un dispositivo a semiconduttore che abbia resistenza alle fenditure e resistenza all'umidità superiori per evitare difetto di cablaggio senza incrementare il numero di fasi di fabbricazione e costo anche quando è usato un materiale SOG inorganico a pellicola spessa.
Un altro scopo della presente invenzione è fornire un suo procedimento di fabbricazione.
Un procedimento di fabbricazione di un dispositivo a semiconduttore secondo un aspetto della presente invenzione include la fase che consiste nel depositare una pellicola inorganica tramite il procedimento filatura su vetro o "spin-on-glass" su un substrato a semiconduttore, e poi applicare un trattamento termico in un ambiente di azoto, aria, o vapore di acqua, ad una temperatura di 300-500°C per formare una pellicola tra strati.
Secondo questo procedimento di fabbricazione, la pellicola tra strati può essere incrementata in spessore rispetto ad una pellicola di SOG inorganico convenzionale.
Inoltre, la differenza nel livello sotto strato può essere ridotta tramite solamente un processo di rivestimento e la resistenza alle fenditure può essere migliorata.
Un procedimento di fabbricazione di un dispositivo a semiconduttore secondo un altro aspetto della presente invenzione include la fase che consiste nel depositare una pellicola tra strati includente una pellicola inorganica formata tramite il procedimento di spin-on-glass su un substrato semiconduttore, e la fase che consiste nel formare un'apertura della pellicola tra strati per esporre la pellicola organica in corrispondenza della superficie laterale dell'apertura, e poi applicare un trattamento termico in corrispondenza di un vuoto non maggiore di 10<-3 >Torr e ad una temperatura di 150-550°C.
Secondo il presente procedimento di fabbricazione, il gas aderente alla pellicola inorganica in corrispondenza della superficie laterale può essere rilasciato tramite un trattamento termico ad una temperatura di 150—550°C e in vuoto non maggiore di 10<-3 >Torr.
Un cablaggio metallico formato in seguito non sarà corroso in corrispondenza di un'apertura.
Un procedimento di fabbricazione di un dispositivo a semiconduttore secondo un ulteriore aspetto della presente invenzione include la fase che consiste nel depositare una pellicola inorganica tramite il procedimento di spin-on-glass su un substrato semiconduttore, e indirizzare plasma di azoto sulla pellicola inorganica.
Secondo il presente procedimento di fabbricazione, la porzione di strato superiore della pellicola può essere azotata dirigendo plasma di azoto alla superficie superiore della pellicola inorganica.
Dato che l'interno della pellicola inorganica è protetto dalla superficie di azoto, la resistenza alle fenditure può essere ulteriormente migliorata.
Un procedimento di fabbricazione di un dispositivo a semiconduttore secondo ancora un altro aspetto della presente invenzione include la fase che consiste nel depositare una pellicola inorganica tramite il procedimento di spin-on-glass su un substrato semiconduttore, e poi indirizzare raggio ultravioletto sulla pellicola inorganica.
Secondo il presente procedimento di fabbricazione, la pellicola inorganica può essere convertita in S O tramite irradiazione della pellicola inorganica con raggio ultravioletto.
Quindi, la resistenza alle fenditure può essere ulteriormente migliorata.
Come materiale di una pellicola inorganica formata dal procedimento di spin-on-glass, un primo polimero di silicio rappresentato dalla formula di:
dove x = 1-3, y = 3-1, e
R è atomo di idrogeno o gruppo alchile inferiore
o un secondo polimero di silicio rappresentato dalla formula di:
2= 1-3, m=0~1
n = 20-25000
possono essere applicati.
Il procedimento di fabbricazione di un dispositivo a semiconduttore secondo il presente aspetto include la fase che consiste nell'applicare un trattamento termico per formare una pellicola tra strati dopo che la pellicola inorganica è formata utilizzando il primo e il secondo polimero di silicio sopra descritti. Quindi, la resistenza alle fenditure può essere migliorata e lo spessore della pellicola tra strati può essere migliorato.
Quindi, la differenza nel livello sotto strato può facilmente essere ridotta e l'affidabilità del dispositivo quale resistenza all'umidità può essere migliorata.
Secondo un aspetto della presente invenzione, un dispositivo a semiconduttore include un pellicola inorganica formata utilizzando un primo polimero di silicio rappresentato dalla formula di:
R è atomo di idrogeno o gruppo alchile inferiore
o un secondo polimero di silicio rappresentato dalla formula di:
Applicando il trattamento termico sopra descritto alla pellicola inorganica, gas di desorbimento corrispondente al numero di massa di 18, 22 e 44 non era sostanzialmente osservato tramite spettroscopia di desorbimento termico (TDS).
Secondo un altro aspetto della presente invenzione, un dispositivo a semiconduttore include una pellicola inorganica formata utilizzando un primo polimero di silicio rappresentato dalla formula di:
R è atomo di idrogeno o gruppo alchile inferiore
o un secondo polimero di silicio rappresentato dalla formula di:
Considerando la pellicola inorganica a cui era diretto raggio ultravioletto, assorbimento a infrarossi corrispondente al legame di un atomo di silicio e di un atomo di idrogeno in corrispondenza del numero d'onda di 2000-2040 cm ^ e assorbimento di infrarossi corrispondente al legame di un atomo di azoto e di un atomo di idrogeno in corrispondenza del numero _
d'onda di 3200-3600 cm<- >non erano sostanzialmente osservati nella spettrometria ad assorbimento di infrarossi.
Gli scopi, caratteristiche, aspetti e vantaggi precedenti ed altri della presente invenzione diventeranno più evidenti dalla seguente descrizione dettagliata della presente invenzione quando considerati in unione con i disegni allegati.
Le figure 1 e 2 sono viste in sezione di un dispositivo a semiconduttore mostrante una fase di un suo procedimento di fabbricazione secondo prima e seconda forma di realizzazione, rispettivamente, della presente invenzione.
La figura 3 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 2 in conformità con la seconda forma di realizzazione della presente invenzione.
La figura 4 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 3 in conformità con la seconda forma di realizzazione della presente invenzione.
La figura 5 è un grafico mostrante risultati di valutazione di degassificazione di una pellicola di SOG secondo TDS della seconda forma di realizzazione della presente invenzione.
La figura 6 è un grafico mostrante la relazione tra resa di wafer e temperatura di cottura secondo la seconda forma di realizzazione della presente invenzione.
La figura 7 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase di un suo procedimento di fabbricazione in conformità con una terza forma di realizzazione della presente invenzione.
La figura 8 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 7 in conformità con la terza forma di realizzazione della presente invenzione.
La figura 9 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase di un suo procedimento di fabbricazione in conformità con una quarta forma di realizzazione della presente invenzione.
La figura 10 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 9 in conformità con la quarta forma di realizzazione della presente invenzione.
Le figure 11 e 12 sono grafici mostranti risultati dei risultati di valutazione di degassificazione di una pellicola di SOG secondo TDS della quarta forma di realizzazione della presente invenzione.
La figura 13 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase di un suo procedimento di fabbricazione secondo una sesta forma di realizzazione della presente invenzione.
La figura 14 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 13 in conformità con la quinta forma di realizzazione della presente invenzione.
Le figure 15 e 16 mostrano spettri di una pellicola di SOG tramite assorbimento di infrarossi secondo la quinta forma di realizzazione della presente invenzione.
La figura 17 è una vista in sezione di un dispositivo a semiconduttore mostrante una sua fase di fabbricazione in conformità con una sesta forma di realizzazione della presente invenzione.
La figura 18 è una vista in sezione di una SRAM in corrispondenza delle vicinanze di TFT di una settima forma di realizzazione della presente invenzione.
La figura 19 mostra lo stato di legame di silicio in polisilicio secondo la settima forma di realizzazione della presente invenzione.
La figura 20 è una vista in sezione di una SRAM avente una pellicola di SOG formata su un TFT della figura 18 secondo una settima forma di realizzazione della presente invenzione.
La figura 21 mostra uno stato di legame di silicio nel polisilicio della figura 20 secondo la settima forma di realizzazione della presente invenzione.
La figura 22 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase di un suo procedimento di fabbricazione secondo un'ottava forma di realizzazione della presente invenzione.
La figura 23 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase eseguita dopo la fase della figura 19 in conformità con l'ottava forma di realizzazione della presente invenzione.
La figura 24 è una vista in sezione di un dispositivo a semiconduttore mostrante una fase di un esempio di un suo procedimento di fabbricazione convenzionale.
La figura 25 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase eseguita dopo la fase della figura 21.
Le figure 26 e 27 sono viste in sezione di un dispositivo a semiconduttore mostrante una fase di esempi di suoi procedimenti di fabbricazione convenzionali.
Le figure 28 e 29 sono viste in sezione di un dispositivo a semiconduttore convenzionale mostranti fasi eseguite dopo la fase della figura 24.
La figura 30 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase eseguita dopo la fase della figura 26.
La figura 31 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase di un altro suo procedimento di fabbricazione.
La figura 32 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase eseguita dopo la fase della figura 28 secondo un procedimento di fabbricazione convenzionale.
La figura 33 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase eseguita dopo la fase della figura 29 secondo il procedimento di fabbricazione convenzionale.
La figura 34 è una vista in sezione di un dispositivo a semiconduttore convenzionale mostrante una fase di un altro procedimento di fabbricazione di un dispositivo a semiconduttore.
Prima forma di realizzazione
Una prima forma di realizzazione della presente invenzione utilizzante un materiale SOG sarà descritta con riferimento ai disegni.
Il materiale SOG usato nella presente invenzione è chiamato "materiale SOG inorganico a pellicola spessa", ed ha un legame di un gruppo inorganico quale Si-H e Si-N con silicio. Il materiale SOG include un primo materiale SOG rappresentato dalla formula di:
R è atomo di idrogeno o gruppo alchile inferiore
o un secondo materiale SOG rappresentato dalla formula di:
Dato che il legame di Si-H non è facilmente rotto in questo materiale SOG inorganico a pellicola spessa in confronto con quello del materiale SOG inorganico convenzionale di un legame di Si-OH, la resistenza alle fenditure tramite una sollecitazione interna era migliorata ad approssimativamente 1,3-2,0 volte. Quindi, lo spessore può essere incrementato più che in una pellicola di SOG inorganioa convenzionale tramite solamente un rivestimento.
Facendo riferimento alla figura 1, una pellicola di SOG inorganico 5 a pellicola spessa è applicata mediante rivestimento a rotazione o spin su una pellicola di ossido sottostante 4, seguita da rimozione del solvente. Poi, un trattamento termico è eseguito in una camera di sinterizzazione ad un intervallo di temperatura di 300~550°C in un ambiente appropriato quale H2O, O2, e simile.
Per quanto riguarda questo trattamento termico, la velocità di inserimento/estrazione del dispositivo a semiconduttore dentro/fuori dalla camera di sinterizzazione è desiderabilmente non maggiore di 10 cm/min allo scopo di migliorare la resistenza alle fenditure o criccature. Inoltre, la temperatura quando il dispositivo a semiconduttore è inserito 0 estratto a e dalla camera di sinterizzazione è preferibilmente 30~100°C inferiore della temperatura di trattamento effettiva.
Infatti, una fenditura o criccatura era osservata nella pellicola di SOG di spessore di 5000 A quando la temperatura nell'inserimento/estrazione del dispositivo a semiconduttore era identica a quella della temperatura di trattamento effettiva. Tuttavia, la generazione della fenditura o criccatura nella pellicola di SOG potrebbe essere impedita diminuendo la temperatura quando il dispositivo a semiconduttore è inserito o estratto a e dalla camera di 30-100°C rispetto alla temperatura di trattamento effettiva.
Inoltre, una criccatura o fenditura era osservata nella pellicola di SOG di spessore di 7000 A quando il dispositivo a semiconduttore era inserito o estratto alla o dalla camera a 15 cm/min. In contrasto, la generazione di una fenditura nella pellicola di SOG poteva essere soppressa diminuendo la velocità a 10 cm/min.
Dato che la differenza nel livello sotto strato può essere ridotta e la resistenza alla fenditura o criccatura migliorata applicando il materiale SOG una volta, l'affidabilità del dispositivo a semiconduttore può essere migliorata e il numero di fasi di fabbricazione non saranno aumentate. Quindi, il costo di fabbricazione può essere soppresso.
Seconda forma di realizzazione
Una seconda forma di realizzazione della presente invenzione sarà descritta qui di seguito.
Come mostrato nella figura 1, successivamente alla formazione di una pellicola di SOG inorganico a pellicola spessa, sulla pellicola 4 di ossido di sottostrato, una pellicola 6 di ossido di silicio è formata tramite CVD di plasma come mostrato nella figura 2. Un foro passante è configurato utilizzando una maschera predeterminata. Poi, l'incisione anisotropa è eseguita per formare un foro passante 24.
Poi, un trattamento termico è eseguito ad una pressione bassa non maggiore di 10<3 >Torr e in corrispondenza di un intervallo di temperatura di 150~550°C con la pellicola di SOG inorganico pellicola spessa parzialmente esposta in corrispondenza della superficie laterale del foro passante come mostrato nella figura 3. Tramite questo trattamento termico, gas residuo 25 quale CO2, H2O, e simile attaccato a porzione della pellicola di SOG in corrispondenza della superficie laterale del foro passante e l'acqua adsorbita sono rilasciati.
Successivamente al trattamento termico, un secondo cablaggio 7 è formato in serie come mostrato nella figura 4 per impedire che impurità siano attaccate ancora alla parete laterale del foro passante.
L'intervallo di temperatura per il trattamento termico era ottenuto dal seguente esperimento. In modo più specifico, la quantità di degassificazione era valutata tramite TDF (spettroscopia di desorbimento termico) con una porzione della pellicola di SOG inorganico pellicola spessa esposta attraverso l'apertura del foro passante. Il risultato di un'applicazione di esempio di un primo materiale SOG è mostrato nella figura 5.
La figura 5 mostra la relazione tra la temperatura del wafer e il numero di massa della sostanza rilasciata dal wafer. Si comprende dal grafico della figura 5 che la quantità di degassificazione di numero di massa 18, cioè H2O è grande ed è emessa centrata attorno a circa 150°C.
Quindi, la temperatura limite inferiore del trattamento termico dopo la formazione di un foro passante è desiderabilmente 150°C.
La temperatura limite superiore è preferibilmente 550°C in modo tale che un cablaggio metallico non fonda.
Inoltre, la dipendenza della resa del wafer dalla temperatura del trattamento termico è stata valutata. La figura 6 mostra i risultati. Si comprende dalla figura 6 che variazione nella resa è grande quando la temperatura del trattamento termico è 100°C, mentre la resa è alta con variazione bassa quando la temperatura è oltre 200°C.
La corrosione di cablaggio metallico può essere impedita applicando un trattamento termico a bassa pressione per effettuare degassificazione anche in una struttura dove una pellicola di SOG inorganico a pellicola spessa è esposta attraverso un foro passante quando la pellicola di SOG inorganico a pellicola spessa è applicata tra cablaggi metallici. Quindi, un dispositivo a semiconduttore può essere ottenuto stabilmente con una resa elevata.
Terza forma di realizzazione
Una terza forma di realizzazione della presente invenzione sarà descritta qui di seguito.
Come mostrato nella figura 7, pellicola di SOG inorganico 5 a pellicola spessa è applicata su un secondo cablaggio 7, e soggetta ad un trattamento termico per riempire un foro passante. Poi, una pellicola 2 di ossido di silicio è depositata tramite CVD di plasma e un terzo cablaggio 28 è formato come mostrato nella figura 8. Una pellicola 4 di ossido di silicio è poi depositata in modo da coprire il terzo cablaggio 28.
Ripetendo fasi similari, si può formare una struttura di cablaggio a strati multipli di tre o più strati.
Applicando una pellicola di SOG inorganico a pellicola spessa, la differenza nel livello sottostrato può essere ridotta e un foro passante può essere riempito. Quindi, un cablaggio a strati multipli può essere formato facilmente per migliorare la densità d'integrazione di un dispositivo.
Quarta forma di realizzazione
Un procedimento di azotazione di una pellicola di SOG per migliorare ulteriormente la resistenza alle fenditure o criccature sarà descritto qui di seguito come la quarta forma di realizzazione.
Come mostrato nella figura 9, una pellicola 4 di ossido di silicio è formata tramite CVD di plasma in modo da coprire il primo cablaggio 3, e poi è applicata pellicola di SOG 5 inorganico a pellicola spessa.
Poi, plasma di azoto è diretto sulla superficie della pellicola di SOG 5 per ottenere una superficie azotata 5d della pellicola 5 di SOG.
La quantità di degassificazione è stata valutata tramite TDS dipendente dalla presenza/assenza di un processo di plasma di azoto dopo l'applicazione di un rivestimento di una pellicola di SOG inorganico a pellicola spessa. I risultati sono mostrati nei grafici di figure 11 e 12. Qui, è stato applicato il primo materiale SOG.
La figura 11 è un grafico mostrante lo stato in cui un processo di plasma di azoto non è applicato, e la figura 12 mostra lo stato in cui era applicato processo di plasma e azoto. Si comprende dalla figura 12 che quasi nessuna degassificazione era osservata fino alle vicinanze di 500°C nel dispositivo a semiconduttore soggetto ad un processo di plasma di azoto. Questo significa che rottura di pellicola è soppressa alla temperatura inferiore a 500°C, e non si verifica raggrinzimento della pellicola. Si comprende che la resistenza alle fenditure o criccature è migliorata tramite azotatura della prossimità della superficie della pellicola di SOG.
Inoltre, la valutazione di accelerazione della resistenza alle fenditure è stata eseguita. Una pellicola di SOG inorganico a pellicola spessa soggetta ad un processo di plasma di azoto non mostrava alcuna generazione di una fenditura o criccatura anche quando un trattamento termico a 400°C per 15 minuti in un ambiente di azoto era ripetuto per 10 volte. In contrasto, una criccatura era osservata nella pellicola di SOG inorganico a pellicola spessa non soggetta ad un processo di plasma di azoto in corrispondenza della quarta volta del trattamento termico ripetuto.
Quindi, effettuando un processo di plasma di azoto dopo che è applicata una pellicola di SOG inorganico a pellicola spessa, si può ottenere un dispositivo a semiconduttore migliorato nella resistenza alle fenditure o criccature e avente elevata affidabilità.
Quinta forma di realizzazione
Un procedimento di miglioramento della resistenza alle fenditure o criccature promuovendo la conversione di pellicola di SOG inorganico a pellicola spessa in SiO2 sarà descritto qui di seguito come una sesta forma di realizzazione.
Come mostrato nella figura 13, successivamente alla formazione di una pellicola 4 di ossido di silicio tramite CVD di plasma in modo da coprire il primo cablaggio 3, è applicata una pellicola di SOG inorganico 5 a pellicola spessa. Poi, raggio ultravioletto è diretto sulla superficie della pellicola 5 di SOG inorganico a pellicola spessa.
Qui, la differenza nella conversione di SiO2 entro la pellicola di SOG inorganico a pellicola spessa dipendente dal fatto se raggio ultravioletto è diretto o meno sarà descritta (utilizzando il secondo materiale SOG) con riferimento a figure 15 e 16.
La figura 15 mostra uno spettro di assorbimento ad infrarossi di una pellicola di SOG sottoposta ad un trattamento termico a 300°C o 400°C con nessuna irradiazione di un raggio ultravioletto dopo che è applicata una pellicola di SOG inorganico a pellicola spessa. La figura 16 mostra uno spettro di assorbimento di infrarossi di una pellicola di SOG sottoposta ad un trattamento termico di 300°C o 400°C con un'irradiazione di un raggio ultravioletto dopo che è applicata la pellicola di SOG inorganico a pellicola spessa.
Si è trovato che una pellicola di SOG inorganico a pellicola spessa irradiata con un raggio ultravioletto ha un'intensità di assorbimento agli infrarossi corrispondente al legame di Si-O-Si maggiore di quello di una pellicola di SOG inorganico a pellicola spessa non irradiata con un raggio ultravioletto. Si è compreso che è stata promossa la conversione di SiO2-Dirigendo un raggio ultravioletto, è stata promossa una conversione 5e di SiO2 come mostrato nella figura 14. Quindi, si può ottenere un dispositivo a semiconduttore ulteriormente migliorato nella resistenza alle fenditure o criccature e avente elevata affidabilità.
Il miglioramento nella resistenza alle fenditure o criccature di pellicola di SOG inorganico a pellicola spessa serve anche per migliorare la resistenza all'umidità.
Sesta forma di realizzazione
Un procedimento di utilizzo pure di una pellicola di passivazione sarà trattato qui di seguito come una sesta forma di realizzazione.
Come mostrato nella figura 17, una fenditura o criccatura 21 è facilmente generata in prossimità di una porzione a gradini di una pellicola 11 di nitruro di silicio servente come una pellicola di passivazione 11 formata su un cablaggio metallico 7 tramite CVD di plasma. Tuttavia, l'introduzione di vapore di acqua o simile attraverso questa fenditura o criccatura può essere impedita applicando una pellicola di SOG inorganico a pellicola spessa sulla pellicola di ossido di silicio o nitruro di silicio e poi applicando un trattamento termico per bloccare la fenditura 21.
Quindi, si può ottenere un dispositivo a semiconduttore migliorato nella resistenza all'umidità e avente elevata affidabilità.
Settima forma di realizzazione
Una settima forma di realizzazione della presente invenzione sarà descritta qui di seguito.
Come descritto in precedenza, l'applicazione di una pellicola di SOG inorganico a pellicola spessa è direttamente vantaggiosa per impedire corrosione di cablaggio, e migliorare resistenza alle fenditure e planarizzazione. L'applicazione di una pellicola di SOG inorganico a pellicola spessa contribuisce pure indirettamente al miglioramento delle caratteristiche elettriche di un dispositivo a semiconduttore. Quando vi è un legame dondolante in un atomo di Si in una pellicola di tipo silicio escludente la pellicola di SOG inorganico a pellicola spessa, l'idrogeno nella pellicola di SOG inorganico a pellicola spessa può servire per terminare il legame dondolante essendo collegato al legame dondolante. In altre parole, la pellicola di SOG inorganico a pellicola spessa diventa la sorgente di alimentazione di idrogeno per il legame dondolante.
Una SRAM (memoria ad accesso casuale statica) è nota come un tipo di un dispositivo di memoria. Una cella di memoria in una tale SRAM è formata da un flip-flop, includente diversi tipi. Un tipo è un TFT (transistore a pellicola sottile) che è una cella di tipo CMOS stabile, sviluppata allo scopo di ridurre l'area della cella.
La figura 18 mostra una vista in sezione di un suo esempio. Un TFT include una regione di canale di un polisilicio 34 su un elettrodo di porto 9 formato su un substrato 1 con una pellicola 31 di ossido di tra di essi, ed una coppia di sorgente/pozzo 32 e 33 in corrispondenza di entrainbi i lati dell'elettrodo di porto 9. Il polisilicio 34 ha un orlo dei grani 35 come mostrato nella figura 19. Un legame dondolante di silicio 36 è presente in corrispondenza dell'orlo dei grani 35 per formare un livello di spazio intermedio.
I portatori sono intrappolati in corrispondenza di questo livello di spazio intermedio, e altri portatori sono rimossi dall'orlo dei grani 35 per avere come risultato uno strato di svuotamento 37 per formare una barriera di potenziale. La corrente di attivazione (ON) che è la corrente di sorgente/pozzo quando la tensione di porta raggiunge la tensione di soglia è ridotta a causa di questa barriera di potenziale. Inoltre, la corrente di spegnimento (OFF) che è la corrente di sorgente/pozzo quando la tensione di porta è 0 V è generata come corrente di perdita tramite eccitazione termica tramite questo livello.
Quindi, una corrente di attivazione (ON) più elevata e una corrente di spegnimento (OFF) inferiore sono preferibili come le caratteristiche elettriche del TFT.
Quindi, una pellicola di SOG inorganico 5 a pellicola spessa è formata sul TFT con una pellicola 38 di ossido di silicio di tipo TEQS tra di essi come mostrato nella figura 20. L'idrogeno nella pellicola di SOG inorganico a pellicola spessa collega (39) al legame dondolante nel TFT di sottostrato formato di polisilicio 34.
II legame dell'idrogeno provoca riduzione nei portatori in corrispondenza del livello di spazio intermedio per diminuire la barriera di potenziale e incrementare la corrente di attivazione (ON). Inoltre, la corrente generata tramite il livello di spazio intermedio può essere soppressa per ridurre la corrente di spegnimento (OFF).
Infatti, in una SRAM includente un TFT di 0,6 pm in lunghezza di canale e 0,8 pm in larghezza di canale, la corrente di attivazione (ON) era approssimativamente 1 pA e la corrente di spegnimento (OFF) era approssimativamente 1000 fA quando non era applicata una pellicola di S0G inorganico a pellicola spessa. In contrasto, una corrente di attivazione (ON) di approssimativamente 10 pA e una corrente di spegnimento (OFF) di approssimativamente 10 fA erano ottenute adattando una pellicola di S0G inorganico a pellicola spessa per migliorare le caratteristiche rispettivamente di un ordine di grandezza.
La presente invenzione non è limitata ad una SRAM e può essere applicata ad una DRAM (memoria ad accesso casuale dinamica). Terminando il legame dondolante, la caratteristica di rinfresco quali ritardo dell'intervallo di un'operazione di rinfresco per riprodurre un segnale di memoria possono essere migliorate. Inoltre, la corrente di perdita di giunzione del transistore può essere ridotta. Quindi, si può ottenere un dispositivo a semiconduttore di elevata prestazione ed elevata affidabilità.
Sebbene un processo che consiste nel lasciare la pellicola di S0G inorganico a pellicola spessa, cioè, un processo a non retro-incisione sia stato descritto per le precedenti forme di realizzazione, un processo di retro-incisione può essere usato allo scopo di migliorare la planarizzazione del dispositivo.
Ottava forma di realizzazione
Un'ottava forma di realizzazione della presente invenzione sarà descritta qui di seguito.
Come mostrato nella figura 22, una pellicola di ossido 10 è depositata in modo da riempire una pellicola 8 isolatrice d'isolamento, l'elettrodo di porta 9 e simile formati sul substrato a semiconduttore 1. Poi, una pellicola di SOG inorganico a pellicola spessa è applicata sulla pellicola di ossido 10 e un trattamento termico è eseguito per riempire la porzione a gradini della pellicola di ossido. Come risultato, è formata una pellicola di SOG sostanzialmente in planarizzazione. Poi, l'intera superficie della pellicola di SOG e della pellicola di ossido sono retroincise anisotropicamente per rimuovere la pellicola di SOG. Secondo questo processo, un sottostrato ridotto in differenza in livello può essere ottenuto come mostrato nella figura 23.
Il processo d'incisione non è limitato a incisione a secco, e qualsiasi livello di incisione può essere usato fino a che il tasso di incisione per la pellicola di SOG e la pellicola di ossido siano sostanzialmente identici.
Dato che la differenza nel livello di sottostrato può essere ridotta, una configurazione predeterminata può essere formata ad accuratezza elevata in una successiva fase fotolitografica. Quindi, si può ottenere un dispositivo a semiconduttore di elevata affidabilità.
Sebbene la presente invenzione sia stata descritta e illustrata in dettaglio, si comprende chiaramente che la stessa è solamente a titolo di illustrazione e esempio e non deve essere considerata a titolo di limitazione, lo spirito e l'ambito della presente invenzione essendo limitati solamente dai termini delle rivendicazioni allegate.

Claims (19)

  1. RIVENDICAZIONI 1. Procedimento di fabbricazione di un dispositivo a semiconduttore includente le fasi che consistono nel depositare una pellicola inorganica (5) tramite un procedimento di filatura su vetro "spin-on-glass" su un substrato semiconduttore (1), e poi applicare un trattamento termico ad una temperatura di 300-550°C in un ambiente di azoto, aria o vapore di acqua per formare una pellicola tra strati.
  2. 2. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 1, includente la fase che consiste nel adattare detta pellicola inorganica (5) per una pellicola di passivazione.
  3. 3. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 1, comprendente la fase che consiste nel retroincidere interamente una superficie sottostante includente detta pellicola inorganica (5) dopo che detta pellicola inorganica (5) è applicata su detta superficie sottostante su detto substrato semiconduttore.
  4. 4. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 1, in cui detta pellicola inorganica (5) comprende una pellicola inorganica formata con un primo polimero di silicio di una formula di:
    R è atomo di idrogeno o gruppo alchile inferiore, o un secondo polimero di silicio di una formula di:
  5. 5. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, comprendente le fasi che consistono nel depositare una pellicola interstrati o tra strati includente detta pellicola inorganica (5) su un substrato semiconduttore (1), formare un'apertura (24) in detta pellicola tra strati, esporre detta pellicola inorganica in corrispondenza di una superficie di parete laterale di detta apertura (24), e poi applicare un trattamento termico ad una temperatura di 150-550 °C e in vuoto a non più di 10<3 >Torr.
  6. 6. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 5, comprendente la fase che consiste nel eseguire detto trattamento termico in una camera di sinterizzazione.
  7. 7. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 6, in cui una velocità di inserimento o estrazione di un substrato semiconduttore dentro o da detta camera di sinterizzazione non è maggiore di 10 cm/min.
  8. 8. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, comprendente la fase che consiste nel dirigere plasma di azoto su detta pellicola inorganica (5) dopo la deposizione di detta pellicola inorganica (5) su detto substrato semiconduttore (1).
  9. 9. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 4, comprendente la fase che consiste nel dirigere un raggio ultravioletto su detta pellicola inorganica (5) dopo aver depositato detta pellicola inorganica (5) su detto substrato semiconduttore (1).
  10. 10. Procedimento di fabbricazione di un dispositivo a semiconduttore comprendente le fasi che consistono nel depositare una pellicola tra strati includente una pellicola inorganica (5) tramite un procedimento di filatura su vetro o "spin-on-glass" su un substrato semiconduttore (1), formare un'apertura (24) in detta pellicola tra strati, esporre detta pellicola inorganica (5) in corrispondenza di una superficie di parete laterale di detta apertura (24), e poi applicare un trattamento termico ad una temperatura di 150-550°C e in un vuoto a non più di 10 Torr.
  11. 11. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 10, comprendente la fase che consiste nel eseguire detto trattamento termico con una camera di sinterizzazione.
  12. 12. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 11, in cui una velocità di inserimento o estrazione di un substrato semiconduttore in o da detta camera di sinterizzazione non è maggiore di 10 cm/min.
  13. 13. Procedimento di fabbricazione di un dispositivo a semiconduttore comprendente le fasi che consistono nel depositare una pellicola inorganica (5) tramite un procedimento di filatura su vetro o "spin-on-glass" su un substrato semiconduttore (1), e poi dirigere plasma di azoto su detta pellicola inorganica (5).
  14. 14. Procedimento di fabbricazione di un dispositivo a semiconduttore comprendente le fasi che consistono nel depositare una pellicola inorganica (5) tramite un procedimento di filatura su vetro o "spin-on-glass" su un substrato semiconduttore (1), e poi dirigere un raggio ultravioletto su detta pellicola inorganica (5).
  15. 15. Procedimento di fabbricazione di un dispositivo a semiconduttore, comprendente le fasi che consistono nel rivestire su un substrato semiconduttore (1) un primo polimero di silicio rappresentato da una formula di:
    R è atomo di idrogeno o gruppo alchile inferiore, o un secondo polimero rappresentato da una formula di:
    e poi applicare un trattamento termico per formare una pellicola tra strati .
  16. 16. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 15, comprendente la fase che consiste nel adattare detta pellicola tra strati o interstrato per una pellicola di passivazione .
  17. 17. Procedimento di fabbricazione di un dispositivo a semiconduttore secondo la rivendicazione 15, comprendente la fase che consiste nel retroincidere interamente una superficie sottostante includente detta pellicola tra strati o interstrati dopo la formazione di detta pellicola tra strati su detta superficie sottostante su detto substrato semiconduttore.
  18. 18. Dispositivo a semiconduttore comprendente su un substrato semiconduttore (1) una pellicola inorganica formata utilizzando un primo polimero di silicio rappresentato da una formula di:
    R è atomo di idrogeno o gruppo alchile inferiore o un secondo polimero di silicio rappresentato da una formula di:
    in cui gas di desorbimento corrispondente al numero di massa di 18, 28 e 44 non è sostanzialmente osservato in detta pellicola inorganica tramite spettroscopia di desorbimento termico.
  19. 19. Dispositivo a semiconduttore comprendente su un substrato semiconduttore (1) una pellicola inorganica formata utilizzando un primo polimero di silicio rappresentato da una formula di:
    R è atomo di idrogeno o gruppo alchile inferiore o un secondo polimero di silicio rappresentato da una formula dj
    in cui assorbimento di infrarossi corrispondente a legame di un atomo di silicio e di un atomo di idrogeno in corrispondenza del numero di onda di 2000-2400 cm , e assorbimento di infrarossi corrispondente a legame di un atomo di azoto e di un atomo di idrogeno in corrispondenza del numero di onda di 3200-3600 cm ^ non sono sostanzialmente osservati in detta pellicola inorganica tramite spettrometria di assorbimento d'infrarossi.
IT96MI001748A 1995-08-23 1996-08-12 Dispositivo a semicondutture e suo procedimento di fabbricazione IT1283799B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7214798A JPH0964037A (ja) 1995-08-23 1995-08-23 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
ITMI961748A0 ITMI961748A0 (it) 1996-08-12
ITMI961748A1 true ITMI961748A1 (it) 1998-02-12
IT1283799B1 IT1283799B1 (it) 1998-04-30

Family

ID=16661706

Family Applications (1)

Application Number Title Priority Date Filing Date
IT96MI001748A IT1283799B1 (it) 1995-08-23 1996-08-12 Dispositivo a semicondutture e suo procedimento di fabbricazione

Country Status (6)

Country Link
US (1) US5976626A (it)
JP (1) JPH0964037A (it)
KR (1) KR100266428B1 (it)
DE (1) DE19630342C2 (it)
IT (1) IT1283799B1 (it)
TW (1) TW291598B (it)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916284B2 (ja) 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
JPH1116904A (ja) 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100459686B1 (ko) * 1997-06-27 2005-01-17 삼성전자주식회사 반도체장치의콘택홀형성방법
KR100413044B1 (ko) * 1997-06-30 2004-03-09 주식회사 하이닉스반도체 반도체 장치의 비아홀 형성 방법
KR100460803B1 (ko) * 1997-07-15 2005-04-06 삼성전자주식회사 반도체소자제조방법
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
JP3329290B2 (ja) 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
KR100355864B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법
KR100325616B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자의 제조 방법
JP3676185B2 (ja) * 2000-04-14 2005-07-27 シャープ株式会社 半導体装置
US6232217B1 (en) 2000-06-05 2001-05-15 Chartered Semiconductor Manufacturing Ltd. Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6358842B1 (en) 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
JP2006228990A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体装置の製造方法、及び製造装置
JP4899365B2 (ja) * 2005-07-20 2012-03-21 富士電機株式会社 半導体装置の製造方法
KR100694477B1 (ko) * 2005-12-29 2007-03-12 매그나칩 반도체 유한회사 에스램셀 및 그의 제조 방법
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
WO2018043407A1 (ja) * 2016-08-29 2018-03-08 日産化学工業株式会社 アセタール保護されたシラノール基を含むポリシロキサン組成物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235711A (ja) * 1984-05-07 1985-11-22 Fujitsu Ltd ＳｉＯ２膜の形成方法
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
KR940005723B1 (ko) * 1990-05-08 1994-06-23 니뽄 덴끼 가부시끼가이샤 반도체 장치
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
JPH05121572A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
JPH0616410A (ja) * 1991-12-13 1994-01-25 Alps Electric Co Ltd 絶縁膜およびその製造方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH06112191A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
JP3217528B2 (ja) * 1993-03-12 2001-10-09 沖電気工業株式会社 ケイ酸ガラス薄膜の形成方法
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG

Also Published As

Publication number Publication date
ITMI961748A0 (it) 1996-08-12
US5976626A (en) 1999-11-02
TW291598B (en) 1996-11-21
JPH0964037A (ja) 1997-03-07
DE19630342A1 (de) 1997-02-27
IT1283799B1 (it) 1998-04-30
KR100266428B1 (ko) 2000-09-15
DE19630342C2 (de) 2003-06-18
KR970013070A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
CN101286475B (zh) 形成半导体结构的方法
JP2004146682A (ja) 半導体装置及びその製造方法
US5637528A (en) Semiconductor device manufacturing method including dry oxidation
US6376328B1 (en) Method for producing capacitor elements, and capacitor element
US6265267B1 (en) Fabricating method for a semiconductor device comprising gate oxide layers of various thicknesses
CN101599454B (zh) 半导体元件隔离结构及其形成方法
US6528413B2 (en) Semiconductor device and method of manufacturing the same
US20070013070A1 (en) Semiconductor devices and methods of manufacture thereof
KR100564625B1 (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
KR100907931B1 (ko) 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
US20040102009A1 (en) Method for removing contaminants on a substrate
CN100501916C (zh) 防止高压器件工艺制程中产生电荷的方法
KR100610436B1 (ko) 게이트 산화막의 열화 억제 방법
JPH11284183A (ja) 半導体素子の製造方法と製造装置
KR100445061B1 (ko) 반도체 소자의 제조방법
JP2001168325A (ja) 半導体装置、それの製造方法及び製造装置
US7348282B2 (en) Forming method of gate insulating layer and nitrogen density measuring method thereof
CN100416861C (zh) 探测器装置和电荷载流子的探测方法
KR100284131B1 (ko) 반도체소자의전극형성방법
US8759903B1 (en) Method of fabricating total dose hard and thermal neutron hard integrated circuits
KR100255154B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100241520B1 (ko) 반도체 소자 제조방법
US6246116B1 (en) Buried wiring line
KR20060104398A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
0001 Granted