JPH06112191A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06112191A JPH06112191A JP25794192A JP25794192A JPH06112191A JP H06112191 A JPH06112191 A JP H06112191A JP 25794192 A JP25794192 A JP 25794192A JP 25794192 A JP25794192 A JP 25794192A JP H06112191 A JPH06112191 A JP H06112191A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- interlayer insulating
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の導電層の間の層間絶縁膜或いは
導電層の表面の平坦化膜の改良に関し、テンシルストレ
スが大きくならず、配線層にダメージを与えない層間絶
縁膜或いは平坦化膜を具備する半導体装置の提供を目的
とする。 【構成】 導電層の間の層間絶縁膜或いは導電層の表面
の平坦化膜として、酸素含有率が30パーセント以上の雰
囲気中で焼成した、骨格中にシラザン結合を有するシリ
コン化合物材料からなる、コンプレッシブな膜ストレス
を有する絶縁膜を具備するように構成する。
導電層の表面の平坦化膜の改良に関し、テンシルストレ
スが大きくならず、配線層にダメージを与えない層間絶
縁膜或いは平坦化膜を具備する半導体装置の提供を目的
とする。 【構成】 導電層の間の層間絶縁膜或いは導電層の表面
の平坦化膜として、酸素含有率が30パーセント以上の雰
囲気中で焼成した、骨格中にシラザン結合を有するシリ
コン化合物材料からなる、コンプレッシブな膜ストレス
を有する絶縁膜を具備するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の導電層の
間の層間絶縁膜或いは導電層の表面の平坦化膜の改良に
関するものである。
間の層間絶縁膜或いは導電層の表面の平坦化膜の改良に
関するものである。
【０００２】近年の半導体装置の構造の微細化・多層化
に伴い、半導体基板上に形成されたアスペクト比の高い
段差に絶縁膜を埋め込んで平坦にする技術に対する要求
が益々厳しくなっており、従来平坦化材料として用いら
れてきたシリコン・オン・グラス膜（以下、ＳＯＧ膜と
略称する）は、平坦化を促進するために膜厚が厚くなる
傾向がある。
に伴い、半導体基板上に形成されたアスペクト比の高い
段差に絶縁膜を埋め込んで平坦にする技術に対する要求
が益々厳しくなっており、従来平坦化材料として用いら
れてきたシリコン・オン・グラス膜（以下、ＳＯＧ膜と
略称する）は、平坦化を促進するために膜厚が厚くなる
傾向がある。
【０００３】しかし、ＳＯＧ膜を用いて下地の配線層の
間を埋め込んで平坦にする場合に、配線層の間隔が狭い
部分ではＳＯＧ膜の膜厚が厚くなっている。従来用いら
れているＳＯＧ膜のストレスはテンシルストレスであ
り、このＳＯＧ膜の膜厚が厚い部分では、配線層の上の
膜厚が薄い部分に比して、テンシルストレスが３倍以上
になっている。
間を埋め込んで平坦にする場合に、配線層の間隔が狭い
部分ではＳＯＧ膜の膜厚が厚くなっている。従来用いら
れているＳＯＧ膜のストレスはテンシルストレスであ
り、このＳＯＧ膜の膜厚が厚い部分では、配線層の上の
膜厚が薄い部分に比して、テンシルストレスが３倍以上
になっている。
【０００４】一般に層間絶縁膜のストレスがコンプレッ
シブ或いは弱テンシルの場合には、配線層に与えるダメ
ージが少ないと言われているが、生産性の高い常圧ＣＶ
Ｄ法により形成した従来の絶縁膜はすべてテンシルスト
レスを有しているため、常圧ＣＶＤ法により形成した従
来の常圧ＣＶＤ膜と従来のＳＯＧ膜とを組み合わせると
強テンシルストレスを有する層間絶縁膜になるので配線
層に大きなダメージを与えている。
シブ或いは弱テンシルの場合には、配線層に与えるダメ
ージが少ないと言われているが、生産性の高い常圧ＣＶ
Ｄ法により形成した従来の絶縁膜はすべてテンシルスト
レスを有しているため、常圧ＣＶＤ法により形成した従
来の常圧ＣＶＤ膜と従来のＳＯＧ膜とを組み合わせると
強テンシルストレスを有する層間絶縁膜になるので配線
層に大きなダメージを与えている。
【０００５】以上のような状況から、配線層にダメージ
を与えない層間絶縁膜を具備する半導体装置が要望され
ている。
を与えない層間絶縁膜を具備する半導体装置が要望され
ている。
【０００６】
【従来の技術】従来の半導体装置について図３〜図４に
より詳細に説明する。図３は従来の半導体装置を示す側
断面図、図４は従来の半導体装置の層間絶縁膜に用いる
ＳＯＧの構造式を示す図である。
より詳細に説明する。図３は従来の半導体装置を示す側
断面図、図４は従来の半導体装置の層間絶縁膜に用いる
ＳＯＧの構造式を示す図である。
【０００７】従来の半導体装置の層間の平坦化に一般的
に用いられているＳＯＧは、図４に示すような構造式を
有する、アルコキシシランをゾルゲル法により製造した
もので、焼成雰囲気が窒素雰囲気の場合でも、酸素含有
率が30％以下の雰囲気の場合でも、酸素含有率が30％以
上の雰囲気の場合でも、同様に１×109(dyne／cm2)程度
のテンシルストレスを有している。
に用いられているＳＯＧは、図４に示すような構造式を
有する、アルコキシシランをゾルゲル法により製造した
もので、焼成雰囲気が窒素雰囲気の場合でも、酸素含有
率が30％以下の雰囲気の場合でも、酸素含有率が30％以
上の雰囲気の場合でも、同様に１×109(dyne／cm2)程度
のテンシルストレスを有している。
【０００８】このようなＳＯＧ膜を用いて下地の配線層
の間を埋め込んで平坦にする場合には、図３に示すよう
に半導体基板11の表面に配線層12を形成し、配線層12の
表面に生じている突起（ヒロック）を防止する突起防止
膜13を全面に形成した後、ＳＯＧ膜14と常圧CVD 膜15と
を積層して層間絶縁膜を形成しているが、配線層12の間
隔が狭い部分ではＳＯＧ膜14の膜厚が厚くなり、テンシ
ルストレスが増大しているために配線層12の上面のＳＯ
Ｇ膜14を厚膜化するのが困難になっている。
の間を埋め込んで平坦にする場合には、図３に示すよう
に半導体基板11の表面に配線層12を形成し、配線層12の
表面に生じている突起（ヒロック）を防止する突起防止
膜13を全面に形成した後、ＳＯＧ膜14と常圧CVD 膜15と
を積層して層間絶縁膜を形成しているが、配線層12の間
隔が狭い部分ではＳＯＧ膜14の膜厚が厚くなり、テンシ
ルストレスが増大しているために配線層12の上面のＳＯ
Ｇ膜14を厚膜化するのが困難になっている。
【０００９】
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、層間絶縁膜や平坦化膜にテンシル
ストレスの大きなＳＯＧを用いているから、テンシルス
トレスが増大するのでＳＯＧ膜を厚膜化するのが困難に
なっており、テンシルストレスが大きくなると層間絶縁
膜や平坦化膜に密着して形成されている配線層にテンシ
ルストレスが加わり断線する恐れがあるという問題点が
あった。
導体装置においては、層間絶縁膜や平坦化膜にテンシル
ストレスの大きなＳＯＧを用いているから、テンシルス
トレスが増大するのでＳＯＧ膜を厚膜化するのが困難に
なっており、テンシルストレスが大きくなると層間絶縁
膜や平坦化膜に密着して形成されている配線層にテンシ
ルストレスが加わり断線する恐れがあるという問題点が
あった。
【００１０】本発明は以上のような状況から、テンシル
ストレスが大きくならず、配線層にダメージを与えない
層間絶縁膜或いは平坦化膜を具備する半導体装置の提供
を目的としたものである。
ストレスが大きくならず、配線層にダメージを与えない
層間絶縁膜或いは平坦化膜を具備する半導体装置の提供
を目的としたものである。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
導電層の間の層間絶縁膜或いは導電層の表面の平坦化膜
として、酸素含有率が30パーセント以上の雰囲気中で焼
成した、骨格中にシラザン結合を有するシリコン化合物
材料からなる、コンプレッシブな膜ストレスを有する絶
縁膜を具備するように構成する。
導電層の間の層間絶縁膜或いは導電層の表面の平坦化膜
として、酸素含有率が30パーセント以上の雰囲気中で焼
成した、骨格中にシラザン結合を有するシリコン化合物
材料からなる、コンプレッシブな膜ストレスを有する絶
縁膜を具備するように構成する。
【００１２】
【作用】即ち本発明においては、コンプレッシブな膜ス
トレスを有する材料として図２に示すような構造式を有
する、骨格中にシラザン結合を有するＳＯＧを用いるか
ら、このポリマー末端の水素（Ｈ) を酸化することによ
り膜が膨張してコンプレッシブな膜ストレスが発生す
る。
トレスを有する材料として図２に示すような構造式を有
する、骨格中にシラザン結合を有するＳＯＧを用いるか
ら、このポリマー末端の水素（Ｈ) を酸化することによ
り膜が膨張してコンプレッシブな膜ストレスが発生す
る。
【００１３】本発明のシラザン結合を有するＳＯＧ膜を
種々の雰囲気内で焼成すると下記の表１に示すように窒
素雰囲気中や酸素含有率が30％以下の雰囲気中の場合に
は0.9 ×109 (dyne ／cm2)のテンシルストレス値を有す
るが、酸素含有率が30％以上の雰囲気中の場合には−0.
5 ×109 (dyne ／cm2)のコンプレッシブストレス値を有
するようになる。
種々の雰囲気内で焼成すると下記の表１に示すように窒
素雰囲気中や酸素含有率が30％以下の雰囲気中の場合に
は0.9 ×109 (dyne ／cm2)のテンシルストレス値を有す
るが、酸素含有率が30％以上の雰囲気中の場合には−0.
5 ×109 (dyne ／cm2)のコンプレッシブストレス値を有
するようになる。
【００１４】
【表１】
【００１５】このようなシラザン結合を有するＳＯＧ膜
からなるＳＯＧ膜を導電層の間の層間絶縁膜或いは導電
層の表面の平坦化膜として用いると、ストレス値がマイ
ナスのコンプレッシブストレス値を有するようになるの
で、ＳＯＧ膜を厚膜化することが可能となり、配線層に
テンシルストレスが加わり断線するのを防止することが
可能となる。
からなるＳＯＧ膜を導電層の間の層間絶縁膜或いは導電
層の表面の平坦化膜として用いると、ストレス値がマイ
ナスのコンプレッシブストレス値を有するようになるの
で、ＳＯＧ膜を厚膜化することが可能となり、配線層に
テンシルストレスが加わり断線するのを防止することが
可能となる。
【００１６】
【実施例】以下図１により本発明の一実施例について詳
細に説明する。図１は本発明による一実施例の半導体装
置を示す側断面図、図２は本発明による一実施例の半導
体装置の層間絶縁膜に用いるシラザン結合を有するＳＯ
Ｇの構造式を示す図である。
細に説明する。図１は本発明による一実施例の半導体装
置を示す側断面図、図２は本発明による一実施例の半導
体装置の層間絶縁膜に用いるシラザン結合を有するＳＯ
Ｇの構造式を示す図である。
【００１７】本発明による一実施例の半導体装置の層間
の平坦化に用いる材料は、図２に示すような構造式を有
する、シラザン結合を有するＳＯＧで、作用において説
明したように、焼成雰囲気が窒素雰囲気中の場合及び酸
素含有率が30％以下の雰囲気中の場合には従来のＳＯＧ
と同様な 0.9×109(dyne／cm2)程度のテンシルストレス
を有しているが、酸素含有率が30％以上の雰囲気中の場
合にはマイナス0.5 ×109 (dyne ／cm2)のコンプレッシ
ブストレス値を有するようになる。
の平坦化に用いる材料は、図２に示すような構造式を有
する、シラザン結合を有するＳＯＧで、作用において説
明したように、焼成雰囲気が窒素雰囲気中の場合及び酸
素含有率が30％以下の雰囲気中の場合には従来のＳＯＧ
と同様な 0.9×109(dyne／cm2)程度のテンシルストレス
を有しているが、酸素含有率が30％以上の雰囲気中の場
合にはマイナス0.5 ×109 (dyne ／cm2)のコンプレッシ
ブストレス値を有するようになる。
【００１８】このようなシラザン結合を有するＳＯＧ膜
を用いて下地の配線層２の間を埋め込んで平坦にする場
合には、図１に示すように半導体基板１の表面に配線層
２を形成し、突起防止膜３を全面に形成した後、ＳＯＧ
膜４と常圧CVD 膜５とを積層して層間絶縁膜を形成して
いるが、ＳＯＧ膜４がコンプレッシブストレス値を有し
ているので、ＳＯＧ膜４の膜厚を全体的に厚くして配線
層２の間隔が狭い部分でＳＯＧ膜４の膜厚が厚くなって
もテンシルストレスが増大することがなくなり、層間絶
縁膜や平坦化膜に密着して形成されている配線層にテン
シルストレスが加わり断線することがなくなる。
を用いて下地の配線層２の間を埋め込んで平坦にする場
合には、図１に示すように半導体基板１の表面に配線層
２を形成し、突起防止膜３を全面に形成した後、ＳＯＧ
膜４と常圧CVD 膜５とを積層して層間絶縁膜を形成して
いるが、ＳＯＧ膜４がコンプレッシブストレス値を有し
ているので、ＳＯＧ膜４の膜厚を全体的に厚くして配線
層２の間隔が狭い部分でＳＯＧ膜４の膜厚が厚くなって
もテンシルストレスが増大することがなくなり、層間絶
縁膜や平坦化膜に密着して形成されている配線層にテン
シルストレスが加わり断線することがなくなる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な材料の選択によりコンプレッシブ
ストレス値を有する層間絶縁膜を備えた半導体装置を製
造することが可能となる利点があり、著しい経済的及
び、信頼性向上の効果が期待できる半導体装置の提供が
可能である。
によれば極めて簡単な材料の選択によりコンプレッシブ
ストレス値を有する層間絶縁膜を備えた半導体装置を製
造することが可能となる利点があり、著しい経済的及
び、信頼性向上の効果が期待できる半導体装置の提供が
可能である。
【図１】 本発明による一実施例の半導体装置を示す側
断面図
断面図
【図２】 本発明による一実施例の半導体装置の層間絶
縁膜に用いるシラザン結合を有するＳＯＧの構造式を示
す図
縁膜に用いるシラザン結合を有するＳＯＧの構造式を示
す図
【図３】 従来の半導体装置を示す側断面図
【図４】 従来の半導体装置の層間絶縁膜に用いるＳＯ
Ｇの構造式を示す図
Ｇの構造式を示す図
１は半導体基板、２は配線層、３は突起防止膜、４はＳ
ＯＧ膜、５は常圧CVD 膜、
ＯＧ膜、５は常圧CVD 膜、
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｐ 7514−4Ｍ
Claims (1)
- 【請求項１】 導電層の間の層間絶縁膜或いは導電層の
表面の平坦化膜として、酸素含有率が30パーセント以上
の雰囲気中で焼成した、骨格中にシラザン結合を有する
シリコン化合物材料からなる、コンプレッシブな膜スト
レスを有する絶縁膜を具備することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794192A JPH06112191A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25794192A JPH06112191A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112191A true JPH06112191A (ja) | 1994-04-22 |
Family
ID=17313339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25794192A Withdrawn JPH06112191A (ja) | 1992-09-28 | 1992-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630342A1 (de) * | 1995-08-23 | 1997-02-27 | Mitsubishi Electric Corp | Halbleitereinrichtung und Herstellungsverfahren dafür |
-
1992
- 1992-09-28 JP JP25794192A patent/JPH06112191A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19630342A1 (de) * | 1995-08-23 | 1997-02-27 | Mitsubishi Electric Corp | Halbleitereinrichtung und Herstellungsverfahren dafür |
| US5976626A (en) * | 1995-08-23 | 1999-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing thereof |
| DE19630342C2 (de) * | 1995-08-23 | 2003-06-18 | Mitsubishi Electric Corp | Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| EP0365854A2 (en) | Semiconductor device having a multi-layered wiring structure | |
| US4374159A (en) | Fabrication of film circuits having a thick film crossunder and a thin film capacitor | |
| JPH06112191A (ja) | 半導体装置 | |
| JPS6260242A (ja) | 半導体装置の製造方法 | |
| JPH06302704A (ja) | 半導体装置 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| KR100445060B1 (ko) | 반도체장치의금속배선형성방법 | |
| JPH01293632A (ja) | 半導体装置 | |
| JPS62181436A (ja) | 半導体装置 | |
| JP3102214B2 (ja) | 半導体装置の製造方法 | |
| JP2982475B2 (ja) | 半導体装置の製造方法 | |
| JPH0254951A (ja) | 半導体装置 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JP3271215B2 (ja) | パッド部及びその形成方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62193265A (ja) | 半導体装置の製造方法 | |
| JPH07226437A (ja) | 半導体装置及びその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH05102326A (ja) | 半導体装置 | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07106757A (ja) | 薄膜多層回路基板及びその製造方法 | |
| KR940004994B1 (ko) | 다층 접속 구조를 갖는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |