ITTO940053A1 - Circuito di protezione contro i cortocircuiti - Google Patents

Description

DESCRIZIONE dell'invenzione industriale dal titolo: "Circuito di protezione contro i cortocircuiti"

DESCRIZIONE

La presente invenzione si riferisce in generale ad un circuito in grado di proteggere da un cortocircuito permanente uno stadio di uscita e, più specificamente, si riferisce ad un circuito in grado di proteggere un transistore di uno stadio di uscita contro un cortocircuito sul carico, che in tali condizioni si trovi a dover dissipare una potenza superiore a quella nominale.

Quando si rende necessario proteggere circuiti di potenza contro la possibilità di un cortocircuito, se la corrente minima erogata da garantire è elevata, può capitare.che la capacità di dissipazione del circuito non sia sufficiente ad evitare il rischio di danneggiamento dello stesso.

In queste condizioni tipicamente si utilizza un sistema di controllo che disabilita il transistore se il cortocircuito perdura oltre un intervallo di tempo predeterminato. In alternativa, è noto ricorrere ad un dissipatore di calore dimensionato in modo tale da permettere al transistore di dissipare tutto il calore in eccesso sviluppato durante il cortocircuito.

Nel caso invece non sia possibile, o conveniente, l'utilizzo di dissipatori di calore si rende a volte necessario un controllo intelligente dello stadio di potenza. Soluzioni di questo tipo evidentemente presentano complessità e costo elevato.

Lo scopo della presente invenzione è quello di realizzare un dispositivo di pilotaggio che permetta di risolvere in modo soddisfacente i problemi sopra indicati .

Secondo la presente invenzione, tale scopo viene raggiunto grazie ad un dispositivo di pilotaggio avente le caratteristiche indicate nelle rivendicazioni che seguono la presente descrizione.

Ulteriori vantaggi e caratteristiche della presente invenzione risulteranno evidenti dalla seguente dettagliata descrizione, effettuata con l'ausilio degli annessi disegni, forniti a titolo di esempio non limitativo in cui:

la figura 1 è una rappresentazione circuitale schematica del dispositivo secondo la presente invenzione, e

le figure 2 e 3 sono due grafici illustranti il funzionamento del dispositivo secondo la presente invenzione .

La soluzione adottata nella presente invenzione consiste nell impiegare un circuito di retroazione che, in caso di cortocircuito del carico, interviene per interdire il transistore impedendone il surriscaldamento ed il conseguente danneggiamento.

Per ottenere tale risultato si impiega un circuito del tipo rappresentato in figura 1. In tale circuito è visibile un transistore T, destinato a pilotare un carico R tramite un terminale di uscita OUT, alimentato da una sorgente di tensione VBAT. Nel caso specifico il terminale OUT destinato a pilotare il carico è connesso al collettore del transistore T, il quale è del tipo NPN. Il carico è quindi connesso tra la sorgente di tensione VBAT ed il terminale di uscita OUT.

Il funzionamento di tale circuito è molto semplice: quanto la tensione sulla base del transistore T è bassa il transistore T è interdetto e attraverso il carico non passa corrente; quando invece la tensione sulla base del transistore T è alta il transistore diventa conduttivo, in tal modo attraverso il carico ed il transistore T è possibile il passaggio di corrente dalla sorgente di tensione VBAT alla massa GND. Tipicamente gli stadi di uscita di questo tipo vengono pilotati in modo logico, cioè il transistore T si trova in interdizione oppure in saturazione. La corrente attraverso il carico ed il transistore T è quindi direttamente proporzionale alla differenza di tensione presente tra la sorgente di tensione VBAT e la massa GND ed inversamente proporzionale alla resistenza del carico.

Nel caso il carico si trovi in corto circuito, il terminale di uscita OUT, e conseguentemente anche il collettore del transistore T, si trova collegato direttamente alla sorgente di tensione VBAT. in queste condizioni quando il transistore T viene portato in conduzione la corrente che scorre attraverso di esso assume valori molto elevati in quanto la resistenza incontrata è minima. L'intensa corrente determina un rapido surriscaldamento del transistore T seguito in breve tempo dal suo definitivo danneggiamento. E' quindi evidente la necessità di prendere contromisure atte a salvaguardare l'integrità del transistore T.

Nel caso della specifica forma di attuazione qui discussa lo stadio di uscita comprende anche, come spesso accade in circuiti di questo tipo destinati all'impiego automobilistico, due porte logiche invertenti (cosiddette porte NOT) NI ed N2. Le porte NOT NI, N2 sono necessarie per il trattamento del segnale di pilotaggio, ricevuto sul terminale IN di ingresso dello, stadio di uscita e destinato ad essere applicato alla base del transistore T.

Data la presenza delle due porte invertenti NI, N2 il segnale in ingresso al terminale IN conserva lo stesso segno quando viene applicato alla base del transistore T per cui un segnale alto sul terminale IN corrisponde ad un segnale alto sulla base del transistore T e lo porta in conduzione mentre un segnale basso sul terminale IN corrisponde ad un segnale basso sulla base del transistore T e lo porta in interdizione.

Nel caso specifico quindi per realizzare l'invenzione è sufficiente aggiungere allo stadio di uscita una rete di reazione come rappresentato in figura 1. Tale rete è costituita essenzialmente da due resistor! R3 ed R4 ed un condensatore C collegato in parallelo al resistore R3. Il resistore R3 è collegato tra l'uscita della prima porta invertente NI e l'ingresso della seconda porta invertente N2. Il resistore R4 è invece collegato tra il terminale di uscita OUT e l'ingresso della porta invertente N2, e quindi anche ad un terminale del resistore R3 e del condensatore C.

E' inoltre presente un altro resistore R2 interposto tra l'uscita della seconda porta invertente N2 e la base del transistore T.

Quando il transistore T è interdetto il suo collettore ed il terminale OUT si trovano ad una tensione praticamente pari alla tensione VBAT in quanto collegati ad essa tramite il carico R stesso. Quando invece il transistore T si trova in conduzione la tensione presente sul collettore del transistore T e sul terminale di uscita OUT assume un valore basso e prossimo alla tensione di massa GND. Ciò avviene in quanto la caduta di tensione sul transistore T è ridotta, poiché esso si trova in saturazione, mentre invéce la caduta di tensione sul carico è preponderante .

In entrambi i casi, a regime, la reazione dal terminale di uscita OUT all'ingresso della seconda porta invertente N2, tramite il resistore R4, non genera problemi. Infatti quando il transistore T è interdetto la tensione sulla sua base deve essere bassa il che vuol dire che all'ingresso della seconda porta invertente N2 è necessaria una tensione elevata, fornita naturalmente dalla prima porta invertente NI.

Come si è visto in queste condizioni anche sul terminale di uscita OUT vi è una tensione elevata che quindi non è in conflitto con la tensione elevata fornita dalla prima porta invertente NI. Nel caso invece in cui il transistore T sia in conduzione sulla sua base è necessaria una tensione elevata il che vuol dire che all'ingresso della seconda porta invertente N2 è invece necessaria una tensione bassa. Anche in questo caso non vi è conflitto poiché come si è visto in queste condizioni la tensione sul terminale di uscita OUT è anch'essa di valore basso.

Si supponga ora invece che il carico si trovi in cortocircuito. In questo caso quando il transistore T è pilotato in interdizione continuano a non esserci problemi poiché la tensione sul terminale di uscita OUT è sicuramente elevata. Quando invece, tramite il terminale di ingresso IN, viene inviato un segnale per portare in conduzione in transistore T il comportamento del circuito cambia.

Infatti in questo caso la tensione sul terminale di uscita OUT rimane alta e prossima alla tensione VBAT. Essa quindi fa salire la tensione all'ingresso della seconda porta invertente N2, prevalendo sull'uscita della prima porta invertente NI, fino a che l'uscita di N2 non assume un valore basso riportando quindi in interdizione il transistore T. Questo si verifica quando si esaurisce il transitorio determinato dal condensatore C. Durante tale transitorio infatti è l'uscita della prima porta invertente NI a prevalere sulla tensione fornita all'ingresso della porta invertente N2 dal collegamento al terminale di uscita OUT, ed il transistore T conduce quindi per un breve tempo tr.

Tale situazione è rappresentata nel grafico di figura 3, in cui sono riportate la tensione di uscita VOLITI dalla porta intervente Ni, la tensione di uscita VOUT sul terminale di uscita OUT, la tensione VIN2 all'ingresso della porta invertente N2 e la potenza dissipata PWR sul transistore T in funzione del tempo. La durata del transitorio, tuttavia, dimensionando correttamente il condensatore C, è estremamente limitata, dell’ordine di pochi millisecondi, e tale da garantire con un ampio margine di sicurezza che il transistore T venga interdetto prima di potersi surriscaldare.

E' evidente inoltre come il partitore resistivo formato dalle resistenze R3 ed R4 deve necessariamente essere dimensionato in modo tale per cui la presenza di una tensione elevata sul terminale di uscita OUT sia tale da riportare l'ingresso della seconda porta invertente N2 ad un valore elevato contrastando il segnale di valore basso in uscita dalla prima porta invertente NI.

Anche il resistore R2 deve essere dimensionato correttamente in modo tale per cui, in condizioni di funzionamento normali, esso consenta al transistore T di saturare e quindi di determinare un abbassamento di tensione sul terminale di uscita OUT prima che si esaurisca il transitorio causato dal condensatore C e quindi intervenga la protezione. Questa infatti è la funzione svolta dal condensatore C e dal relativo transitorio. In tale caso, del tutto normale, il transistore T entra in conduzione regolarmente anche se la tensione sul terminale di uscita OUT inizialmente è elevata. La protezione tuttavia, grazie alla configurazione del circuito secondo l'invenzione, interviene se la tensione sul terminale di uscita OUT permane alta.

Tale situazione (normale) è rappresentata nel grafico di figura 2, analogo al precedente.

A titolo di esempio un insieme di valori per cui il circuito secondo la presente invenzione funziona correttamente è il seguente: R2 = 470 Ohm, R3 = R4 = 100 KOhm, C = 47 nanoFarad, per una tensione di alimentazione VBAT di 12 Volt.

E' evidente quindi come il circuito secondo la presente invenzione sia in grado di fornire una protezione altamente affidabile ad un costo minimo risultando quindi notevolmente vantaggioso. Sono naturalmente possibili numerose varianti e forme di attuazione alternative del circuito secondo la presente invenzione, ad esempio il circuito funziona altrettanto bene nel caso il transistore di tipo NPN sia sostituito, come accade sempre più comunemente oggigiorno, da una transistore del tipo FET o MOSFET.

Naturalmente, fermo restando il principio dell'invenzione, i particolari di realizzazione e le forme di attuazione potranno essere ampiamente variati rispetto a quanto descritto ed illustrato, senza per questo uscire dall’ambito della presente invenzione .

Claims (8)

1. RIVENDICAZIONI 1. Dispositivo di pilotaggio comprendente: mezzi interruttori (T) atti a selettivamente stabilire ed interrompere un collegamento tra un terminale (OUT) ed una prima sorgente di tensione (GND), in modo tale da consentire ed interdire un passaggio di corrente da una seconda sorgente di tensione (VBAT) attraverso un carico, a detta prima sorgente di tensione (GND), primi e secondi mezzi logici invertenti (NI, N2), fra loro collegati in serie, interposti tra un terminale di pilotaggio di detti mezzi interruttori (T) ed un terminale di ingresso (IN) di detto dispositivo, caratterizzato dal fatto che comprende inoltre: mezzi di reazione (R4) interposti tra detto terminale di uscita (OUT) e l'ingresso di detti secondi mezzi logici invertenti (N2), mezzi di ritardo (R3, C), interposti tra l'uscita di detti primi mezzi logici invertenti (NI) e l'ingresso di detti secondi mezzi logici invertenti (N2) , detti mezzi di reazione (R4) e detti mezzi di ritardo (R3, C) essendo configurati in modo tale per cui, nel caso detti mezzi interruttori (T) siano conduttivi e vi sia un caduta di tensione sostanzialmente nulla su detto carico, a causa di un malfunzionamento, provvedono ad interdire detti mezzi interruttori (T).
2. 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi<' >di ritardo (R3, C) sono configurati in modo tale, al ricevimento su detto terminale di ingresso (IN) di un comando atto a pilotare detti mezzi interruttori (T) da una condizione di interdizione ad una condizione di conduzione, da far permanere detti mezzi interruttori (T) in conduzione per un periodo di tempo sufficiente a far sì che detta caduta di tensione, inizialmente nulla, su detto carico raggiunga un valore sufficiente ad impedire l'interdizione di detti mezzi interruttori (T) da parte di detti mezzi di reazione (R4).
3. 3. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detti mezzi di reazione comprendono mezzi resistivi (R4).
4. 4. Dispositivo secondo la rivendicazione 3, in cui detti mezzi interruttori comprendono un transistore (T), pilotato in conduzione da una tensione elevata, e detta prima sorgente di tensione (GND) si trova ad un potenziale inferiore a detta seconda sorgente di tensione (VBAT), caratterizzato dal fatto che detti mezzi resistivi (R4), nel caso detta caduta di tensione su detto carico sia sostanzialmente nulla, portano una tensione elevata all'ingresso di detti secondi mezzi logici invertenti (N2) e conseguentemente portano l'uscita di detti secondi mezzi logici invertenti (N2) ad una tensione bassa in modo da interdire detto transistore (T).
5. 5. Dispositivo secondo la rivendicazione 4, in cui detti primi e secondi mezzi logici invertenti (NI, N2) sono porte NOT, caratterizzato dal fatto che detti mezzi di ritardo (C, R3) comprendono mezzi resistivi (R3) e mezzi capacitivi (C), tra loro collegati in parallelo.
6. 6. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che comprende ulteriori mezzi resistivi (R2) interposti tra l'uscita di detta seconda porta NOT (N2) e la base di detto transistore (T) .
7. 7. Dispositivo secondo la rivendicazione 6, caratte-rizzato dal fatto che detti mezzi di reazione (R4), detti mezzi di ritardo (R3, C) e detti ulteriori mezzi resistivi (R2) sono dimensionati in modo tale da impedire l'interdizione di detto transistore (T), nel caso detta caduta di tensione su detto carico sia sostanzialmente nulla, per un periodo di tempo sufficientemente breve da evitare un danneggiamento di detto transistore (T).
8. 8. Dispositivo secondo la rivendicazione Ί , caratterizzato dal fatto che detti mezzi di ritardo (R3, C) e detti ulteriori mezzi resistivi (R2) sono dimensionati in modo tale che detto periodo di tempo sia dell'ordine dei millisecondi. Il tutto sostanzialmente come descritto ed illustrato e per gli scopi specificati.