JPH02278915A - 電力用ｍｏｓｆｅｔの保護回路 - Google Patents
電力用ｍｏｓｆｅｔの保護回路Info
- Publication number
- JPH02278915A JPH02278915A JP5160890A JP5160890A JPH02278915A JP H02278915 A JPH02278915 A JP H02278915A JP 5160890 A JP5160890 A JP 5160890A JP 5160890 A JP5160890 A JP 5160890A JP H02278915 A JPH02278915 A JP H02278915A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power mosfet
- voltage
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title description 2
- 238000010586 diagram Methods 0.000 description 4
- 101710116852 Molybdenum cofactor sulfurase 1 Proteins 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電力用ＭＯＳ Ｆ ＥＴをその負荷の短絡
の際に保護するための回路に関するものである。
の際に保護するための回路に関するものである。
電力用ＭＯＳ Ｆ ＥＴは最大電力Ｐ ｌａｍｌｌ以下
でゲート−ソース間電圧ＶＣＳをパラメータとするドレ
イン電流ＩＩｌ／ドレインーソース間電圧Ｖｌ１１特性
曲線領域で使用される（第３図）、ここに抵抗性負荷が
抵抗直線Ｒ１として示されている。それは供給電圧ＶＩ
ＩＥＩにおいて横軸上にのっており、またその抵抗に相
応する傾斜合有する。負荷の短絡の際には抵抗はほぼ零
になる。このことは特性曲線類域内の垂直直線Ｒ２によ
り示されている。動作点Ａ１は、パルス−損失電力双曲
線Ｐ Ｄａａつの上側に位置する動作点Ａ２になる。そ
れによって電力用ＭＯＳＦＥＴのなかに、適切な対策な
しには電力用ＭＯＳＦＥＴの確実な損傷に通ずる許容し
得ない高い損失電力が生ずる。
でゲート−ソース間電圧ＶＣＳをパラメータとするドレ
イン電流ＩＩｌ／ドレインーソース間電圧Ｖｌ１１特性
曲線領域で使用される（第３図）、ここに抵抗性負荷が
抵抗直線Ｒ１として示されている。それは供給電圧ＶＩ
ＩＥＩにおいて横軸上にのっており、またその抵抗に相
応する傾斜合有する。負荷の短絡の際には抵抗はほぼ零
になる。このことは特性曲線類域内の垂直直線Ｒ２によ
り示されている。動作点Ａ１は、パルス−損失電力双曲
線Ｐ Ｄａａつの上側に位置する動作点Ａ２になる。そ
れによって電力用ＭＯＳＦＥＴのなかに、適切な対策な
しには電力用ＭＯＳＦＥＴの確実な損傷に通ずる許容し
得ない高い損失電力が生ずる。
本発明の課題は、電力用ＭＯＳＦＥＴをその負荷の短絡
の際に保護し得る簡単な回路を提供することである。
の際に保護し得る簡単な回路を提供することである。
この課題は、電力用ＭＯＳＦＥＴのドレイン・ソース間
電圧が予め定められた値を越えているときに、そのゲー
ト−ソース間電圧を入力電圧よりも低い値に設定する手
段を設けることにより解決される。
電圧が予め定められた値を越えているときに、そのゲー
ト−ソース間電圧を入力電圧よりも低い値に設定する手
段を設けることにより解決される。
以下、第１図および第２図を参照して２つの実施例によ
り本発明を一層詳細に説明する。
り本発明を一層詳細に説明する。
第１図による回路装置はｎチャネル電力用ＭＯ５ＦＥＴ
Ｉを含んでおり、そのドレイン端子りは端子２を介して
負荷４と接続されており、またそのソース端子Ｓは電圧
源■。。と接続されている。
Ｉを含んでおり、そのドレイン端子りは端子２を介して
負荷４と接続されており、またそのソース端子Ｓは電圧
源■。。と接続されている。
負荷４の一方の端子は同じ＜Ｖｏに接続されている。電
力用ＭＯＳＦＥＴＩのゲート端子Ｇとソース端子Ｓとの
間に、電力用ＭＯＳＦＥＴＩのドレイン−ソース間電圧
ＶＣＳが定められた値を上層るときに、ゲート−ソース
間電圧Ｖ、Ｓを入力端子６．７に与えられている制御電
圧Ｕ１よりも低い値に設定する手段５が接続されている
。そのために手段５は、電力用ＭＯＳＦＥＴＩのドレイ
ン端子と接続されている入力端９を有する０手段５は、
方の入力端子６と接続されている別の入力端１０を有す
る。
力用ＭＯＳＦＥＴＩのゲート端子Ｇとソース端子Ｓとの
間に、電力用ＭＯＳＦＥＴＩのドレイン−ソース間電圧
ＶＣＳが定められた値を上層るときに、ゲート−ソース
間電圧Ｖ、Ｓを入力端子６．７に与えられている制御電
圧Ｕ１よりも低い値に設定する手段５が接続されている
。そのために手段５は、電力用ＭＯＳＦＥＴＩのドレイ
ン端子と接続されている入力端９を有する０手段５は、
方の入力端子６と接続されている別の入力端１０を有す
る。
入力端子６．７に制御電圧Ｕ Ｌ ｓが与えられると、
電力用ＭＯＳＦＥＴＩが投入され、また負荷４を通って
負荷電流が流れる。ゲート−ソース間電圧がたとえば７
．５■であれば（第３図参照）、損失双曲線の下側に位
置する動作点ＡＩが設定される。
電力用ＭＯＳＦＥＴＩが投入され、また負荷４を通って
負荷電流が流れる。ゲート−ソース間電圧がたとえば７
．５■であれば（第３図参照）、損失双曲線の下側に位
置する動作点ＡＩが設定される。
負荷４の短絡の際にはドレイン−ソース間電圧ＶＯＳが
ほぼ供給電圧ＶＤ１１の値に上昇する。この電圧上昇は
入力端９を介して手段５により検出される。
ほぼ供給電圧ＶＤ１１の値に上昇する。この電圧上昇は
入力端９を介して手段５により検出される。
それによりＶＣＳが制御電圧にくらべて低い値、たとえ
ば５．５ｖに設定される。この値は、動作点がいまや最
大許容し得る損失電力の下側に位置するように選定され
ている。第３図中にはこの動作点がＡ３で示されている
。
ば５．５ｖに設定される。この値は、動作点がいまや最
大許容し得る損失電力の下側に位置するように選定され
ている。第３図中にはこの動作点がＡ３で示されている
。
第１図中に概要を示されている手段５は、第２図により
説明されるように、簡単に実現され得る。
説明されるように、簡単に実現され得る。
手段５は、ＭＯＳ Ｆ ＥＴ、バイポーラトランジスタ
またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）
であってよいトランジスタ１１から成っている。ＭＯＳ
ＦＥＴが使用される場合には、そのドレイン端子りとツ
ェナーダイオード１２が接続されている。ＭＯＳＦＥＴ
Ｉ ｌおよびツェナーダイオード１２から成る直列回路
が電力用ＭＯ５ＦＥＴＩのゲート端子Ｇとソース端子Ｓ
との間に接続されている。ＭＯ５ＦＥＴＩ １のゲート
端子Ｇは抵抗１５を介して入力端子６に接続されている
。ゲート端子Ｇとダイオード１４が接続されており、そ
の他方の端子は電力用ＭＯＳＦＥＴＩのドレイン端子と
接続されている。
またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）
であってよいトランジスタ１１から成っている。ＭＯＳ
ＦＥＴが使用される場合には、そのドレイン端子りとツ
ェナーダイオード１２が接続されている。ＭＯＳＦＥＴ
Ｉ ｌおよびツェナーダイオード１２から成る直列回路
が電力用ＭＯ５ＦＥＴＩのゲート端子Ｇとソース端子Ｓ
との間に接続されている。ＭＯ５ＦＥＴＩ １のゲート
端子Ｇは抵抗１５を介して入力端子６に接続されている
。ゲート端子Ｇとダイオード１４が接続されており、そ
の他方の端子は電力用ＭＯＳＦＥＴＩのドレイン端子と
接続されている。
負荷電流が負荷４を通って流れると、ダイオード１４の
正極電位は低く、また抵抗１５を介して端子６から供給
される制御電流の部分は電力用ＭＯＳＦＥＴＩのドレイ
ン端子へ流れる。それによってトランジスタ１１は阻止
状態にとどまり、また電力用ＭＯＳＦＥＴＩのゲート端
子にゲート−ソース間電圧としてほぼ全制御電圧が与え
られる。
正極電位は低く、また抵抗１５を介して端子６から供給
される制御電流の部分は電力用ＭＯＳＦＥＴＩのドレイ
ン端子へ流れる。それによってトランジスタ１１は阻止
状態にとどまり、また電力用ＭＯＳＦＥＴＩのゲート端
子にゲート−ソース間電圧としてほぼ全制御電圧が与え
られる。
電力用ＭＯＳＦＥＴＩはそれによって動作点Ａ１で、す
なわち低い損失を有する比較的わずかな通過抵抗の範囲
内で使用される。
なわち低い損失を有する比較的わずかな通過抵抗の範囲
内で使用される。
短絡の場合には、電力用ＭＯＳＦＥＴＩのドレイン端子
における電圧、従ってまたダイオード１４の正極におけ
る電圧が上昇し、またダイオード１４は阻止される。そ
れによってトランジスタｌｌは導通状態に制御され、ま
た電力用ＭＯＳＦＥＴ１のゲート−ソース間電圧が、ツ
ェナーダイオード１２のツェナー電圧とトランジスタ１
１に降下する電圧との和から成る電圧に制限される。こ
の電圧がたとえば５．５ｖであれば、動作点Ａ３（第３
図）が設定される。
における電圧、従ってまたダイオード１４の正極におけ
る電圧が上昇し、またダイオード１４は阻止される。そ
れによってトランジスタｌｌは導通状態に制御され、ま
た電力用ＭＯＳＦＥＴ１のゲート−ソース間電圧が、ツ
ェナーダイオード１２のツェナー電圧とトランジスタ１
１に降下する電圧との和から成る電圧に制限される。こ
の電圧がたとえば５．５ｖであれば、動作点Ａ３（第３
図）が設定される。
電力用ＭＯＳＦＥＴＩに対する高いゲート電流を供給す
るドライバ回路を使用する際には、電力用ＭＯＳＦＥＴ
Ｉのゲート線のなかにゲート電流を制限する抵抗１６が
挿入されている。この抵抗はツェナーダイオード１２の
正極端子１２と、入力端子６と抵抗１５との接続点との
間に接続されている。
るドライバ回路を使用する際には、電力用ＭＯＳＦＥＴ
Ｉのゲート線のなかにゲート電流を制限する抵抗１６が
挿入されている。この抵抗はツェナーダイオード１２の
正極端子１２と、入力端子６と抵抗１５との接続点との
間に接続されている。
負荷４が誘導性である場合には、電力用ＭＯ３Ｆ巳Ｔ１
のゲート−ドレイン間キャパシタンスを保護するためゲ
ート端子とドレイン端子との間に別のツェナーダイオー
ド１７およびダイオード１Ｂから成る直列回路を接続す
ることが有利である。
のゲート−ドレイン間キャパシタンスを保護するためゲ
ート端子とドレイン端子との間に別のツェナーダイオー
ド１７およびダイオード１Ｂから成る直列回路を接続す
ることが有利である。
その際にダイオード１８は、電力用ＭＯＳＦＥＴ１に対
する制御電流がドレイン端子に流れ得ないよ゛うな極性
に接続されている。ツェナーダイオード１７は、ドレイ
ン電位がそのツェナー電圧だけ電力用ＭＯＳＦＥＴＩの
ゲート電位よりも高いときに導通ずるような極性に接続
されている。
する制御電流がドレイン端子に流れ得ないよ゛うな極性
に接続されている。ツェナーダイオード１７は、ドレイ
ン電位がそのツェナー電圧だけ電力用ＭＯＳＦＥＴＩの
ゲート電位よりも高いときに導通ずるような極性に接続
されている。
本発明は、温度センサ、たとえば集積された温度センサ
を有する電力用ＭＯＳＦＥＴにおいて特に有利に応用さ
れ得る。この温度センサは電力用ＭＯＳＦＥＴのチップ
上もしくはケースに取り付けられており、またゲート端
子Ｇおよびソース端子Ｓと接続されている。この温度セ
ンサは、たとえば交互の伝導形式の４つの層を有し、定
められた電圧を上田る際に導通状態に切り換わる半導体
ブロックを含んでいる。それによって電力用ＭＯＳＦＥ
ＴＩのゲート−ソース間牛ヤバシタンスが放電され、ま
た電力用ＭＯＳＦＥＴＩが阻止される。しかし温度セン
サは応答が比較的遅いので、温度センサは一般に電力用
ＭＯ５ＦＥＴを負荷の短絡の際に単独では有効に保護し
得ない、ゲートソース間電圧の減少との組み合わせによ
り電力用ＭＯＳＦＥＴをその負荷の短絡の際に有効に保
護することが可能である。短絡の際には先ずゲート−ソ
ース間電圧が減ぜられ、また電力用ＭＯＳＦＥＴが定格
電流よりも小さい電流で使用される。
を有する電力用ＭＯＳＦＥＴにおいて特に有利に応用さ
れ得る。この温度センサは電力用ＭＯＳＦＥＴのチップ
上もしくはケースに取り付けられており、またゲート端
子Ｇおよびソース端子Ｓと接続されている。この温度セ
ンサは、たとえば交互の伝導形式の４つの層を有し、定
められた電圧を上田る際に導通状態に切り換わる半導体
ブロックを含んでいる。それによって電力用ＭＯＳＦＥ
ＴＩのゲート−ソース間牛ヤバシタンスが放電され、ま
た電力用ＭＯＳＦＥＴＩが阻止される。しかし温度セン
サは応答が比較的遅いので、温度センサは一般に電力用
ＭＯ５ＦＥＴを負荷の短絡の際に単独では有効に保護し
得ない、ゲートソース間電圧の減少との組み合わせによ
り電力用ＭＯＳＦＥＴをその負荷の短絡の際に有効に保
護することが可能である。短絡の際には先ずゲート−ソ
ース間電圧が減ぜられ、また電力用ＭＯＳＦＥＴが定格
電流よりも小さい電流で使用される。
その後の温度上昇の際には電力用ＭＯＳ Ｆ ＥＴが温
度センサにより完全に遮断される。
度センサにより完全に遮断される。
第１図は本発明の一般的な実施例を示す図、第２図は本
発明の特別な実施例を示す図で、第３図は電力用ＭＯＳ
Ｆ ＥＴの特性曲線領域を示す図ある。 １・・・電力用ＭＯＳＦＥＴ ４・・・負荷 ５・・・保護手段 ８・・・温度センサ １１・・・トランジスタ ＦＩＧ １ ＦＩＧ ２ −７・ ｌＧ３ −一→ＶＤＳ
発明の特別な実施例を示す図で、第３図は電力用ＭＯＳ
Ｆ ＥＴの特性曲線領域を示す図ある。 １・・・電力用ＭＯＳＦＥＴ ４・・・負荷 ５・・・保護手段 ８・・・温度センサ １１・・・トランジスタ ＦＩＧ １ ＦＩＧ ２ −７・ ｌＧ３ −一→ＶＤＳ
Claims (1)
- 【特許請求の範囲】 １）電力用ＭＯＳＦＥＴをその負荷の短絡の際に保護す
るための回路において、電力用ＭＯＳＦＥＴ（１）のド
レイン−ソース間電圧が予め定められた値を越えている
ときに、そのゲート−ソース間電圧を入力電圧（Ｕ＿ｉ
＿ｎ）よりも低い値に設定する手段（５）を含んでいる
ことを特徴とする電力用ＭＯＳＦＥＴの保護回路。 ２）前記手段（５）がツェナーダイオード（１２）およ
びトランジスタ（１１）から成る直列回路を含んでおり
、この直列回路が電力用ＭＯＳＦＥＴ（１）のゲート端
子（Ｇ）とソース端子（Ｓ）との間に接続されており、
トランジスタ（１１）の制御端子が一方では抵抗（１５
）を介して制御入力端子（６）と、また他方ではダイオ
ード（１４）を介して電力用ＭＯＳＦＥＴ（１）のドレ
イン端子（Ｄ）と接続されていることを特徴とする請求
項１記載の回路。 ３）電力用ＭＯＳＦＥＴ（１）のドレイン端子とゲート
端子との間にダイオード（１８）および別のツェナーダ
イオード（１７）から成る直列回路が接続されており、
その際に前記ダイオードの正極端子が互いに接続されて
いることを特徴とする請求項１または２記載の回路。 ４）電力用ＭＯＳＦＥＴ（１）が、予め定められた温度
に達したときに、そのゲート端子をそのソース端子と接
続する温度センサ（８）を有することを特徴とする請求
項１記載の回路。 ５）電力用ＭＯＳＦＥＴ（１）のゲート線に入力端子（
６）とツェナーダイオード（１２）の負極端子との間に
抵抗（１６）が接続され、またこの抵抗がトランジスタ
（１１）の制御線に接続されている抵抗（１５）よりも
低い抵抗値であることを特徴とする請求項３記載の回路
。 ６）トランジスタ（１１）がＭＯＳＦＥＴであることを
特徴とする請求項２記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP89103799.6 | 1989-03-03 | ||
| EP89103799A EP0384937A1 (de) | 1989-03-03 | 1989-03-03 | Schutzschaltung für einen Leistungs-MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278915A true JPH02278915A (ja) | 1990-11-15 |
Family
ID=8201037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5160890A Pending JPH02278915A (ja) | 1989-03-03 | 1990-03-02 | 電力用ｍｏｓｆｅｔの保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0384937A1 (ja) |
| JP (1) | JPH02278915A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019519182A (ja) * | 2016-04-28 | 2019-07-04 | マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 結合部の温度と電流の検知 |
| JP2023139862A (ja) * | 2022-03-22 | 2023-10-04 | 株式会社東芝 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0487964A3 (en) * | 1990-11-29 | 1993-08-18 | Siemens Aktiengesellschaft | Circuit arrangement for protecting a field-effect-controlled semiconductor against overload |
| DE4113258A1 (de) * | 1991-04-23 | 1992-10-29 | Siemens Ag | Leistungssteuerschaltung mit kurzschlussschutzschaltung |
| US5257155A (en) * | 1991-08-23 | 1993-10-26 | Motorola, Inc. | Short-circuit proof field effect transistor |
| US5272399A (en) * | 1992-02-25 | 1993-12-21 | Siemens Aktiengesellschaft | Circuit limiting the load current of a power MOSFET |
| US5485341A (en) * | 1992-09-21 | 1996-01-16 | Kabushiki Kaisha Toshiba | Power transistor overcurrent protection circuit |
| DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
| AT407681B (de) * | 1995-05-15 | 2001-05-25 | Elin Ebg Traction Gmbh | Verfahren zur abschaltung eines spannungsgesteuerten halbleiters |
| FI102993B (fi) * | 1997-06-10 | 1999-03-31 | Lexel Finland Ab Oy | Puolijohdekytkimen oikosulkusuoja |
| DE10103919B4 (de) * | 2001-01-30 | 2014-10-16 | Infineon Technologies Ag | Leistungstransistor mit einer Temperaturschutzschaltung und Verfahren zur temperaturabhängigen Ansteuerung eines Leistungstransistors |
| TW201240257A (en) * | 2011-03-17 | 2012-10-01 | Green Solution Tech Co Ltd | Transistor circuit with protecting function |
| DE102011005708A1 (de) | 2011-03-17 | 2012-09-20 | Sb Limotive Company Ltd. | Vorrichtung zum Abschalten eines Leistungs-Transistors |
| CN102314846B (zh) * | 2011-09-06 | 2013-05-01 | 深圳市华星光电技术有限公司 | Lcd驱动系统中的切角电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3034927C2 (de) * | 1980-09-16 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Schutz eines Leistungs-MOSFET gegen Überlastung |
| DE3430961A1 (de) * | 1984-08-20 | 1986-02-27 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterschalter |
-
1989
- 1989-03-03 EP EP89103799A patent/EP0384937A1/de not_active Withdrawn
-
1990
- 1990-03-02 JP JP5160890A patent/JPH02278915A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019519182A (ja) * | 2016-04-28 | 2019-07-04 | マシイネンフアブリーク・ラインハウゼン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 結合部の温度と電流の検知 |
| JP2023139862A (ja) * | 2022-03-22 | 2023-10-04 | 株式会社東芝 | 半導体装置 |
| US12354933B2 (en) | 2022-03-22 | 2025-07-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0384937A1 (de) | 1990-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018041A (en) | Circuit for internal current limiting in a fast high side power switch | |
| JP3100909B2 (ja) | 短絡保護を有するパワートランジスタ | |
| US6949961B2 (en) | Power switch structure with low RDSon and low current limit | |
| KR100676544B1 (ko) | 전원공급제어장치 및 이 장치의 제어방법 | |
| US6043965A (en) | Low loss reverse battery protection | |
| US5563759A (en) | Protected three-pin mosgated power switch with separate input reset signal level | |
| US6700428B2 (en) | Circuit configuration with a controllable current limiting circuit for driving a load | |
| US9722594B2 (en) | Drive device | |
| US20150155863A1 (en) | Semiconductor apparatus | |
| US7126801B2 (en) | Polarity protection implemented with a MOSFET | |
| JP3808265B2 (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JPH1032476A (ja) | 過電流保護回路 | |
| WO2002029949A3 (en) | Semiconductor device with protective functions | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JPH0653795A (ja) | 半導体装置 | |
| JPH04322123A (ja) | 半導体デバイスの過負荷保護回路装置 | |
| JP5630484B2 (ja) | 半導体装置 | |
| JP2005323489A (ja) | 保護回路 | |
| JPH01318430A (ja) | モス エフ イー ティーパワースイッチ回路 | |
| WO2005092061A2 (en) | Pre-regulator with reverse current blocking | |
| US7301745B2 (en) | Temperature dependent switching circuit | |
| US5257155A (en) | Short-circuit proof field effect transistor | |
| TWI905560B (zh) | 電子電路保護裝置及其半導體智慧線之使用方法 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP4110701B2 (ja) | 過電圧保護回路 |