JP2000077397A - 反応チャンバ及びこれを用いた誘電膜の形成方法 - Google Patents

反応チャンバ及びこれを用いた誘電膜の形成方法

Info

Publication number
JP2000077397A
JP2000077397A JP11188982A JP18898299A JP2000077397A JP 2000077397 A JP2000077397 A JP 2000077397A JP 11188982 A JP11188982 A JP 11188982A JP 18898299 A JP18898299 A JP 18898299A JP 2000077397 A JP2000077397 A JP 2000077397A
Authority
JP
Japan
Prior art keywords
dielectric film
semiconductor substrate
gas
forming
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11188982A
Other languages
English (en)
Other versions
JP4188502B2 (ja
Inventor
Seok-Jun Won
皙俊 元
Young-Wook Park
泳旭 朴
庸宇 ▲形▼
You Kei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000077397A publication Critical patent/JP2000077397A/ja
Application granted granted Critical
Publication of JP4188502B2 publication Critical patent/JP4188502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 誘電膜の形成に必要なガス供給ライン中の１
つが誘電膜のアニールに必要なアニールガスの供給ライ
ンとしても用いられる反応チャンバ及びこれを用いた誘
電膜の形成方法を提供する。 【解決手段】 反応チャンバ４０を用いて誘電膜の形成
と形成された誘電膜のアニールとをインサイチュで実施
する。これにより、誘電膜形成工程の工程時間を短縮し
て半導体装置の生産性を向上させるだけでなく、一つの
反応チャンバ４０で誘電膜の形成と誘電膜のアニーリン
グが行われることによって関連設備の体積を小さくし設
備を単純化することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造装
置に関し、特に共同ガス供給ラインが備えられた反応チ
ャンバ及びこれを用いた誘電膜の形成方法に関する。
【０００２】
【従来の技術】キャパシタの静電容量(C）は次の数学式
から分かるように電極の面積(A)と電極間の誘電物質の
誘電率(ε)に比例し、前記電極間の間隔(d)に反比例す
る。C=ε(A/d)
【０００３】従って、キャパシタの静電容量(C)を増加
させる方法としては、電極の面積(A)を広げる方法、誘
電率(ε）の大きな誘電膜を使用する方法及び電極間の
間隔(d)を狭める方法がある。
【０００４】半導体装置の高集積化につれ、半導体装置
内におけるキャパシタの形成領域が非常に狭くなってい
る。かかる状況において、電極の面積(A)を広げようと
する場合、狭い領域で電極を３次元的に形成する必要が
あるので物理的に多くの制約が伴う。また、半導体装置
の継続的な高集積化を保障しにくい。そして、前記電極
間の間隔(d)を狭める方法は漏れ電流を増加させる。従
って、半導体装置の高集積化に適しながらもキャパシタ
の静電容量(C)を増加させるため、誘電率(ε)の高い誘
電膜を使用する方法が望ましい。また、このような薄膜
を薄膜化すれば、キャパシタの静電容量をさらに増加さ
せることができる。
【０００５】現在、誘電率(ε)の高い薄膜として脚光を
浴びている誘電物質中の一つがタンタル酸化膜(Ta2O5)
である。タンタル酸化膜も薄膜化される場合、漏れ電流
が増加する問題点がある。タンタル酸化膜において、漏
れ電流は蒸着不均一によるタンタル酸化膜内の脆弱部
分、酸素空洞(vacancy)または炭素のような不純物など
が原因であると知られている。タンタル酸化膜のかかる
問題点を解消するために多様な方法が提示されている。
【０００６】例えば、タンタル酸化膜をドライ−酸素(d
ry-O2)アニーリングする方法や、低温(５００℃以下)で
紫外線−オゾン(UV-O3)アニーリングを実施してドライ
−酸素アニーリングを実施する方法(IEEE Transactions
on Electron Devices,Vol３８,No.３,March １９９
１,"UV-O3 and Dry-O2：Two-Step Annealed ChemicalVa
por Deposited Ta2O5 Films for Storage Dielectrics
of ６４-Mb DRAM’s"、by Shinriki and Masayuki Maka
ta)などが提示されている。
【０００７】従来の技術によるタンタル酸化膜の形成及
び紫外線オゾンアニーリングは各々図１及び図２に示さ
れたように別のチャンバで進行される。図１を参照すれ
ば、タンタル酸化膜が形成されるチャンバはタンタル酸
化膜が均一に形成されるようにチャンバ８の上部にシャ
ワーヘッド１０が備えられている。そして、シャワーヘ
ッド１０にタンタル酸化膜のソースガスのペンタエトキ
シタンタル(Penta Ethoxy Tantalum)を供給する第１ガ
ス供給ライン１２と反応ガスの酸素ガス(O2)を供給する
第２ガス供給ライン１４が備えられている。第１ガス供
給ライン１２及び第２ガス供給ライン１４に各々第１弁
１２a及び第２弁１４aが設けられている。チャンバ８の
底にサセプタ１６が置かれ、その上にウェーハ１８が載
せられている。チャンバ８の底にはポンピングライン２
０が連結されている。前記ポンピングライン２０にはポ
ンプ２２が連結されている。
【０００８】図１に示されたチャンバ８でタンタル酸化
膜が形成された後、図２に示されたアニーリングチャン
バでタンタル酸化膜の紫外線−オゾンアニーリングが進
行される。図２を参照すれば、紫外線−オゾンアニーリ
ングが進行されるチャンバ９は天井に石英ウィンドウ(q
uartz window)１１が備えられている。その上にチャン
バ９と別に紫外線が発生される紫外線ランプハウス(UV
lamp house)１３が備えられており、紫外線ランプハウ
ス１３の底に紫外線ランプ１５が設けられてチャンバ９
内部に紫外線が照射される。そして、チャンバ９内に酸
素ガスとオゾンガスとの混合ガス(O2+O3)により酸化膜
の厚さを均一に形成させるために、チャンバ９内に紫外
線を均一に調査させるために石英ウィンドウ１１の下部
に石英よりなるシャワーヘッド１７が備えられている。
シャワーヘッド１７はチャンバ９の外に設けられたオゾ
ン発生器１９と連結されている。チャンバ９のシャワー
ヘッド１７の直下の底にサセプタ２１が置かれ、その上
にタンタル酸化膜の形成されたウェーハ２３が置かれて
いる。チャンバ９の下にオゾン分解器２５がポンプライ
ン２７を通して連結されており、ここにポンプ２９が連
結されている。
【０００９】このように、従来の技術はタンタル酸化膜
を形成した後、タンタル酸化膜内の欠陥を治して膜の漏
れ電流特性を改善するために別のアニーリングチャンバ
を用いて紫外線オゾンアニーリングを実施する。
【００１０】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題はアニール工程を含む誘電膜の形成工程
を単純化して半導体装置の生産性を向上させ、誘電膜の
電気的特性を改善させうる反応チャンバを提供すること
にある。本発明が解決しようとする他の技術的課題は前
記反応チャンバを用いた誘電膜の形成方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】前記技術的課題を達成す
るため本発明は、天井にシャワーヘッドが備えられ、シ
ャワーヘッドの下の底上に半導体基板がローディングさ
れる半導体基板装着台が備えられて半導体基板上に誘電
膜を形成しうる反応チャンバにおいて、シャワーヘッド
に第１及び第２ガス供給ラインが連結されており、第１
ガス供給ラインは誘電膜のソースガスが供給されるライ
ンであり、第２ガス供給ラインは誘電膜の反応ガス及び
誘電膜のアニールガスが供給される少なくとも二種のガ
ス供給に共同で使用されるラインであることを特徴とす
る反応チャンバを提供する。
【００１２】ここで、アニールガスはオゾンである。誘
電膜が複合誘電膜である場合、第１ガス供給ラインは複
合誘電膜のソースガス別に構成されうる。この際、第１
ガス供給ラインは複数本のガス供給ラインで構成され
る。第２ガス供給ラインに並列にオゾン発生器が連結さ
れている。シャワーヘッドとオゾン発生器との間に反応
ガス及びアニールガス専用供給ラインが別に備えられ
る。
【００１３】第２ガス供給ラインのオゾン発生器が連結
される地点の前に反応チャンバ及びガス供給ラインのパ
ージ(purge)のために窒素ガスまたはアルゴンガス(Ar)
などが流入される不活性ガス供給ラインが連結されてい
る。第２ガス供給ライン及び不活性ガス供給ラインに各
々流量調節器(Mass Flow Controller、以下ＭＦＣと称
する）が備えられている。反応チャンバの下にオゾン分
解器が設けられ、オゾン分解器と反応チャンバの底との
間にポンピングラインが設けられ、オゾン分解器にポン
プが連結されている。
【００１４】本発明の実施例によれば、反応チャンバの
下にオゾン分解器を迂回してポンピングラインとポンプ
とを連結する第２のポンピングラインがさらに備えられ
ている。第２ポンピングラインにより、誘電膜の蒸着時
排出されるガスにより誘発される不純物の積層によりオ
ゾン分解器が異質物に汚染されることを防止しうる。
【００１５】オゾン分解器とオゾン発生器はオゾン浄化
ラインに連結されている。第２のポンピングラインがポ
ンピングラインと連結される部分に制御弁が備えられて
いる。制御弁は反応チャンバから来るガスが第２のポン
ピングラインまたはポンピングラインに選択的に流れる
ように制御する。
【００１６】本発明の他の実施例によれば、反応チャン
バ内に複数個の半導体基板装着台、例えば第１乃至第５
半導体基板装着台が備えられている。各半導体基板装着
台上に各装着台と一対一に対応するシャワーヘッドが備
えられ、第２乃至第５半導体基板装着台と一対一に対応
するシャワーヘッドの周りに不活性ガスのエアカーテン
を構成しうるガス噴射手段が備えられている。
【００１７】他の技術的課題を達成するため本発明は、
半導体基板上に薄膜を形成する第１段階と、薄膜上に誘
電膜を形成する第２段階と、誘電膜を結晶化温度より低
い温度に第１熱処理する第３段階と、誘電膜を結晶化温
度より高い温度に第２熱処理する第４段階とを含む薄膜
形成方法において、第２段階と第３段階は同一なチャン
バでインサイチュ(in-situ)で進行することを特徴とす
る誘電膜の形成方法を提供する。
【００１８】誘電膜がタンタル酸化膜の時、第１熱処理
は略４５０℃の温度にオゾン雰囲気または酸素雰囲気下
で実施することが望ましい。また、誘電膜がタンタル酸
化膜である際、第２熱処理は酸素雰囲気下で実施する熱
処理である。第２熱処理は乾式酸素(dry-O2)または湿式
酸素(wet-O2)雰囲気下で実施する熱処理である。
【００１９】第２段階及び第３段階は、天井にシャワー
ヘッドが備えられ、底にウェーハを加熱させるのに用い
られるサセプタを具備する誘電膜形成用反応チャンバに
おいて、シャワーヘッドに誘電膜形成用ソースガスを供
給するための第１ガス供給ライン及び誘電膜形成用反応
ガスの供給とアニーリングのためのガスの供給に共用さ
れる第２ガス供給ラインが連結されていることを特徴と
する反応チャンバにおいてインサイチュで実施される。
【００２０】本発明の実施例によれば、同一反応チャン
バで誘電膜上に第２の誘電膜をさらに形成し、形成され
た第２の誘電膜に対する第２のアニーリングもインサイ
チュでさらに実施しうる。
【００２１】第２段階及び第３段階において半導体基板
は抵抗加熱方式またはランプ加熱方式で加熱されること
が望ましい。ソースガスは金属酸化膜系のガス、例えば
タンタル酸化膜系(ペンタエトキシタンタル(Ta(OC
2H5)5))、チタン酸化膜系またはアルミニウム酸化膜系
のガスである。反応ガス及びアニーリングガスとしては
ソースガスがタンタル酸化膜系ガスの場合、各々酸素ガ
ス(O2)及びオゾンガス(O3)を使用する。
【００２２】第２段階は第１ガス供給ラインを通して誘
電膜形成用ソースガスを供給し、第２ガス供給ラインを
通して誘電膜の形成に必要な反応ガスを供給する段階で
ある。第２段階から第３段階に進行するとき、圧力変化
が激しい場合、ターボモレキュラーポンプ(Turbo Molec
ular Pump、以下ＴＭＰと称する)を使用することによっ
て、第２及び第３段階の間の圧力変換にかかる時間を短
縮しうる。
【００２３】一方、第２段階及び第３段階は第１乃至第
５半導体基板装着台が備えられた反応チャンバにおいて
インサイチュで進行される。この際、第２及び第３段階
は同じ半導体基板装着台で進行される。
【００２４】即ち、第２段階及び第３段階は第１半導体
基板装着台で薄膜が形成された半導体基板を予熱する段
階と、予熱された半導体基板を第２乃至第５半導体基板
装着台上に順次に移動させながら予熱された半導体基板
上に第１乃至第４厚さの誘電膜を形成してアニールする
段階とをさらに含む。逆に、第２及び第３段階は各々第
１乃至第５半導体基板装着台のうち、相異なる半導体基
板装着台で進行されうる。
【００２５】即ち、第２段階及び第３段階は第１半導体
基板装着台で薄膜が形成された半導体基板を予熱する段
階と、第２または第４半導体基板装着台で予熱された半
導体基板上に誘電膜を形成する段階と、第３または第５
半導体基板装着台で誘電膜をアニールする段階とを含
む。
【００２６】他の技術的課題を達成するため本発明は、
半導体基板上に薄膜を形成する第１段階と、薄膜上に誘
電膜を形成する第２段階と、誘電膜を熱処理する第３段
階とを含む薄膜の形成方法において、第３段階は誘電膜
の結晶化温度に近いオゾン雰囲気下で進行することを特
徴とする薄膜の形成方法を提供する。この過程におい
て、誘電膜がタンタル酸化膜の場合、略５００℃〜７０
０℃、望ましくは６００℃のオゾン雰囲気下で行われ
る。
【００２７】一方、本発明の実施例によれば、半導体基
板上に薄膜を形成する第１段階と、薄膜上に誘電膜を形
成する第２段階と、誘電膜を結晶化温度より低温に第１
アニールする第３段階と、誘電膜を結晶化温度より高温
に第２アニールする第４段階とを含む薄膜の形成方法に
おいて、第３段階及び第４段階を同じ設備でインサイチ
ュで進行することを特徴とする。
【００２８】第３及び第４段階は炉またはＲＴＰ(Rapid
Thermal Processing)設備でインサイチュで進行され
る。第３及び第４段階は全て酸素雰囲気下で熱処理す
る。この際、誘電膜がタンタル酸化膜の時、第３段階は
５００℃〜７００℃、望ましくは６００℃で実施し、第
４段階は７００℃〜９００℃、望ましくは８００℃で実
施する。
【００２９】本発明の実施例において、誘電膜はタンタ
ル酸化膜(Ta2O5)、チタン酸化膜(TiO2)、アルミニウム
酸化膜(Al2O3)、イトリウム酸化膜、バナジウム酸化膜
及びニオビウム酸化膜よりなる群から選択された何れか
一つまたはこれらの混合膜に形成する。
【００３０】このように、本発明に係る反応チャンバと
反応チャンバを用いた誘電膜の形成方法において誘電膜
の形成に必要なガス供給ラインのうち１つを誘電膜のア
ニーリングに必要なアニーリングガスの供給ラインとし
て使用し、誘電膜の形成と形成された誘電膜のアニーリ
ングをインサイチュで行う。これにより、誘電膜形成工
程の工程時間を短縮して半導体装置の生産性を向上させ
るだけでなく、誘電膜への不純物の流入を防止し、誘電
膜の形成とアニーリングに関連する設備の体積を小さく
し設備を単純化することができる。
【００３１】
【発明の実施の形態】以下、本発明の実施例に係る誘電
膜形成用反応チャンバ及びこれを用いた誘電膜の形成方
法を添付された図面に基づき詳しく説明する。ただし、
本発明の実施例は多様な変形が可能であり、本発明の範
囲が後述する実施例に限定されるものではない。本発明
の実施例は当業者に本発明をさらに完全に説明するため
に提供されるものである。図面において層や領域の厚さ
は明細書の明確性のために誇張されたものである。図面
において、同じ番号は同じ要素を示す。また、何れかの
層が他層または基板の「上部」にあると記載された場
合、何れかの層が他層または基板の上部に直接存在した
り、または第３の層が介在することもある。
【００３２】本発明に係る誘電膜形成用反応チャンバ及
びこれを用いた誘電膜の形成方法を説明する前に、アニ
ール方式に応じて誘電膜、例えばタンタル酸化膜の漏れ
電流の密度の変化を先に説明する。 ＜実験例＞半導体基板上に略９０Åの厚さにタンタル酸
化膜を形成した。タンタル酸化膜に対する漏れ電流の密
度は次の４つの方式で測定した。
【００３３】第１の方式は、前処理のみ実施し、熱処理
を実施しない状態のタンタル酸化膜の漏れ電流の密度を
測定した。第２の方式は、略８００℃のドライ−酸素で
熱処理を実施したタンタル酸化膜の漏れ電流の密度を測
定した。第３の方式は、略４５０℃の紫外線−オゾン−
オゾン(UV-O３)熱処理を行った後、８００℃のドライ−
酸素熱処理を実施したタンタル酸化膜の漏れ電流の密度
を測定した。第４の方式は、４５０℃のオゾン熱処理を
実施した後、８００℃のドライ−酸素熱処理したタンタ
ル酸化膜の漏れ電流の密度を測定した。この結果は図３
に示されている。図３を参照すれば、第１乃至第４グラ
フG１、G２、G３、G４は各々４つの方式に対する薄膜の
漏れ電流密度の変化を示したグラフである。第１乃至第
４グラフG１、G２、G３、G４を参照すれば、薄膜を形成
した後に熱処理を行わない方式(G１)に比べ、薄膜を形
成した後に熱処理行う方式(G２、G３、G４)が漏れ電流
の密度が低かった。
【００３４】反面、薄膜の漏れ電流の密度は、薄膜を形
成した後、８００℃のドライ−酸素熱処理のみ実施する
こと(G２)より紫外線−オゾン熱処理(G３)またはオゾン
熱処理(G４)をドライ−酸素熱処理と共に実施すること
が余程低いことが分かる。
【００３５】しかし、第３及び第４グラフG３、G４を参
照すれば、薄膜を２つの熱処理方式で連続的に処理する
場合、初期の熱処理方式が異なっても薄膜の漏れ電流の
密度は同一なのが分かる。即ち、薄膜を初期に紫外線−
オゾン方式で熱処理しても、或いはオゾンのみを用いた
方式で熱処理してもその結果は同一であった。このよう
に、オゾンを用いて薄膜を熱処理する過程において紫外
線を使用せずにオゾンのみを使用しても、紫外線−オゾ
ンを使用して熱処理したものとその効果は同一なので、
薄膜を紫外線無しにオゾンのみで熱処理しうることが分
かった。
【００３６】実験の結果から判断すれば、薄膜の形成と
形成した薄膜に対する熱処理を同一チャンバでインサイ
チュで実施しうる反応チャンバがあり、これを用いる
と、薄膜の形成工程を単純にし、現場で装置が占める体
積も縮小することができる。
【００３７】このような実験の結果に基づき本発明は次
のような第１乃至第４実施例に係る誘電膜の形成方法を
提示する。しかし、本発明に係る誘電膜の形成方法は第
１乃至第５実施例にのみ限定されるものではない。
【００３８】＜第１実施例＞図４は本発明の第１実施例
に係る誘電膜の形成方法を段階別に示す工程図である。
図４を参照すれば、第１段階７０は誘電膜の形成段階で
ある。具体的には、半導体基板上に薄膜、例えばキャパ
シタの下部電極を形成する。薄膜上に誘電膜を形成す
る。誘電膜はTa2O5、TiO2、Al2O3、イトリウム酸化膜、
バナジウム酸化膜及びニオビウム酸化膜よりなる群から
選択された何れか一つで形成する。
【００３９】第２段階７２は誘電膜を第１アニールする
段階である。第２段階は誘電膜を形成した反応チャンバ
でインサイチュで行われる。第１アニールは誘電膜、例
えばタンタル酸化膜の結晶化温度より低い温度で実施さ
れる。例えば、誘電膜がタンタル酸化膜の場合、第１ア
ニールは２００〜７００℃、望ましくは略４５０℃で実
施される。そして、第１アニールはO3雰囲気下または酸
素雰囲気下で実施される。第１アニールが酸素雰囲気下
で実施される場合に対しては後述する第３実施例におい
て詳しく説明する。
【００４０】第１及び第２段階７０、７２が同一の反応
チャンバでインサイチュで実施されるために各段階毎に
反応チャンバの出入口を開閉し、基板を移動するのにか
かる時間を短縮して半導体装置の生産性を向上させると
と共に、半導体基板の大気中への露出による汚染が防止
できるので、半導体装置の収率も改善することができ
る。
【００４１】第３段階７４は誘電膜を第２アニールする
段階である。第２アニールは誘電膜の結晶化温度より高
い温度及び酸素雰囲気下で実施される。即ち、第２アニ
ールは高温酸素雰囲気下で実施される。この際、高温酸
素雰囲気は乾式酸素または湿式酸素雰囲気である。従っ
て、第２アニールの温度は誘電膜に応じて変わる。例え
ば、誘電膜がタンタル酸化膜の場合、第２アニールは７
００℃〜９００℃、望ましくは８００℃で実施される。
第２アニールは第１段階７０または第２段階７２に比べ
て高温で進行されるので炉またはＲＴＰ設備を用いて進
行する。
【００４２】＜第２実施例＞図５は本発明の第２実施例
に係る誘電膜の形成方法を段階別に示す工程図である。
図５を参照すれば、第２実施例に係る誘電膜の形成方法
は第１実施例と同様に第１乃至第３段階１７０、１７
２、１７４に進行される。しかし、第２実施例は第３段
階１７４を進行する前に、第１及び第２段階１７０、１
７２をN回さらに反復する。ここで、Nは２と同一である
か、２以上である。この際、N回の第１及び第２段階１
７０、１７２はインサイチュで進行される。第１及び第
２段階１７０、１７２が進行される過程から見ると、進
行回数(N）は誘電膜が繰返して積層される回数であり、
第１アニールが実施される回数である。つまり、第２実
施例は所定厚さの誘電膜を数回に亙って形成して毎度第
１アニールを実施する誘電膜の形成方法に関する。
【００４３】例えば、第１段階１７０が実施される度に
略２５Åの誘電膜が形成されると仮定すれば、１００Å
程度の厚さの誘電膜を形成するために、第１段階１７０
は４回実施されるべきである。また、毎度第１アニール
が実施されるべきなので、第２段階１７２も４回実施さ
れるべきである。以降、第１実施例の第２アニールが実
施される。
【００４４】＜第３実施例＞図６は本発明の第３実施例
に係る誘電膜の形成方法を段階別に示す工程図である。
図６を参照すれば、第２段階２７２の第１アニールは酸
素雰囲気下で実施される。第３実施例が第１実施例また
は第２実施例と異なる点は第１及び第２段階２７０、２
７２がインサイチュで実施されない点である。その代わ
りに、第１アニールが実施される第２段階２７２と第２
アニールが実施される第３段階２７４がインサイチュで
実施される。この際、第１及び第２アニールは全て酸素
雰囲気下で実施される。前述したように、第２アニール
は誘電膜の結晶化温度以上で実施される高温酸素アニー
ル工程である。従って、第２アニールは誘電膜が形成さ
れる反応チャンバで実施されずに、炉またはＲＴＰ設備
で実施される。第２及び第３段階２７２、２７４はイン
サイチュで実施されるので、第１段階２７０で誘電膜を
形成した後の後続工程は炉またはＲＴＰ設備で実施され
る。
【００４５】誘電膜がタンタル酸化膜の場合、第３実施
例に係る誘電膜の形成方法は次のように進行しうる。半
導体基板上に形成された薄膜上にタンタル酸化膜を所定
の厚さに形成する。タンタル酸化膜を炉またはＲＴＰ設
備を用いて第１アニールする。この際、第１アニールは
タンタル酸化膜の結晶化温度より低い５００℃〜７００
℃、望ましくは６００℃で実施する。次いで、同一の炉
または同一のＲＴＰ設備でインサイチュでタンタル酸化
膜を第２アニールする。この際、第２アニールはタンタ
ル酸化膜の結晶化温度より高い温度の７００℃〜９００
℃、望ましくは８００℃にインサイチュで実施する。こ
れにより、タンタル酸化膜内の欠陥、例えば酸素空洞や
不純物が除去され、タンタル酸化膜が結晶化される。
【００４６】＜第４実施例＞一方、誘電膜の結晶化は誘
電膜の誘電率を高める利点はあるが、誘電膜の漏れ電流
が増加される短所もあると知られている。従って、誘電
膜の結晶化が必ずしも必要なものでなければ、誘電膜は
次のような方法で形成しうる。つまり、本発明の第４実
施例に係る誘電膜の形成方法は誘電膜の非結晶質を前提
とした誘電膜の形成方法である。
【００４７】図７は本発明の第４実施例に係る誘電膜の
形成方法を段階別に示す工程図である。図７を参照すれ
ば、第４実施例に係る誘電膜の形成方法は第１及び第２
段階３７０、３７６で進行される。第１段階３７０は半
導体基板上に薄膜、例えば下部電極を形成した後、薄膜
上に誘電膜を形成する段階である。そして、第２段階３
７６は誘電膜をアニールする段階である。この際、第２
段階３７６の誘電膜アニールは第１乃至第３実施例によ
る誘電膜の形成方法で提示した誘電膜のアニールとは異
なる。第１乃至第３実施例において、誘電膜のアニール
は誘電膜の結晶化温度を基準として２回進行される反
面、第４実施例では誘電膜の結晶化温度より低い温度に
一回のみ進行される。
【００４８】例えば、誘電膜がタンタル酸化膜の場合、
前提したように、タンタル酸化膜の結晶化が不要な場
合、タンタル酸化膜のアニールはその物質の結晶化温度
より低い５００℃〜７００℃、望ましくは６００℃で１
回のみ実施される。ここで、タンタル酸化膜はオゾンと
酸素との混合ガス雰囲気下でアニールし、酸素ガスとオ
ゾンガスの含有比率を略９：１にすることが望ましい。
これによりタンタル酸化膜をその物質の結晶化温度より
高い温度、即ち７００℃〜９００℃、望ましくは８００
℃に酸素雰囲気下で熱処理した効果と類似した効果が得
られる。
【００４９】＜第５実施例＞図８を参照すれば、第１段
階(４７０)は半導体基板上に薄膜、例えば下部電極を形
成した後、薄膜上に誘電膜を形成する段階である。第２
段階(４７２)は誘電膜を第１アニーリングする段階であ
る。第３段階(４７４)は誘電膜を第２アニーリングする
段階である。第１乃至第３段階(４７０、４７２、４７
４)は酸素雰囲気に保たれるチャンバ内でインサイチュ
で進行する。第２段階(４７２)は誘電膜の結晶化温度よ
り低温に実施する。一方、第３段階(４７４)は誘電膜の
結晶化温度より高温に実施する。誘電膜がタンタル酸化
膜の場合、第２段階(４７２)は５００℃〜７００℃、望
ましくは６００℃に実施する。また第３段階（４７４）
は７００℃〜９００℃、望ましくは８００度に実施す
る。
【００５０】引続き、前述した第１乃至第５実施例に係
る誘電膜の形成方法で言及したように、誘電膜の形成と
形成された誘電膜のアニールをインサイチュで実施しう
る誘電膜形成用第１乃至第３実施例に係る反応チャンバ
を詳しく説明する。
【００５１】＜第１実施例＞図９は本発明の第１実施例
に係る薄膜形成用反応チャンバの部分断面図である。図
９を参照すれば、チャンバ４０の天井に石英シャワーヘ
ッド４２が設けられている。
【００５２】チャンバ４０の石英シャワーヘッド４２の
下の底部に半導体基板を工程温度まで加熱させるサセプ
タ４４が置かれている。そして、サセプタ４４上に半導
体基板４６が置かれている。反応チャンバ４０の底部に
ポンピングライン４８が連結されている。ポンピングラ
イン４８はオゾン分解器５０と連結されている。オゾン
分解器５０にはポンプ５２が連結されている。ポンプ５
２にはＴＭＰ(図示せず)が連結されることがある。従っ
て、チャンバ４０内に大きな圧力変化を起こす必要があ
るとき、ＴＭＰが使われる。石英シャワーヘッド４２に
第１ガス供給ライン５６が連結されている。そして、第
１ガス供給ライン５６と無関係に第２ガス供給ライン５
８が石英シャワーヘッド４２の別所に連結されている。
第１ガス供給ライン５６を通じてチャンバ４０内に薄膜
形成用ソースガスが注入される。ソースガスは金属酸化
膜系のガス、例えばタンタル酸化膜系(ペンタエトキシ
タンタル(Ta(OC2H5)5))、チタン酸化膜系またはアルミ
ニウム酸化膜系のガスである。第２ガス供給ライン５８
を通じて薄膜形成用ソースガスでない少なくとも２種の
ガス、例えば薄膜形成に必要な反応ガスと薄膜をアニー
ルする過程に必要なアニールガスが供給される。ソース
ガスがタンタル酸化膜系ガス、特にタンタル酸化膜ガス
の場合、反応ガスと熱処理ガスは各々O2及びO3である。
従って、第２ガス供給ライン５８は共同ガス供給ライン
として使われる。
【００５３】一方、シャワーヘッド４２と第２ガス供給
ライン５８に並列に連結されたオゾン発生器６０間に反
応ガス及びアニールガス専用供給ライン(図示せず)が別
に備えられることがある。この場合、第２ガス供給ライ
ン５８は複数本のガス供給ラインから構成される。
【００５４】第２ガス供給ライン５８及びオゾン発生器
６０が連結される地点の前に反応チャンバ４０及びガス
供給ライン等のパージのために窒素ガスまたはアルゴン
ガスなどが流入する不活性ガス供給ライン５８aが連結
されている。そして、第２ガス供給ライン５８及び不活
性ガス供給ライン５８aに第１及び第２流量調節器５８
b、５８cが備えられている。オゾン発生器６０とオゾン
分解器５０との間にオゾン浄化ライン５４が連結されて
いる。オゾン浄化ライン５４の一端はオゾン発生器６０
の出力端６０bに連結され、他端はオゾン分解器５０に
連結されている。
【００５５】一方、第２ガス供給ライン５８に第１乃至
第３弁V１、V２、V３が設けられている。そして、オゾ
ン浄化ライン５４に第４弁V４が設けられている。ま
た、第１ガス供給ライン５６には第５弁V５が設けられ
ている。オゾン発生器６０の両端は第２ガス供給ライン
５８に設けられた第１及び第２弁V１、V２に各々連結さ
れている。即ち、オゾン発生器６０の入力端６０aは第
１弁V１に連結され、出力端６０bは第２弁V２に連結さ
れている。
【００５６】＜第２実施例＞図１０は本発明の第２実施
例に係る薄膜形成用反応チャンバの部分断面図である。
図１０を参照すれば、第１実施例のオゾン分解器５０を
迂回してポンピングライン４８とポンプ５２との間に第
２のポンプライン４８aが備えられている。第２のポン
プライン４８aを通すとチャンバ４０はオゾン分解器５
０を経ずにポンプ５２に直接連結される。従って、チャ
ンバ４０とオゾン浄化ライン５４にオゾンが供給されな
い時、第２のポンプライン４８aを通してチャンバ４０
をポンピングすることにより、ポンプ５２のポンピング
効率が改善できるだけでなく、誘電膜の蒸着時排出され
るガスによるオゾン分解器５０内への異物の積層を防止
しうるのでオゾン分解器５０の寿命が延びる。
【００５７】第２のポンピングライン４８aはポンプ５
２と第６弁V６との間に連結されている。第６弁V６は制
御弁であって、チャンバ４０からのガスの流れ方向を制
御する。即ち、第６弁V６を操作することによってガス
をポンピングライン４８のオゾン分解器５０が連結され
ている方向に流すか、または第２のポンピングライン４
８aに流すかが決定される。
【００５８】一方、半導体基板４６上に複合誘電膜を形
成するため、反応チャンバ４０のシャワーヘッド４２に
複合誘電膜ソースガスを供給するための複数本のガス供
給ライン、例えば第３及び第４ガス供給ライン５６a、
５６bが連結されている。第３及び第４ガス供給ライン
５６a、５６bには各々第６及び第７弁V６、V７が設けら
れている。複合誘電膜に応じてシャワーヘッド４２に連
結されるソースガス供給ラインは２本以上備えられるこ
とがある。
【００５９】反応チャンバ４０に供給されるソースガス
が２種以上の場合、第２実施例とは異なって第１ガス供
給ライン５６の前にガス混合器(図示せず)を備え、ガス
混合器でソースガスを混合した後、第１実施例の第１ガ
ス供給ライン５８を通じて反応チャンバ４０に供給して
もよい。
【００６０】次いで、このような構成要素を有する反応
チャンバにおいて誘電膜の形成工程と誘電膜のアニール
工程がどのように進行されるかを図９及び図１２を参照
して詳しく説明する。
【００６１】一般に、半導体基板上に薄膜を形成する前
にトランジスタのような半導体素子が先に形成される。
従って、薄膜の形成前に半導体基板上に形成されている
素子が薄膜の形成過程で影響を受けないように半導体基
板を薄膜形成温度で安定化させる必要がある。
【００６２】これにより、反応チャンバ４０のサセプタ
４４上に半導体基板４６をローディングした後、半導体
基板４６を第２温度T２の窒素雰囲気下で第１時間t１ア
ニーリングする。第２温度T２は略４００℃〜６００℃
であり、望ましくは略４８０℃である。
【００６３】第２温度T２で半導体基板４６を安定化さ
せた後、半導体基板４６上に薄膜を形成する。薄膜は金
属酸化膜、例えばタンタル酸化膜系、アルミニウム酸化
膜系またはチタン酸化膜系である。望ましくは薄膜はタ
ンタル酸化膜系である。この際、薄膜は略４８０℃〜５
００℃の温度と０.３torrの圧力で形成することが望ま
しい。
【００６４】薄膜を形成するため、図９の第１ガス供給
ライン５６の第５弁V５を開放してチャンバ４０に薄膜
のソースガスのPETを供給すると同時に、第２ガス供給
ライン５８の第１乃至第３弁V１、V２、V３を開放して
チャンバ４０に反応ガス、例えばO2を供給する。この
際、第１及び第２弁V１、V２はオゾン発生器６０に向か
って閉まった状態になるべきである。そして、チャンバ
４０は所定の圧力、例えば０.３torr程度の圧力に保た
れ、半導体基板４６は、図１２に示されたように、第２
温度T２に保たれる。
【００６５】また、第１及び第２弁V１、V２に各々オゾ
ン発生器６０の入力端６０aと出力端６０bが連結されて
いるので、酸素ガスがオゾン発生器６０に流入されない
ように第１及び第２弁V１、V２を操作する。このような
条件下で薄膜形成工程は第２時間t２の間続けられる。
第２時間t２は形成しようとする薄膜の厚さに応じて変
わる。
【００６６】薄膜形成工程が終了するところで第１弁V
１を開放して酸素ガスをオゾン発生器６０に供給する。
この際、第２弁V２は相変らず閉められた状態に保たれ
る。そして、第４弁V４は開放された状態に保たれる。
こうして初期にオゾン発生器６０から発生するオゾンを
オゾン浄化ライン５４を通じてチャンバの外に排出させ
る。このように、薄膜形成工程が完全に終了されない状
況でオゾン発生器６０からオゾンを発生させることは薄
膜形成工程が完了次第、チャンバ４０にオゾンを供給す
るためである。オゾン発生器６０から発生したオゾンは
薄膜を形成した後、チャンバ４０内に残っているソース
ガス及び反応副産物がチャンバ４０から完全に排出され
るまで出力端６０bに残留することになる。第５弁V５を
閉じてソースガスの供給を遮断した状態でチャンバ４０
内の残留ソースガス及び反応副産物をチャンバ４０の外
に排出させる第３時間t３の間、半導体基板４６の温度
は第１温度T１まで低められる。第１温度T１は２００℃
〜７００℃程度であり、望ましくは４５０℃程度であ
る。
【００６７】半導体基板４６が第１温度T１まで低めら
れ、チャンバ４０内に残っているソースガス及び反応副
産物がチャンバ４０から排出された後、第４弁V４は閉
じ、第２弁V２は開放してチャンバ４０にオゾンと酸素
ガスが含まれた混合ガス(O2+O 3)を供給して薄膜をオゾ
ン熱処理する。この際、酸素ガスとオゾンとの比率は
９：１程度が望ましい。オゾン熱処理は第４時間t４実
施する。薄膜のオゾン熱処理は２００℃〜７００℃、望
ましくは略４５０℃で実施する。この際、圧力は３０to
rr程度に保つ。このような状態でオゾン熱処理は２分間
実施する。
【００６８】薄膜のオゾン熱処理が終了された後、第２
ガス供給ライン５８とオゾン発生器６０の入力端６０a
及び出力端６０bに残留するオゾンをチャンバ４０の外
に排出させる。このため、第２弁V２を操作してチャン
バ４０に向かって開放し、オゾン発生器６０側に閉じ
る。そして、第４弁V４を開放する。この状態で、第２
ガス供給ライン５８に窒素ガス(N2)(または酸素ガス)を
供給してチャンバ４０及び第２ガス供給ライン５８に残
っているオゾンをチャンバ４０の外に排出させる。
【００６９】一方、オゾン発生器６０の出力端６０bに
連結されているオゾン浄化ライン５４を通してオゾン発
生器６０の出力端６０bに残っているオゾンをオゾン分
解器５０を通して外に排出させる。
【００７０】図１２に示されたように、誘電膜の形成温
度と誘電膜の熱処理温度が異なる場合、半導体基板４６
は抵抗加熱方式よりランプ加熱方式を使用して加熱する
方が生産性の向上のために望ましい。しかし、薄膜形成
温度と薄膜熱処理温度が類似しており、オゾン熱処理温
度に応じる薄膜の電気的特性値の許容範囲が広い場合、
抵抗加熱方式を使用して半導体基板４６を加熱すること
が望ましい。
【００７１】また、誘電膜のような薄膜形成工程の圧力
と薄膜を熱処理する工程の圧力との差が大きい場合、薄
膜形成工程から薄膜を熱処理する工程に移動するのに長
時間を要する恐れがある。この場合、ターボモレキュラ
ーポンプを使用することによって、薄膜形成工程から薄
膜熱処理工程への移動時間を短縮することができる。
【００７２】次いで、第１または第２実施例に係る反応
チャンバを用いて多段階方式で誘電膜を形成してアニー
ルする工程を図９及び図１３に基づき詳しく説明する。
具体的には、図１３を参照すれば、半導体基板上に薄膜
を形成する前に半導体基板を第２温度T２’に第１時間t
１’熱処理して安定化させる。第２温度T２’は第１実
施例に係る誘電膜の形成方法と同じ温度であることが望
ましい。引続き、第２温度T２’に第２時間t２’半導体
基板上に第１薄膜を形成する。第３時間t３’半導体基
板の温度を第２温度T２’から第１温度T１’に下げる。
第１薄膜を第４時間t４’オゾンを含む雰囲気下で第１
熱処理する。第５時間t５’の間にチャンバ内のオゾン
を浄化し、半導体基板の温度を再び第１温度T１’から
第２温度T２’に上げる。第６時間t６’の間第１薄膜上
に第１薄膜と同一の第２薄膜を形成する。第７時間t
７’の間半導体基板の温度を第２温度T２’から第１温
度T１’まで下げる。第２薄膜をオゾンを含む雰囲気下
で第８時間t８’第２熱処理する。以降、チャンバ内の
残留オゾンをチャンバの外に排出する。
【００７３】第１及び第２薄膜は第１実施例の薄膜形成
工程と同一の工程によって形成される。また、第１及び
第２熱処理は全て本発明の実施例によるチャンバを用い
てインサイチュで進行される。
【００７４】＜第３実施例＞図１１は本発明の第３実施
例に係る反応チャンバの部分平面図である。図１１を参
照すれば、第３実施例に係る反応チャンバ６２は第１及
び第２実施例に係る反応チャンバと同一の機能を有して
いるが、内部構造において多少の差がある。
【００７５】即ち、第１実施例または第２実施例に係る
反応チャンバ４０は、図９または図１０に示されたよう
に、反応チャンバ４０の内部に１つのサセプタ４４が設
けられており、サセプタ４４に半導体基板が１枚ずつロ
ーディングされる。従って、一回に１枚の半導体基板し
か処理できない。
【００７６】反面、第３実施例に係る反応チャンバ６２
は、図１１に示されたように、チャンバ内に複数個の半
導体基板装着台が備えられている。即ち、第１乃至第５
半導体基板装着台A１、A２、A３、A４、A５が反応チャ
ンバ６２内に備えられている。
【００７７】第１半導体基板装着台A１上に半導体基板
がローディングされる。ローディングされた半導体基板
を安定化させるためにローディングされた半導体基板を
予熱する。第２乃至第５半導体基板装着台A２、A３、A
４、A５上で予熱された半導体基板上に誘電膜を形成す
る工程(以下、第１工程と称する）と誘電膜のアニール
工程(以下、第２工程と称する）がインサイチュで進行
される。即ち、第１乃至第５半導体基板装着台上で第１
工程及び第２工程がインサイチュで連続的に進行され
る。第１工程で形成される誘電膜はTa2O5、チタン酸化
膜TiO2、Al2O3、イトリウム酸化膜、バナジウム酸化膜
及びニオビウム酸化膜よりなる群から選択された何れか
一つである。
【００７８】第１乃至第５半導体基板装着台A１、A２、
A３、A４、A５の間の半導体基板の移動は第１乃至第５
半導体基板装着台A１、A２、A３、A４、A５の中心にあ
るフォークアセンブリ(fork assembly)６４により同時
に行われる。図１１において矢印は半導体基板の移動方
向を示す。
【００７９】第２乃至第５半導体基板装着台A２、A３、
A４、A５上に各半導体基板装着台と一対一にマッチング
されるシャワーヘッド(図示せず)が設けられている。ま
た、第１半導体基板装着台A１直上にトランスファモジ
ュールがある。トランスファモジュールはアラインステ
ージとクーリングステージとの２層構造からなってい
る。半導体基板が第１半導体基板装着台A１にローディ
ングされる際、アラインステージでアラインされてから
ローディングされる。また、誘電膜の形成工程及びアニ
ール工程の終了後、半導体基板が反応チャンバ６２の外
に移動される際、半導体基板を第１半導体基板装着台A
１からクーリングステージに移動する。
【００８０】シャワーヘッドは第１実施例または第２実
施例に係る反応チャンバに設けられたシャワーヘッドと
同一のものが望ましい。従って、シャワーヘッドを通じ
て各半導体基板装着台上にオゾンまたは酸素ガスが供給
されうる。
【００８１】一方、シャワーヘッドの周りに独立的に窒
素のような不活性ガスをフローさせうる噴射手段(図示
せず）が備えられている。噴射手段を用いることによ
り、各半導体基板装着台の周りにエアカーテンが形成さ
れて各半導体基板装着台の独立性が保たれる。従って、
第３実施例に係る反応チャンバ６２は第１乃至第５半導
体基板装着台A１、A２、A３、A４、A５をサセプタとす
る五つの第１実施例または第２実施例に係る反応チャン
バを独立して含んでいる反応チャンバと同一である。
【００８２】第３実施例に係る反応チャンバが誘電膜の
形成方法にどのように利用されるかを調べるため、１０
０Åの厚さの誘電膜、例えばタンタル酸化膜を形成して
インサイチュでアニールする過程を第３実施例に係る反
応チャンバを使用して実施する。
【００８３】具体的に、第１半導体基板をトランスファ
モジュールのアラインステージから第１半導体基板装着
台A１にローディングする。第１半導体基板を予熱した
後、第２半導体基板装着台A２に移動させる。そして、
空いている第１半導体基板装着台A１上に第２半導体基
板をローディングして予熱する。
【００８４】一方、第２半導体基板装着台A２に移送さ
れた第１半導体基板上に略２５Åの厚さにタンタル酸化
膜を形成する。次いで、タンタル酸化膜を結晶化温度よ
り低い温度(望ましくは略４５０℃)に第１アニールす
る。第１及び第２半導体基板装着台A１、A２上にある第
２及び第１半導体基板を各々同時に第２及び第３半導体
基板装着台A２、A３に移送する。その結果、空となる第
１半導体基板装着台A１上に第３半導体基板をローディ
ングする。第３半導体基板を予熱すると同時に第１及び
第２半導体基板上に略２５Åの厚さにタンタル酸化膜を
形成して第１アニールと同一にアニールする。その結
果、第３半導体基板装着台A３上にある第１半導体基板
上に略５０Åのタンタル酸化膜が形成され、第２半導体
基板装着台A２上に移動されている第２半導体基板上に
略２５Åのタンタル酸化膜が形成される。引続き、第１
乃至第３半導体基板を各々同時に第４、第３及び第２半
導体基板装着台A４、A３、A２に移送する。そして、空
となる第１半導体基板装着台A１上に第４半導体基板を
ローディングする。第４半導体基板を予熱すると共に、
第１乃至第３半導体基板上にタンタル酸化膜を略２５Å
の厚さに形成すると同時に、その結果物を第１アニール
と同様にアニールする。その結果、第１乃至第３半導体
基板上に各々７５Å、５０Å、２５Å程度のタンタル酸
化膜が形成される。第１乃至第４半導体基板を各々第
５、第４、第３及び第２半導体基板装着台A５、A４、A
３、A２に移送する。再び第１半導体基板装着台A１は空
となり、ここに第５半導体基板がローディングされる。
第５半導体基板が予熱されると同時に第１乃至第４半導
体基板上に略２５Åの厚さにタンタル酸化膜が形成さ
れ、その結果物が第１アニールと同様にアニールされ
る。その結果、第１乃至第４半導体基板上に各々１００
Å、７５Å、５０Å及び２５Å程度のタンタル酸化膜が
形成される。再び第１乃至第５半導体基板が各々第１、
第５、第４、第３及び第２半導体基板装着台A１、A５、
A４、A３及びA２に移送される。ところが、第１半導体
基板装着台A１に移送された第１半導体基板上に略１０
０Åのタンタル酸化膜が形成されているので、第１半導
体基板はクーリングステージに移送されて冷却される。
第１半導体基板がクーリングステージに移送されること
により第１半導体基板装着台A１は空となり、ここに第
６半導体基板がローディングされる。以降、第２乃至第
６半導体基板は前述したような過程を経る。
【００８５】このように、第３実施例に係る反応チャン
バは複数個の半導体基板装着台を具備するため、複数個
の半導体基板上に誘電膜の形成工程と形成された誘電膜
のアニール工程とをインサイチュで同時に実施しうる反
応チャンバである。
【００８６】第３実施例に係る反応チャンバは変形があ
りうる。ここで、変形とは、第３実施例に係る反応チャ
ンバの構造的な変形ではなく、機能的な変形を意味す
る。即ち、第３実施例に係る反応チャンバにおいて第１
半導体基板装着台A１を除いた第２乃至第５半導体基板
装着台A２、A３、A４、A５は各装着台で誘電膜の形成及
び形成された誘電膜のアニールが全て実施される装着台
である。また、第３実施例に係る反応チャンバは誘電膜
の形成工程と誘電膜のアニール工程の中から選択された
何れか１つの工程のみ実施される機能を有する第２乃至
第５半導体基板装着台を具備することもある。
【００８７】このような反応チャンバにおいて、誘電膜
の形成工程及び誘電膜のアニール工程は相異なる半導体
基板装着台で実施されるので誘電膜の形成工程及び誘電
膜のアニール工程が一回実施されるために基本的に２つ
の半導体基板装着台が必要である。従って、第３実施例
に係る反応チャンバに第１半導体基板装着台A１を含め
て少なくとも３つ以上の複数個の半導体基板装着台が設
けられるべきである。複数個の半導体基板装着台が前述
したような変形された機能を有する場合、第３実施例に
係る反応チャンバに半導体基板装着台を具備するために
は、各々誘電膜の形成とアニーリングのために２つを１
セットとして半導体基板装着台を設置すべきである。従
って、第３実施例に係る反応チャンバで誘電膜の形成及
び形成された誘電膜のアニールに用いられる半導体基板
装着台は偶数個となる。
【００８８】以下、第２乃至第５半導体基板装着台A
２’、A３’、A４’、A５’機能が変形された反応チャ
ンバで誘電膜が形成され、誘電膜がアニールされる過程
を説明する。具体的には、まず、トランスファモジュー
ルのアラインステージから第１半導体基板装着台A１に
ローディングされた半導体基板が予熱される。次いで、
半導体基板は第２半導体基板装着台A２'に移送される。
第２半導体基板装着台A２'上に第１または第２実施例に
係る反応チャンバに備えられたものと同一のシャワーヘ
ッドが備えられている。従って、シャワーヘッドを通じ
て誘電膜形成用ソースガスが第２半導体基板装着台A２'
に供給され、半導体基板上に誘電膜が形成される。以
降、半導体基板は第３半導体基板装着台A３'に移送さ
れ、ここで誘電膜は酸素またはオゾンアニールされる。
第４及び第５半導体基板装着台A４'、A５'を経ながら半
導体基板上に誘電膜がさらに厚く形成されてアニールさ
れる。このような多段階方式により半導体基板上に酸素
またはオゾンアニールされた誘電膜が形成される。
【００８９】第２または第４半導体基板装着台A２'また
はA４'に誘電膜形成用ガスのみを供給するために、その
上に設けられたシャワーヘッドに連結された弁設備を操
作する。例えば、第２半導体基板装着台A２'上に設けら
れているシャワーヘッドは第１または第２実施例に係る
反応チャンバ(図９または図１０参照)に備えられたシャ
ワーヘッドと同一であり、第１または第２実施例に係る
反応チャンバに備えられたシャワーヘッドに連結された
弁設備と同一の弁設備に連結されている。従って、シャ
ワーヘッドに連結されている弁設備において第１及び第
２弁(図９または図１０のV１、V２)をオゾン発生器６０
側には閉じ、反応チャンバ４０側には開放させる。こう
すれば、タンタル酸化膜のソースガスとその反応ガスの
酸素ガスのみがシャワーヘッドを通じて供給されるた
め、第２半導体基板装着台A２’はタンタル酸化膜が形
成される装着台となる。
【００９０】第３半導体基板装着台A３や第５半導体基
板装着台A５の場合もシャワーヘッドに連結されている
弁設備を操作して誘電膜のアニールに必要なガスのみを
流入させることができる。
【００９１】即ち、第３実施例に係る反応チャンバは誘
電膜の形成工程及び誘電膜のアニール工程が同一な半導
体基板装着台で実施される反応チャンバではなく、相異
なる半導体基板装着台で順次に実施される反応チャンバ
でありうる。この場合、誘電膜の形成工程時間と誘電膜
のアニール工程時間とを略等しく保つべきである。そし
て、二つの工程の圧力条件も略同一にすべきであり、か
つ温度も隣接した他の半導体基板装着台の温度条件に影
響を与えてはいけない。
【００９２】一方、第２乃至第５半導体基板装着台A
２、A３、A４、A５上に各々第１乃至第４半導体基板が
ローディングされた後、各半導体基板上に同時に誘電膜
が形成され、同時に酸素またはオゾンアニールが進行さ
れうる。この際、誘電膜は数回に亙って形成でき、その
間々に酸素またはオゾンアニールを実施することができ
る。このように、第３実施例に係る反応チャンバは多様
な方式で誘電膜の形成及びアニール工程を行うことがで
きる。
【００９３】本発明の他の実施例に係る薄膜形成用チャ
ンバは複数個のソースガス供給ラインがシャワーヘッド
に連結されうる。この場合、薄膜形成用ソースガスを構
成する種々のガスが各々相異なるガス供給ラインを通じ
てチャンバに供給される。また、第２ガス供給ライン５
８に設けられた第１弁V１の代わりに第１弁V１が設けら
れた前方及び後方に各々１つずつ、そしてオゾン発生器
６０の入力端６０a側に１つの弁を具備しうる。
【００９４】さらに、第１乃至第３実施例に係る反応チ
ャンバは誘電膜の形成及びアニールにのみ使用すること
ではなく、一般の物質膜、例えば絶縁膜や導電膜の形成
にも使用しうる。従って、前述した第１乃至第４実施例
に係るチャンバ及びこれを用いた誘電膜の形成方法は誘
電膜の形成にのみ限定されることではなく、一般の物質
膜の形成にも適用しうる。また、第１乃至第３実施例に
係る反応チャンバ以外に当業者によって１本の第２ガス
供給ライン(図９の５８参照）が２本のガス供給ライ
ン、例えば反応ガス供給ライン及びアニールガス供給ラ
インで構成されたり、第２弁V２の代わりに第２弁V２に
連結されるラインの各々に別の弁が備えられたり、複合
誘電膜を形成する場合にソースガスが供給される第１ガ
ス供給ライン５６が２本以上のガス供給ラインで構成さ
れる変形された実施例等がありうる。
【００９５】
【発明の効果】本発明は誘電膜の形成とオゾンまたは酸
素ガスのみを使用して形成された誘電膜をインサイチュ
でアニールしうる反応チャンバを提供する。かかる反応
チャンバを用いることによって誘電膜の形成と形成され
た誘電膜をアニールするのに要する時間を短縮して半導
体装置の生産性を向上させることができる。また、工程
がインサイチュで進行されるため、誘電膜が不純物に汚
染されることを防止することができる。しかも、誘電膜
形成用反応チャンバと誘電膜をアニールするための反応
チャンバとを一体化しうるため、誘電膜の形成及びアニ
ーリングに関連した装備の単純化及び体積の減少効果が
得られる。このように、本発明は実施例に限定されず、
多くの変形が本発明の技術的思想内で当業者によって実
施可能なのは明白である。
【図面の簡単な説明】
【図１】従来の技術に係る誘電膜形成用反応チャンバの
部分断面図である。
【図２】従来の技術に係る紫外線−オゾンアニーリング
チャンバの部分断面図である。
【図３】タンタル酸化膜の形成後処理に伴う漏れ電流の
密度の変化を示すグラフである。
【図４】本発明の第１実施例に係る薄膜の形成方法を段
階別に示す工程図である。
【図５】本発明の第２実施例に係る薄膜の形成方法を段
階的に示す工程図である。
【図６】本発明の第３実施例に係る薄膜の形成方法を段
階的に示す工程図である。
【図７】本発明の第４実施例に係る薄膜の形成方法を段
階的に示す工程図である。
【図８】本発明の第５実施例による薄膜形成方法を段階
的に示す行程図である。
【図９】本発明の第１実施例に係る薄膜形成用反応チャ
ンバの部分断面図である。
【図１０】本発明の第２実施例に係る薄膜形成用反応チ
ャンバの部分断面図である。
【図１１】本発明の第３実施例に係る薄膜形成用反応チ
ャンバの部分平面図である。
【図１２】 本発明の第１実施例に係る薄膜形成方法の
工程レシピーを示すグラフである。
【図１３】本発明の第２実施例に係る薄膜形成方法の工
程レシピーを示すグラフである。
【符号の説明】
４０ チャンバ ４２ シャワーヘッド ４４ サセプタ ４６ 半導体基板 ４８ ポンピングライン ５０ オゾン分解器 ５２ ポンプ ５６ 第１ガス供給ライン ５８ 第２ガス供給ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲形▼ 庸宇 大韓民国京畿道水原市八達区靈通洞1053− 25番地凰谷マウル碧山アパート221棟1806 号

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 天井にシャワーヘッドが備えられ、底上
    の前記シャワーヘッドの下に半導体基板がローディング
    される半導体基板装着台が備えられ、前記半導体基板上
    に誘電膜を形成する反応チャンバにおいて、 前記シャワーヘッドに第１ガス供給ライン及び第２ガス
    供給ラインが連結されており、前記第１ガス供給ライン
    は前記誘電膜のソースガスが供給されるラインであり、
    前記第２ガス供給ラインは前記誘電膜の反応ガス及び前
    記誘電膜のアニールガスが供給される少なくとも二種の
    ガス供給に共同で使用されるラインであることを特徴と
    する反応チャンバ。
  2. 【請求項２】 前記第１ガス供給ラインは前記ソースガ
    スを構成するガスが個別的に供給される複数本のガス供
    給ラインからなることを特徴とする請求項１に記載の反
    応チャンバ。
  3. 【請求項３】 前記反応ガスはO2であり、前記アニール
    ガスはO3であることを特徴とする請求項１に記載の反応
    チャンバ。
  4. 【請求項４】 前記第２ガス供給ラインにオゾン発生器
    が並列に連結されていることを特徴とする請求項１に記
    載の反応チャンバ。
  5. 【請求項５】 前記底の下にオゾン分解器が設けられ、 前記オゾン分解器と前記底との間にポンピングラインが
    連結され、前記オゾン分解器にポンプが連結されている
    ことを特徴とする請求項４に記載の反応チャンバ。
  6. 【請求項６】 前記オゾン分解器と前記オゾン発生器と
    の間にオゾン浄化ラインがさらに備えられていることを
    特徴とする請求項５に記載の反応チャンバ。
  7. 【請求項７】 前記ポンピングラインと前記ポンプとの
    間に前記オゾン分解器を迂回する第２のポンピングライ
    ンがさらに備えられていることを特徴とする請求項５に
    記載の反応チャンバ。
  8. 【請求項８】 前記第２ガス供給ラインに第１弁、第２
    弁、及び第３弁が設けられ、前記オゾン浄化ラインに第
    ４弁が設けられ、前記第１ガス供給ラインに第５弁が設
    けられていることを特徴とする請求項６に記載の反応チ
    ャンバ。
  9. 【請求項９】 前記第１弁と第２弁との間に前記オゾン
    発生器の入力端及び出力端が並列に連結されていること
    を特徴とする請求項８に記載の反応チャンバ。
  10. 【請求項１０】 前記第２ガス供給ラインの前記第１弁
    の前に不活性ガス供給ラインが連結されていることを特
    徴とする請求項９に記載の反応チャンバ。
  11. 【請求項１１】 前記オゾン浄化ラインは前記オゾン発
    生器の出力端に連結されていることを特徴とする請求項
    ９に記載の反応チャンバ。
  12. 【請求項１２】 前記半導体基板装着台は第１乃至第５
    半導体基板装着台を含む複数個の装着台からなることを
    特徴とする請求項１に記載の反応チャンバ。
  13. 【請求項１３】 前記シャワーヘッドは前記第２乃至第
    ５半導体基板装着台に一対一で対応する複数個のシャワ
    ーヘッドからなることを特徴とする請求項１２に記載の
    反応チャンバ。
  14. 【請求項１４】 前記第２乃至第５半導体基板装着台に
    一対一で対応するシャワーヘッドの周りに不活性ガスの
    エアカーテンを形成可能なガス噴射手段が備えられてい
    ることを特徴とする請求項１３に記載の反応チャンバ。
  15. 【請求項１５】 半導体基板上に薄膜を形成する第１段
    階と、 前記薄膜上に誘電膜を形成する第２段階と、 前記誘電膜を結晶化温度より低温で第１アニールする第
    ３段階と、 前記誘電膜を結晶化温度より高温で第２アニールする第
    ４段階とを含む誘電膜の形成方法において、 前記第２段階及び前記第３段階は同一のチャンバ内でイ
    ンサイチュで進行されることを特徴とする誘電膜の形成
    方法。
  16. 【請求項１６】 前記誘電膜はタンタル酸化膜、チタン
    酸化膜、アルミニウム酸化膜、イトリウム酸化膜、バナ
    ジウム酸化膜及びニオビウム酸化膜よりなる群から選択
    された何れか一つからなることを特徴とする請求項１５
    に記載の誘電膜の形成方法。
  17. 【請求項１７】 前記タンタル酸化膜は略２００〜７０
    ０℃のオゾン雰囲気または酸素雰囲気下で第１アニール
    されることを特徴とする請求項１６に記載の誘電膜の形
    成方法。
  18. 【請求項１８】 前記タンタル酸化膜は略７００℃〜９
    ００℃の乾式酸素または湿式酸素雰囲気下で第２アニー
    ルされることを特徴とする請求項１６に記載の誘電膜の
    形成方法。
  19. 【請求項１９】 前記第２段階及び前記第３段階は、天
    井にシャワーヘッドが備えられ、底にウェーハの加熱に
    用いられるサセプタを具備する薄膜形成用反応チャンバ
    において、前記シャワーヘッドに前記誘電膜形成用ソー
    スガスを供給するための第１ガス供給ライン及び前記誘
    電膜形成用反応ガスの供給とアニーリングのためのガス
    の供給に共同で用いられる第２ガス供給ラインが連結さ
    れている反応チャンバを用いてインサイチュで実施され
    ることを特徴とする請求項１５に記載の誘電膜の形成方
    法。
  20. 【請求項２０】 前記第２段階及び第３段階において前
    記半導体基板はランプ加熱方式で加熱されることを特徴
    とする請求項１５に記載の誘電膜の形成方法。
  21. 【請求項２１】 前記第２段階から前記第３段階に進む
    とき、前記両段階の間の圧力差が大きい場合にはターボ
    モレキュラーポンプを使用することを特徴とする請求項
    １５に記載の誘電膜の形成方法。
  22. 【請求項２２】 前記第２段階及び第３段階は第１乃至
    第５半導体基板装着台が備えられた反応チャンバでイン
    サイチュで進行されることを特徴とする請求項１５に記
    載の誘電膜の形成方法。
  23. 【請求項２３】 前記第２段階及び第３段階は、 前記第１半導体基板装着台で前記薄膜が形成された半導
    体基板を予熱する段階と、 前記予熱された半導体基板を前記第２乃至第５半導体基
    板装着台上に順次に移動させながら前記予熱された半導
    体基板上に第１乃至第４の厚さの誘電膜を形成してアニ
    ールする段階とを含むことを特徴とする請求項２２に記
    載の誘電膜の形成方法。
  24. 【請求項２４】 前記第２段階及び第３段階は各々前記
    第１乃至第５半導体基板装着台のうち、相異なる半導体
    基板装着台で進行されることを特徴とする請求項２２に
    記載の誘電膜の形成方法。
  25. 【請求項２５】 前記第２段階及び第３段階は、 前記第１半導体基板装着台で前記薄膜が形成された半導
    体基板を予熱する段階と、 前記第２半導体基板装着台で前記予熱された半導体基板
    上に誘電膜を形成する段階と、 前記第３半導体基板装着台で誘電膜をアニールする段階
    とをさらに含むことを特徴とする請求項２２に記載の誘
    電膜の形成方法。
  26. 【請求項２６】 前記ソースガスはタンタル酸化膜系、
    チタン酸化膜系またはアルミニウム酸化膜系のガスより
    なる群から選択された何れか一つであることを特徴とす
    る請求項１９に記載の誘電膜の形成方法。
  27. 【請求項２７】 前記反応ガス及びアニーリングガスは
    各々酸素ガス及びオゾンと酸素ガスとの混合ガスである
    ことを特徴とする請求項１９に記載の誘電膜の形成方
    法。
  28. 【請求項２８】 前記混合ガスにおける前記酸素ガスと
    前記オゾンとの比率は略９：１であることを特徴とする
    請求項２７に記載の誘電膜の形成方法。
  29. 【請求項２９】 半導体基板上に薄膜を形成する第１段
    階と、前記薄膜上に誘電膜を形成する第２段階と、前記
    誘電膜をアニールする第３段階とを含む誘電膜の形成方
    法において、 前記第３段階は前記誘電膜の結晶化温度に近いオゾン雰
    囲気下で実施することを特徴とする誘電膜の形成方法。
  30. 【請求項３０】 前記誘電膜はタンタル酸化膜であっ
    て、略５００℃〜７００℃のオゾン雰囲気下でアニール
    されることを特徴とする請求項２９に記載の誘電膜の形
    成方法。
  31. 【請求項３１】 半導体基板上に薄膜を形成する第１段
    階と、前記薄膜上に誘電膜を形成する第２段階と、前記
    誘電膜を結晶化温度より低温に第１アニールする第３段
    階と、前記誘電膜を結晶化温度より高温に第２アニール
    する第４段階とを含む誘電膜の形成方法において、 前記第３段階及び前記第４段階を同じ設備においてイン
    サイチュで進行することを特徴とする誘電膜の形成方
    法。
  32. 【請求項３２】 前記誘電膜は前記炉またはＲＴＰ設備
    を用いて略５００℃〜７００℃の酸素雰囲気下で第１ア
    ニールすることを特徴とする請求項３１に記載の誘電膜
    の形成方法。
  33. 【請求項３３】 前記誘電膜は炉またはＲＴＰ設備を用
    いて略７００℃〜９００℃の酸素雰囲気下で第２アニー
    ルされることを特徴とする請求項３１に記載の誘電膜の
    形成方法。
  34. 【請求項３４】 前記第２乃至第４段階はインサイチュ
    で施すことを特徴とする請求項３１に記載の誘電膜の形
    成方法。
JP18898299A 1998-07-09 1999-07-02 反応チャンバ及びこれを用いた誘電膜の形成方法 Expired - Fee Related JP4188502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980027663A KR100343134B1 (ko) 1998-07-09 1998-07-09 유전막형성방법
KR1998P27663 1998-07-09

Publications (2)

Publication Number Publication Date
JP2000077397A true JP2000077397A (ja) 2000-03-14
JP4188502B2 JP4188502B2 (ja) 2008-11-26

Family

ID=19543597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18898299A Expired - Fee Related JP4188502B2 (ja) 1998-07-09 1999-07-02 反応チャンバ及びこれを用いた誘電膜の形成方法

Country Status (3)

Country Link
US (2) US6416584B1 (ja)
JP (1) JP4188502B2 (ja)
KR (1) KR100343134B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217183A (ja) * 2001-01-22 2002-08-02 Tokyo Electron Ltd 熱処理装置と熱処理方法
JP2009246365A (ja) * 2008-03-28 2009-10-22 Tokyo Electron Ltd 原子層堆積（ａｌｄ）法及び化学気相成長（ｃｖｄ）法を用いた高誘電率膜のその場ハイブリッド堆積
JP2014090181A (ja) * 2013-11-25 2014-05-15 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555394B2 (en) * 1995-11-28 2003-04-29 Samsung Electronics Co., Ltd. Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100547248B1 (ko) * 1999-11-12 2006-02-01 주식회사 하이닉스반도체 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
WO2002081770A2 (en) * 2000-11-22 2002-10-17 Massachusetts Institute Of Technology Room temperature luminescent erbium oxide thin films for photonics
US6461436B1 (en) * 2001-10-15 2002-10-08 Micron Technology, Inc. Apparatus and process of improving atomic layer deposition chamber performance
KR100447826B1 (ko) * 2001-11-19 2004-09-08 주성엔지니어링(주) 탄탈륨산화막 형성방법 및 그에 사용되는 장치
KR100464650B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100505679B1 (ko) * 2003-03-19 2005-08-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) * 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
JP4445403B2 (ja) * 2005-01-24 2010-04-07 株式会社東芝 半導体装置の製造方法
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US7722966B1 (en) * 2005-05-11 2010-05-25 Alliance For Sustainable Energy, Llc Nano-composite materials
KR100799735B1 (ko) * 2006-07-10 2008-02-01 삼성전자주식회사 금속 산화물 형성 방법 및 이를 수행하기 위한 장치
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7851232B2 (en) 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US7993457B1 (en) 2007-01-23 2011-08-09 Novellus Systems, Inc. Deposition sub-chamber with variable flow
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
KR101559425B1 (ko) * 2009-01-16 2015-10-13 삼성전자주식회사 반도체 소자의 제조 방법
KR101380509B1 (ko) * 2011-08-12 2014-04-01 (주)엘지하우시스 저온 금속 증착공정을 적용한 열변색성 유리의 제조방법 및 이에 의한 열변색성 유리
US9353439B2 (en) 2013-04-05 2016-05-31 Lam Research Corporation Cascade design showerhead for transient uniformity
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR102653233B1 (ko) * 2016-10-25 2024-03-29 삼성전자주식회사 증착 장치 및 이를 이용한 비휘발성 메모리 장치의 제조 방법
KR102868615B1 (ko) * 2021-04-02 2025-10-10 주식회사 원익아이피에스 기판처리방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3464797A (en) * 1966-10-26 1969-09-02 Cabot Corp Instrument for determining ozone
WO1984003003A1 (fr) * 1983-01-31 1984-08-02 Nippon Soda Co Dielectrique a film mince et son procede de production
JPH02296793A (ja) * 1989-05-11 1990-12-07 Nec Corp 多成長室反応管
US5091217A (en) * 1989-05-22 1992-02-25 Advanced Semiconductor Materials, Inc. Method for processing wafers in a multi station common chamber reactor
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
KR960015581B1 (ko) 1993-12-24 1996-11-18 신동섭 오프너
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
KR0121131B1 (ko) 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Ｃｖｄ装置及びチャンバ内のクリーニングの方法
KR100272160B1 (ko) * 1996-05-11 2000-11-15 윤종용 반도체 장치의 커패시터 제조방법
JP2962250B2 (ja) * 1996-11-12 1999-10-12 日本電気株式会社 半導体記憶装置の製造方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
JPH10200060A (ja) * 1997-01-14 1998-07-31 Sony Corp 強誘電体キャパシタの製造方法
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
KR100291482B1 (ko) * 1997-06-24 2001-06-01 시부키 유키오 이산화티탄 결정배향막을 갖는 재료 및 그 제조방법
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217183A (ja) * 2001-01-22 2002-08-02 Tokyo Electron Ltd 熱処理装置と熱処理方法
WO2002061818A1 (fr) * 2001-01-22 2002-08-08 Tokyo Electron Limited Dispositif de traitement thermique de type feuille et procede de traitement de semi-conducteurs
US7029505B2 (en) 2001-01-22 2006-04-18 Tokyo Electron Limited Sheet type heat treating apparatus and method for processing semiconductors
JP2009246365A (ja) * 2008-03-28 2009-10-22 Tokyo Electron Ltd 原子層堆積（ａｌｄ）法及び化学気相成長（ｃｖｄ）法を用いた高誘電率膜のその場ハイブリッド堆積
JP2014090181A (ja) * 2013-11-25 2014-05-15 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体

Also Published As

Publication number Publication date
US6416584B1 (en) 2002-07-09
KR20000008020A (ko) 2000-02-07
JP4188502B2 (ja) 2008-11-26
US20020115306A1 (en) 2002-08-22
US7481882B2 (en) 2009-01-27
KR100343134B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4188502B2 (ja) 反応チャンバ及びこれを用いた誘電膜の形成方法
KR100407059B1 (ko) 반도체 제조 장치 및 그 제조 방법
US6426308B1 (en) Methods for forming films having high dielectric constants
US6649218B2 (en) Single substrate processing film forming method
JP2768685B2 (ja) 半導体装置の製造方法及びその装置
US20170298503A1 (en) Combined anneal and selective deposition systems
US20170301542A1 (en) Combined anneal and selective deposition process
US20030175423A1 (en) Method and device for depositing thin layers via ALD/CVD processes in combination with rapid thermal processes
US20010043453A1 (en) Method of forming metal electrodes
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JPWO2007058120A1 (ja) 半導体装置の製造方法および基板処理装置
CN101341584A (zh) 高电介质薄膜的改性方法和半导体装置
JP2002217183A (ja) 熱処理装置と熱処理方法
US6407010B1 (en) Single-substrate-heat-processing apparatus and method for semiconductor process
US7217669B2 (en) Method of forming a metal oxide film
KR100538865B1 (ko) 낱장식 열처리 장치, 막 형성 시스템 및 박막 형성 방법
JP3209965B2 (ja) 金属酸化膜の形成方法
KR100284745B1 (ko) 반응 챔버
US6989338B2 (en) Method for forming a multi-layered structure of a semiconductor device and methods for forming a capacitor and a gate insulation layer using the multi-layered structure
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JP3531672B2 (ja) 金属酸化膜の形成方法
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
US20020197828A1 (en) Method and apparatus for manufacturing a semiconductor device and processing a substrate
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR20010110063A (ko) 유전체 박막의 제조 방법 및 그 제조 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees