JP2000077669A - 薄膜トランジスタ基板およびこれを用いた液晶表示装置 - Google Patents
薄膜トランジスタ基板およびこれを用いた液晶表示装置Info
- Publication number
- JP2000077669A JP2000077669A JP10248829A JP24882998A JP2000077669A JP 2000077669 A JP2000077669 A JP 2000077669A JP 10248829 A JP10248829 A JP 10248829A JP 24882998 A JP24882998 A JP 24882998A JP 2000077669 A JP2000077669 A JP 2000077669A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- oxide film
- transistor substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims abstract description 207
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 88
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 88
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000010953 base metal Substances 0.000 claims abstract description 24
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 17
- 238000002161 passivation Methods 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910017875 a-SiN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 アルミニウムとＩＴＯの接触による電気抵抗
値上昇およびヒロックによるショート不良、絶縁不良を
解決し、アルミニウムを配線材料として使用する薄膜ト
ランジスタ基板およびこれを用いた液晶表示装置を提供
する。 【解決手段】 薄膜トランジスタ基板は、基板２上に、
ゲート端子５、ソース端子１２および画素電極１９を成
すインジウム錫酸化膜との電気接続が可能な金属からな
る下地金属膜３，１０と、ゲート配線５、ソース配線１
２およびドレイン電極１５を成すアルミニウム膜４，１
１，１４と、アルミニウム酸化膜６，１６と、絶縁膜７
とが順に積層され、絶縁膜表面から絶縁膜とアルミニウ
ム酸化膜とアルミニウム膜とを通して下地金属膜３，１
０に達するコンタクトホール１８，２０，２２が形成さ
れ、絶縁膜上およびコンタクトホール内にインジウム錫
酸化膜が形成されて、コンタクトホール内成膜のインジ
ウム錫酸化物が下地金属膜に電気的に接続されたことを
特徴とする。
値上昇およびヒロックによるショート不良、絶縁不良を
解決し、アルミニウムを配線材料として使用する薄膜ト
ランジスタ基板およびこれを用いた液晶表示装置を提供
する。 【解決手段】 薄膜トランジスタ基板は、基板２上に、
ゲート端子５、ソース端子１２および画素電極１９を成
すインジウム錫酸化膜との電気接続が可能な金属からな
る下地金属膜３，１０と、ゲート配線５、ソース配線１
２およびドレイン電極１５を成すアルミニウム膜４，１
１，１４と、アルミニウム酸化膜６，１６と、絶縁膜７
とが順に積層され、絶縁膜表面から絶縁膜とアルミニウ
ム酸化膜とアルミニウム膜とを通して下地金属膜３，１
０に達するコンタクトホール１８，２０，２２が形成さ
れ、絶縁膜上およびコンタクトホール内にインジウム錫
酸化膜が形成されて、コンタクトホール内成膜のインジ
ウム錫酸化物が下地金属膜に電気的に接続されたことを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ基
板およびこれを用いた液晶表示装置に関し、特に低抵抗
配線としてアルミニウムを用いた薄膜トランジスタ基板
およびこれを用いた液晶表示装置に関する。
板およびこれを用いた液晶表示装置に関し、特に低抵抗
配線としてアルミニウムを用いた薄膜トランジスタ基板
およびこれを用いた液晶表示装置に関する。
【０００２】
【従来の技術】配線材料としてのアルミニウムは低抵抗
であるという利点を有しており、電子機器において、基
板上の配線や電極等に多用されてきている。図６は、一
般的な薄膜トランジスタ型液晶表示装置の薄膜トランジ
スタ部分を示す概略図である。この薄膜トランジスタ８
２は、透明基板８３上にゲート電極８４が設けられ、こ
のゲート電極８４を覆うようにゲート絶縁膜８５が設け
られている。ゲート電極８４上方のゲート絶縁膜８５上
にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能
動膜８６が設けられ、リン等のｎ型不純物を含むアモル
ファスシリコン（ｎ+型ａ−Ｓｉ）からなるオーミック
コンタクト層８７を介して半導体能動膜８６上からゲー
ト絶縁膜８５上にわたってソース電極８８およびドレイ
ン電極８９が設けられている。そして、これらソース電
極８８、ドレイン電極８９、ゲート電極８４等で構成さ
れる薄膜トランジスタ８２を覆うパッシベーション膜９
０が設けられ、ドレイン電極８９上のパッシベーション
膜９０にコンタクトホール９１が設けられている。さら
に、このコンタクトホール９１を通じてドレイン電極８
９と電気的に接続されるインジウム錫酸化物（以下、Ｉ
ＴＯと略記する）等の透明性導電膜からなる画素電極９
２が設けられている。
であるという利点を有しており、電子機器において、基
板上の配線や電極等に多用されてきている。図６は、一
般的な薄膜トランジスタ型液晶表示装置の薄膜トランジ
スタ部分を示す概略図である。この薄膜トランジスタ８
２は、透明基板８３上にゲート電極８４が設けられ、こ
のゲート電極８４を覆うようにゲート絶縁膜８５が設け
られている。ゲート電極８４上方のゲート絶縁膜８５上
にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能
動膜８６が設けられ、リン等のｎ型不純物を含むアモル
ファスシリコン（ｎ+型ａ−Ｓｉ）からなるオーミック
コンタクト層８７を介して半導体能動膜８６上からゲー
ト絶縁膜８５上にわたってソース電極８８およびドレイ
ン電極８９が設けられている。そして、これらソース電
極８８、ドレイン電極８９、ゲート電極８４等で構成さ
れる薄膜トランジスタ８２を覆うパッシベーション膜９
０が設けられ、ドレイン電極８９上のパッシベーション
膜９０にコンタクトホール９１が設けられている。さら
に、このコンタクトホール９１を通じてドレイン電極８
９と電気的に接続されるインジウム錫酸化物（以下、Ｉ
ＴＯと略記する）等の透明性導電膜からなる画素電極９
２が設けられている。
【０００３】また、図６左側の部分は表示領域外に位置
するゲート配線端部のゲート端子パッド部９３の断面構
造を示している。透明基板８３上のゲート配線材料から
なる下部パッド層９４上にゲート絶縁膜８５およびパッ
シベーション膜９０を貫通するコンタクトホール９５が
設けられ、このコンタクトホール９５を通じて下部パッ
ド層９４と電気的に接続される画素電極９２と同一の透
明性導電膜からなる上部パッド層９６が設けられてい
る。尚、ソース配線端部においても類似の構造となって
いる。以上のように、薄膜トランジスタにおいては、ゲ
ート端子、ソース端子および画素電極を成す透明性導電
膜と、ゲート配線、ソース配線およびドレイン電極を成
す配線用金属が直接接続されるように構成されている。
するゲート配線端部のゲート端子パッド部９３の断面構
造を示している。透明基板８３上のゲート配線材料から
なる下部パッド層９４上にゲート絶縁膜８５およびパッ
シベーション膜９０を貫通するコンタクトホール９５が
設けられ、このコンタクトホール９５を通じて下部パッ
ド層９４と電気的に接続される画素電極９２と同一の透
明性導電膜からなる上部パッド層９６が設けられてい
る。尚、ソース配線端部においても類似の構造となって
いる。以上のように、薄膜トランジスタにおいては、ゲ
ート端子、ソース端子および画素電極を成す透明性導電
膜と、ゲート配線、ソース配線およびドレイン電極を成
す配線用金属が直接接続されるように構成されている。
【０００４】
【発明が解決しようとする課題】ところが、この種の液
晶表示装置において配線抵抗を下げる目的で、透明性導
電膜としてＩＴＯを、配線用金属としてアルミニウムを
用いた場合、ＩＴＯとアルミニウムを直接接触させる
と、ＩＴＯ中の酸素がアルミニウムを酸化してしまい、
その結果コンタクト部分の電気抵抗が上昇してしまう。
また、アルミニウムを配線材料として使用した場合、ヒ
ロックを生じるという問題がある。ヒロックとは、アル
ミニウムの表面に発生する針状突起のことであり、この
突起がアルミニウム上に積層された絶縁層を突き抜け、
他の導電層とショートしたり絶縁不良を起こしたりする
恐れがあった。上記の点に鑑み、本発明は、上述の２つ
の問題点、すなわちアルミニウムとＩＴＯの接触による
電気抵抗値上昇およびヒロックによるショート不良、絶
縁不良を解決し、アルミニウムを配線材料として使用す
る薄膜トランジスタ基板およびこれを用いた液晶表示装
置を提供することを目的とする。
晶表示装置において配線抵抗を下げる目的で、透明性導
電膜としてＩＴＯを、配線用金属としてアルミニウムを
用いた場合、ＩＴＯとアルミニウムを直接接触させる
と、ＩＴＯ中の酸素がアルミニウムを酸化してしまい、
その結果コンタクト部分の電気抵抗が上昇してしまう。
また、アルミニウムを配線材料として使用した場合、ヒ
ロックを生じるという問題がある。ヒロックとは、アル
ミニウムの表面に発生する針状突起のことであり、この
突起がアルミニウム上に積層された絶縁層を突き抜け、
他の導電層とショートしたり絶縁不良を起こしたりする
恐れがあった。上記の点に鑑み、本発明は、上述の２つ
の問題点、すなわちアルミニウムとＩＴＯの接触による
電気抵抗値上昇およびヒロックによるショート不良、絶
縁不良を解決し、アルミニウムを配線材料として使用す
る薄膜トランジスタ基板およびこれを用いた液晶表示装
置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタ基板は、基板上に、ゲート端子、ソース端子およ
び画素電極を成すインジウム錫酸化膜との電気接続が可
能な金属からなる下地金属膜と、ゲート配線、ソース配
線およびドレイン電極を成すアルミニウム膜と、アルミ
ニウム酸化膜と、絶縁膜とが順に積層され、絶縁膜表面
から絶縁膜とアルミニウム酸化膜とアルミニウム膜とを
通して下地金属膜に達するコンタクトホールが形成さ
れ、絶縁膜上およびコンタクトホール内にインジウム錫
酸化膜が形成されて、コンタクトホール内成膜のインジ
ウム錫酸化膜が下地金属膜に電気的に接続されたことを
特徴とする。
ジスタ基板は、基板上に、ゲート端子、ソース端子およ
び画素電極を成すインジウム錫酸化膜との電気接続が可
能な金属からなる下地金属膜と、ゲート配線、ソース配
線およびドレイン電極を成すアルミニウム膜と、アルミ
ニウム酸化膜と、絶縁膜とが順に積層され、絶縁膜表面
から絶縁膜とアルミニウム酸化膜とアルミニウム膜とを
通して下地金属膜に達するコンタクトホールが形成さ
れ、絶縁膜上およびコンタクトホール内にインジウム錫
酸化膜が形成されて、コンタクトホール内成膜のインジ
ウム錫酸化膜が下地金属膜に電気的に接続されたことを
特徴とする。
【０００６】すなわち、薄膜トランジスタ基板において
は、インジウム錫酸化膜からなるゲート端子、ソース端
子、画素電極等と、アルミニウム膜からなるゲート配
線、ソース配線、ドレイン電極等を電気的に接続する必
要がある。本発明においては、インジウム錫酸化膜とア
ルミニウム膜を直接接続するのではなく、ゲート配線、
ソース配線、ドレイン電極の部分を下地金属膜とアルミ
ニウム膜の２層構造にしておき、その上の絶縁膜に形成
するコンタクトホールをアルミニウム膜まで除去して下
地金属膜表面を露出させ、インジウム錫酸化膜と下地金
属膜を直接接続するようにした。この場合、下地金属膜
にはインジウム錫酸化膜との電気接続が可能な金属を用
いるので、ゲート端子、ソース端子、画素電極とゲート
配線、ソース配線、ドレイン電極とを支障なく接続する
ことができる。
は、インジウム錫酸化膜からなるゲート端子、ソース端
子、画素電極等と、アルミニウム膜からなるゲート配
線、ソース配線、ドレイン電極等を電気的に接続する必
要がある。本発明においては、インジウム錫酸化膜とア
ルミニウム膜を直接接続するのではなく、ゲート配線、
ソース配線、ドレイン電極の部分を下地金属膜とアルミ
ニウム膜の２層構造にしておき、その上の絶縁膜に形成
するコンタクトホールをアルミニウム膜まで除去して下
地金属膜表面を露出させ、インジウム錫酸化膜と下地金
属膜を直接接続するようにした。この場合、下地金属膜
にはインジウム錫酸化膜との電気接続が可能な金属を用
いるので、ゲート端子、ソース端子、画素電極とゲート
配線、ソース配線、ドレイン電極とを支障なく接続する
ことができる。
【０００７】この下地金属膜を形成する金属としては、
Ｍｏ、Ｔｉ、Ｃｒ等を好適に使用することができる。例
えば、アルミニウムとＩＴＯのコンタクト抵抗は、１０
2 ないし１０-2 Ω・ｃｍ2であるが、モリブデンとＩＴ
Ｏのコンタクト抵抗は、１０ -4 ないし１０-7 Ω・ｃｍ
2 であり、モリブデンを使用することによってコンタク
ト抵抗を低くすることができる。また、アルミニウム膜
の表面にアルミニウム酸化膜を設けることで、アルミニ
ウム膜表面にバリア層が形成され、その後の熱処理等に
よるアルミニウム膜表面ヒロックの成長が抑えられるた
め、ヒロックによるショートや絶縁不良を効果的に防ぐ
ことができる。
Ｍｏ、Ｔｉ、Ｃｒ等を好適に使用することができる。例
えば、アルミニウムとＩＴＯのコンタクト抵抗は、１０
2 ないし１０-2 Ω・ｃｍ2であるが、モリブデンとＩＴ
Ｏのコンタクト抵抗は、１０ -4 ないし１０-7 Ω・ｃｍ
2 であり、モリブデンを使用することによってコンタク
ト抵抗を低くすることができる。また、アルミニウム膜
の表面にアルミニウム酸化膜を設けることで、アルミニ
ウム膜表面にバリア層が形成され、その後の熱処理等に
よるアルミニウム膜表面ヒロックの成長が抑えられるた
め、ヒロックによるショートや絶縁不良を効果的に防ぐ
ことができる。
【０００８】従って、本発明によれば、ゲート端子、ソ
ース端子、画素電極と、ゲート配線、ソース配線、ドレ
イン電極とのコンタクト部分における抵抗の増大と、ア
ルミニウム膜のヒロックに起因するショート不良、絶縁
不良の発生という２つの問題点を同時に解決することが
できる。その結果、電気的特性が良好であり、歩留まり
の高い薄膜トランジスタ基板を得ることができる。
ース端子、画素電極と、ゲート配線、ソース配線、ドレ
イン電極とのコンタクト部分における抵抗の増大と、ア
ルミニウム膜のヒロックに起因するショート不良、絶縁
不良の発生という２つの問題点を同時に解決することが
できる。その結果、電気的特性が良好であり、歩留まり
の高い薄膜トランジスタ基板を得ることができる。
【０００９】上記のアルミニウム酸化膜は、種々の方法
によって形成することができるが、簡単な方法として、
オゾン水を用いたアルミニウム膜の酸化処理により形成
してもよいし、酸素雰囲気中でのアルミニウム膜への紫
外線照射により形成しても差し支えない。あるいはこれ
ら２つの手段を併用しても構わない。また、本発明に係
る液晶表示装置は、対向配置された一対の基板の間に液
晶が挟持され、一対の基板の一方が上述の薄膜トランジ
スタ基板であることを特徴とする。低抵抗配線としてア
ルミニウムを用いた薄膜トランジスタ基板を用いた液晶
表示装置は、配線抵抗に起因する信号電圧降下や配線遅
延が生じにくく、配線が長くなる大面積の表示や配線が
細くなる高精細な表示に最適な表示装置を容易に実現で
きる、という利点を有する。
によって形成することができるが、簡単な方法として、
オゾン水を用いたアルミニウム膜の酸化処理により形成
してもよいし、酸素雰囲気中でのアルミニウム膜への紫
外線照射により形成しても差し支えない。あるいはこれ
ら２つの手段を併用しても構わない。また、本発明に係
る液晶表示装置は、対向配置された一対の基板の間に液
晶が挟持され、一対の基板の一方が上述の薄膜トランジ
スタ基板であることを特徴とする。低抵抗配線としてア
ルミニウムを用いた薄膜トランジスタ基板を用いた液晶
表示装置は、配線抵抗に起因する信号電圧降下や配線遅
延が生じにくく、配線が長くなる大面積の表示や配線が
細くなる高精細な表示に最適な表示装置を容易に実現で
きる、という利点を有する。
【００１０】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本実施形態例の薄膜
トランジスタ基板１の部分断面図である。符号Ａの部分
は薄膜トランジスタ（ＴＦＴ）、Ｂの部分はＴＦＴマト
リクス外側に位置するソース配線の端子部、Ｃの部分は
ゲート配線の端子部を示している。なおこれら３つの部
分は、実際の液晶表示装置においては離れた箇所にあ
り、本来断面図を同時に示せるものではないが、図示の
都合上、近接させて図示する。
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本実施形態例の薄膜
トランジスタ基板１の部分断面図である。符号Ａの部分
は薄膜トランジスタ（ＴＦＴ）、Ｂの部分はＴＦＴマト
リクス外側に位置するソース配線の端子部、Ｃの部分は
ゲート配線の端子部を示している。なおこれら３つの部
分は、実際の液晶表示装置においては離れた箇所にあ
り、本来断面図を同時に示せるものではないが、図示の
都合上、近接させて図示する。
【００１１】まず、薄膜トランジスタ部Ａの部分につい
て説明する。薄膜トランジスタ部Ａには、基板２上に膜
厚５００Å程度のモリブデンからなる下地金属膜３およ
び膜厚２０００Å程度のアルミニウム膜４からなるゲー
ト電極５が設けられ、その上に膜厚１００ないし２００
Å程度のアルミニウム酸化膜６が設けられている。その
上にゲート絶縁膜７が設けられ、このゲート絶縁膜７上
にアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜
８が設けられ、さらにこの半導体膜８上にｎ+ 型ａ−Ｓ
ｉ層９が設けられ、その上に膜厚２００ないし５００Å
程度のモリブデンからなる下地金属膜１０と膜厚１５０
０ないし２０００Å程度のアルミニウム膜１１からなる
ソース電極１２および下地金属膜１０とアルミニウム膜
１４からなるドレイン電極１５が設けられている。アル
ミニウム膜１１およびアルミニウム膜１４の上には膜厚
１００ないし２００Å程度のアルミニウム酸化膜１６が
設けられている。
て説明する。薄膜トランジスタ部Ａには、基板２上に膜
厚５００Å程度のモリブデンからなる下地金属膜３およ
び膜厚２０００Å程度のアルミニウム膜４からなるゲー
ト電極５が設けられ、その上に膜厚１００ないし２００
Å程度のアルミニウム酸化膜６が設けられている。その
上にゲート絶縁膜７が設けられ、このゲート絶縁膜７上
にアモルファスシリコン（ａ−Ｓｉ）からなる半導体膜
８が設けられ、さらにこの半導体膜８上にｎ+ 型ａ−Ｓ
ｉ層９が設けられ、その上に膜厚２００ないし５００Å
程度のモリブデンからなる下地金属膜１０と膜厚１５０
０ないし２０００Å程度のアルミニウム膜１１からなる
ソース電極１２および下地金属膜１０とアルミニウム膜
１４からなるドレイン電極１５が設けられている。アル
ミニウム膜１１およびアルミニウム膜１４の上には膜厚
１００ないし２００Å程度のアルミニウム酸化膜１６が
設けられている。
【００１２】また、ソース電極１２やドレイン電極１５
の上方にこれらを覆うパッシベーション膜１７（絶縁
膜）が形成され、このパッシベーション膜１７に、アル
ミニウム酸化膜１６とアルミニウム膜１４とを貫通して
下地金属膜１０に達するコンタクトホール１８が形成さ
れている。そして、コンタクトホール１８の内壁面およ
び底面に沿って画素電極となるＩＴＯ層１９が形成され
ている。このコンタクトホール１８を通じてドレイン電
極１５とＩＴＯ層１９（画素電極）が電気的に接続され
ている。
の上方にこれらを覆うパッシベーション膜１７（絶縁
膜）が形成され、このパッシベーション膜１７に、アル
ミニウム酸化膜１６とアルミニウム膜１４とを貫通して
下地金属膜１０に達するコンタクトホール１８が形成さ
れている。そして、コンタクトホール１８の内壁面およ
び底面に沿って画素電極となるＩＴＯ層１９が形成され
ている。このコンタクトホール１８を通じてドレイン電
極１５とＩＴＯ層１９（画素電極）が電気的に接続され
ている。
【００１３】次に、ソース配線の端子部Ｂに関しては、
ゲート絶縁膜７上に下地金属膜１０とアルミニウム膜１
１とからなる下部パッド層が形成され、その上にはアル
ミニウム酸化膜１６とパッシベーション膜１７が形成さ
れ、この２層を貫通するコンタクトホール２０が形成さ
れている。そして、コンタクトホール２０の内壁面およ
び底面に沿ってＩＴＯからなる上部パッド層２１が形成
されている。このコンタクトホール２０を通じて下部パ
ッド層と上部パッド層２１が電気的に接続されている。
ゲート絶縁膜７上に下地金属膜１０とアルミニウム膜１
１とからなる下部パッド層が形成され、その上にはアル
ミニウム酸化膜１６とパッシベーション膜１７が形成さ
れ、この２層を貫通するコンタクトホール２０が形成さ
れている。そして、コンタクトホール２０の内壁面およ
び底面に沿ってＩＴＯからなる上部パッド層２１が形成
されている。このコンタクトホール２０を通じて下部パ
ッド層と上部パッド層２１が電気的に接続されている。
【００１４】次に、ゲート配線の端子部Ｃに関しては、
基板２上に下地金属膜３とアルミニウム膜４とからなる
下部パッド層が形成され、その上にはアルミニウム酸化
膜６とパッシベーション膜１７が形成され、この２層を
貫通するコンタクトホール２２が形成されている。そし
て、コンタクトホール２２の内壁面および底面に沿って
ＩＴＯからなる上部パッド層２３が形成されている。こ
のコンタクトホール２２を通じて下部パッド層と上部パ
ッド層２３が電気的に接続されている。
基板２上に下地金属膜３とアルミニウム膜４とからなる
下部パッド層が形成され、その上にはアルミニウム酸化
膜６とパッシベーション膜１７が形成され、この２層を
貫通するコンタクトホール２２が形成されている。そし
て、コンタクトホール２２の内壁面および底面に沿って
ＩＴＯからなる上部パッド層２３が形成されている。こ
のコンタクトホール２２を通じて下部パッド層と上部パ
ッド層２３が電気的に接続されている。
【００１５】このような構成とすることで、ＩＴＯ層と
アルミニウム層はＩＴＯとの電気接続が可能な金属から
なる下地金属膜を介して接続されるので、お互いが直接
接触することによる抵抗値の上昇を起こすことはない。
前記パッシベーション膜の例としては、ａ（アモルファ
ス）−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、
ＳｉＯ2等を挙げることができる。
アルミニウム層はＩＴＯとの電気接続が可能な金属から
なる下地金属膜を介して接続されるので、お互いが直接
接触することによる抵抗値の上昇を起こすことはない。
前記パッシベーション膜の例としては、ａ（アモルファ
ス）−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−ＳｉＯ2：Ｈ、
ＳｉＯ2等を挙げることができる。
【００１６】次に、本実施形態の薄膜トランジスタ基板
１の製造工程について、図２を用いて説明する。尚、図
２の４つの図は、図１の薄膜トランジスタ部Ａの製造工
程について示した概略図である。まず、基板２上の全体
にわたってスパッタ法を用いて下地金属膜３、アルミニ
ウム膜４を順に成膜した後、図２Ａに示すように、この
２つの膜を乾式法あるいは乾式法と湿式法との併用によ
りエッチングしてゲートパターンを形成する。その後、
アルミニウム膜４の表面を酸化処理することでアルミニ
ウム酸化膜６を形成する。この際には、オゾン水を用い
た酸化処理を採用してもよいし、酸素雰囲気中での紫外
線照射を用いた酸化処理を採用してもよい。あるいは、
これら２つの手段を併用しても構わない。
１の製造工程について、図２を用いて説明する。尚、図
２の４つの図は、図１の薄膜トランジスタ部Ａの製造工
程について示した概略図である。まず、基板２上の全体
にわたってスパッタ法を用いて下地金属膜３、アルミニ
ウム膜４を順に成膜した後、図２Ａに示すように、この
２つの膜を乾式法あるいは乾式法と湿式法との併用によ
りエッチングしてゲートパターンを形成する。その後、
アルミニウム膜４の表面を酸化処理することでアルミニ
ウム酸化膜６を形成する。この際には、オゾン水を用い
た酸化処理を採用してもよいし、酸素雰囲気中での紫外
線照射を用いた酸化処理を採用してもよい。あるいは、
これら２つの手段を併用しても構わない。
【００１７】次に、基板２の上面全体にＣＶＤ法を用い
てゲート絶縁膜７、半導体膜８、ｎ + 型ａ−Ｓｉ層９を
形成した後、ＴＦＴのチャネル部となるアルミニウム酸
化膜６の上方部分を残すように半導体膜８、ｎ+型ａ−
Ｓｉ層９をエッチングする。そして、図２Ｂに示すよう
に、下地金属膜１０とアルミニウム膜１１（１４）を順
に成膜する。
てゲート絶縁膜７、半導体膜８、ｎ + 型ａ−Ｓｉ層９を
形成した後、ＴＦＴのチャネル部となるアルミニウム酸
化膜６の上方部分を残すように半導体膜８、ｎ+型ａ−
Ｓｉ層９をエッチングする。そして、図２Ｂに示すよう
に、下地金属膜１０とアルミニウム膜１１（１４）を順
に成膜する。
【００１８】次に、図２Ｃに示すように、アルミニウム
酸化膜６上方のアルミニウム酸化膜１６、アルミニウム
膜１１（１４）、下地金属膜１０を乾式法あるいは乾式
法と湿式法との併用によりエッチングしてソース・ドレ
インパターンを形成する。次いで、アルミニウム膜１１
（１４）の表面を酸化処理することでアルミニウム酸化
膜１６を形成する。この際には、オゾン水を用いた酸化
処理を採用してもよいし、酸素雰囲気中での紫外線照射
を用いた酸化処理を採用してもよい。または、これら２
つの手段を併用しても構わない。その後、ｎ+ 型ａ−Ｓ
ｉ層９を乾式法あるいは乾式法と湿式法との併用により
エッチングしてチャネル２４を形成する。次に、アルミ
ニウム酸化膜１６上にパッシベーション膜１７を形成
し、図２Ｄに示すように、パッシベーション膜１７、ア
ルミニウム酸化膜１６、アルミニウム膜１４を乾式法あ
るいは乾式法と湿式法との併用によりエッチングしてコ
ンタクトホール１８を形成する。
酸化膜６上方のアルミニウム酸化膜１６、アルミニウム
膜１１（１４）、下地金属膜１０を乾式法あるいは乾式
法と湿式法との併用によりエッチングしてソース・ドレ
インパターンを形成する。次いで、アルミニウム膜１１
（１４）の表面を酸化処理することでアルミニウム酸化
膜１６を形成する。この際には、オゾン水を用いた酸化
処理を採用してもよいし、酸素雰囲気中での紫外線照射
を用いた酸化処理を採用してもよい。または、これら２
つの手段を併用しても構わない。その後、ｎ+ 型ａ−Ｓ
ｉ層９を乾式法あるいは乾式法と湿式法との併用により
エッチングしてチャネル２４を形成する。次に、アルミ
ニウム酸化膜１６上にパッシベーション膜１７を形成
し、図２Ｄに示すように、パッシベーション膜１７、ア
ルミニウム酸化膜１６、アルミニウム膜１４を乾式法あ
るいは乾式法と湿式法との併用によりエッチングしてコ
ンタクトホール１８を形成する。
【００１９】次に、ＩＴＯ層を全面に形成した後、パタ
ーニングすることにより、図１に示すように、コンタク
トホール１８の底面および内壁面、パッシベーション膜
１７の上面にかけてＩＴＯ層１９を形成する。ソース配
線の端子部Ｂ、ゲート配線の端子部Ｃについても同様
で、アルミニウム酸化膜１６、６上にパッシベーション
膜１７を形成した後、パッシベーション膜１７、アルミ
ニウム酸化膜１６、６、アルミニウム膜１１、４を乾式
法あるいは乾式法と湿式法との併用によりエッチングし
てコンタクトホール２０、２２を形成する（ただし、ゲ
ート配線端子部Ｃでは上記の膜の他、さらにゲート絶縁
膜７もエッチングしてコンタクトホール２２を形成す
る）。ＩＴＯ層を全面に形成した後、パターニングする
ことにより、図１に示すように、コンタクトホール２
０、２２の底面および内壁面、パッシベーション膜１７
の上面にかけて上部パッド層２１、２３を形成する。こ
のような手順で、本実施の形態の薄膜トランジスタ基板
を製造することができる。
ーニングすることにより、図１に示すように、コンタク
トホール１８の底面および内壁面、パッシベーション膜
１７の上面にかけてＩＴＯ層１９を形成する。ソース配
線の端子部Ｂ、ゲート配線の端子部Ｃについても同様
で、アルミニウム酸化膜１６、６上にパッシベーション
膜１７を形成した後、パッシベーション膜１７、アルミ
ニウム酸化膜１６、６、アルミニウム膜１１、４を乾式
法あるいは乾式法と湿式法との併用によりエッチングし
てコンタクトホール２０、２２を形成する（ただし、ゲ
ート配線端子部Ｃでは上記の膜の他、さらにゲート絶縁
膜７もエッチングしてコンタクトホール２２を形成す
る）。ＩＴＯ層を全面に形成した後、パターニングする
ことにより、図１に示すように、コンタクトホール２
０、２２の底面および内壁面、パッシベーション膜１７
の上面にかけて上部パッド層２１、２３を形成する。こ
のような手順で、本実施の形態の薄膜トランジスタ基板
を製造することができる。
【００２０】図３は、本実施形態例の薄膜トランジスタ
基板を使用した反射型液晶表示装置の一例を示す概略図
である。この反射型液晶表示装置は、液晶層５９を挟ん
で対向する上側および下側のガラス基板５１、５２の上
側ガラス基板５１の内面側に上側透明電極層５５、上側
配向膜５７が上側ガラス基板５１側から順に設けられ、
下側ガラス基板５２の内面側に下側透明電極層５６、下
側配向膜５８が下側ガラス基板５２側から順に設けられ
ている。
基板を使用した反射型液晶表示装置の一例を示す概略図
である。この反射型液晶表示装置は、液晶層５９を挟ん
で対向する上側および下側のガラス基板５１、５２の上
側ガラス基板５１の内面側に上側透明電極層５５、上側
配向膜５７が上側ガラス基板５１側から順に設けられ、
下側ガラス基板５２の内面側に下側透明電極層５６、下
側配向膜５８が下側ガラス基板５２側から順に設けられ
ている。
【００２１】液晶層５９は、上側と下側の配向膜５７、
５８間に配設されている。上側ガラス基板５１の外面側
には上側偏光板６０が設けられ、下側ガラス基板５２の
外面側には下側偏光板６１が設けられ、さらに下側偏光
板６１の外面側に反射板６２が、反射膜６４の凹凸面６
５を下側偏光板６１側に向けて取り付けられている。反
射板６２は、例えば、表面にランダムな凹凸面が形成さ
れたポリエステルフィルム６３の凹凸面上にアルミニウ
ムや銀などからなる金属反射膜６４を蒸着等で成膜する
ことにより形成されており、表面にランダムな凹凸面６
５を有しているものである。この反射型液晶表示装置に
おいては、ガラス基板５２が本実施形態例の薄膜トラン
ジスタ基板１の基板２、下側透明電極層５６がＩＴＯ層
（画素電極）１９に相当する。
５８間に配設されている。上側ガラス基板５１の外面側
には上側偏光板６０が設けられ、下側ガラス基板５２の
外面側には下側偏光板６１が設けられ、さらに下側偏光
板６１の外面側に反射板６２が、反射膜６４の凹凸面６
５を下側偏光板６１側に向けて取り付けられている。反
射板６２は、例えば、表面にランダムな凹凸面が形成さ
れたポリエステルフィルム６３の凹凸面上にアルミニウ
ムや銀などからなる金属反射膜６４を蒸着等で成膜する
ことにより形成されており、表面にランダムな凹凸面６
５を有しているものである。この反射型液晶表示装置に
おいては、ガラス基板５２が本実施形態例の薄膜トラン
ジスタ基板１の基板２、下側透明電極層５６がＩＴＯ層
（画素電極）１９に相当する。
【００２２】本実施の形態の薄膜トランジスタ基板にお
いては、以下のような効果を奏することができる。すな
わち、アルミニウム膜の下に積層されている下地金属膜
とＩＴＯ層とを接続しているので、コンタクト抵抗を上
昇させることなく、ＩＴＯ層とアルミニウム膜とを電気
的に接続することができる。また、アルミニウム膜の表
面にアルミニウム酸化膜を設けることで、アルミニウム
膜表面に生じるヒロックの表面にアルミニウム酸化膜と
いうバリア層を形成することができ、ヒロックによるシ
ョートや絶縁不良を防ぐことができる。
いては、以下のような効果を奏することができる。すな
わち、アルミニウム膜の下に積層されている下地金属膜
とＩＴＯ層とを接続しているので、コンタクト抵抗を上
昇させることなく、ＩＴＯ層とアルミニウム膜とを電気
的に接続することができる。また、アルミニウム膜の表
面にアルミニウム酸化膜を設けることで、アルミニウム
膜表面に生じるヒロックの表面にアルミニウム酸化膜と
いうバリア層を形成することができ、ヒロックによるシ
ョートや絶縁不良を防ぐことができる。
【００２３】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、例えばアルミニウム膜、ア
ルミニウム酸化膜、下地金属膜、パッシベーション膜等
の膜厚や、形状等について、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
に限定されるものではなく、例えばアルミニウム膜、ア
ルミニウム酸化膜、下地金属膜、パッシベーション膜等
の膜厚や、形状等について、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
【００２４】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明はこれらの実施例のみに限定されるもので
はない。まず、アルミニウム表面のヒロックが、オゾン
水処理、オゾン水と紫外線処理でどのように変化するか
について実験した。３枚の基板に厚さ１７００Åのアル
ミニウム膜を成膜した。各基板を熱処理し、アルミニウ
ム膜の表面にヒロックを形成させた。３枚の基板のう
ち、１枚はアルミニウム膜の表面をオゾン水で５分間処
理し、１枚はアルミニウム膜の表面をオゾン水と紫外線
で５分間処理してアルミニウム酸化膜を形成させた。残
りの１枚は表面処理をしなかった。各基板のアルミニウ
ム膜表面の１５０μｍ四方を、原子間力顕微鏡（ＡＦ
Ｍ）を用いて５１２×５１２点走査し、ヒロックの高さ
と密度を測定した。結果を図４に示す。図４中、▲およ
び太い実線は未処理のアルミニウム膜、●および破線は
オゾン水で５分間処理したアルミニウム膜、■および細
い実線はオゾン水と紫外線で５分間処理したアルミニウ
ム膜である。
るが、本発明はこれらの実施例のみに限定されるもので
はない。まず、アルミニウム表面のヒロックが、オゾン
水処理、オゾン水と紫外線処理でどのように変化するか
について実験した。３枚の基板に厚さ１７００Åのアル
ミニウム膜を成膜した。各基板を熱処理し、アルミニウ
ム膜の表面にヒロックを形成させた。３枚の基板のう
ち、１枚はアルミニウム膜の表面をオゾン水で５分間処
理し、１枚はアルミニウム膜の表面をオゾン水と紫外線
で５分間処理してアルミニウム酸化膜を形成させた。残
りの１枚は表面処理をしなかった。各基板のアルミニウ
ム膜表面の１５０μｍ四方を、原子間力顕微鏡（ＡＦ
Ｍ）を用いて５１２×５１２点走査し、ヒロックの高さ
と密度を測定した。結果を図４に示す。図４中、▲およ
び太い実線は未処理のアルミニウム膜、●および破線は
オゾン水で５分間処理したアルミニウム膜、■および細
い実線はオゾン水と紫外線で５分間処理したアルミニウ
ム膜である。
【００２５】図４から明らかなように、未処理のアルミ
ニウム膜よりオゾン水で処理したアルミニウム膜の方
が、また、オゾン水で処理したアルミニウム膜よりオゾ
ン水と紫外線で処理したアルミニウム膜の方が、ヒロッ
クの高さ、密度とも減少している。すなわち、オゾン水
処理、紫外線処理とも、アルミニウム膜表面に酸化膜を
形成するのみならず、ヒロック自体を小さくしてアルミ
ニウム膜表面を平滑化する効果があることが確認され
た。また、オゾン水処理と紫外線処理を併用すること
で、さらなる効果の向上が見られた。
ニウム膜よりオゾン水で処理したアルミニウム膜の方
が、また、オゾン水で処理したアルミニウム膜よりオゾ
ン水と紫外線で処理したアルミニウム膜の方が、ヒロッ
クの高さ、密度とも減少している。すなわち、オゾン水
処理、紫外線処理とも、アルミニウム膜表面に酸化膜を
形成するのみならず、ヒロック自体を小さくしてアルミ
ニウム膜表面を平滑化する効果があることが確認され
た。また、オゾン水処理と紫外線処理を併用すること
で、さらなる効果の向上が見られた。
【００２６】次に、アルミニウム膜をオゾン水と紫外線
で処理する際の絶縁耐圧への影響について実験した。３
枚の基板に厚さ１３００Åのアルミニウム膜を成膜し
た。アルミニウム膜の表面をオゾン水と紫外線で、１枚
目の基板は１分間、２枚目の基板は５分間、３枚目の基
板は２０分間処理し、アルミニウム酸化膜を形成した。
それぞれの酸化膜の上に絶縁層となる厚さ１０００Åの
ＳｉＮx層、導電層を順に成膜して試料を作製した。各
試料とも複数箇所においてアルミニウム膜と導電層との
間の絶縁耐圧を測定した。
で処理する際の絶縁耐圧への影響について実験した。３
枚の基板に厚さ１３００Åのアルミニウム膜を成膜し
た。アルミニウム膜の表面をオゾン水と紫外線で、１枚
目の基板は１分間、２枚目の基板は５分間、３枚目の基
板は２０分間処理し、アルミニウム酸化膜を形成した。
それぞれの酸化膜の上に絶縁層となる厚さ１０００Åの
ＳｉＮx層、導電層を順に成膜して試料を作製した。各
試料とも複数箇所においてアルミニウム膜と導電層との
間の絶縁耐圧を測定した。
【００２７】図５は３種類の試料について、アルミニウ
ム膜と導電層との間の絶縁耐圧と、その絶縁耐圧を示し
た測定点の度数を示したグラフである。オゾン水と紫外
線で１分間処理した試料は、０ないし８Ｖ程度と絶縁耐
圧が低く酸化条件としては不十分で、アルミニウム膜表
面のヒロックの発生を完全に抑えるまで酸化膜が成長し
ていないと判断された。オゾン水と紫外線で５分間処理
した試料は、１分間処理の試料と比較して、耐圧１０Ｖ
の点が多く、グラフが大きく右側に移動しており、酸化
膜が十分成長してヒロックの発生を抑え、試料の耐圧が
向上したと判断された。オゾン水と紫外線で２０分間処
理した試料は、５分間処理の試料と比較してグラフがや
や左側に移動しており、処理時間を延長しても試料の耐
圧は向上せず、逆に低下傾向にあることが判明した。以
上のことから、絶縁耐圧向上の観点からは、アルミニウ
ム膜をオゾン水と紫外線で処理する最適時間は５分間で
あると結論された。
ム膜と導電層との間の絶縁耐圧と、その絶縁耐圧を示し
た測定点の度数を示したグラフである。オゾン水と紫外
線で１分間処理した試料は、０ないし８Ｖ程度と絶縁耐
圧が低く酸化条件としては不十分で、アルミニウム膜表
面のヒロックの発生を完全に抑えるまで酸化膜が成長し
ていないと判断された。オゾン水と紫外線で５分間処理
した試料は、１分間処理の試料と比較して、耐圧１０Ｖ
の点が多く、グラフが大きく右側に移動しており、酸化
膜が十分成長してヒロックの発生を抑え、試料の耐圧が
向上したと判断された。オゾン水と紫外線で２０分間処
理した試料は、５分間処理の試料と比較してグラフがや
や左側に移動しており、処理時間を延長しても試料の耐
圧は向上せず、逆に低下傾向にあることが判明した。以
上のことから、絶縁耐圧向上の観点からは、アルミニウ
ム膜をオゾン水と紫外線で処理する最適時間は５分間で
あると結論された。
【００２８】
【発明の効果】以上詳細に説明した通り、本発明の薄膜
トランジスタ基板は、アルミニウム膜の下に積層されて
いる下地金属膜とインジウム錫酸化膜とを接続している
ので、コンタクト抵抗を上昇させることなく、インジウ
ム錫酸化膜とアルミニウム膜とを電気的に接続すること
ができる。また、アルミニウム膜の表面にアルミニウム
酸化膜を設けることで、アルミニウム膜表面にバリア層
を形成し、その後の熱処理等によるヒロックの成長が抑
えられるため、ヒロックによるショートや絶縁不良を防
ぐことができる。また、低抵抗配線としてアルミニウム
を用いた薄膜トランジスタ基板を用いた液晶表示装置
は、配線抵抗に起因する信号電圧降下や配線遅延が生じ
にくく、配線が長くなる大面積の表示や配線が細くなる
高精細な表示に最適な表示装置を容易に実現することが
可能となる。
トランジスタ基板は、アルミニウム膜の下に積層されて
いる下地金属膜とインジウム錫酸化膜とを接続している
ので、コンタクト抵抗を上昇させることなく、インジウ
ム錫酸化膜とアルミニウム膜とを電気的に接続すること
ができる。また、アルミニウム膜の表面にアルミニウム
酸化膜を設けることで、アルミニウム膜表面にバリア層
を形成し、その後の熱処理等によるヒロックの成長が抑
えられるため、ヒロックによるショートや絶縁不良を防
ぐことができる。また、低抵抗配線としてアルミニウム
を用いた薄膜トランジスタ基板を用いた液晶表示装置
は、配線抵抗に起因する信号電圧降下や配線遅延が生じ
にくく、配線が長くなる大面積の表示や配線が細くなる
高精細な表示に最適な表示装置を容易に実現することが
可能となる。
【図１】 本実施形態例の薄膜トランジスタ基板１の部
分断面図である。
分断面図である。
【図２】 本実施形態例の薄膜トランジスタ基板１の製
造工程を示した概略図である。
造工程を示した概略図である。
【図３】 本実施形態例の薄膜トランジスタ基板を使用
した反射型液晶表示装置の一例を示す概略図である。
した反射型液晶表示装置の一例を示す概略図である。
【図４】 未処理のアルミニウム膜、オゾン水で処理し
たアルミニウム膜、オゾン水と紫外線で処理したアルミ
ニウム膜について、表面のヒロックの高さと密度を測定
したグラフである。
たアルミニウム膜、オゾン水と紫外線で処理したアルミ
ニウム膜について、表面のヒロックの高さと密度を測定
したグラフである。
【図５】 酸化条件を変更した３種類の試料について、
アルミニウム膜と導電層との間に付加した電圧と、その
電圧における導通数を示したグラフである。
アルミニウム膜と導電層との間に付加した電圧と、その
電圧における導通数を示したグラフである。
【図６】 一般的な薄膜トランジスタ型液晶表示装置の
薄膜トランジスタ部分を示す概略図である。
薄膜トランジスタ部分を示す概略図である。
１ 薄膜トランジスタ基板 ２ 基板 ３ 下地金属膜 ４ アルミニウム膜 ５ ゲート電極 ６ アルミニウム酸化膜 ７ ゲート絶縁膜 ８ 半導体膜 ９ ｎ+型ａ−Ｓｉ層 １０ 下地金属膜 １１ アルミニウム膜 １２ ソース電極 １４ アルミニウム膜 １５ ドレイン電極 １６ アルミニウム酸化膜 １７ パッシベーション膜 １８ コンタクトホール １９ ＩＴＯ層（画素電極） ２０ コンタクトホール ２１ 上部パッド層 ２２ コンタクトホール ２３ 上部パッド層
Claims (4)
- 【請求項１】 基板上に、ゲート端子、ソース端子およ
び画素電極を成すインジウム錫酸化膜との電気接続が可
能な金属からなる下地金属膜と、ゲート配線、ソース配
線およびドレイン電極を成すアルミニウム膜と、アルミ
ニウム酸化膜と、絶縁膜とが順に積層され、前記絶縁膜
表面から前記絶縁膜と前記アルミニウム酸化膜と前記ア
ルミニウム膜とを通して前記下地金属膜に達するコンタ
クトホールが形成され、前記絶縁膜上および前記コンタ
クトホール内にインジウム錫酸化膜が形成されて、前記
コンタクトホール内成膜のインジウム錫酸化膜が前記下
地金属膜に電気的に接続されたことを特徴とする薄膜ト
ランジスタ基板。 - 【請求項２】 前記アルミニウム酸化膜が、オゾン水を
用いた前記アルミニウム膜の酸化処理により形成された
ことを特徴とする請求項１記載の薄膜トランジスタ基
板。 - 【請求項３】 前記アルミニウム酸化膜が、酸素雰囲気
中での前記アルミニウム膜への紫外線照射により形成さ
れたことを特徴とする請求項１記載の薄膜トランジスタ
基板。 - 【請求項４】 対向配置された一対の基板の間に液晶が
挟持され、前記一対の基板の一方が請求項１記載の薄膜
トランジスタ基板であることを特徴とする液晶表示装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24882998A JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
| TW088112719A TW427034B (en) | 1998-09-02 | 1999-07-27 | Thin film transistor substrate using aluminum as the low resistance wire and the liquid crystal display using the same |
| KR10-1999-0034140A KR100434310B1 (ko) | 1998-09-02 | 1999-08-18 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
| US09/388,009 US6407780B1 (en) | 1998-09-02 | 1999-09-01 | Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24882998A JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077669A true JP2000077669A (ja) | 2000-03-14 |
| JP4363684B2 JP4363684B2 (ja) | 2009-11-11 |
Family
ID=17184052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24882998A Expired - Lifetime JP4363684B2 (ja) | 1998-09-02 | 1998-09-02 | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6407780B1 (ja) |
| JP (1) | JP4363684B2 (ja) |
| KR (1) | KR100434310B1 (ja) |
| TW (1) | TW427034B (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
| JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| KR100471394B1 (ko) * | 2000-12-30 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 접촉저항을 감소시킨 액정 디스플레이 제조방법 |
| JP2005515497A (ja) * | 2002-01-15 | 2005-05-26 | サムスン エレクトロニクス カンパニー リミテッド | 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法 |
| JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| KR100572824B1 (ko) * | 2001-11-15 | 2006-04-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100853207B1 (ko) * | 2001-08-27 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100864490B1 (ko) * | 2002-06-07 | 2008-10-20 | 삼성전자주식회사 | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 |
| US7456910B2 (en) * | 2000-08-08 | 2008-11-25 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| CN102646685A (zh) * | 2000-12-11 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体设备及其制造方法 |
| JP2012160736A (ja) * | 2004-09-15 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| CN102763203A (zh) * | 2010-02-26 | 2012-10-31 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
| CN103217843A (zh) * | 2013-03-25 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
| WO2015029286A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JP2015046629A (ja) * | 2000-04-27 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2019075589A (ja) * | 2014-06-18 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4472056B2 (ja) * | 1999-07-23 | 2010-06-02 | 株式会社半導体エネルギー研究所 | エレクトロルミネッセンス表示装置及びその作製方法 |
| JP2001272929A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 平面表示装置用アレイ基板の製造方法 |
| KR100729764B1 (ko) * | 2000-11-15 | 2007-06-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| SG111923A1 (en) | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US6757031B2 (en) * | 2001-02-09 | 2004-06-29 | Prime View International Co., Ltd. | Metal contact structure and method for thin film transistor array in liquid crystal display |
| KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100799465B1 (ko) * | 2001-03-26 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100443829B1 (ko) * | 2001-06-05 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이기판 및 그 제조방법 |
| US6888586B2 (en) | 2001-06-05 | 2005-05-03 | Lg. Philips Lcd Co., Ltd. | Array substrate for liquid crystal display and method for fabricating the same |
| KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| KR20030016051A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100864608B1 (ko) * | 2002-08-31 | 2008-10-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| JP4191641B2 (ja) * | 2004-04-02 | 2008-12-03 | 三菱電機株式会社 | 半透過型液晶表示装置およびその製造方法 |
| JP2005303003A (ja) * | 2004-04-12 | 2005-10-27 | Kobe Steel Ltd | 表示デバイスおよびその製法 |
| GB0409439D0 (en) * | 2004-04-28 | 2004-06-02 | Koninkl Philips Electronics Nv | Thin film transistor |
| US20050260804A1 (en) * | 2004-05-24 | 2005-11-24 | Tae-Wook Kang | Semiconductor device and method of fabricating the same |
| JP4802462B2 (ja) * | 2004-07-27 | 2011-10-26 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板の製造方法 |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| US7601566B2 (en) * | 2005-10-18 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101365673B1 (ko) * | 2006-11-24 | 2014-02-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법 |
| KR101373735B1 (ko) | 2007-02-22 | 2014-03-14 | 삼성디스플레이 주식회사 | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 |
| TWI351765B (en) * | 2007-08-29 | 2011-11-01 | Au Optronics Corp | Display element and method of manufacturing the sa |
| CN101621037B (zh) * | 2008-07-03 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | Tft sas存储单元结构 |
| KR101499227B1 (ko) * | 2008-08-20 | 2015-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2010103363A (ja) * | 2008-10-24 | 2010-05-06 | Nec Electronics Corp | 液浸露光装置の洗浄方法、ダミーウェハ、及び液浸露光装置 |
| JP2012002971A (ja) | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
| JP2012002972A (ja) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
| KR101764902B1 (ko) * | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| KR20140020565A (ko) * | 2012-08-09 | 2014-02-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR102054369B1 (ko) | 2013-05-30 | 2019-12-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102556021B1 (ko) * | 2017-10-13 | 2023-07-17 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
| TW202243178A (zh) | 2021-04-23 | 2022-11-01 | 元太科技工業股份有限公司 | 電子裝置及其線路結構 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69017483T2 (de) * | 1989-03-14 | 1995-09-14 | Daisow Co Ltd | Vorrichtung mit ferroelektrischen Flüssigkristallen. |
| JPH03240027A (ja) * | 1990-02-19 | 1991-10-25 | Mitsubishi Electric Corp | 表示装置 |
| KR0178998B1 (ko) * | 1991-01-19 | 1999-04-15 | 문정환 | 반도체 소자의 금속 배선막 형성방법 |
| JPH04293021A (ja) * | 1991-03-22 | 1992-10-16 | Toshiba Corp | アクティブマトリックス型液晶表示素子の製造方法 |
| US5427962A (en) * | 1991-11-15 | 1995-06-27 | Casio Computer Co., Ltd. | Method of making a thin film transistor |
| JP3281167B2 (ja) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
| JPH08250746A (ja) | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3409542B2 (ja) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
| KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
| JP3182351B2 (ja) * | 1996-10-29 | 2001-07-03 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
| TW441133B (en) * | 2000-02-25 | 2001-06-16 | Hannstar Display Corp | Manufacturing method of thin-film transistor with three photomask processes |
-
1998
- 1998-09-02 JP JP24882998A patent/JP4363684B2/ja not_active Expired - Lifetime
-
1999
- 1999-07-27 TW TW088112719A patent/TW427034B/zh not_active IP Right Cessation
- 1999-08-18 KR KR10-1999-0034140A patent/KR100434310B1/ko not_active Expired - Lifetime
- 1999-09-01 US US09/388,009 patent/US6407780B1/en not_active Expired - Lifetime
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2017161911A (ja) * | 2000-04-27 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2017049592A (ja) * | 2000-04-27 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2016106243A (ja) * | 2000-04-27 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015046629A (ja) * | 2000-04-27 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7456910B2 (en) * | 2000-08-08 | 2008-11-25 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| US8497949B2 (en) | 2000-08-08 | 2013-07-30 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| CN102646685A (zh) * | 2000-12-11 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体设备及其制造方法 |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| KR100471394B1 (ko) * | 2000-12-30 | 2005-02-21 | 비오이 하이디스 테크놀로지 주식회사 | 접촉저항을 감소시킨 액정 디스플레이 제조방법 |
| KR100853207B1 (ko) * | 2001-08-27 | 2008-08-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100572824B1 (ko) * | 2001-11-15 | 2006-04-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2005515497A (ja) * | 2002-01-15 | 2005-05-26 | サムスン エレクトロニクス カンパニー リミテッド | 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法 |
| KR100864490B1 (ko) * | 2002-06-07 | 2008-10-20 | 삼성전자주식회사 | 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판 |
| JP2004056153A (ja) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2004226975A (ja) * | 2003-01-17 | 2004-08-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| US8068188B2 (en) | 2003-01-17 | 2011-11-29 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2005215279A (ja) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US10109744B2 (en) | 2004-09-15 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11482624B2 (en) | 2004-09-15 | 2022-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10573757B2 (en) | 2004-09-15 | 2020-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10903367B2 (en) | 2004-09-15 | 2021-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012160736A (ja) * | 2004-09-15 | 2012-08-23 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| US9252227B2 (en) | 2004-09-15 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9716180B2 (en) | 2004-09-15 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8786794B2 (en) | 2004-09-15 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US12033867B2 (en) | 2010-02-26 | 2024-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9911625B2 (en) | 2010-02-26 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10304696B2 (en) | 2010-02-26 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013149990A (ja) * | 2010-02-26 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN102763203A (zh) * | 2010-02-26 | 2012-10-31 | 株式会社半导体能源研究所 | 制造半导体装置的方法 |
| US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| CN103217843B (zh) * | 2013-03-25 | 2016-02-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
| CN103217843A (zh) * | 2013-03-25 | 2013-07-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶面板 |
| WO2015029286A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JPWO2015029286A1 (ja) * | 2013-08-27 | 2017-03-02 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JP2019075589A (ja) * | 2014-06-18 | 2019-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6407780B1 (en) | 2002-06-18 |
| JP4363684B2 (ja) | 2009-11-11 |
| TW427034B (en) | 2001-03-21 |
| KR20000022732A (ko) | 2000-04-25 |
| KR100434310B1 (ko) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4363684B2 (ja) | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 | |
| JP4247772B2 (ja) | 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置 | |
| JP4240424B2 (ja) | エッチング剤及びこれを用いた電子機器用基板の製造方法 | |
| US7923729B2 (en) | Active matrix substrate and its manufacturing method | |
| TWI223121B (en) | Active matrix addressing liquid-crystal display device | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPWO2000036641A1 (ja) | 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置 | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| TWI352249B (en) | Liquid crystal display device and manufacturing me | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP3826618B2 (ja) | 液晶表示装置 | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20050079429A (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| US20060258035A1 (en) | Method of repairing disconnection, method of manufacturing active matrix substrate by using thereof, and display device | |
| JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
| JP2788601B2 (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| US7880169B2 (en) | Display apparatus and manufacturing method thereof | |
| JP4145366B2 (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ構造形成方法 | |
| JP3245613B2 (ja) | 薄膜素子の製造方法 | |
| KR101012786B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080526 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |