JPH03240027A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH03240027A JPH03240027A JP2037704A JP3770490A JPH03240027A JP H03240027 A JPH03240027 A JP H03240027A JP 2037704 A JP2037704 A JP 2037704A JP 3770490 A JP3770490 A JP 3770490A JP H03240027 A JPH03240027 A JP H03240027A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain electrode
- array substrate
- electric conductor
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＴＦＴアレイ基板及び上記ＴＦＴアレイ基板を
用いた表示装置の、信頼性向上に関するものである。
用いた表示装置の、信頼性向上に関するものである。
［従来の技術］
液晶表示装置は、通常２枚の対向した基板の間に液晶等
の表示材料が挟持され、この表示材料に電圧を印加する
方法で構成される。この際、少なくとも一方の基板にマ
トリクス状に配列した画素電極を設け、これらの画素を
選択的に動作するために各画素毎にＴＦＴ等の非線型特
性を有する能動素子を設けている。
の表示材料が挟持され、この表示材料に電圧を印加する
方法で構成される。この際、少なくとも一方の基板にマ
トリクス状に配列した画素電極を設け、これらの画素を
選択的に動作するために各画素毎にＴＦＴ等の非線型特
性を有する能動素子を設けている。
従来この種の装置としては、第３図及び第４図に示す様
なものがあり、第３図は従来の装置の部分平面図、第４
図は第３図のＢ−ＢＩＦｉ面図である。
なものがあり、第３図は従来の装置の部分平面図、第４
図は第３図のＢ−ＢＩＦｉ面図である。
まず、洗浄されたガラス等の透明絶縁性基板（１）上に
ＥＢ蒸着法、またはスパッタリング法によりＩ Ｔｏ
（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）を成膜する。こ
れをフォトエツチング法等により所望のパターンに加工
し、画素電極（２）及び電極端子等を形成する。２番目
にＣｒあるいはＭｏ等の高融点金属をスパッタリング法
等で成膜し、同様にパターン加工してゲート電極及び配
線等（３）を形成する。３番目にゲート絶縁膜（４）と
してＳｉＯ２やＳｉＮ、半導体層（５）として１−ａ−
Ｓｉ：Ｈや ｐｏｌｉ−Ｓｉそしてエツチングストッパ
ー（６）としてＳｉＮやＳｉＯ２を連続的にプラズマＣ
ＶＤ法等で成膜する。４番目にエツチングストッパーに
ソース及びドレインコンタクト用のコンタクトホールを
形成し、前処理後ソース及びドレインのオーミックコン
タクト層（７）としてのｎ−ａ −３ｉ ：Ｈを、プラ
ズマＣＶＤ法等で成膜する。５番目に画素電極とドレイ
ン電極（９）をつなぐためのコンタクトホールを形成す
る。６番目にＡ ｌ ／ Ｃｒ及びＡｌ／ＭＯ等をスパ
ッタリング法等で成膜し、パターン加工してソース電極
・配線（８）及びドレイン電極（９）を形成する。この
時、パターンあるいはプロセスによってはＡ ｌ （（
８−１）及び（９−１））とＣｒ（ｏｒＭ ｏ ）
（（８−２）及び（９−２））の成膜あるいはパターン
加工を２回に分けることもある。
ＥＢ蒸着法、またはスパッタリング法によりＩ Ｔｏ
（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）を成膜する。こ
れをフォトエツチング法等により所望のパターンに加工
し、画素電極（２）及び電極端子等を形成する。２番目
にＣｒあるいはＭｏ等の高融点金属をスパッタリング法
等で成膜し、同様にパターン加工してゲート電極及び配
線等（３）を形成する。３番目にゲート絶縁膜（４）と
してＳｉＯ２やＳｉＮ、半導体層（５）として１−ａ−
Ｓｉ：Ｈや ｐｏｌｉ−Ｓｉそしてエツチングストッパ
ー（６）としてＳｉＮやＳｉＯ２を連続的にプラズマＣ
ＶＤ法等で成膜する。４番目にエツチングストッパーに
ソース及びドレインコンタクト用のコンタクトホールを
形成し、前処理後ソース及びドレインのオーミックコン
タクト層（７）としてのｎ−ａ −３ｉ ：Ｈを、プラ
ズマＣＶＤ法等で成膜する。５番目に画素電極とドレイ
ン電極（９）をつなぐためのコンタクトホールを形成す
る。６番目にＡ ｌ ／ Ｃｒ及びＡｌ／ＭＯ等をスパ
ッタリング法等で成膜し、パターン加工してソース電極
・配線（８）及びドレイン電極（９）を形成する。この
時、パターンあるいはプロセスによってはＡ ｌ （（
８−１）及び（９−１））とＣｒ（ｏｒＭ ｏ ）
（（８−２）及び（９−２））の成膜あるいはパターン
加工を２回に分けることもある。
この後、ソース電極とドレイン電極の間等に残っている
ｎ−ａ−Ｓｉ：Ｈを除去する。そして、最後にＴＦＴの
保ｉｇ（１０）としてＳｉＮあるいはＳｉ０２等の絶縁
膜をプラズマＣＶＤ法等で成膜しパターン加工する。
ｎ−ａ−Ｓｉ：Ｈを除去する。そして、最後にＴＦＴの
保ｉｇ（１０）としてＳｉＮあるいはＳｉ０２等の絶縁
膜をプラズマＣＶＤ法等で成膜しパターン加工する。
以下のＴＦＴアレイ基板は構成される。このＴＦＴアレ
イ基板に対向して、透明電極及びカラーフィルタ等を設
けた対向型ｐｉ基板を設け、この両者の間に液晶等を挟
持して液晶平面デイスプレィが構成される。
イ基板に対向して、透明電極及びカラーフィルタ等を設
けた対向型ｐｉ基板を設け、この両者の間に液晶等を挟
持して液晶平面デイスプレィが構成される。
［発明が解決しようとする課題］
上記の様にしてＴＦＴアレイ基板を形成する際、最後に
形成する保護膜（１０）にはソース電極・配線及びドレ
イン電極に入力される信号のＤＣ成分をカットする役割
もある。しかし、ソース電極・配線及びドレイン電極に
使われているＡｌは、ＳｉＮあるいはＳｉ０２を成膜す
る際やその他のプロセスの加熱（ＷａＸ約３００℃）に
より、ヒロック（１２）が成長し、これをＳｉＮやＳｉ
０２等で覆うには、かなりの膜厚（１，５μｍ）以上必
要である（通常は第４図に示す様に覆えない）。しかし
、この様な厚い膜厚では画素電極に入った信号が減衰し
て、液晶に電圧がかからないか、それを防ぐためのパタ
ーン加工及びエツチング技術の開発が必要となるという
課題があった。
形成する保護膜（１０）にはソース電極・配線及びドレ
イン電極に入力される信号のＤＣ成分をカットする役割
もある。しかし、ソース電極・配線及びドレイン電極に
使われているＡｌは、ＳｉＮあるいはＳｉ０２を成膜す
る際やその他のプロセスの加熱（ＷａＸ約３００℃）に
より、ヒロック（１２）が成長し、これをＳｉＮやＳｉ
０２等で覆うには、かなりの膜厚（１，５μｍ）以上必
要である（通常は第４図に示す様に覆えない）。しかし
、この様な厚い膜厚では画素電極に入った信号が減衰し
て、液晶に電圧がかからないか、それを防ぐためのパタ
ーン加工及びエツチング技術の開発が必要となるという
課題があった。
本発明は上記のような課題を解決するためになされたも
ので、ソース電極・配線及びドレイン電極の表面を陽極
酸化法により酸化し、ソース電極・配線及びドレイン電
極の表面を絶縁体Ａｌ２Ｏ３で覆いＤＣカット性及びそ
の信頼性を向上させるとともに、上記のＴＦＴアレイ基
板形成プロセスの高コストな保護膜形成プロセスを削減
することによる低コスト化を目的としている。
ので、ソース電極・配線及びドレイン電極の表面を陽極
酸化法により酸化し、ソース電極・配線及びドレイン電
極の表面を絶縁体Ａｌ２Ｏ３で覆いＤＣカット性及びそ
の信頼性を向上させるとともに、上記のＴＦＴアレイ基
板形成プロセスの高コストな保護膜形成プロセスを削減
することによる低コスト化を目的としている。
［課題を解決するための手段］
この発明に係る表示装置は、酒石酸アンモニウム溶液等
を用いた陽極酸化法でソース電極・配線及びドレイン電
極のＡｌ表面を酸化し、ソース電極・配線及びドレイン
電極のＡＩが絶縁体Ａｌ２Ｏ、で覆われた構造にしたも
のである。
を用いた陽極酸化法でソース電極・配線及びドレイン電
極のＡｌ表面を酸化し、ソース電極・配線及びドレイン
電極のＡＩが絶縁体Ａｌ２Ｏ、で覆われた構造にしたも
のである。
［作用］
この発明における表示装置は、酒石酸アンモニウム溶液
等を用いた陽極酸化法でソース電極・配線、及びドレイ
ン電極のＡｌ表面を酸化し、ソース電極・配線及びドレ
イン電極のＡｌが絶縁体Ａｌ２Ｏ３で覆われた構造にす
ることにより、従来法で用いていたＤＣカット膜が不要
になるばかりでな（、ＤＣもれを完全になくすことがで
きる［実施例コ 以下に本発明のＴＦＴアレイ基板及びそれを用いた液晶
平面デイスプレィの構成について説明する。
等を用いた陽極酸化法でソース電極・配線、及びドレイ
ン電極のＡｌ表面を酸化し、ソース電極・配線及びドレ
イン電極のＡｌが絶縁体Ａｌ２Ｏ３で覆われた構造にす
ることにより、従来法で用いていたＤＣカット膜が不要
になるばかりでな（、ＤＣもれを完全になくすことがで
きる［実施例コ 以下に本発明のＴＦＴアレイ基板及びそれを用いた液晶
平面デイスプレィの構成について説明する。
第１図及び第２図は本発明の構成を示す図で、第１図は
本発明のＴＦＴアレイ基板の部分平面図、第２図は第１
図のＡ−Ａｌｙｔ面図である。
本発明のＴＦＴアレイ基板の部分平面図、第２図は第１
図のＡ−Ａｌｙｔ面図である。
まず、透明絶縁性基板（１）にＩＴＯをＥＢｉ着法、ま
たはスパッタ法等で約１０００人成膜し、これをフォト
エツチング法等でパターン加工し、画素電極（２）及び
電極端子等を形成する。２番目にＣｒ等の高融点金属を
スパッタ法等で、約２０００人成膜し、パターン加工し
てゲート電極・配線（３）、ゲート及びソース端子配線
、それらをＴＦＴアレイの外周で接続しているショート
リング。
たはスパッタ法等で約１０００人成膜し、これをフォト
エツチング法等でパターン加工し、画素電極（２）及び
電極端子等を形成する。２番目にＣｒ等の高融点金属を
スパッタ法等で、約２０００人成膜し、パターン加工し
てゲート電極・配線（３）、ゲート及びソース端子配線
、それらをＴＦＴアレイの外周で接続しているショート
リング。
そしてそのショートリングに接続している陽極酸化用パ
ッドを形成する。３番目にゲート絶縁膜（４）としての
Ｓｉ０７やＳｉＮを１０００〜５０００人、半導体層（
５）として１−ａ−３ｉ：Ｈやｐｏｌｉ−Ｓｉ を１
００〜２０００人、そしてエツチングストッパー（６）
としてのＳｉＮやＳｉＯ２２０００〜３０００人を連続
的にプラズマＣＶＤ法等で成膜する。４番目にエツチン
グストッパーにソース及びドレインコンタクト用のコン
タクトホールを形成し、前処理後ソース及びドレインコ
ンタクト層（７）としてのｎ−ａ−３ｉ：Ｈをプラズマ
ＣＶＤ法等で成膜する。５番目に画素電極（２）とドレ
イン電ｐｉ（９）をつなぐためのコンタクトホールを形
成する。６番目にＡ ｌ ／ ＣｒおよびＡ ｌ ／
Ｍ ｏ等をスパッタリング法等で成膜し、フォトエツチ
ング法等でパターニングし、ソース電極・配線（８）及
びドレイン電極（９）を形成する。この時、Ａｌ（（８
−１）及び（９−１））とＣｒ （Ｍ ｏ ） （（
８−２）及び（９−２））を別々に成膜及び加工しても
良い。また、Ｃｒ（Ｍｏ） の膜厚は１０００〜２０
００人、Ａｌは約５０００〜１００００人とする。７番
目に酒石酸アンモニウム溶液やシュウ酸溶液等を用いた
陽極酸化法により、ソース・ドレイン電極のＡｌ表面に
約５００〜５０００人の酸化膜（１１）を形成する。最
後にソース電極とドレイン電極の間等に残っているｎ−
ａ−Ｓｉ：Ｈ等をエツチング除去する。
ッドを形成する。３番目にゲート絶縁膜（４）としての
Ｓｉ０７やＳｉＮを１０００〜５０００人、半導体層（
５）として１−ａ−３ｉ：Ｈやｐｏｌｉ−Ｓｉ を１
００〜２０００人、そしてエツチングストッパー（６）
としてのＳｉＮやＳｉＯ２２０００〜３０００人を連続
的にプラズマＣＶＤ法等で成膜する。４番目にエツチン
グストッパーにソース及びドレインコンタクト用のコン
タクトホールを形成し、前処理後ソース及びドレインコ
ンタクト層（７）としてのｎ−ａ−３ｉ：Ｈをプラズマ
ＣＶＤ法等で成膜する。５番目に画素電極（２）とドレ
イン電ｐｉ（９）をつなぐためのコンタクトホールを形
成する。６番目にＡ ｌ ／ ＣｒおよびＡ ｌ ／
Ｍ ｏ等をスパッタリング法等で成膜し、フォトエツチ
ング法等でパターニングし、ソース電極・配線（８）及
びドレイン電極（９）を形成する。この時、Ａｌ（（８
−１）及び（９−１））とＣｒ （Ｍ ｏ ） （（
８−２）及び（９−２））を別々に成膜及び加工しても
良い。また、Ｃｒ（Ｍｏ） の膜厚は１０００〜２０
００人、Ａｌは約５０００〜１００００人とする。７番
目に酒石酸アンモニウム溶液やシュウ酸溶液等を用いた
陽極酸化法により、ソース・ドレイン電極のＡｌ表面に
約５００〜５０００人の酸化膜（１１）を形成する。最
後にソース電極とドレイン電極の間等に残っているｎ−
ａ−Ｓｉ：Ｈ等をエツチング除去する。
以上の様にして、本発明のＴＦＴアレイ基板は構成され
る。このＴＦＴアレイ基板に対向して、透明電極及びカ
ラーフィルタ等を設けた対向電極基板を設け、この両者
の間に液晶等の表示材料を挟持して、本発明の液晶平面
デイスプレィが構成される。
る。このＴＦＴアレイ基板に対向して、透明電極及びカ
ラーフィルタ等を設けた対向電極基板を設け、この両者
の間に液晶等の表示材料を挟持して、本発明の液晶平面
デイスプレィが構成される。
［発明の効果］
以上のように、この発明によれば、ソース電極・配線及
びドレイン電極のＡｌはＡｌ２Ｏ，（絶縁膜）で完全に
覆われるため、ソース電極・配線及びドレイン電極に入
力される信号にＤＣ成分が発生したとしても、このＡｌ
２Ｏ３で吸収されるため液晶を劣化させることがない。
びドレイン電極のＡｌはＡｌ２Ｏ，（絶縁膜）で完全に
覆われるため、ソース電極・配線及びドレイン電極に入
力される信号にＤＣ成分が発生したとしても、このＡｌ
２Ｏ３で吸収されるため液晶を劣化させることがない。
叉このＡｌ２Ｏ，膜は溶液を用いた陽極酸化法で形成さ
れているため、ピンホールのない均一な膜が形成でき、
仮にこの陽極酸化工程に入る前にＡｌにヒロック（１２
）が発生したとしても、陽極酸化法の場合はヒロック全
体を覆う形でＡｌ２Ｏ，が形成されるので、ヒロック上
に別の絶縁膜を堆積した時に生じる様なカバーレージ不
良が発生しないので、それによる点欠陥レベルのＤＣも
れも発生しない。
れているため、ピンホールのない均一な膜が形成でき、
仮にこの陽極酸化工程に入る前にＡｌにヒロック（１２
）が発生したとしても、陽極酸化法の場合はヒロック全
体を覆う形でＡｌ２Ｏ，が形成されるので、ヒロック上
に別の絶縁膜を堆積した時に生じる様なカバーレージ不
良が発生しないので、それによる点欠陥レベルのＤＣも
れも発生しない。
従って本発明の構造を用いて、ＴＦＴアレイ基板及び液
晶平面デイプレイを作成すれば従来法で用いていたＤＣ
カット膜が不要になるばかりでなく、ＤＣもれを完全に
なくすことができるので、表示品質及び製造歩留の向上
が期待できる。
晶平面デイプレイを作成すれば従来法で用いていたＤＣ
カット膜が不要になるばかりでなく、ＤＣもれを完全に
なくすことができるので、表示品質及び製造歩留の向上
が期待できる。
第１図はこの発明の一実施例による液晶表示装置δに用
いられるＴＦＴアレイ基板の要部を示す平面図。第２図
は第１図のＡ−Ａｌｔｉ面図、第３図は従来の液晶表示
装置に用いられるＴＦＴアレイ基板の要部を示す平面図
、第４図は第３図のＢ−Ｂ断面図である。 図において（１）は透明絶縁基板、（２）は画素電極、
（３）はゲート電極・配線、（４）はゲート絶縁膜、（
５）は半導体層、（６）はエツチングストッパー（７）
はオーミックコンタクト層、（８はソース電極・配線、
（８−１）はＡｌ、（８−２）はＣｒ ｏｒＭ ｏ
、（９）はドレイン電極、（１０）は保ｙｓ膜、（１１
）は陽極酸化膜Ａｌ２Ｏ３、（１２）はヒロックである
。 なお、図中、同一符号は同一または相当部分を示す。
いられるＴＦＴアレイ基板の要部を示す平面図。第２図
は第１図のＡ−Ａｌｔｉ面図、第３図は従来の液晶表示
装置に用いられるＴＦＴアレイ基板の要部を示す平面図
、第４図は第３図のＢ−Ｂ断面図である。 図において（１）は透明絶縁基板、（２）は画素電極、
（３）はゲート電極・配線、（４）はゲート絶縁膜、（
５）は半導体層、（６）はエツチングストッパー（７）
はオーミックコンタクト層、（８はソース電極・配線、
（８−１）はＡｌ、（８−２）はＣｒ ｏｒＭ ｏ
、（９）はドレイン電極、（１０）は保ｙｓ膜、（１１
）は陽極酸化膜Ａｌ２Ｏ３、（１２）はヒロックである
。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 透明絶縁基板上に下から順に少なくともＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜で形成さ
れた画素電極、ＣｒあるいはＭｏ等の高融点金属で形成
されたゲート電極、ＳｉＮやＳｉＯ＿２等の絶縁体で形
成されたゲート絶縁膜、ｉ−ａ−Ｓｉ：Ｈあるいはｐｏ
ｌｉ−Ｓｉ等で形成された半導体層、ＳｉＮやＳｉＯ＿
２等の絶縁膜で形成されたエッチングストッパー、ｎ−
ａ−Ｓｉ：Ｈ等で形成されたソース及びドレインコンタ
クト層、そしてＡｌ／Ｍｏ、叉はＡｌ／Ｃｒ等で形成さ
れたリース電極及びドレイン電極を有する薄膜トランジ
スタ（以下ＴＦＴという）アレイ基板、及び上記ＴＦＴ
アレイ基板と透明電極及びカラーフィルタ等を有する対
向電極基板との間に液晶等の表示材料を挟持したマトリ
クス型表示装置において、酒石酸アンモニウム溶液等を
用いた陽極酸化法でソース電極・配線及びドレイン電極
のＡｌ表面を酸化し、ソース電極・配線及びドレイン電
極のＡｌが絶縁体Ａｌ＿２Ｏ＿３で覆われた構造をする
ことを特徴とするＴＦＴアレイ基板及びマトリクス型表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037704A JPH03240027A (ja) | 1990-02-19 | 1990-02-19 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037704A JPH03240027A (ja) | 1990-02-19 | 1990-02-19 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240027A true JPH03240027A (ja) | 1991-10-25 |
Family
ID=12504917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037704A Pending JPH03240027A (ja) | 1990-02-19 | 1990-02-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03240027A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418636A (en) * | 1992-06-05 | 1995-05-23 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same |
| US6259495B1 (en) | 1998-01-20 | 2001-07-10 | Nec Corporation | Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
| KR100434310B1 (ko) * | 1998-09-02 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
| US7294924B2 (en) | 2003-12-22 | 2007-11-13 | Samsung Sdi Co., Ltd. | Flat panel display device and method of fabricating the same |
| CN102709238A (zh) * | 2011-12-22 | 2012-10-03 | 友达光电股份有限公司 | 阵列基板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5448681U (ja) * | 1977-09-12 | 1979-04-04 | ||
| JPS5739318U (ja) * | 1980-08-15 | 1982-03-03 | ||
| JPS63156020U (ja) * | 1987-03-31 | 1988-10-13 | ||
| JPH01167625U (ja) * | 1988-05-17 | 1989-11-24 |
-
1990
- 1990-02-19 JP JP2037704A patent/JPH03240027A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5448681U (ja) * | 1977-09-12 | 1979-04-04 | ||
| JPS5739318U (ja) * | 1980-08-15 | 1982-03-03 | ||
| JPS63156020U (ja) * | 1987-03-31 | 1988-10-13 | ||
| JPH01167625U (ja) * | 1988-05-17 | 1989-11-24 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418636A (en) * | 1992-06-05 | 1995-05-23 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same |
| US6259495B1 (en) | 1998-01-20 | 2001-07-10 | Nec Corporation | Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
| US6356336B2 (en) | 1998-01-20 | 2002-03-12 | Nec Corporation | Liquid crystal display panel and method for manufacturing the same |
| US6362867B2 (en) | 1998-01-20 | 2002-03-26 | Nec Corporation | Method of manufacturing a liquid crystal display panel including preparing terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
| US6452648B2 (en) | 1998-01-20 | 2002-09-17 | Nec Corporation | Liquid crystal display panel and method for manufacturing the same |
| US6515730B1 (en) | 1998-01-20 | 2003-02-04 | Nec Corporation | Method of manufacturing a liquid crystal display panel including a terminal electrode part thereof |
| KR100434310B1 (ko) * | 1998-09-02 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치. |
| US7294924B2 (en) | 2003-12-22 | 2007-11-13 | Samsung Sdi Co., Ltd. | Flat panel display device and method of fabricating the same |
| CN102709238A (zh) * | 2011-12-22 | 2012-10-03 | 友达光电股份有限公司 | 阵列基板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562645B2 (en) | Method of fabricating fringe field switching mode liquid crystal display | |
| JP2000089255A (ja) | 高開口率及び高透過率を持つ液晶表示装置並びにその製造方法 | |
| JPS6161261B2 (ja) | ||
| JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| KR20020070810A (ko) | 액정표시장치 | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JPH04220625A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0391721A (ja) | アクティブマトリクス基板 | |
| JP2711003B2 (ja) | マトリツクス型表示装置 | |
| JPH09179140A (ja) | 液晶表示装置の製造方法 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| KR100599954B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| JP2870043B2 (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
| JPH0945774A (ja) | 薄膜半導体装置 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JP2808742B2 (ja) | Ｔｆｔパネルおよびその製造方法 | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 | |
| JPS62288883A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0754386B2 (ja) | 表示装置 |