JP2000200876A - 調整用抵抗体並びに半導体装置およびその製造方法 - Google Patents
調整用抵抗体並びに半導体装置およびその製造方法Info
- Publication number
- JP2000200876A JP2000200876A JP11313424A JP31342499A JP2000200876A JP 2000200876 A JP2000200876 A JP 2000200876A JP 11313424 A JP11313424 A JP 11313424A JP 31342499 A JP31342499 A JP 31342499A JP 2000200876 A JP2000200876 A JP 2000200876A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistor
- semiconductor device
- cut
- film resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 短時間で容易に電界効果型トランジスタの動
作電流を最適化することができる半導体装置およびその
製造方法を提供することを目的とする。 【解決手段】 半導体ウエハ上に半導体チップを形成
し、半導体チップにレーザー光照射による加工が可能な
複数の薄膜抵抗８、９、１０、１１の並列接続体で構成
される調整用抵抗７を形成し、半導体チップの動作特性
を測定し、測定された動作特性と予め設定された所定の
動作特性との差が減少するように、複数の薄膜抵抗８、
９、１０、１１のうち少なくとも一つをレーザー光照射
により選択的に切断する。
作電流を最適化することができる半導体装置およびその
製造方法を提供することを目的とする。 【解決手段】 半導体ウエハ上に半導体チップを形成
し、半導体チップにレーザー光照射による加工が可能な
複数の薄膜抵抗８、９、１０、１１の並列接続体で構成
される調整用抵抗７を形成し、半導体チップの動作特性
を測定し、測定された動作特性と予め設定された所定の
動作特性との差が減少するように、複数の薄膜抵抗８、
９、１０、１１のうち少なくとも一つをレーザー光照射
により選択的に切断する。
Description
【０００１】
【発明の属する技術分野】本発明は、調整用抵抗体並び
に半導体装置およびその製造方法に関するものである。
に半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】まず、従来の半導体装置について図面を
用いて説明する。
用いて説明する。
【０００３】図１３は、従来の半導体装置における半導
体素子の回路図を示すものである。図１３において、電
界効果型トランジスタ１のゲート側はゲート端子２に接
続され、ドレイン側はドレイン電圧印加端子３に接続さ
れ、ソース側は接地されている。
体素子の回路図を示すものである。図１３において、電
界効果型トランジスタ１のゲート側はゲート端子２に接
続され、ドレイン側はドレイン電圧印加端子３に接続さ
れ、ソース側は接地されている。
【０００４】ゲート端子２は、ゲート電圧印加端子４と
２つの電圧分割抵抗５とトリマブル抵抗６とが直列に接
続されて構成されるゲートバイアス回路に接続されてい
る。
２つの電圧分割抵抗５とトリマブル抵抗６とが直列に接
続されて構成されるゲートバイアス回路に接続されてい
る。
【０００５】トリマブル抵抗６の抵抗値を変化させる
と、ゲートバイアス回路に流れる電流が変化し、ゲート
端子２に印加される電圧を制御することができる。した
がって、製造した電界効果型トランジスタ１の動作電流
が規定の値からずれているときでも、ゲート端子２に印
加される電圧を変化させることにより動作電流値の適当
な半導体素子を得ることができる。
と、ゲートバイアス回路に流れる電流が変化し、ゲート
端子２に印加される電圧を制御することができる。した
がって、製造した電界効果型トランジスタ１の動作電流
が規定の値からずれているときでも、ゲート端子２に印
加される電圧を変化させることにより動作電流値の適当
な半導体素子を得ることができる。
【０００６】ここで、トリマブル抵抗６は薄膜抵抗体
（図示せず）を有するチップ型可変抵抗である。レーザ
ー照射によって薄膜抵抗体の一部を除去し、トリマブル
抵抗６の断面積を小さくするか、或いは電流経路を長く
することにより抵抗値を増加させる。
（図示せず）を有するチップ型可変抵抗である。レーザ
ー照射によって薄膜抵抗体の一部を除去し、トリマブル
抵抗６の断面積を小さくするか、或いは電流経路を長く
することにより抵抗値を増加させる。
【０００７】次に、トリマブル抵抗６の抵抗値調整によ
る電界効果型トランジスタ１の動作電流調整方法につい
て説明する。電界効果型トランジスタ１に一定のバイア
ス電圧を印加して動作電流をモニターしながら、薄膜抵
抗体の一部をレーザー光照射によって連続的に除去して
トリマブル抵抗６の抵抗値を増加させていく。そして、
電界効果型トランジスタ１の動作電流が所定の値となっ
たときにレーザー光の照射を終了する。
る電界効果型トランジスタ１の動作電流調整方法につい
て説明する。電界効果型トランジスタ１に一定のバイア
ス電圧を印加して動作電流をモニターしながら、薄膜抵
抗体の一部をレーザー光照射によって連続的に除去して
トリマブル抵抗６の抵抗値を増加させていく。そして、
電界効果型トランジスタ１の動作電流が所定の値となっ
たときにレーザー光の照射を終了する。
【０００８】
【発明が解決しようとする課題】しかしながら、トリマ
ブル抵抗６の抵抗値を調整する従来の方法では、電界効
果型トランジスタ１の動作電流をモニターしながら行う
ものであるため、抵抗値の調整に非常に時間がかかって
しまう。
ブル抵抗６の抵抗値を調整する従来の方法では、電界効
果型トランジスタ１の動作電流をモニターしながら行う
ものであるため、抵抗値の調整に非常に時間がかかって
しまう。
【０００９】本発明は、抵抗体の抵抗値を短時間で容易
に最適化することができる調整用抵抗体およびこの調整
用抵抗体を有する半導体装置およびその製造方法を提供
することを目的とする。
に最適化することができる調整用抵抗体およびこの調整
用抵抗体を有する半導体装置およびその製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本発明の調整用抵抗体
は、光照射による切断が可能な複数の薄膜抵抗の並列接
続体で構成されるものである。なお、ここで切断とは、
物理的な切断の意味の他に、電気抵抗の増大による電流
経路の電気的な切断の意味も含むこととする。
は、光照射による切断が可能な複数の薄膜抵抗の並列接
続体で構成されるものである。なお、ここで切断とは、
物理的な切断の意味の他に、電気抵抗の増大による電流
経路の電気的な切断の意味も含むこととする。
【００１１】また、本発明の半導体装置は、半導体ウエ
ハに形成された半導体素子と、前記半導体素子に形成さ
れ、光照射による切断が可能な複数の薄膜抵抗の並列接
続体、もしくは光照射による切断が可能な複数の薄膜抵
抗と少なくとも一つの薄膜固定抵抗との並列接続体で構
成される調整用抵抗とを有するものである。
ハに形成された半導体素子と、前記半導体素子に形成さ
れ、光照射による切断が可能な複数の薄膜抵抗の並列接
続体、もしくは光照射による切断が可能な複数の薄膜抵
抗と少なくとも一つの薄膜固定抵抗との並列接続体で構
成される調整用抵抗とを有するものである。
【００１２】また、本発明の半導体装置の製造方法は、
半導体ウエハに半導体素子を形成し、前記半導体素子に
レーザー光照射による切断が可能な複数の薄膜抵抗の並
列接続体、もしくはレーザー光照射による切断が可能な
複数の薄膜抵抗と薄膜固定抵抗の並列接続体で構成され
る調整用抵抗を形成し、前記半導体素子の動作特性を測
定し、測定された動作特性と予め設定された所定の動作
特性との差が減少するように、前記複数の薄膜抵抗のう
ち少なくとも一つをレーザー光照射により選択的に切断
するものである。
半導体ウエハに半導体素子を形成し、前記半導体素子に
レーザー光照射による切断が可能な複数の薄膜抵抗の並
列接続体、もしくはレーザー光照射による切断が可能な
複数の薄膜抵抗と薄膜固定抵抗の並列接続体で構成され
る調整用抵抗を形成し、前記半導体素子の動作特性を測
定し、測定された動作特性と予め設定された所定の動作
特性との差が減少するように、前記複数の薄膜抵抗のう
ち少なくとも一つをレーザー光照射により選択的に切断
するものである。
【００１３】本発明により、切断する薄膜抵抗の選択の
組み合わせにより、調整用抵抗の抵抗値が決定されるた
め、一度の抵抗値調整により半導体素子の動作特性を調
整することができる。
組み合わせにより、調整用抵抗の抵抗値が決定されるた
め、一度の抵抗値調整により半導体素子の動作特性を調
整することができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態におけ
る半導体装置とその製造方法について図１ないし図１２
を用いて説明する。なお、半導体装置は、半導体ウエハ
の上に半導体素子を形成して構成されるものであるが、
これを示す図面は省略する。
る半導体装置とその製造方法について図１ないし図１２
を用いて説明する。なお、半導体装置は、半導体ウエハ
の上に半導体素子を形成して構成されるものであるが、
これを示す図面は省略する。
【００１５】図１は、レーザー光照射による切断が可能
な複数の薄膜抵抗の並列接続体を有する半導体装置にお
ける半導体素子の回路図を示す。図１において、ＧａＡ
ｓ系の材料を用いた電界効果型トランジスタ１のゲート
側は、ゲート端子２に接続され、ドレイン側は、ドレイ
ン電圧印加端子３に接続され、ソース側は接地されてい
る。
な複数の薄膜抵抗の並列接続体を有する半導体装置にお
ける半導体素子の回路図を示す。図１において、ＧａＡ
ｓ系の材料を用いた電界効果型トランジスタ１のゲート
側は、ゲート端子２に接続され、ドレイン側は、ドレイ
ン電圧印加端子３に接続され、ソース側は接地されてい
る。
【００１６】ゲート端子２は、ゲート電圧印加端子４と
電圧分割抵抗５と調整用抵抗７とが直列に接続されて構
成されるゲートバイアス回路に接続されている。
電圧分割抵抗５と調整用抵抗７とが直列に接続されて構
成されるゲートバイアス回路に接続されている。
【００１７】図２は調整用抵抗７の平面図である。図２
において、調整用抵抗７は、レーザー光の照射によって
融解する薄膜抵抗材料、例えばタングステンシリコンナ
イトライド（ＷＳｉＮ）で形成された厚さ１００ｎｍの
薄膜抵抗８ないし薄膜抵抗１１の両端をそれぞれ電極パ
ッド１２に接続してなる並列接続体で構成されるもので
ある。
において、調整用抵抗７は、レーザー光の照射によって
融解する薄膜抵抗材料、例えばタングステンシリコンナ
イトライド（ＷＳｉＮ）で形成された厚さ１００ｎｍの
薄膜抵抗８ないし薄膜抵抗１１の両端をそれぞれ電極パ
ッド１２に接続してなる並列接続体で構成されるもので
ある。
【００１８】ここで、電圧分割抵抗５の抵抗値をＲ、薄
膜抵抗８ないし１１の抵抗値をそれぞれＲ１、Ｒ２、Ｒ
３、Ｒ４、調整用抵抗７の抵抗値をＲｃとすると、１／
Ｒｃ＝（１／Ｒ１＋１／Ｒ２＋１／Ｒ３＋１／Ｒ４）な
る関係がある。このときのゲート端子２にかかる電圧
は、ゲート電圧印加端子４の電圧をＶｇとしたとき、Ｖ
ｇ・Ｒｃ／（Ｒｃ＋Ｒ）で表される。
膜抵抗８ないし１１の抵抗値をそれぞれＲ１、Ｒ２、Ｒ
３、Ｒ４、調整用抵抗７の抵抗値をＲｃとすると、１／
Ｒｃ＝（１／Ｒ１＋１／Ｒ２＋１／Ｒ３＋１／Ｒ４）な
る関係がある。このときのゲート端子２にかかる電圧
は、ゲート電圧印加端子４の電圧をＶｇとしたとき、Ｖ
ｇ・Ｒｃ／（Ｒｃ＋Ｒ）で表される。
【００１９】例えば、薄膜抵抗８を切断すると、薄膜抵
抗８の抵抗値Ｒ１は実質的に無限大となるため、１／Ｒ
ｃの値は（１／Ｒ２＋１／Ｒ３＋１／Ｒ４）となる。こ
のように、薄膜抵抗８ないし薄膜抵抗１１のいずれか一
つ、あるいは複数を選んでレーザー光を照射することに
より薄膜抵抗を切断すれば、調整用抵抗７の抵抗値を適
宜選択することができる。これにより、ゲート端子２の
電圧を調整することができる。
抗８の抵抗値Ｒ１は実質的に無限大となるため、１／Ｒ
ｃの値は（１／Ｒ２＋１／Ｒ３＋１／Ｒ４）となる。こ
のように、薄膜抵抗８ないし薄膜抵抗１１のいずれか一
つ、あるいは複数を選んでレーザー光を照射することに
より薄膜抵抗を切断すれば、調整用抵抗７の抵抗値を適
宜選択することができる。これにより、ゲート端子２の
電圧を調整することができる。
【００２０】図２に示したように、互いに異なる長さを
有する薄膜抵抗８ないし１１を構成すれば、薄膜抵抗８
ないし１１の抵抗値が互いに異なるので、調整用抵抗７
の抵抗値を細かく設定できる。
有する薄膜抵抗８ないし１１を構成すれば、薄膜抵抗８
ないし１１の抵抗値が互いに異なるので、調整用抵抗７
の抵抗値を細かく設定できる。
【００２１】図３は、切断する薄膜抵抗の組み合わせを
示す図である。ここでは、薄膜抵抗を切断する場合を
「０」、薄膜抵抗を切断しない場合を「１」と表示して
いる。薄膜抵抗８ないし薄膜抵抗１１のうち、切断する
薄膜抵抗の選び方は、組み合わせの計算により１６通り
と求められるが、薄膜抵抗８ないし薄膜抵抗１１を全て
切断してしまうと、調整用抵抗７の抵抗値が実質的に無
限大となってしまうのでこの場合は除かれる。したがっ
て、薄膜抵抗８ないし薄膜抵抗１１のうち切断する薄膜
抵抗の選び方は１５通りであり、調整用抵抗７の抵抗値
は１５通りに変化させることができる。
示す図である。ここでは、薄膜抵抗を切断する場合を
「０」、薄膜抵抗を切断しない場合を「１」と表示して
いる。薄膜抵抗８ないし薄膜抵抗１１のうち、切断する
薄膜抵抗の選び方は、組み合わせの計算により１６通り
と求められるが、薄膜抵抗８ないし薄膜抵抗１１を全て
切断してしまうと、調整用抵抗７の抵抗値が実質的に無
限大となってしまうのでこの場合は除かれる。したがっ
て、薄膜抵抗８ないし薄膜抵抗１１のうち切断する薄膜
抵抗の選び方は１５通りであり、調整用抵抗７の抵抗値
は１５通りに変化させることができる。
【００２２】図４は、図３に示した薄膜抵抗８ないし薄
膜抵抗１１の切断の組み合わせ方に対応する調整用抵抗
７の抵抗値を示している。但し、薄膜抵抗８ないし薄膜
抵抗１１の抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ
３ＫΩ、４ＫΩ、５ＫΩ、６ＫΩとしている。図４から
もわかるように、調整用抵抗７の所望の抵抗値が決まれ
ば、切断すべき薄膜抵抗の選び方も決定される。このよ
うに、レーザー光照射による切断が可能な薄膜抵抗８な
いし薄膜抵抗１１の並列接続体で構成される調整用抵抗
７は、その抵抗値を容易に所望の値に調整することがで
きる。
膜抵抗１１の切断の組み合わせ方に対応する調整用抵抗
７の抵抗値を示している。但し、薄膜抵抗８ないし薄膜
抵抗１１の抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ
３ＫΩ、４ＫΩ、５ＫΩ、６ＫΩとしている。図４から
もわかるように、調整用抵抗７の所望の抵抗値が決まれ
ば、切断すべき薄膜抵抗の選び方も決定される。このよ
うに、レーザー光照射による切断が可能な薄膜抵抗８な
いし薄膜抵抗１１の並列接続体で構成される調整用抵抗
７は、その抵抗値を容易に所望の値に調整することがで
きる。
【００２３】図５は、他の実施の形態における半導体装
置の回路図である。図５において、図１に示した調整用
抵抗７に、更に薄膜固定抵抗３４を並列に接続してなる
並列接続体である調整用抵抗３５が形成されている。
置の回路図である。図５において、図１に示した調整用
抵抗７に、更に薄膜固定抵抗３４を並列に接続してなる
並列接続体である調整用抵抗３５が形成されている。
【００２４】図６は、調整用抵抗３５の平面図である。
図６において、調整用抵抗３５は、レーザー光の照射に
よって融解する薄膜抵抗材料、例えばタングステンシリ
コンナイトライド（ＷＳｉＮ）で形成された厚さ１００
ｎｍの薄膜抵抗８ないし薄膜抵抗１１と薄膜固定抵抗３
４の両端をそれぞれ電極パッド１２に接続してなる並列
接続体で構成されるものである。
図６において、調整用抵抗３５は、レーザー光の照射に
よって融解する薄膜抵抗材料、例えばタングステンシリ
コンナイトライド（ＷＳｉＮ）で形成された厚さ１００
ｎｍの薄膜抵抗８ないし薄膜抵抗１１と薄膜固定抵抗３
４の両端をそれぞれ電極パッド１２に接続してなる並列
接続体で構成されるものである。
【００２５】図７は、薄膜抵抗８ないし薄膜抵抗１１の
切断の組み合わせに対応する調整用抵抗３５の抵抗値
（線Ａ）を示している。切断の組み合わせの番号１〜１
５は、図３に示したものと同様である。比較のため、図
４で既に示した調整用抵抗７の抵抗値（線Ｂ）も示して
いる。図７からわかるように、同じ組み合わせに対し
て、調整用抵抗３５の抵抗値は調整用抵抗７の抵抗値よ
りも小さくなる。これは、調整用抵抗３５が、常に切断
されることのない薄膜固定抵抗３４が並列接続されてい
るためである。このため、図７から組み合わせを変化さ
せることによる調整用抵抗３５の抵抗値の変化量は、調
整用抵抗７の場合よりも緩やかである。したがって、調
整用抵抗３５は調整用抵抗７と比較して隣接する組み合
わせに対応する抵抗値との差をより細かくすることがで
きる。この効果は特に全体の抵抗値が大きくなる組み合
わせのときに顕著である。
切断の組み合わせに対応する調整用抵抗３５の抵抗値
（線Ａ）を示している。切断の組み合わせの番号１〜１
５は、図３に示したものと同様である。比較のため、図
４で既に示した調整用抵抗７の抵抗値（線Ｂ）も示して
いる。図７からわかるように、同じ組み合わせに対し
て、調整用抵抗３５の抵抗値は調整用抵抗７の抵抗値よ
りも小さくなる。これは、調整用抵抗３５が、常に切断
されることのない薄膜固定抵抗３４が並列接続されてい
るためである。このため、図７から組み合わせを変化さ
せることによる調整用抵抗３５の抵抗値の変化量は、調
整用抵抗７の場合よりも緩やかである。したがって、調
整用抵抗３５は調整用抵抗７と比較して隣接する組み合
わせに対応する抵抗値との差をより細かくすることがで
きる。この効果は特に全体の抵抗値が大きくなる組み合
わせのときに顕著である。
【００２６】次に、各薄膜抵抗の抵抗値をそれぞれ異な
る値に設定する方法について説明する。
る値に設定する方法について説明する。
【００２７】通常、抵抗体の抵抗値は、抵抗体の材料、
断面積、および長さによって決定される。各薄膜抵抗を
一度のプロセスにより容易に作成しようとすると、各薄
膜抵抗の材料および厚さを同一とすることが望ましい。
したがって、薄膜抵抗の抵抗値を異なる値にする方法と
しては、薄膜抵抗の長さを変える方法と幅を変える方法
がある。
断面積、および長さによって決定される。各薄膜抵抗を
一度のプロセスにより容易に作成しようとすると、各薄
膜抵抗の材料および厚さを同一とすることが望ましい。
したがって、薄膜抵抗の抵抗値を異なる値にする方法と
しては、薄膜抵抗の長さを変える方法と幅を変える方法
がある。
【００２８】ところで、薄膜抵抗は、薄膜抵抗材料を基
板全体に堆積し、フォトリソグラフィ技術を用いて、薄
膜抵抗となる部分のみをフォトレジストが覆うようにパ
ターニングし、反応性イオンエッチングで不要な部分の
薄膜抵抗材料を除去することにより形成される。
板全体に堆積し、フォトリソグラフィ技術を用いて、薄
膜抵抗となる部分のみをフォトレジストが覆うようにパ
ターニングし、反応性イオンエッチングで不要な部分の
薄膜抵抗材料を除去することにより形成される。
【００２９】フォトリソグラフィにおけるパターン幅の
所望の値からのずれは±０．１ミクロンである。また、
例えば１００ｎｍの薄膜抵抗をエッチングにより切断す
る時には、サイドエッチングによって両サイド合わせて
約０．２ミクロン細くなってしまう。そのため、１００
ｎｍの膜厚の薄膜抵抗材料を用いて薄膜抵抗形成を行う
ときには最大約０．３ミクロンも幅が細くなってしまう
可能性がある。なお、フォトリソグラフィによる誤差
も、サイドエッチングによる誤差も、薄膜抵抗の幅には
依存しない。
所望の値からのずれは±０．１ミクロンである。また、
例えば１００ｎｍの薄膜抵抗をエッチングにより切断す
る時には、サイドエッチングによって両サイド合わせて
約０．２ミクロン細くなってしまう。そのため、１００
ｎｍの膜厚の薄膜抵抗材料を用いて薄膜抵抗形成を行う
ときには最大約０．３ミクロンも幅が細くなってしまう
可能性がある。なお、フォトリソグラフィによる誤差
も、サイドエッチングによる誤差も、薄膜抵抗の幅には
依存しない。
【００３０】例えば、図８に示すような電圧分割抵抗３
６と薄膜抵抗３７および薄膜抵抗３８の並列接続体で構
成される調整用抵抗３９の直列接続による回路を参考に
して、薄膜抵抗形成時における薄膜抵抗の幅の設定値か
らのずれの影響について考える。例えば、電圧分割抵抗
３６および薄膜抵抗３７、３８の抵抗値Ｒ１０、Ｒ１
１、Ｒ１２をそれぞれ４ＫΩ、１ＫΩ、２ＫΩとする。
薄膜抵抗の長さをそれぞれ同一とし、薄膜抵抗の幅を互
いに異なる値に設定することにより各薄膜抵抗の抵抗値
を変化させようとする場合、電圧分割抵抗３６および薄
膜抵抗３７、３８の幅の比を１：４：２とすればよい。
例えば、電圧分割抵抗３６および薄膜抵抗３７、３８の
幅を、それぞれ１ミクロン、４ミクロン、２ミクロンで
あるとする。このとき、調整用抵抗３９の抵抗値をＲ１
３とすれば抵抗分割比Ｒ１３／（Ｒ１０＋Ｒ１３）は
０．１４３である。
６と薄膜抵抗３７および薄膜抵抗３８の並列接続体で構
成される調整用抵抗３９の直列接続による回路を参考に
して、薄膜抵抗形成時における薄膜抵抗の幅の設定値か
らのずれの影響について考える。例えば、電圧分割抵抗
３６および薄膜抵抗３７、３８の抵抗値Ｒ１０、Ｒ１
１、Ｒ１２をそれぞれ４ＫΩ、１ＫΩ、２ＫΩとする。
薄膜抵抗の長さをそれぞれ同一とし、薄膜抵抗の幅を互
いに異なる値に設定することにより各薄膜抵抗の抵抗値
を変化させようとする場合、電圧分割抵抗３６および薄
膜抵抗３７、３８の幅の比を１：４：２とすればよい。
例えば、電圧分割抵抗３６および薄膜抵抗３７、３８の
幅を、それぞれ１ミクロン、４ミクロン、２ミクロンで
あるとする。このとき、調整用抵抗３９の抵抗値をＲ１
３とすれば抵抗分割比Ｒ１３／（Ｒ１０＋Ｒ１３）は
０．１４３である。
【００３１】前述したように、薄膜抵抗の幅が形成時に
それぞれ所定の値から０．３ミクロンずつ減少してしま
った場合、電圧分割抵抗３６および薄膜抵抗３７、３８
の幅はそれぞれ０．７ミクロン、３．７ミクロン、１．
７ミクロンとなり、各抵抗値Ｒ１０、Ｒ１１、Ｒ１２
は、それぞれ５．７１ＫΩ、１．０８ＫΩ、２．３５Ｋ
Ωとなる。このときの抵抗分割比Ｒ１３／（Ｒ１０＋Ｒ
１３）は０．１１５となり、設定値０．１４３よりも約
２０％も減少してしまう。
それぞれ所定の値から０．３ミクロンずつ減少してしま
った場合、電圧分割抵抗３６および薄膜抵抗３７、３８
の幅はそれぞれ０．７ミクロン、３．７ミクロン、１．
７ミクロンとなり、各抵抗値Ｒ１０、Ｒ１１、Ｒ１２
は、それぞれ５．７１ＫΩ、１．０８ＫΩ、２．３５Ｋ
Ωとなる。このときの抵抗分割比Ｒ１３／（Ｒ１０＋Ｒ
１３）は０．１１５となり、設定値０．１４３よりも約
２０％も減少してしまう。
【００３２】一方、各薄膜抵抗の幅を同一とし、各薄膜
抵抗の長さを変えることにより薄膜抵抗の抵抗値を変化
させた場合は、すべての薄膜抵抗の幅が設定値に対して
同じ割合で増減するため、すべての薄膜抵抗の抵抗値は
設定値に対して同じ割合で増減し、抵抗分割比Ｒ１３／
（Ｒ１０＋Ｒ１３）の値は変化しない。
抵抗の長さを変えることにより薄膜抵抗の抵抗値を変化
させた場合は、すべての薄膜抵抗の幅が設定値に対して
同じ割合で増減するため、すべての薄膜抵抗の抵抗値は
設定値に対して同じ割合で増減し、抵抗分割比Ｒ１３／
（Ｒ１０＋Ｒ１３）の値は変化しない。
【００３３】このように、各薄膜抵抗を同じ幅で互いに
異なる長さに設定することにより、リソグラフィによる
薄膜抵抗形成時における薄膜抵抗幅の設定値からのずれ
による影響を相殺することができる。
異なる長さに設定することにより、リソグラフィによる
薄膜抵抗形成時における薄膜抵抗幅の設定値からのずれ
による影響を相殺することができる。
【００３４】また、すべての薄膜抵抗を同時に形成する
ことにより、薄膜抵抗の堆積時の膜厚が設定値と異なる
ことにより抵抗値が設定値からずれても、同じ割合でそ
の膜厚が増減するので全体の抵抗値比は設定値通りとな
る。また、温度変化に対してもすべての薄膜抵抗の抵抗
値が同じように変化するため、全体の抵抗値比は変化し
ない。
ことにより、薄膜抵抗の堆積時の膜厚が設定値と異なる
ことにより抵抗値が設定値からずれても、同じ割合でそ
の膜厚が増減するので全体の抵抗値比は設定値通りとな
る。また、温度変化に対してもすべての薄膜抵抗の抵抗
値が同じように変化するため、全体の抵抗値比は変化し
ない。
【００３５】次に、本発明の実施の形態における半導体
装置の製造装置および、その製造装置を用いた半導体装
置の製造方法について説明する。
装置の製造装置および、その製造装置を用いた半導体装
置の製造方法について説明する。
【００３６】図９は、本発明の実施の形態における半導
体装置の薄膜抵抗８ないし１１をレーザー光によって切
断するための光学系を示すものである。図９において、
パルス駆動するＹＡＧレーザーで構成されるレーザー光
源１５の光軸上に、光学レンズ１６、マスク１３、光学
レンズ１７および薄膜抵抗８ないし１１を有する調整用
抵抗７等が配された半導体素子２５が順次配置されてい
る。なお、簡単のため、半導体素子２５上に形成された
電界効果型トランジスタ１等の回路は省略している。
体装置の薄膜抵抗８ないし１１をレーザー光によって切
断するための光学系を示すものである。図９において、
パルス駆動するＹＡＧレーザーで構成されるレーザー光
源１５の光軸上に、光学レンズ１６、マスク１３、光学
レンズ１７および薄膜抵抗８ないし１１を有する調整用
抵抗７等が配された半導体素子２５が順次配置されてい
る。なお、簡単のため、半導体素子２５上に形成された
電界効果型トランジスタ１等の回路は省略している。
【００３７】光学レンズ１６はレーザー光源１５から射
出した光がマスク１３全体に照射されるように光をコリ
メートするためのものである。また、マスク１３と、調
整用抵抗７が配された半導体素子の表面とは光学レンズ
１７による結像関係にあり、マスク１３の４カ所に配さ
れた開口部１４を透過したレーザー光は、薄膜抵抗８な
いし１１上にそれぞれ集光スポット１４ａを形成するこ
とができる。なお、集光スポット１４ａを精度よく形成
するために、光学レンズ１７は、縮小光学系となってい
る。また、レーザー光の照射面積を広げる理由は、レー
ザー光中央部のエネルギー強度が一定である部分のみを
使用することにより、開口部１４を透過したレーザー光
のエネルギー強度分布をほぼ一定にすることができるた
めである。これにより、切断加工状態のムラを防ぐこと
ができる。
出した光がマスク１３全体に照射されるように光をコリ
メートするためのものである。また、マスク１３と、調
整用抵抗７が配された半導体素子の表面とは光学レンズ
１７による結像関係にあり、マスク１３の４カ所に配さ
れた開口部１４を透過したレーザー光は、薄膜抵抗８な
いし１１上にそれぞれ集光スポット１４ａを形成するこ
とができる。なお、集光スポット１４ａを精度よく形成
するために、光学レンズ１７は、縮小光学系となってい
る。また、レーザー光の照射面積を広げる理由は、レー
ザー光中央部のエネルギー強度が一定である部分のみを
使用することにより、開口部１４を透過したレーザー光
のエネルギー強度分布をほぼ一定にすることができるた
めである。これにより、切断加工状態のムラを防ぐこと
ができる。
【００３８】図１０は、本発明の実施の形態における半
導体装置の製造装置を示すものである。
導体装置の製造装置を示すものである。
【００３９】この半導体装置の製造装置は、図９に示し
た光学系を含むものであるから、この光学系については
説明を省略する。
た光学系を含むものであるから、この光学系については
説明を省略する。
【００４０】図１０において、光学系の下には水平方向
に移動可能な水平駆動ステージ１８が設けられており、
水平駆動ステージ１８上には半導体ウエハ１９が載置さ
れている。半導体ウエハ１９上には、薄膜抵抗８ないし
１１（図示せず）を有する半導体素子２５が形成されて
いる。半導体ウエハ１９上には、半導体素子２５の動作
電流を測定するためのプローブ針２０が設けられてい
る。プローブ針２０は動作電流検出回路２１を介して計
算機２２に接続されている。計算機２２は、ピエゾ素子
２３を駆動するためのものであり、ピエゾ素子２３に固
定された遮光板２４は、ピエゾ素子２３の動作に応じて
マスク１３の開口部１４を開閉する。
に移動可能な水平駆動ステージ１８が設けられており、
水平駆動ステージ１８上には半導体ウエハ１９が載置さ
れている。半導体ウエハ１９上には、薄膜抵抗８ないし
１１（図示せず）を有する半導体素子２５が形成されて
いる。半導体ウエハ１９上には、半導体素子２５の動作
電流を測定するためのプローブ針２０が設けられてい
る。プローブ針２０は動作電流検出回路２１を介して計
算機２２に接続されている。計算機２２は、ピエゾ素子
２３を駆動するためのものであり、ピエゾ素子２３に固
定された遮光板２４は、ピエゾ素子２３の動作に応じて
マスク１３の開口部１４を開閉する。
【００４１】次に、この製造装置を使用する方法につい
て説明する。図１１は、この製造装置を使用する工程順
序を示すブロック図である。
て説明する。図１１は、この製造装置を使用する工程順
序を示すブロック図である。
【００４２】まず、動作電流測定Ｉ工程２６では、プロ
ーブ針２０により電界効果型トランジスタ１のドレイン
電圧印加端子３に一定の動作電圧を印加し、ゲート端子
２に印加するゲート電圧を変化させながら、プローブ針
２０および動作電流検出回路２１により半導体素子２５
の動作電流を検出する。
ーブ針２０により電界効果型トランジスタ１のドレイン
電圧印加端子３に一定の動作電圧を印加し、ゲート端子
２に印加するゲート電圧を変化させながら、プローブ針
２０および動作電流検出回路２１により半導体素子２５
の動作電流を検出する。
【００４３】次に、良品判定Ｉ工程２７では、動作電流
検出回路２１により、検出された動作電流が予め設定さ
れている範囲内にあるかどうかを判断する。予め設定さ
れている範囲とは、調整用抵抗７の抵抗値を調整すれ
ば、半導体素子２５が良品として動作し得る範囲をい
う。半導体素子２５が良品として動作し得る場合は、半
導体素子２５が良品であるとして次のゲート電圧算出工
程２８に移り、調整用抵抗７の抵抗値を調整したとして
も、半導体素子２５が良品とはなり得ない場合は、マー
キング工程３２にて、半導体素子２５にインクによるマ
ーキングを行い、不良品として識別できるようにする。
検出回路２１により、検出された動作電流が予め設定さ
れている範囲内にあるかどうかを判断する。予め設定さ
れている範囲とは、調整用抵抗７の抵抗値を調整すれ
ば、半導体素子２５が良品として動作し得る範囲をい
う。半導体素子２５が良品として動作し得る場合は、半
導体素子２５が良品であるとして次のゲート電圧算出工
程２８に移り、調整用抵抗７の抵抗値を調整したとして
も、半導体素子２５が良品とはなり得ない場合は、マー
キング工程３２にて、半導体素子２５にインクによるマ
ーキングを行い、不良品として識別できるようにする。
【００４４】ゲート電圧算出工程２８では、まず、良品
判定Ｉ工程２７において検出された動作電流の情報を計
算機２２に入力する。計算機２２は、最適な動作電流の
値を予め有し、この値と入力された動作電流との差を最
小とするためのゲート電圧を算出し、これに基づいて調
整用抵抗７の最適な抵抗値を算出し、調整用抵抗７の抵
抗値がこの値となるために、薄膜抵抗８ないし１１のい
ずれを切断すべきかを決定する。
判定Ｉ工程２７において検出された動作電流の情報を計
算機２２に入力する。計算機２２は、最適な動作電流の
値を予め有し、この値と入力された動作電流との差を最
小とするためのゲート電圧を算出し、これに基づいて調
整用抵抗７の最適な抵抗値を算出し、調整用抵抗７の抵
抗値がこの値となるために、薄膜抵抗８ないし１１のい
ずれを切断すべきかを決定する。
【００４５】マスク１３の開口部１４は、全て遮光板２
４によりレーザー光が遮断されているが、切断加工工程
２９では、切断されることが決定した薄膜抵抗に対応す
る遮光板２４がマスク１３の開口部１４をレーザー光が
通過するように、対応するピエゾ素子２３を駆動させ
る。
４によりレーザー光が遮断されているが、切断加工工程
２９では、切断されることが決定した薄膜抵抗に対応す
る遮光板２４がマスク１３の開口部１４をレーザー光が
通過するように、対応するピエゾ素子２３を駆動させ
る。
【００４６】レーザー光による薄膜抵抗の切断加工が終
了すると、動作電流測定Ｉ工程２６と同様に、動作電流
測定II工程３０において半導体素子２５の動作電流を測
定する。この結果、動作電流が適正に補正されていれば
水平駆動ステージ１８を駆動して、次の電界効果型トラ
ンジスタ１をレーザー光源１５の光軸上に移動させる。
了すると、動作電流測定Ｉ工程２６と同様に、動作電流
測定II工程３０において半導体素子２５の動作電流を測
定する。この結果、動作電流が適正に補正されていれば
水平駆動ステージ１８を駆動して、次の電界効果型トラ
ンジスタ１をレーザー光源１５の光軸上に移動させる。
【００４７】一方、動作電流が適正に補正されていなけ
れば、マーキング工程３２においてこの半導体素子２５
を不良品として取り扱う。
れば、マーキング工程３２においてこの半導体素子２５
を不良品として取り扱う。
【００４８】以上の工程により、適正な動作電流特性を
有する半導体素子２５が完成する。
有する半導体素子２５が完成する。
【００４９】本実施の形態における半導体装置の製造方
法では、半導体ウエハ１９上で半導体素子２５の動作電
流の検査および調整用抵抗７の調整を一度に行うことが
でき、調整工程の時間を縮減することができる。
法では、半導体ウエハ１９上で半導体素子２５の動作電
流の検査および調整用抵抗７の調整を一度に行うことが
でき、調整工程の時間を縮減することができる。
【００５０】なお、本実施の形態においては、半導体基
板上に形成されている半導体回路が電力増幅用の電界効
果型トランジスタである場合について説明したが、半導
体回路は、図１２に示すような反転増幅回路に用いられ
る演算増幅器であってもよい。
板上に形成されている半導体回路が電力増幅用の電界効
果型トランジスタである場合について説明したが、半導
体回路は、図１２に示すような反転増幅回路に用いられ
る演算増幅器であってもよい。
【００５１】図１２は、本実施の形態における反転増幅
回路である。図１２において、バイポーラトランジスタ
で構成された演算増幅器（オペレーショナルアンプ：以
下、単に「オペアンプ」という）４０と信号入力端子４
１との間に第１の抵抗４３（抵抗値Ｒｐ）が接続されて
おり、信号出力端子４２からオペアンプ４０への帰還回
路に第２の抵抗４４（抵抗値Ｒｑ）が接続されている。
回路である。図１２において、バイポーラトランジスタ
で構成された演算増幅器（オペレーショナルアンプ：以
下、単に「オペアンプ」という）４０と信号入力端子４
１との間に第１の抵抗４３（抵抗値Ｒｐ）が接続されて
おり、信号出力端子４２からオペアンプ４０への帰還回
路に第２の抵抗４４（抵抗値Ｒｑ）が接続されている。
【００５２】バイポーラトランジスタで構成されたオペ
アンプ４０の利得は、その内部回路に関係することな
く、（−Ｒｑ／Ｒｐ）で表すことができる。したがっ
て、第１の抵抗４３または第２の抵抗４４の少なくとも
一つの抵抗の抵抗値を調整することによりオペアンプ４
０の利得を調節することができる。
アンプ４０の利得は、その内部回路に関係することな
く、（−Ｒｑ／Ｒｐ）で表すことができる。したがっ
て、第１の抵抗４３または第２の抵抗４４の少なくとも
一つの抵抗の抵抗値を調整することによりオペアンプ４
０の利得を調節することができる。
【００５３】ここで、第１の抵抗４３または第２の抵抗
４４に既に説明した調整用抵抗７、調整用抵抗３５また
は調整用抵抗３９を用いれば、薄膜抵抗８ないし１１、
３７または３８を切断することによりオペアンプ４０の
最適な利得を短時間で容易に得ることができる。
４４に既に説明した調整用抵抗７、調整用抵抗３５また
は調整用抵抗３９を用いれば、薄膜抵抗８ないし１１、
３７または３８を切断することによりオペアンプ４０の
最適な利得を短時間で容易に得ることができる。
【００５４】
【発明の効果】以上説明したように、本発明は、レーザ
ー光照射による切断が可能な複数の薄膜抵抗の並列接続
体で構成される調整用抵抗を形成し、半導体素子の動作
特性を測定し、測定された動作特性と予め設定された所
定の動作特性との差が減少するように、複数の薄膜抵抗
のうち少なくとも一つをレーザー光により選択的に切断
するため、一度の抵抗値調整により半導体素子の動作特
性を調整することができ、短時間で容易に半導体装置を
量産することができる。
ー光照射による切断が可能な複数の薄膜抵抗の並列接続
体で構成される調整用抵抗を形成し、半導体素子の動作
特性を測定し、測定された動作特性と予め設定された所
定の動作特性との差が減少するように、複数の薄膜抵抗
のうち少なくとも一つをレーザー光により選択的に切断
するため、一度の抵抗値調整により半導体素子の動作特
性を調整することができ、短時間で容易に半導体装置を
量産することができる。
【図１】本発明の実施の形態における半導体素子の回路
図
図
【図２】同半導体素子の調整用抵抗の平面図
【図３】同半導体素子における切断する薄膜抵抗の組み
合わせを示す図
合わせを示す図
【図４】同半導体素子における調整用抵抗の抵抗値を示
す図
す図
【図５】本発明の他の実施の形態における半導体素子の
回路図
回路図
【図６】同半導体素子の調整用抵抗の平面図
【図７】同半導体素子における切断する薄膜抵抗の組み
合わせを示す図
合わせを示す図
【図８】２つの薄膜抵抗からなる調整用抵抗の回路図
【図９】本発明の実施の形態における半導体装置の製造
方法にかかる光学系の斜視図
方法にかかる光学系の斜視図
【図１０】本発明の実施の形態における半導体素子の製
造装置の斜視図
造装置の斜視図
【図１１】本発明の実施の形態における半導体素子の製
造工程を示すブロック図
造工程を示すブロック図
【図１２】本発明の実施の形態における他の半導体装置
の回路図
の回路図
【図１３】従来の半導体素子の回路図
１ 電界効果型トランジスタ ２ ゲート端子 ３ ドレイン電圧印加端子 ４ ゲート電圧印加端子 ５ 電圧分割抵抗 ６ トリマブル抵抗 ７、３５、３９ 調整用抵抗 ８、９、１０、１１、３７、３８ 薄膜抵抗 １２ 電極パッド １３ マスク １４ 開口部 １４ａ 集光スポット １５ レーザー光源 １６、１７ 光学レンズ １８ 水平駆動ステージ １９ 半導体ウエハ ２０ プローブ針 ２１ 動作電流検出回路 ２２ 計算機 ２３ ピエゾ素子 ２４ 遮光板 ２５ 半導体素子 ２６ 動作電流測定Ｉ工程 ２７ 良品判定Ｉ工程 ２８ ゲート電圧算出工程 ２９ 切断加工工程 ３０ 動作電流測定II工程 ３１ 良品判定II工程 ３２ マーキング工程 ３３ 水平ステージ駆動工程 ３４ 薄膜固定抵抗 ３６ 電圧分割抵抗 ４０ オペアンプ ４１ 信号入力端子 ４２ 信号出力端子 ４３ 第１の抵抗 ４４ 第２の抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｈ０１Ｌ 27/04 Ｐ // Ｂ２３Ｋ 101:38 (72)発明者 田中 毅 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 上田 大助 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (11)
- 【請求項１】 光照射による切断が可能な複数の薄膜抵
抗の並列接続体で構成される調整用抵抗体。 - 【請求項２】 光照射による切断が可能な複数の薄膜抵
抗と、少なくとも一つの薄膜固定抵抗との並列接続体で
構成される調整用抵抗体。 - 【請求項３】 前記複数の薄膜抵抗の長さが互いに異な
ることを特徴とする請求項１または請求項２に記載の調
整用抵抗体。 - 【請求項４】 半導体素子と、前記半導体素子に形成さ
れ、光照射による切断が可能な複数の薄膜抵抗の並列接
続体で構成される調整用抵抗とを有することを特徴とす
る半導体装置。 - 【請求項５】 前記調整用抵抗が光照射による切断が可
能な複数の薄膜抵抗と少なくとも一つの薄膜固定抵抗と
の並列接続体で構成されていることを特徴とする請求項
４記載の半導体装置。 - 【請求項６】 半導体ウエハに半導体素子を形成し、前
記半導体素子に、光照射による切断が可能な複数の薄膜
抵抗の並列接続体で構成される調整用抵抗を形成し、前
記複数の薄膜抵抗のうち少なくとも一つを光照射により
選択的に切断することを特徴とする半導体装置の製造方
法。 - 【請求項７】 半導体ウエハに半導体素子を形成し、前
記半導体素子に、光照射による切断が可能な複数の薄膜
抵抗と少なくとも一つの薄膜固定抵抗との並列接続体で
構成される調整用抵抗を形成し、前記複数の薄膜抵抗の
うち少なくとも一つを光照射により選択的に切断するこ
とを特徴とする半導体装置の製造方法。 - 【請求項８】 前記光の光源としてパルス駆動のＹＡＧ
レーザーを用いることを特徴とする請求項６または請求
項７に記載の半導体装置の製造方法。 - 【請求項９】 前記光を複数の開口部を有するマスクに
照射し、前記開口部を通した光により、薄膜抵抗を選択
的に切断することを特徴とする請求項６ないし請求項８
のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 半導体ウエハに半導体素子を形成し、
前記半導体素子に光照射による切断が可能な複数の薄膜
抵抗の並列接続体で構成される調整用抵抗を形成し、前
記半導体素子の動作特性を測定し、測定された動作特性
と予め設定された所定の動作特性との差が減少するよう
に、光により前記薄膜抵抗を選択的に切断することを特
徴とする半導体装置の製造方法。 - 【請求項１１】 半導体ウエハに電界効果型トランジス
タを形成し、前記電界効果型トランジスタに光照射によ
る切断が可能な複数の薄膜抵抗の並列接続体で構成され
る調整用抵抗を形成し、前記電界効果型トランジスタの
動作電流を測定し、測定された動作電流と予め設定され
た所定の動作電流との差が減少するように、前記調整用
抵抗の抵抗値を調整することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31342499A JP3285021B2 (ja) | 1998-11-06 | 1999-11-04 | 調整用抵抗体並びに半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31587398 | 1998-11-06 | ||
| JP10-315873 | 1998-11-06 | ||
| JP31342499A JP3285021B2 (ja) | 1998-11-06 | 1999-11-04 | 調整用抵抗体並びに半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200876A true JP2000200876A (ja) | 2000-07-18 |
| JP3285021B2 JP3285021B2 (ja) | 2002-05-27 |
Family
ID=18070631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31342499A Expired - Fee Related JP3285021B2 (ja) | 1998-11-06 | 1999-11-04 | 調整用抵抗体並びに半導体装置およびその製造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6201288B1 (ja) |
| EP (1) | EP1003217B1 (ja) |
| JP (1) | JP3285021B2 (ja) |
| KR (1) | KR100662162B1 (ja) |
| CN (1) | CN1253363A (ja) |
| AU (1) | AU5823999A (ja) |
| CA (1) | CA2287791A1 (ja) |
| DE (1) | DE69940295D1 (ja) |
| TW (1) | TW429382B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334978A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 素子集積回路 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664500B2 (en) * | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
| KR20050026904A (ko) * | 2001-09-10 | 2005-03-16 | 마이크로브리지 테크놀로지스 인크. | 저항기 트리밍 방법 |
| US6834065B2 (en) * | 2002-05-21 | 2004-12-21 | Carrier Access Corporation | Methods and apparatuses for direct digital drive of a laser in a passive optical network |
| DE10224180B4 (de) * | 2002-05-31 | 2007-01-04 | Infineon Technologies Ag | Schaltungsanordnung zur Einstellung des Eingangswiderstandes und der Eingangskapazität eines integrierten Halbleiterschaltungschips |
| AU2005203550A1 (en) * | 2004-08-23 | 2006-03-09 | Furukawa Co., Ltd. | Laser apparatus |
| US20060140233A1 (en) * | 2004-12-28 | 2006-06-29 | Jesse Chin | Laser driver with integrated bond options for selectable currents |
| JP2006332175A (ja) * | 2005-05-24 | 2006-12-07 | Freescale Semiconductor Inc | トリミング回路及び電子回路 |
| WO2007018171A1 (ja) * | 2005-08-05 | 2007-02-15 | Tti Ellebeau, Inc. | イオントフォレーシス装置 |
| KR20080047600A (ko) * | 2005-09-15 | 2008-05-29 | 티티아이 엘뷰 가부시키가이샤 | 로드형 이온토포레시스 장치 |
| US20070078445A1 (en) * | 2005-09-30 | 2007-04-05 | Curt Malloy | Synchronization apparatus and method for iontophoresis device to deliver active agents to biological interfaces |
| US20070078376A1 (en) * | 2005-09-30 | 2007-04-05 | Smith Gregory A | Functionalized microneedles transdermal drug delivery systems, devices, and methods |
| JP2007103775A (ja) | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 可変抵抗器 |
| EP1965858A2 (en) * | 2005-12-30 | 2008-09-10 | Tti Ellebeau, Inc. | System and method for remote based control of an iontophoresis device |
| CN101528300A (zh) * | 2006-09-05 | 2009-09-09 | Tti优而美株式会社 | 使用感应电源的透皮药物输送系统、装置和方法 |
| KR20090106492A (ko) | 2006-12-01 | 2009-10-09 | 티티아이 엘뷰 가부시키가이샤 | 경피성 전달 장치와 같은 장치에 전력을 제공하거나 제어하기 위한 시스템, 장치, 및 방법 |
| RU2361317C1 (ru) * | 2007-12-25 | 2009-07-10 | ОАО "Электровыпрямитель" | Способ изготовления резистивных элементов полупроводниковых резисторов |
| WO2013057689A1 (en) | 2011-10-21 | 2013-04-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | SiC HIGH TEMPERATURE PRESSURE TRANSDUCER |
| DE112011105993T5 (de) | 2011-12-23 | 2014-09-04 | Intel Corporation | Prozessabstimmbarer Widerstand mit Nutzerwählbaren Werten |
| CN114300535B (zh) * | 2021-12-30 | 2025-06-20 | 北海惠科半导体科技有限公司 | 数字晶体管的制作方法、数字晶体管及计算机可读存储介质 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3699649A (en) * | 1969-11-05 | 1972-10-24 | Donald A Mcwilliams | Method of and apparatus for regulating the resistance of film resistors |
| US3758745A (en) * | 1971-09-07 | 1973-09-11 | Microsystems Int Ltd | Substrate positioned determination structure and method |
| DE3071642D1 (en) * | 1979-12-19 | 1986-07-24 | Seiko Epson Corp | A voltage regulator for a liquid crystal display |
| US4782320A (en) * | 1986-11-03 | 1988-11-01 | Vtc Incorporated | Mesh network for laser-trimmed integrated circuit resistors |
| JPS63140558A (ja) * | 1986-12-02 | 1988-06-13 | Toshiba Corp | 厚膜回路基板 |
| JPH01184861A (ja) * | 1988-01-13 | 1989-07-24 | Toshiba Corp | レーザ光によるトリミング方法 |
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5284794A (en) | 1990-02-21 | 1994-02-08 | Nippondenso Co., Ltd. | Method of making semiconductor device using a trimmable thin-film resistor |
| JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| IL94340A (en) * | 1990-05-09 | 1994-05-30 | Vishay Israel Ltd | Selectable high precision resistor and technique for production thereof |
| JP2938143B2 (ja) * | 1990-05-29 | 1999-08-23 | 沖電気工業株式会社 | 定着装置の製造方法 |
| JPH04209501A (ja) * | 1990-12-04 | 1992-07-30 | Mitsubishi Electric Corp | 半導体装置用基板 |
| US5243319A (en) * | 1991-10-30 | 1993-09-07 | Analog Devices, Inc. | Trimmable resistor network providing wide-range trims |
| JP3233492B2 (ja) * | 1993-04-21 | 2001-11-26 | 松下電子工業株式会社 | 半導体集積回路素子とそのバイアス調整方法 |
| JP3570086B2 (ja) * | 1996-06-11 | 2004-09-29 | ミツミ電機株式会社 | 抵抗回路及びその調整方法 |
| US6326256B1 (en) * | 1998-12-18 | 2001-12-04 | Texas Instruments Incorporated | Method of producing a laser trimmable thin film resistor in an integrated circuit |
-
1999
- 1999-10-26 TW TW088118476A patent/TW429382B/zh not_active IP Right Cessation
- 1999-10-29 CA CA002287791A patent/CA2287791A1/en not_active Abandoned
- 1999-11-02 US US09/432,107 patent/US6201288B1/en not_active Expired - Fee Related
- 1999-11-03 AU AU58239/99A patent/AU5823999A/en not_active Abandoned
- 1999-11-04 CN CN99122373A patent/CN1253363A/zh active Pending
- 1999-11-04 JP JP31342499A patent/JP3285021B2/ja not_active Expired - Fee Related
- 1999-11-04 KR KR1019990048476A patent/KR100662162B1/ko not_active Expired - Fee Related
- 1999-11-05 DE DE69940295T patent/DE69940295D1/de not_active Expired - Lifetime
- 1999-11-05 EP EP99122167A patent/EP1003217B1/en not_active Expired - Lifetime
-
2001
- 2001-01-05 US US09/754,308 patent/US6649463B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334978A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 素子集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000035213A (ko) | 2000-06-26 |
| KR100662162B1 (ko) | 2006-12-27 |
| TW429382B (en) | 2001-04-11 |
| CA2287791A1 (en) | 2000-05-06 |
| JP3285021B2 (ja) | 2002-05-27 |
| US6201288B1 (en) | 2001-03-13 |
| CN1253363A (zh) | 2000-05-17 |
| EP1003217A2 (en) | 2000-05-24 |
| US6649463B2 (en) | 2003-11-18 |
| AU5823999A (en) | 2000-05-11 |
| US20010001493A1 (en) | 2001-05-24 |
| EP1003217B1 (en) | 2009-01-14 |
| EP1003217A3 (en) | 2001-03-14 |
| DE69940295D1 (de) | 2009-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285021B2 (ja) | 調整用抵抗体並びに半導体装置およびその製造方法 | |
| US3974443A (en) | Conductive line width and resistivity measuring system | |
| JPS62500623A (ja) | 金属移動による抵抗トリミングの方法 | |
| US5233327A (en) | Active resistor trimming by differential annealing | |
| JPH0444427B2 (ja) | ||
| US6664500B2 (en) | Laser-trimmable digital resistor | |
| EP1870681B1 (en) | Thermal type flow rate measuring apparatus | |
| US6596965B2 (en) | Method and apparatus for marking an identification mark on a wafer | |
| JP4245294B2 (ja) | 半導体集積デバイスのインピーダンスをチューニングする方法および装置 | |
| US20180190549A1 (en) | Semiconductor wafer with scribe line conductor and associated method | |
| US20020060352A1 (en) | Semiconductor integrated circuit | |
| JP3294401B2 (ja) | 半導体装置 | |
| US6227637B1 (en) | Circuit and method for encoding and retrieving a bit of information | |
| JP3660113B2 (ja) | 半導体装置、その製造方法および不良ビット救済システム | |
| JP2002176103A (ja) | 半導体装置およびその製造方法 | |
| JPH10284770A (ja) | 磁気抵抗素子の製造方法 | |
| US6271531B1 (en) | Charged beam drawing apparatus and method thereof | |
| US10680056B1 (en) | IC with ion milled thin-film resistors | |
| JP2524049B2 (ja) | 半導体集積回路およびその製造方法 | |
| US6647619B2 (en) | Positioning arrangement and method | |
| CN112394546B (zh) | 行波电极调制器集成端接电阻的调控方法及系统 | |
| JP2004335608A (ja) | 半導体装置 | |
| JP2005116773A (ja) | 半導体装置及びその製造方法 | |
| JPH10326827A (ja) | 半導体装置の製法 | |
| KR0148689B1 (ko) | 전압 조절기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |