JP2000201037A - デジタル利得可制御型増幅器及び光ディスク読み取り装置 - Google Patents
デジタル利得可制御型増幅器及び光ディスク読み取り装置Info
- Publication number
- JP2000201037A JP2000201037A JP11284732A JP28473299A JP2000201037A JP 2000201037 A JP2000201037 A JP 2000201037A JP 11284732 A JP11284732 A JP 11284732A JP 28473299 A JP28473299 A JP 28473299A JP 2000201037 A JP2000201037 A JP 2000201037A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current sources
- current
- signal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0941—Methods and circuits for servo gain or phase compensation during operation
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、入力信号の振幅とは無関係に、出
力側に配置されたＡ／Ｄ変換器のダイナミックレンジを
最大限に利用できる略一定の振幅を有する信号を出力す
る可変利得増幅器の提供を目的とする。 【解決手段】 本発明の可変利得増幅器は、各基準電流
源を流れる電流の和が入力電流と一致するように配置さ
れた基準電流源の系列と、基準電流源を流れる電流が２
倍にされ、各出力電流源を流れる電流の和が出力電流と
一致するように配置された出力電流源の系列とを有し、
基準電流源の系列及び出力電流源の系列内に接続されて
いる電流源の個数は、デジタル信号によって制御され、
可変利得増幅器の利得を決めることを特徴とする。本発
明は光ディスク読み取り装置の読み取りヘッドによって
出力された信号の処理回路に適用される。
力側に配置されたＡ／Ｄ変換器のダイナミックレンジを
最大限に利用できる略一定の振幅を有する信号を出力す
る可変利得増幅器の提供を目的とする。 【解決手段】 本発明の可変利得増幅器は、各基準電流
源を流れる電流の和が入力電流と一致するように配置さ
れた基準電流源の系列と、基準電流源を流れる電流が２
倍にされ、各出力電流源を流れる電流の和が出力電流と
一致するように配置された出力電流源の系列とを有し、
基準電流源の系列及び出力電流源の系列内に接続されて
いる電流源の個数は、デジタル信号によって制御され、
可変利得増幅器の利得を決めることを特徴とする。本発
明は光ディスク読み取り装置の読み取りヘッドによって
出力された信号の処理回路に適用される。
Description
【０００１】
【発明の属する技術分野】本発明は、利得がデジタル的
に制御される増幅器と、光ディスク読み取り装置の読み
取りヘッドによって出力された信号を処理する回路への
この増幅器の適用とに関する。
に制御される増幅器と、光ディスク読み取り装置の読み
取りヘッドによって出力された信号を処理する回路への
この増幅器の適用とに関する。
【０００２】
【従来の技術】図１を参照するに、光ディスク１に記録
された情報は、従来技術において知られているように、
レーザダイオード２によって出力された光ビーム３をデ
ィスクの反射面に投射することにより読み取られる。反
射ビーム４は、フォトダイオードＡ、Ｂ、Ｃ、Ｄ、Ｅ及
びＦによって検出され、フォトダイオードによって検出
された信号は、特に、光ディスクに記録された信号を復
号化するため使用される。フォトダイオードＡ〜Ｆは、
レーザダイオード２と共に、装置の読み取りヘッド又は
光学式ピックアップと呼ばれる光学機械組立体５の一部
を形成する。この光学機械組立体は本発明の課題ではな
いので、これ以上の詳細な説明は行わない。
された情報は、従来技術において知られているように、
レーザダイオード２によって出力された光ビーム３をデ
ィスクの反射面に投射することにより読み取られる。反
射ビーム４は、フォトダイオードＡ、Ｂ、Ｃ、Ｄ、Ｅ及
びＦによって検出され、フォトダイオードによって検出
された信号は、特に、光ディスクに記録された信号を復
号化するため使用される。フォトダイオードＡ〜Ｆは、
レーザダイオード２と共に、装置の読み取りヘッド又は
光学式ピックアップと呼ばれる光学機械組立体５の一部
を形成する。この光学機械組立体は本発明の課題ではな
いので、これ以上の詳細な説明は行わない。
【０００３】フォトダイオードＡ及びＣにより出力され
た信号は、処理される前に加えられる。フォトダイオー
ドＢ及びＤの出力信号も同様に加算される。４種類の信
号Ｓ０〜Ｓ３は、読み取りヘッド５が適当な処理回路に
よって処理、復号化できるようにする。この例の場合、
信号Ｓ０〜Ｓ３は、フォトダイオードを流れる電流に対
応する。これらの電流は、例えば、（ディスクのクリー
ン状態に応じた）ディスクの表面の反射率、或いは、レ
ーザ発光ダイオード２のパワーのような数個の要因の関
数として変化する。
た信号は、処理される前に加えられる。フォトダイオー
ドＢ及びＤの出力信号も同様に加算される。４種類の信
号Ｓ０〜Ｓ３は、読み取りヘッド５が適当な処理回路に
よって処理、復号化できるようにする。この例の場合、
信号Ｓ０〜Ｓ３は、フォトダイオードを流れる電流に対
応する。これらの電流は、例えば、（ディスクのクリー
ン状態に応じた）ディスクの表面の反射率、或いは、レ
ーザ発光ダイオード２のパワーのような数個の要因の関
数として変化する。
【０００４】固定利得型の電流／電流増幅器１０乃至１
３は、信号Ｓ０乃至Ｓ３を受け、マルチプレクサ１５の
４個の入力Ｅ０乃至Ｅ３に供給する。マルチプレクサ１
５の出力は抵抗１６及びアナログ／デジタル変換器（Ａ
ＤＣ）１８の入力に接続される。この抵抗１６は電流を
電圧に変換する。アナログ／デジタル変換器１８は、６
ビットを使用して符号化されたデジタル信号を、フォト
ダイオードによって放出された信号を処理、復号化する
デジタル回路２５に供給する。
３は、信号Ｓ０乃至Ｓ３を受け、マルチプレクサ１５の
４個の入力Ｅ０乃至Ｅ３に供給する。マルチプレクサ１
５の出力は抵抗１６及びアナログ／デジタル変換器（Ａ
ＤＣ）１８の入力に接続される。この抵抗１６は電流を
電圧に変換する。アナログ／デジタル変換器１８は、６
ビットを使用して符号化されたデジタル信号を、フォト
ダイオードによって放出された信号を処理、復号化する
デジタル回路２５に供給する。
【０００５】アナログ／デジタル変換器１８のダイナミ
ックレンジを最大限に利用し、高品質信号を回路２５に
送出するため、変換器１８に入力される信号は十分な振
幅を有する必要がある。しかし、この振幅は、フォトダ
イオードＡ〜Ｆによってピックアップされる電流そのも
のに依存する。使用される読み取りヘッドのタイプに依
存して、アナログ／デジタル変換器１８によって受信さ
れる信号の振幅は１〜４倍に変化し得る。これらの大き
い変化は、抵抗１６の値を使用される読み取りヘッドの
関数として変更することによって補正される。このた
め、読み取りヘッド５によって出力された信号を処理す
る回路が集積回路の形で製作される場合、適切な値の外
部抵抗１６を読み取りヘッドに接続するため、ピンが回
路に設けられる。
ックレンジを最大限に利用し、高品質信号を回路２５に
送出するため、変換器１８に入力される信号は十分な振
幅を有する必要がある。しかし、この振幅は、フォトダ
イオードＡ〜Ｆによってピックアップされる電流そのも
のに依存する。使用される読み取りヘッドのタイプに依
存して、アナログ／デジタル変換器１８によって受信さ
れる信号の振幅は１〜４倍に変化し得る。これらの大き
い変化は、抵抗１６の値を使用される読み取りヘッドの
関数として変更することによって補正される。このた
め、読み取りヘッド５によって出力された信号を処理す
る回路が集積回路の形で製作される場合、適切な値の外
部抵抗１６を読み取りヘッドに接続するため、ピンが回
路に設けられる。
【０００６】しかし、抵抗１６の値は、読み取りヘッド
のタイプ毎に固定されるので、フォトダイオードによっ
て出力された電流が光ディスク１の一様ではない表面条
件（例えば、指紋）、或いは、装置が使用される環境
（温度、背景照明など）に起因して変化した場合に、こ
の変化を補正し得ない。この問題を解決するため、従来
技術において、レーザダイオード２に流れる電流を、レ
ーザダイオードの電流を増加させることによりフォトダ
イオードによって出力される電流の減少を補正し、或い
は、その逆に補正するように、アナログ／デジタル変換
器（ＡＤＣ）１８の出力で得られるデジタル信号の関数
として修正することが提案されている。このため、変換
器１８によって出力されたデジタル信号は、デジタル／
アナログ変換器（ＤＡＣ）２０の入力に送られ、デジタ
ル／アナログ変換によって得られたアナログ信号８は、
レーザダイオード２の電流を制御するため使用される。
のタイプ毎に固定されるので、フォトダイオードによっ
て出力された電流が光ディスク１の一様ではない表面条
件（例えば、指紋）、或いは、装置が使用される環境
（温度、背景照明など）に起因して変化した場合に、こ
の変化を補正し得ない。この問題を解決するため、従来
技術において、レーザダイオード２に流れる電流を、レ
ーザダイオードの電流を増加させることによりフォトダ
イオードによって出力される電流の減少を補正し、或い
は、その逆に補正するように、アナログ／デジタル変換
器（ＡＤＣ）１８の出力で得られるデジタル信号の関数
として修正することが提案されている。このため、変換
器１８によって出力されたデジタル信号は、デジタル／
アナログ変換器（ＤＡＣ）２０の入力に送られ、デジタ
ル／アナログ変換によって得られたアナログ信号８は、
レーザダイオード２の電流を制御するため使用される。
【０００７】しかし、この装置は以下の理由から不十分
である。第１に、組立体のサイズを大きくさせるデジタ
ル／アナログ変換器２０を付加する必要がある。第２
に、レーザダイオードの電流の変化は、レーザダイオー
ド自体の寿命を著しく短縮させる。また、アナログ／デ
ジタル処理システムの場合に、入来するアナログ信号の
振幅を、処理システムで使用されるアナログ／デジタル
変換器のダイナミックレンジに整合させるため、利得調
節段を使用することが知られている。
である。第１に、組立体のサイズを大きくさせるデジタ
ル／アナログ変換器２０を付加する必要がある。第２
に、レーザダイオードの電流の変化は、レーザダイオー
ド自体の寿命を著しく短縮させる。また、アナログ／デ
ジタル処理システムの場合に、入来するアナログ信号の
振幅を、処理システムで使用されるアナログ／デジタル
変換器のダイナミックレンジに整合させるため、利得調
節段を使用することが知られている。
【０００８】図２の（ａ）乃至（ｃ）には、増幅器の利
得を調整する種々の方法が示されている。これらの方法
の場合、増幅器は電圧制御型である。図２の（ａ）にお
いて、入力信号ＶIN1 は、２ゲートＭＯＳＦＥＴトラン
ジスタ３６の一方のゲートに供給され、このＭＯＳＦＥ
Ｔトランジスタ３６のドレインは抵抗３４を介して電源
ＶDDに接続され、ソースは接地されている。トランジス
タ３６のドレインは、フォロワーモードに設定された演
算増幅器３７に接続され、演算増幅器３７の出力はアナ
ログ／デジタル変換器３８の入力に接続され、アナログ
／デジタル変換器３８はデジタル信号をデジタル処理回
路３５に送出する。変換器３８に入る信号の振幅を調節
するため、トランジスタ３６の相互コンダクタンスは、
帰還ループから来る制御電圧ＶCOM1をトランジスタの第
２のゲートに印加することにより修正される。帰還ルー
プは、回路３５から出力されてデジタル／アナログ変換
器３９に供給されるデジタル信号により形成される。デ
ジタル／アナログ変換器３９の出力は、フォロワーモー
ドでセットアップされた演算増幅器３７’に接続され
る。演算増幅器３７’は制御電圧ＶCOM1を出力に送出す
る。この装置の問題点は、利得が、利得の調節レンジ全
域で制御電圧の関数として線形に変化しないことであ
る。
得を調整する種々の方法が示されている。これらの方法
の場合、増幅器は電圧制御型である。図２の（ａ）にお
いて、入力信号ＶIN1 は、２ゲートＭＯＳＦＥＴトラン
ジスタ３６の一方のゲートに供給され、このＭＯＳＦＥ
Ｔトランジスタ３６のドレインは抵抗３４を介して電源
ＶDDに接続され、ソースは接地されている。トランジス
タ３６のドレインは、フォロワーモードに設定された演
算増幅器３７に接続され、演算増幅器３７の出力はアナ
ログ／デジタル変換器３８の入力に接続され、アナログ
／デジタル変換器３８はデジタル信号をデジタル処理回
路３５に送出する。変換器３８に入る信号の振幅を調節
するため、トランジスタ３６の相互コンダクタンスは、
帰還ループから来る制御電圧ＶCOM1をトランジスタの第
２のゲートに印加することにより修正される。帰還ルー
プは、回路３５から出力されてデジタル／アナログ変換
器３９に供給されるデジタル信号により形成される。デ
ジタル／アナログ変換器３９の出力は、フォロワーモー
ドでセットアップされた演算増幅器３７’に接続され
る。演算増幅器３７’は制御電圧ＶCOM1を出力に送出す
る。この装置の問題点は、利得が、利得の調節レンジ全
域で制御電圧の関数として線形に変化しないことであ
る。
【０００９】図２の（ｂ）において、図２の（ａ）に示
された素子と同じ素子には同じ参照番号が付けられてい
る。図２の（ｂ）の装置の場合、入力信号ＶIN2 は演算
増幅器４７の第１の非反転入力に供給され、この演算増
幅器の反転入力は抵抗４４を介して接地される。演算増
幅器４７は、その出力が三極管モードでセットアップさ
れたＭＯＳトランジスタ４６を介して反転入力に接続さ
れる帰還ループを有する。演算増幅器４７の利得は、演
算増幅器３７’の出力から得られた制御電圧Ｖ COM2によ
って変更され、この制御電圧ＶCOM2はＭＯＳトランジス
タ４６により形成された抵抗の値を変更する。この装置
は、より線形性のある利得の変化を実現することが可能
であるが、ＭＯＳトランジスタによって形成されたフィ
ードバックループに起因した安定性の問題がある。
された素子と同じ素子には同じ参照番号が付けられてい
る。図２の（ｂ）の装置の場合、入力信号ＶIN2 は演算
増幅器４７の第１の非反転入力に供給され、この演算増
幅器の反転入力は抵抗４４を介して接地される。演算増
幅器４７は、その出力が三極管モードでセットアップさ
れたＭＯＳトランジスタ４６を介して反転入力に接続さ
れる帰還ループを有する。演算増幅器４７の利得は、演
算増幅器３７’の出力から得られた制御電圧Ｖ COM2によ
って変更され、この制御電圧ＶCOM2はＭＯＳトランジス
タ４６により形成された抵抗の値を変更する。この装置
は、より線形性のある利得の変化を実現することが可能
であるが、ＭＯＳトランジスタによって形成されたフィ
ードバックループに起因した安定性の問題がある。
【００１０】さらに、図２の（ａ）の場合と同様に、利
得を制御する電圧は、特に、組立体が集積回路の形で生
成される場合に、大きい空間を占有するデジタル／アナ
ログ変換器３９から得られる。図２の（ｃ）の場合に、
抵抗５６の回路網は、入力信号ＶIN3 を受ける増幅器５
７の帰還路に設けられる。抵抗５５は、デジタル処理回
路３５によって出力されたデジタル信号ＶCOM3により直
接的に制御されるスイッチング装置５９を用いて並列に
接続してもよい。利得は帰還路に適当な数の抵抗を接続
することによって調節される。この図２の（ｃ）に示さ
れた装置は、図２の（ａ）又は（ｂ）に示された装置と
比較して、デジタル／アナログ変換器３９を使用しなく
ても済む点で有利である。しかし、この装置には、帰還
ループの存在に起因する安定性の問題が生ずる。
得を制御する電圧は、特に、組立体が集積回路の形で生
成される場合に、大きい空間を占有するデジタル／アナ
ログ変換器３９から得られる。図２の（ｃ）の場合に、
抵抗５６の回路網は、入力信号ＶIN3 を受ける増幅器５
７の帰還路に設けられる。抵抗５５は、デジタル処理回
路３５によって出力されたデジタル信号ＶCOM3により直
接的に制御されるスイッチング装置５９を用いて並列に
接続してもよい。利得は帰還路に適当な数の抵抗を接続
することによって調節される。この図２の（ｃ）に示さ
れた装置は、図２の（ａ）又は（ｂ）に示された装置と
比較して、デジタル／アナログ変換器３９を使用しなく
ても済む点で有利である。しかし、この装置には、帰還
ループの存在に起因する安定性の問題が生ずる。
【００１１】
【発明が解決しようとする課題】上記の種々の問題点の
ため、従来技術による利得制御型増幅器は、図１に示さ
れた信号Ｓ０〜Ｓ３を処理するシステムに使用した場合
に、マルチプレクサ１５、すなわち、アナログ／デジタ
ル変換器１８に供給される信号の振幅を調節するために
十分な結果が得られない。
ため、従来技術による利得制御型増幅器は、図１に示さ
れた信号Ｓ０〜Ｓ３を処理するシステムに使用した場合
に、マルチプレクサ１５、すなわち、アナログ／デジタ
ル変換器１８に供給される信号の振幅を調節するために
十分な結果が得られない。
【００１２】本発明の目的は、上記の種々の問題点の解
決を目的とする。
決を目的とする。
【００１３】
【課題を解決するための手段】上記本発明の目的を達成
するため、本発明によるデジタル信号によって制御され
る可変利得増幅器は、入力信号を入力電流に変換する入
力段と、各基準電流源を流れる電流の和が上記入力電流
と一致するように配置された第１の基準電流源の系列
と、上記第１の基準電流源を流れる電流が２倍にされ、
各出力電流源を流れる電流の和が出力電流と一致するよ
うに配置された第２の出力電流源の系列と、上記出力電
流を出力信号に変換する出力段とを有する。
するため、本発明によるデジタル信号によって制御され
る可変利得増幅器は、入力信号を入力電流に変換する入
力段と、各基準電流源を流れる電流の和が上記入力電流
と一致するように配置された第１の基準電流源の系列
と、上記第１の基準電流源を流れる電流が２倍にされ、
各出力電流源を流れる電流の和が出力電流と一致するよ
うに配置された第２の出力電流源の系列と、上記出力電
流を出力信号に変換する出力段とを有する。
【００１４】本発明によれば、第１の基準電流源の系列
及び第２の出力電流源の系列内に接続されている電流源
の個数は、上記デジタル信号によって制御され、可変利
得増幅器の利得を決める。本発明の増幅器は、帰還ルー
プをもたないので完全に安定であるため、増幅器の利得
はデジタル信号によって直接的に制御される。
及び第２の出力電流源の系列内に接続されている電流源
の個数は、上記デジタル信号によって制御され、可変利
得増幅器の利得を決める。本発明の増幅器は、帰還ルー
プをもたないので完全に安定であるため、増幅器の利得
はデジタル信号によって直接的に制御される。
【００１５】本発明は、光ビームを出射するレーザダイ
オードと、装置内に収容された光ディスクによって反射
された光ビームをピックアップするよう設計されたフォ
トダイオードとを有し、フォトダイオードによって出力
された信号はアナログ／デジタル変換器に送られる前に
処理システム内で処理され、上記アナログ／デジタル変
換器の出力はデジタル回路に接続されている、光ディス
クの読み取り装置であって、上記処理システムは、上記
アナログ／デジタル変換器の入力に与えられる信号を上
記アナログ／デジタル変換器のダイナミックレンジに適
合させるように、上記デジタル回路により出力されたデ
ジタル信号によって制御される可変利得増幅器を有する
ことを特徴とする。
オードと、装置内に収容された光ディスクによって反射
された光ビームをピックアップするよう設計されたフォ
トダイオードとを有し、フォトダイオードによって出力
された信号はアナログ／デジタル変換器に送られる前に
処理システム内で処理され、上記アナログ／デジタル変
換器の出力はデジタル回路に接続されている、光ディス
クの読み取り装置であって、上記処理システムは、上記
アナログ／デジタル変換器の入力に与えられる信号を上
記アナログ／デジタル変換器のダイナミックレンジに適
合させるように、上記デジタル回路により出力されたデ
ジタル信号によって制御される可変利得増幅器を有する
ことを特徴とする。
【００１６】本発明の他の面によれば、上記光ディスク
の読み取り装置のレーザダイオードを流れる電流は、略
一定である。そのため、レーザダイオードの寿命は延長
される。本発明の他の特徴及び利点は、以下の添付図面
を参照した本発明の複数の実施例の説明から明らかにな
るであろう。
の読み取り装置のレーザダイオードを流れる電流は、略
一定である。そのため、レーザダイオードの寿命は延長
される。本発明の他の特徴及び利点は、以下の添付図面
を参照した本発明の複数の実施例の説明から明らかにな
るであろう。
【００１７】
【発明の実施の形態】図３には、入力として電流ＩINを
受け、出力としてデジタル信号２００の関数である電流
ＩOUT を送出する電流／電流型増幅器が示されている。
入力電流ＩINは、ＮチャネルのＭＯＳトランジスタ２０
１及び２０２により形成された電流ミラー回路に供給さ
れる。より詳細には、電流ＩINは、トランジスタ２０１
のドレインに供給され、このトランジスタ２０１のドレ
インはゲートに接続され、トランジスタ２０１のゲート
はトランジスタ２０２のゲートに接続される。トランジ
スタ２０２のドレイン−ソース間電流は、入力電流ＩIN
と一致する。
受け、出力としてデジタル信号２００の関数である電流
ＩOUT を送出する電流／電流型増幅器が示されている。
入力電流ＩINは、ＮチャネルのＭＯＳトランジスタ２０
１及び２０２により形成された電流ミラー回路に供給さ
れる。より詳細には、電流ＩINは、トランジスタ２０１
のドレインに供給され、このトランジスタ２０１のドレ
インはゲートに接続され、トランジスタ２０１のゲート
はトランジスタ２０２のゲートに接続される。トランジ
スタ２０２のドレイン−ソース間電流は、入力電流ＩIN
と一致する。
【００１８】ＰチャネルのＭＯＳトランジスタＴ71、Ｔ
72、．．．、Ｔ7Mにより構成されたＭ個の電流源の第１
の系列は、これらの電流源の電流の和が電流ＩINと一致
するように配置される。トランジスタＴ71乃至Ｔ7Mのす
べてのゲートは、同じトランジスタのドレインにそれぞ
れ接続され、これらのトランジスタはトランジスタ２０
２のドレインに接続される。トランジスタＴ71乃至Ｔ7M
のすべてのソースは、スイッチ１７１、１７
２、．．．、１７Ｍの系列を介して電源電圧ＶCCに接続
される。スイッチ１７１、１７２、．．．、１７Ｍは、
制御論理回路２１０によってデジタル制御信号２００に
基づいて構成された対応した２値命令ａ１、ａ
２、．．．、ａＭにより制御される。
72、．．．、Ｔ7Mにより構成されたＭ個の電流源の第１
の系列は、これらの電流源の電流の和が電流ＩINと一致
するように配置される。トランジスタＴ71乃至Ｔ7Mのす
べてのゲートは、同じトランジスタのドレインにそれぞ
れ接続され、これらのトランジスタはトランジスタ２０
２のドレインに接続される。トランジスタＴ71乃至Ｔ7M
のすべてのソースは、スイッチ１７１、１７
２、．．．、１７Ｍの系列を介して電源電圧ＶCCに接続
される。スイッチ１７１、１７２、．．．、１７Ｍは、
制御論理回路２１０によってデジタル制御信号２００に
基づいて構成された対応した２値命令ａ１、ａ
２、．．．、ａＭにより制御される。
【００１９】電流ＩINと一致するトランジスタ２０２の
ドレイン−ソース間電流は、Ｍ個の電流源の間で分割さ
れる。すべてのスイッチ１７１乃至１７Ｍが閉じている
場合に、各トランジスタＴ71乃至Ｔ7Mを流れるソース−
ドレイン間電流は、ＩIN／Ｍと一致する。これに対し、
Ｍ個のスイッチの中の２個のスイッチでけが閉じている
場合、対応したトランジスタを流れる電流は、ＩIN／２
と一致する。
ドレイン−ソース間電流は、Ｍ個の電流源の間で分割さ
れる。すべてのスイッチ１７１乃至１７Ｍが閉じている
場合に、各トランジスタＴ71乃至Ｔ7Mを流れるソース−
ドレイン間電流は、ＩIN／Ｍと一致する。これに対し、
Ｍ個のスイッチの中の２個のスイッチでけが閉じている
場合、対応したトランジスタを流れる電流は、ＩIN／２
と一致する。
【００２０】ＰチャネルＭＯＳトランジスタＴ81、
Ｔ82、．．．、Ｔ8Nにより構成されるＮ個の電流源の第
２の系列は、Ｍ個の電流源の第１の系列と電流ミラー回
路を形成するように配置される。したがって、すべての
トランジスタＴ81乃至Ｔ8Nのゲートは、第１のトランジ
スタＴ71乃至Ｔ7Mのゲート及びドレインの共通点に接続
される。トランジスタＴ81乃至Ｔ8Nのソースは電源電圧
ＶCCに接続され、これらのトランジスタのドレインは対
応したスイッチ１８１、１８２、．．．、１８Ｎの第１
の端子に接続され、すべてのスイッチ１８１乃至１８Ｎ
の第２の端子は一つに接続され、増幅器の出力電流Ｉ
OUT を送出する配線２０５が接続されるノードを形成す
る。スイッチ１８１乃至１８Ｎは、制御論理回路２１０
によりデジタル制御信号２００に基づいて作成された対
応した２値命令ｂ１、ｂ２、．．．、ｂＮにより制御さ
れる。
Ｔ82、．．．、Ｔ8Nにより構成されるＮ個の電流源の第
２の系列は、Ｍ個の電流源の第１の系列と電流ミラー回
路を形成するように配置される。したがって、すべての
トランジスタＴ81乃至Ｔ8Nのゲートは、第１のトランジ
スタＴ71乃至Ｔ7Mのゲート及びドレインの共通点に接続
される。トランジスタＴ81乃至Ｔ8Nのソースは電源電圧
ＶCCに接続され、これらのトランジスタのドレインは対
応したスイッチ１８１、１８２、．．．、１８Ｎの第１
の端子に接続され、すべてのスイッチ１８１乃至１８Ｎ
の第２の端子は一つに接続され、増幅器の出力電流Ｉ
OUT を送出する配線２０５が接続されるノードを形成す
る。スイッチ１８１乃至１８Ｎは、制御論理回路２１０
によりデジタル制御信号２００に基づいて作成された対
応した２値命令ｂ１、ｂ２、．．．、ｂＮにより制御さ
れる。
【００２１】電流源の第１の系列（Ｔ71乃至Ｔ7M）（以
下、基準電流源と称する）を流れる電流は、第２の系列
の各電流源（以下、出力電流源と称する）で２倍にされ
る。基準電流源を制御するｍ個のスイッチが閉じている
場合、各基準源を流れる電流は、ＩIN／ｍと一致し、こ
の電流は出力電流源で２倍にされる。出力電流源を制御
するｎ個のスイッチが閉じている場合、増幅器の出力に
送出される電流は、以下の式（１）によって表される。
下、基準電流源と称する）を流れる電流は、第２の系列
の各電流源（以下、出力電流源と称する）で２倍にされ
る。基準電流源を制御するｍ個のスイッチが閉じている
場合、各基準源を流れる電流は、ＩIN／ｍと一致し、こ
の電流は出力電流源で２倍にされる。出力電流源を制御
するｎ個のスイッチが閉じている場合、増幅器の出力に
送出される電流は、以下の式（１）によって表される。
【００２２】
【数１】
【００２３】数値ｍ及びｎを適当に変更することによ
り、増幅器の利得の変化が得られる。従来技術の増幅器
（特に、図２の（ｂ）及び（ｃ）に記載されている増幅
器）と比較して、本発明の増幅器は、帰還ループを含ま
ないので、安定性の問題が生じない。本発明の利得制御
型増幅器の目的は、増幅器への入力信号の振幅とは無関
係に、増幅器の出力側に配置されたアナログ／デジタル
変換器のダイナミックレンジを最大限に利用できる最適
値に対応した略一定の振幅を有する信号を出力すること
であることに注意する必要がある。
り、増幅器の利得の変化が得られる。従来技術の増幅器
（特に、図２の（ｂ）及び（ｃ）に記載されている増幅
器）と比較して、本発明の増幅器は、帰還ループを含ま
ないので、安定性の問題が生じない。本発明の利得制御
型増幅器の目的は、増幅器への入力信号の振幅とは無関
係に、増幅器の出力側に配置されたアナログ／デジタル
変換器のダイナミックレンジを最大限に利用できる最適
値に対応した略一定の振幅を有する信号を出力すること
であることに注意する必要がある。
【００２４】図３に示された例の場合に、入力電流ＩIN
の値とは無関係に、出力電流ＩOUTを略一定に保つこと
が必要である。入力電流ＩINが小さい場合に、増幅器の
利得は高くする必要があり、式（１）からわかるよう
に、ｎはｍよりも大きくする必要がある。しかし、入力
電流ＩINが大きい場合、増幅器の利得は小さくする必要
があり、ｎはｍよりも小さくなるように選択される。基
準電流源を制御するスイッチ１７１乃至１７Ｍの中で閉
じられたスイッチの個数は、出力電流源を成業するスイ
ッチ１８１乃至１８Ｎの中で閉じられたスイッチの個数
に反比例して変化する。
の値とは無関係に、出力電流ＩOUTを略一定に保つこと
が必要である。入力電流ＩINが小さい場合に、増幅器の
利得は高くする必要があり、式（１）からわかるよう
に、ｎはｍよりも大きくする必要がある。しかし、入力
電流ＩINが大きい場合、増幅器の利得は小さくする必要
があり、ｎはｍよりも小さくなるように選択される。基
準電流源を制御するスイッチ１７１乃至１７Ｍの中で閉
じられたスイッチの個数は、出力電流源を成業するスイ
ッチ１８１乃至１８Ｎの中で閉じられたスイッチの個数
に反比例して変化する。
【００２５】また、出力電流ＩOUT が最適値付近にある
とき、デジタル制御信号２００の２個の連続した符号に
対し得られた出力電流ＩOUT の２個の異なる値の間の増
分量は略一定に保つことが望ましい。しかし、出力電流
ＩOUT の最小変化増分量（変化率）は、出力電流源Ｔ81
乃至Ｔ8Nの中の何れかの出力電流源を流れる電流と一致
し、基準電流源を制御するスイッチの中のｍ個のスイッ
チが閉じられているとき、電流ＩIN／ｍと一致する。入
力電流ＩINが変化するとき、出力電流ＩOUT の略一定の
最小変化増分量を保つため、ｍを変更することが可能で
ある。また、システムが、特に、利得の最適設定値の付
近にあるとき、変化増分量は小さくすることが重要であ
る。
とき、デジタル制御信号２００の２個の連続した符号に
対し得られた出力電流ＩOUT の２個の異なる値の間の増
分量は略一定に保つことが望ましい。しかし、出力電流
ＩOUT の最小変化増分量（変化率）は、出力電流源Ｔ81
乃至Ｔ8Nの中の何れかの出力電流源を流れる電流と一致
し、基準電流源を制御するスイッチの中のｍ個のスイッ
チが閉じられているとき、電流ＩIN／ｍと一致する。入
力電流ＩINが変化するとき、出力電流ＩOUT の略一定の
最小変化増分量を保つため、ｍを変更することが可能で
ある。また、システムが、特に、利得の最適設定値の付
近にあるとき、変化増分量は小さくすることが重要であ
る。
【００２６】本発明の利点は、出力信号の最小変化増分
量を制御し得る点である。その理由は、従来技術の増幅
器の場合に、この増分量が製造工程に依存し、制御でき
ないことが多いためである。特に、図２の（ｂ）に示さ
れた例の場合に、この増分量は、帰還路に設けられたＭ
ＯＳトランジスタ４６によって形成された抵抗の値の変
化に依存し、その精度は必ずしも十分であるとは限らな
い。
量を制御し得る点である。その理由は、従来技術の増幅
器の場合に、この増分量が製造工程に依存し、制御でき
ないことが多いためである。特に、図２の（ｂ）に示さ
れた例の場合に、この増分量は、帰還路に設けられたＭ
ＯＳトランジスタ４６によって形成された抵抗の値の変
化に依存し、その精度は必ずしも十分であるとは限らな
い。
【００２７】次に、基準電流源及び出力電流源を制御す
るスイッチの種々の制御モードを説明する。第１の制御
モードにおいて、デジタル制御信号２００は、ＮC ビッ
トを使用して符号化された信号である。出力電流源の制
御スイッチの中で閉じているスイッチの個数ｎは、１か
らＮC の間を線形に変化する。基準電流源を制御するス
イッチの中で閉じているスイッチの個数ｍは、ｎとは反
対に、式： ｍ＝ＮC −ｎ＋１ に従って、ＮC から１の間を変化する。このとき、増幅
器の出力電流は、次式（２）で表される。
るスイッチの種々の制御モードを説明する。第１の制御
モードにおいて、デジタル制御信号２００は、ＮC ビッ
トを使用して符号化された信号である。出力電流源の制
御スイッチの中で閉じているスイッチの個数ｎは、１か
らＮC の間を線形に変化する。基準電流源を制御するス
イッチの中で閉じているスイッチの個数ｍは、ｎとは反
対に、式： ｍ＝ＮC −ｎ＋１ に従って、ＮC から１の間を変化する。このとき、増幅
器の出力電流は、次式（２）で表される。
【００２８】
【数２】
【００２９】増幅器のアプリケーションの中には、出力
電流ＩOUT が、 ＩOUT ＝Ｉ0 であることが望ましい場合がある。この値を、入力側で
受信された電流ＩINの関数として得ることができる数値
ｎ0 は、以下の式（３）によって得られる。
電流ＩOUT が、 ＩOUT ＝Ｉ0 であることが望ましい場合がある。この値を、入力側で
受信された電流ＩINの関数として得ることができる数値
ｎ0 は、以下の式（３）によって得られる。
【００３０】
【数３】
【００３１】数値ｎ0 は自然数であることを考慮する
と、式（３）によって与えられるこの数の整数部が選ば
れる。命令のビット数ＮC は、達成されるべき精度に依
存して、入力電流ＩINのダイナミックレンジの関数とし
て適合される。命令符号ｎの関数としての出力電流の変
化は、式（４）によって表される。
と、式（３）によって与えられるこの数の整数部が選ば
れる。命令のビット数ＮC は、達成されるべき精度に依
存して、入力電流ＩINのダイナミックレンジの関数とし
て適合される。命令符号ｎの関数としての出力電流の変
化は、式（４）によって表される。
【００３２】
【数４】
【００３３】所望の出力電流の値ＩOUT ＝Ｉ0 に対し、
入力電流の関数としての出力電流の変化増分量は、式
（４）におけるｎに、式（３）で与えられる数値ｎ0 を
代入することによって次式（５）の通り得られる。
入力電流の関数としての出力電流の変化増分量は、式
（４）におけるｎに、式（３）で与えられる数値ｎ0 を
代入することによって次式（５）の通り得られる。
【００３４】
【数５】
【００３５】本発明の一実施例によって作成された計算
式によれば、信号ＩINがＩ0 に阿智視−２０ｄＢから＋
２０ｄＢ（すなわち、０．０１から１００）の範囲で変
化するとき、ＮC ＝６、かつ、Ｉ0 ＝１となるように選
択することによって、出力電流の変化増分量は最大２ｄ
Ｂに制限される。第２の制御モードの場合に、６ビット
を使用して符号化され、６４通りの値を取ることができ
るデジタル信号２００が使用される。基準電流源の個数
は６４（Ｍ＝６４）であり、スイッチ１７１乃至１７Ｍ
は、温度測定的に、すなわち、受信された符号が１ずつ
増加するとき、閉じられるスイッチの個数が１ずつ減少
するように、制御される。符号＜＜０＞＞が受信された
とき、すべての基準電流源は接続され（すべてのスイッ
チ１７ｘ（ｘはドントケア）が閉じられ）、符号＜＜６
３＞＞が受信されたとき、１個の基準電流源だけが接続
される（スイッチ１７１だけが閉じられる）。
式によれば、信号ＩINがＩ0 に阿智視−２０ｄＢから＋
２０ｄＢ（すなわち、０．０１から１００）の範囲で変
化するとき、ＮC ＝６、かつ、Ｉ0 ＝１となるように選
択することによって、出力電流の変化増分量は最大２ｄ
Ｂに制限される。第２の制御モードの場合に、６ビット
を使用して符号化され、６４通りの値を取ることができ
るデジタル信号２００が使用される。基準電流源の個数
は６４（Ｍ＝６４）であり、スイッチ１７１乃至１７Ｍ
は、温度測定的に、すなわち、受信された符号が１ずつ
増加するとき、閉じられるスイッチの個数が１ずつ減少
するように、制御される。符号＜＜０＞＞が受信された
とき、すべての基準電流源は接続され（すべてのスイッ
チ１７ｘ（ｘはドントケア）が閉じられ）、符号＜＜６
３＞＞が受信されたとき、１個の基準電流源だけが接続
される（スイッチ１７１だけが閉じられる）。
【００３６】出力電流源の個数Ｎが６（Ｎ＝６）である
とき、各出力電流源は制御信号２００のビットの中の１
ビットで制御され、制御ビットの重要度の関数としてサ
イズに重みが付けられた出力電流源が使用される。すな
わち、出力電流源を生成するため、Ｗ及びＬがＭＯＳト
ランジスタゲートの幅及び長さを表わす場合に、チャネ
ル幅Ｗ／Ｌが制御ビットの重要度の関数として変化する
ＭＯＳトランジスタＴ 81乃至Ｔ8Nが使用される。ＭＯＳ
トランジスタを通過する電流はそのチャネルの幅に比例
するので、各出力電流源Ｔ8x（ｘはドントケア）を流れ
る電流は、ＩIN／ｍが各基準電流源を流れる電流である
と仮定すると、 ２X ＩIN／ｍ と一致する。これは、以下の表１に要約される。
とき、各出力電流源は制御信号２００のビットの中の１
ビットで制御され、制御ビットの重要度の関数としてサ
イズに重みが付けられた出力電流源が使用される。すな
わち、出力電流源を生成するため、Ｗ及びＬがＭＯＳト
ランジスタゲートの幅及び長さを表わす場合に、チャネ
ル幅Ｗ／Ｌが制御ビットの重要度の関数として変化する
ＭＯＳトランジスタＴ 81乃至Ｔ8Nが使用される。ＭＯＳ
トランジスタを通過する電流はそのチャネルの幅に比例
するので、各出力電流源Ｔ8x（ｘはドントケア）を流れ
る電流は、ＩIN／ｍが各基準電流源を流れる電流である
と仮定すると、 ２X ＩIN／ｍ と一致する。これは、以下の表１に要約される。
【００３７】
【表１】
【００３８】最後に、基準電流源及び出力電流源を信号
２００内で受信された符号の関数として制御する戦略を
以下の表２に要約する。表２において、２値命令ａ１乃
至ａＭ及びｂ１乃至ｂＮは、制御するスイッチを閉じる
ときに値＜＜１＞＞をとり、スイッチを開くときに値＜
＜０＞＞をとる。
２００内で受信された符号の関数として制御する戦略を
以下の表２に要約する。表２において、２値命令ａ１乃
至ａＭ及びｂ１乃至ｂＮは、制御するスイッチを閉じる
ときに値＜＜１＞＞をとり、スイッチを開くときに値＜
＜０＞＞をとる。
【００３９】
【表２】
【００４０】最大符号は、電流ＩINが最小であり増幅す
る必要があるときに使用され、最小符号は、電流ＩINが
大きいときに使用され、実際上、符号＜＜０＞＞は使用
されない。他の制御モードについても考察する。特に、
基準電流源の個数は、回路の面積を最小限に抑え、制御
を簡単化するため、削減される場合がある。一定数の基
準電流源は常に接続された状態に保たれる。実際上、回
路に期待される仕様（期待出力電流ＩOUT 、出力電流の
変化に許容される最大増分量など）と、回路のサイズと
の間で、入力電流のダイナミックレンジの関数として妥
協点を見つけることが要求される。
る必要があるときに使用され、最小符号は、電流ＩINが
大きいときに使用され、実際上、符号＜＜０＞＞は使用
されない。他の制御モードについても考察する。特に、
基準電流源の個数は、回路の面積を最小限に抑え、制御
を簡単化するため、削減される場合がある。一定数の基
準電流源は常に接続された状態に保たれる。実際上、回
路に期待される仕様（期待出力電流ＩOUT 、出力電流の
変化に許容される最大増分量など）と、回路のサイズと
の間で、入力電流のダイナミックレンジの関数として妥
協点を見つけることが要求される。
【００４１】図３を参照して説明した増幅器は、電流／
電流型増幅器であるが、本発明の原理は、電圧／電圧型
の増幅器にそのまま適用できる。図４には、入力電圧Ｖ
INを受け、出力側にデジタル制御信号２００の関数であ
る出力電圧ＶOUT を送出する電圧／電圧型増幅器が示さ
れている。図３に示された素子と同一の素子には、同じ
参照番号が付けられ、以下では重複して説明しない。図
３の増幅器と図４の増幅器は、入力段及び出力段に違い
がある。
電流型増幅器であるが、本発明の原理は、電圧／電圧型
の増幅器にそのまま適用できる。図４には、入力電圧Ｖ
INを受け、出力側にデジタル制御信号２００の関数であ
る出力電圧ＶOUT を送出する電圧／電圧型増幅器が示さ
れている。図３に示された素子と同一の素子には、同じ
参照番号が付けられ、以下では重複して説明しない。図
３の増幅器と図４の増幅器は、入力段及び出力段に違い
がある。
【００４２】電圧ＶINは演算増幅器２０３の非反転入力
に供給される。増幅器の出力はＮチャネルＭＯＳトラン
ジスタ２０４のゲートに接続され、増幅器の反転入力は
トランジスタ２０４のソース及び抵抗２０６の第１の端
子に接続される。抵抗２０６の第２の端子は接地され
る。電圧ＶINは抵抗２０６の両端子間に現れ、電圧ＶIN
に比例した電流Ｉ’INが抵抗２０６を流れ、この電流
Ｉ’INはトランジスタ２０４のドレイン−ソース間電流
と一致する。このトランジスタ２０４は、図３に示され
た増幅器のトランジスタ２０２と同じ機能を実行する。
に供給される。増幅器の出力はＮチャネルＭＯＳトラン
ジスタ２０４のゲートに接続され、増幅器の反転入力は
トランジスタ２０４のソース及び抵抗２０６の第１の端
子に接続される。抵抗２０６の第２の端子は接地され
る。電圧ＶINは抵抗２０６の両端子間に現れ、電圧ＶIN
に比例した電流Ｉ’INが抵抗２０６を流れ、この電流
Ｉ’INはトランジスタ２０４のドレイン−ソース間電流
と一致する。このトランジスタ２０４は、図３に示され
た増幅器のトランジスタ２０２と同じ機能を実行する。
【００４３】出力側で、電流Ｉ’OUT は抵抗２０７を通
る。抵抗２０７の一方の端子は、もう一方の端子で出力
電圧ＶOUT が発生されるように接地される。その他の点
に関して、図４に示された増幅器は図３に示された増幅
器と同じように動作する。図５には、図３に示された増
幅器を有利的に組み込む光ディスク読み取り装置の一部
が示されている。図１に示された既に説明した素子と類
似した素子には同じ参照番号が付けられ、重複した説明
は行わない。
る。抵抗２０７の一方の端子は、もう一方の端子で出力
電圧ＶOUT が発生されるように接地される。その他の点
に関して、図４に示された増幅器は図３に示された増幅
器と同じように動作する。図５には、図３に示された増
幅器を有利的に組み込む光ディスク読み取り装置の一部
が示されている。図１に示された既に説明した素子と類
似した素子には同じ参照番号が付けられ、重複した説明
は行わない。
【００４４】読み取りヘッド５は、フォトダイオードＡ
乃至Ｆによって出力された電流に対応する４個の信号
Ｓ’０、Ｓ’１、Ｓ’２及びＳ’３を送出する。これら
の信号は、４個の同じ形の処理システムで処理され、マ
ルチプレクサ１１５の４個の入力Ｅ’０、Ｅ’１、Ｅ’
２及びＥ’３を生ずる。各処理システムには、固定利得
の電流／電流型増幅器１１０乃至１１３と、その後に続
く図３に関して説明した利得制御型増幅器３０乃至３３
と、利得制御型増幅器の出力に配置され信号のオフセッ
トを制御する回路４０乃至４３と、電圧を供給するため
電流を電圧に変換することができる抵抗５０乃至５３
と、フォロワーモードでセットアップされ抵抗５０乃至
５３から電圧を供給される演算増幅器６０乃至６３と、
演算増幅器の出力が入力Ｅ’０乃至Ｅ’３に接続された
マルチプレクサ１１５とが設けられる。電圧信号である
マルチプレクサ１１５の出力は、アナログ／デジタル変
換器１１８の入力に送出され、アナログ／デジタル変換
器１１８は６ビットを使って符号化されたデジタル信号
を、フォトダイオードによって出力された信号を処理、
復号化するデジタル回路１２５に供給する。
乃至Ｆによって出力された電流に対応する４個の信号
Ｓ’０、Ｓ’１、Ｓ’２及びＳ’３を送出する。これら
の信号は、４個の同じ形の処理システムで処理され、マ
ルチプレクサ１１５の４個の入力Ｅ’０、Ｅ’１、Ｅ’
２及びＥ’３を生ずる。各処理システムには、固定利得
の電流／電流型増幅器１１０乃至１１３と、その後に続
く図３に関して説明した利得制御型増幅器３０乃至３３
と、利得制御型増幅器の出力に配置され信号のオフセッ
トを制御する回路４０乃至４３と、電圧を供給するため
電流を電圧に変換することができる抵抗５０乃至５３
と、フォロワーモードでセットアップされ抵抗５０乃至
５３から電圧を供給される演算増幅器６０乃至６３と、
演算増幅器の出力が入力Ｅ’０乃至Ｅ’３に接続された
マルチプレクサ１１５とが設けられる。電圧信号である
マルチプレクサ１１５の出力は、アナログ／デジタル変
換器１１８の入力に送出され、アナログ／デジタル変換
器１１８は６ビットを使って符号化されたデジタル信号
を、フォトダイオードによって出力された信号を処理、
復号化するデジタル回路１２５に供給する。
【００４５】信号Ｓ’０乃至Ｓ’３を処理するためシス
テムの端に設けられた演算増幅器６０乃至６３は、マル
チプレクサ１１５のチャネル間のミキシング又はクロス
トークを防止するためバッファ機能を実現する。図１に
示された従来技術による装置と比較すると、信号Ｓ’０
乃至Ｓ’３の電流／電圧変換は、信号が多重化される前
に実行されることがわかる。その理由は、可変利得増幅
器３０乃至３３が、処理システム内で信号の振幅を直接
的に変更することを許容するので、読み取りヘッドのタ
イプに依存して値が選択される外部抵抗を設ける必要が
無くなるからである。これにより以下のような幾つかの
利点が得られる。第１に、装置を製造するため必要とさ
れる抵抗基準の数が制限され、第２に、回路の内部グラ
ンドと外部グランドとの間のグランド電位差によって生
ずる信号のノイズは、抵抗が外部に設けられた従来の装
置よりも制限される。
テムの端に設けられた演算増幅器６０乃至６３は、マル
チプレクサ１１５のチャネル間のミキシング又はクロス
トークを防止するためバッファ機能を実現する。図１に
示された従来技術による装置と比較すると、信号Ｓ’０
乃至Ｓ’３の電流／電圧変換は、信号が多重化される前
に実行されることがわかる。その理由は、可変利得増幅
器３０乃至３３が、処理システム内で信号の振幅を直接
的に変更することを許容するので、読み取りヘッドのタ
イプに依存して値が選択される外部抵抗を設ける必要が
無くなるからである。これにより以下のような幾つかの
利点が得られる。第１に、装置を製造するため必要とさ
れる抵抗基準の数が制限され、第２に、回路の内部グラ
ンドと外部グランドとの間のグランド電位差によって生
ずる信号のノイズは、抵抗が外部に設けられた従来の装
置よりも制限される。
【００４６】利得制御型増幅器３０乃至３３は、使用さ
れる読み取りヘッドのタイプの違い、並びに、光ディス
ク１の表面条件若しくは他の要因に起因した信号Ｓ’０
乃至Ｓ’３の振幅の変化を補正することができる。増幅
器３０乃至３３は、アナログ／デジタル変換器１１８か
ら受信された信号の関数として回路１２５により作成さ
れたデジタル制御信号１０８によって直接的に制御され
るので、余分なデジタル／アナログ変換器を設ける必要
が無くなり、レーザダイオード２を流れる電流を変化さ
せる必要も無くなる。したがって、回路はより小型化さ
れ、電流が一定に保たれるレーザダイオード２は、従来
技術の場合よりも寿命が長くなる。
れる読み取りヘッドのタイプの違い、並びに、光ディス
ク１の表面条件若しくは他の要因に起因した信号Ｓ’０
乃至Ｓ’３の振幅の変化を補正することができる。増幅
器３０乃至３３は、アナログ／デジタル変換器１１８か
ら受信された信号の関数として回路１２５により作成さ
れたデジタル制御信号１０８によって直接的に制御され
るので、余分なデジタル／アナログ変換器を設ける必要
が無くなり、レーザダイオード２を流れる電流を変化さ
せる必要も無くなる。したがって、回路はより小型化さ
れ、電流が一定に保たれるレーザダイオード２は、従来
技術の場合よりも寿命が長くなる。
【００４７】勿論、本発明は、上記の実施例に限定され
ることはなく、あらゆる変形を包含する。特に、図３に
記載されたデジタル利得制御型増幅器は、光ディスク読
み取り装置の読み取りヘッドによって出力された信号を
処理する回路以外の他のアプリケーションに適用され得
る。特に、本発明は、チューナーによって出力されたビ
デオ信号又はオーディオ信号の処理にも使用され得る。
ることはなく、あらゆる変形を包含する。特に、図３に
記載されたデジタル利得制御型増幅器は、光ディスク読
み取り装置の読み取りヘッドによって出力された信号を
処理する回路以外の他のアプリケーションに適用され得
る。特に、本発明は、チューナーによって出力されたビ
デオ信号又はオーディオ信号の処理にも使用され得る。
【図１】従来技術による光ディスク読み取り装置の一部
の略構成図である。
の略構成図である。
【図２】（ａ）乃至（ｃ）は、利得調節段を有する従来
技術のアナログ／デジタル処理システムの３通りの例を
表わす図である。
技術のアナログ／デジタル処理システムの３通りの例を
表わす図である。
【図３】本発明の第１の実施例による利得デジタル可制
御型増幅器の構成図である。
御型増幅器の構成図である。
【図４】本発明の第２の実施例による利得デジタル可制
御型増幅器の構成図である。
御型増幅器の構成図である。
【図５】本発明を実現する光ディスク読み取り装置の一
部の構成図である。
部の構成図である。
１ 光ディスク ２ レーザダイオード ３ 光ビーム ４ 反射ビーム ５ 読み取りヘッド ３０〜３３ 利得制御型増幅器 ４０〜４３ オフセット制御回路 ５０〜５３，２０６，２０７ 抵抗 ６０〜６３，２０３ 演算増幅器 １１０〜１１３ 電流／電流型増幅器 １１５ マルチプレクサ １２５ デジタル回路 １７１，１７２，．．．，１７Ｍ スイッチ １８１，１８２，．．．，１８Ｎ スイッチ ２００ デジタル信号 ２０１，２０２ ＮチャネルＭＯＳトランジスタ ２０４ トランジスタ ２１０ 制御論理回路 Ｔ71，Ｔ72，．．．，Ｔ7M ＰチャネルＭＯＳトラン
ジスタ Ｔ81，Ｔ82，．．．，Ｔ8N ＰチャネルＭＯＳトラン
ジスタ
ジスタ Ｔ81，Ｔ82，．．．，Ｔ8N ＰチャネルＭＯＳトラン
ジスタ
Claims (9)
- 【請求項１】 入力信号を入力電流に変換する入力段
と、 各基準電流源を流れる電流の和が上記入力電流と一致す
るように配置された基準電流源の系列と、 上記基準電流源を流れる電流が２倍にされ、各出力電流
源を流れる電流の和が出力電流と一致するように配置さ
れた出力電流源の系列と、 上記出力電流を出力信号に変換する出力段とを有し、 上記基準電流源の系列及び上記出力電流源の系列内に接
続されている電流源の個数は、上記デジタル信号によっ
て制御され、可変利得増幅器の利得を決めることを特徴
とするデジタル信号によって制御される可変利得増幅
器。 - 【請求項２】 上記基準電流源と直列に配置された第１
のスイッチと、 上記出力電流源と直列に配置された第２のスイッチとを
更に有し、 上記第１のスイッチ及び第２のスイッチの開閉は、上記
デジタル信号に基づいて制御論理回路によって作成され
た２値命令により制御されることを特徴とする請求項１
記載の可変利得増幅器。 - 【請求項３】 上記基準電流源はＰチャネルＭＯＳトラ
ンジスタにより構成され、上記ＰチャネルＭＯＳトラン
ジスタのすべてのゲート及びすべてのドレインは上記第
１のスイッチに接続され、 上記出力電流源は別のＰチャネルＭＯＳトランジスタに
より構成され、上記別のＰチャネルＭＯＳトランジスタ
のすべてのゲートは一体的に接続され、上記基準電流源
の上記ゲート及び上記ドレインに接続され、上記別のＰ
チャネルＭＯＳトランジスタのソースは上記第２のスイ
ッチに接続されていることを特徴とする請求項２記載の
可変利得増幅器。 - 【請求項４】 上記基準電流源を制御する上記第１のス
イッチの中の閉じたスイッチの個数は、上記出力電流源
を制御する上記第２のスイッチの中の閉じたスイッチの
個数に反比例することを特徴とする請求項２又は３記載
の可変利得制御増幅器。 - 【請求項５】 上記デジタル信号はＮc 個のビットを用
いて符号化され、 上記出力電流源を制御する上記第２のスイッチの中の閉
じたスイッチの個数ｎは、１からＮc までの間で変化
し、 上記基準電流源を制御する上記第１のスイッチの中の閉
じたスイッチの個数ｍは、式： ｍ＝ＮC −ｎ＋１ に従って、ＮC から１までの間で変化することを特徴と
する請求項４記載の可変利得増幅器。 - 【請求項６】 上記の各出力電流源は上記デジタル信号
の中の１ビットによって制御され、 上記出力電流源のサイズは上記デジタル信号のビットの
重要度の関数として重み付けされることを特徴とする請
求項２又は３記載の可変利得増幅器。 - 【請求項７】 上記デジタル信号は６ビットを用いて符
号化され、 上記基準電流源の系列は同一サイズの６４個の電流源に
より構成され、 上記出力電流源の系列は上記デジタル信号のビットの重
要度によって重み付けされたサイズの６個の電流源によ
り構成されることを特徴とする請求項６記載の可変利得
制御装置。 - 【請求項８】 光ビームを出射するレーザダイオード
と、装置内に収容された光ディスクによって反射された
光ビームをピックアップするよう設計されたフォトダイ
オードとを有し、上記フォトダイオードによって出力さ
れた信号はアナログ／デジタル変換器に送られる前に処
理システム内で処理され、上記アナログ／デジタル変換
器の出力はデジタル回路に接続されている、光ディスク
の読み取り装置であって、 上記処理システムは、上記アナログ／デジタル変換器の
入力に与えられる信号を上記アナログ／デジタル変換器
のダイナミックレンジに適合させるように、上記デジタ
ル回路により出力されたデジタル信号によって制御され
る可変利得増幅器を有することを特徴とする光ディスク
の読み取り装置。 - 【請求項９】 上記レーザダイオードを流れる電流は略
一定であることを特徴とする請求項８記載の光ディスク
の読み取り装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9812495 | 1998-10-06 | ||
| FR9812495A FR2784820B1 (fr) | 1998-10-06 | 1998-10-06 | Dispositif amplificateur a gain commandable numeriquement et appareil lecteur de disques optiques incorporant un tel dispositif |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000201037A true JP2000201037A (ja) | 2000-07-18 |
| JP2000201037A5 JP2000201037A5 (ja) | 2006-11-24 |
| JP4755743B2 JP4755743B2 (ja) | 2011-08-24 |
Family
ID=9531240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28473299A Expired - Fee Related JP4755743B2 (ja) | 1998-10-06 | 1999-10-05 | デジタル利得可制御型増幅器及び光ディスク読み取り装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6184752B1 (ja) |
| EP (1) | EP0993110B1 (ja) |
| JP (1) | JP4755743B2 (ja) |
| CN (1) | CN1158651C (ja) |
| DE (1) | DE69931231T2 (ja) |
| FR (1) | FR2784820B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184698A (ja) * | 2006-01-05 | 2007-07-19 | Yamatake Corp | 受光アンプ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756576B1 (en) * | 2000-08-30 | 2004-06-29 | Micron Technology, Inc. | Imaging system having redundant pixel groupings |
| FR2820907A1 (fr) | 2001-02-13 | 2002-08-16 | St Microelectronics Sa | Circuit de normalisation a tension d'erreur reduite |
| JP3857123B2 (ja) * | 2001-12-14 | 2006-12-13 | シャープ株式会社 | 受光アンプ回路及びそれを用いた光ディスク記録再生装置 |
| KR100524949B1 (ko) * | 2003-02-27 | 2005-11-01 | 삼성전자주식회사 | 광디스크의 배속에 따라 증폭이득을 제어하는 광신호변환장치 및 그의 증폭이득 제어방법 |
| JP4068590B2 (ja) * | 2004-05-06 | 2008-03-26 | 株式会社東芝 | 電流電圧変換回路 |
| JP2006279703A (ja) * | 2005-03-30 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 可変利得増幅器並びにそれを用いたミキサ及び直交変調器 |
| CN100527609C (zh) * | 2005-10-26 | 2009-08-12 | 威盛电子股份有限公司 | 可变增益放大电路及相关方法 |
| US7643573B2 (en) * | 2006-03-17 | 2010-01-05 | Cirrus Logic, Inc. | Power management in a data acquisition system |
| JP5812959B2 (ja) * | 2011-12-15 | 2015-11-17 | キヤノン株式会社 | 撮像装置 |
| JP5924924B2 (ja) | 2011-12-15 | 2016-05-25 | キヤノン株式会社 | 電子回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064506A (en) * | 1976-04-08 | 1977-12-20 | Rca Corporation | Current mirror amplifiers with programmable current gains |
| JPS61285808A (ja) * | 1985-06-11 | 1986-12-16 | Sharp Corp | 電流増幅回路 |
| JPH0348506A (ja) * | 1989-04-19 | 1991-03-01 | Nec Corp | 電流可変回路 |
| JPH08293742A (ja) * | 1995-04-11 | 1996-11-05 | Sgs Thomson Microelectron Sa | 電流増幅器 |
| JPH1093436A (ja) * | 1996-09-19 | 1998-04-10 | Oki Electric Ind Co Ltd | デジタル・アナログ変換回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940760A (en) * | 1975-03-21 | 1976-02-24 | Analog Devices, Inc. | Digital-to-analog converter with current source transistors operated accurately at different current densities |
| US4250461A (en) * | 1979-04-20 | 1981-02-10 | Rca Corporation | Current mirror amplifier |
| US4439673A (en) * | 1981-08-27 | 1984-03-27 | Sprague Electric Company | Two terminal integrated circuit light-sensor |
| US4485301A (en) * | 1982-02-01 | 1984-11-27 | Sprague Electric Company | Linear two-terminal integrated circuit photo sensor |
| JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
| JP2988795B2 (ja) * | 1992-05-29 | 1999-12-13 | シャープ株式会社 | 受光増幅装置 |
| US5373253A (en) * | 1993-09-20 | 1994-12-13 | International Business Machines Corporation | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range |
| WO1996007927A2 (en) | 1994-09-01 | 1996-03-14 | Philips Electronics N.V. | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage |
| DE19644996A1 (de) | 1996-10-30 | 1998-05-07 | Thomson Brandt Gmbh | Eingangssignalverstärker |
| US5753903A (en) * | 1996-11-05 | 1998-05-19 | Medar, Inc. | Method and system for controlling light intensity in a machine vision system |
-
1998
- 1998-10-06 FR FR9812495A patent/FR2784820B1/fr not_active Expired - Fee Related
-
1999
- 1999-09-17 EP EP99402282A patent/EP0993110B1/en not_active Expired - Lifetime
- 1999-09-17 DE DE69931231T patent/DE69931231T2/de not_active Expired - Lifetime
- 1999-09-22 CN CNB991194179A patent/CN1158651C/zh not_active Expired - Fee Related
- 1999-10-05 JP JP28473299A patent/JP4755743B2/ja not_active Expired - Fee Related
- 1999-10-06 US US09/413,393 patent/US6184752B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064506A (en) * | 1976-04-08 | 1977-12-20 | Rca Corporation | Current mirror amplifiers with programmable current gains |
| JPS61285808A (ja) * | 1985-06-11 | 1986-12-16 | Sharp Corp | 電流増幅回路 |
| JPH0348506A (ja) * | 1989-04-19 | 1991-03-01 | Nec Corp | 電流可変回路 |
| JPH08293742A (ja) * | 1995-04-11 | 1996-11-05 | Sgs Thomson Microelectron Sa | 電流増幅器 |
| JPH1093436A (ja) * | 1996-09-19 | 1998-04-10 | Oki Electric Ind Co Ltd | デジタル・アナログ変換回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184698A (ja) * | 2006-01-05 | 2007-07-19 | Yamatake Corp | 受光アンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0993110A1 (en) | 2000-04-12 |
| FR2784820A1 (fr) | 2000-04-21 |
| CN1250209A (zh) | 2000-04-12 |
| CN1158651C (zh) | 2004-07-21 |
| EP0993110B1 (en) | 2006-05-10 |
| JP4755743B2 (ja) | 2011-08-24 |
| US6184752B1 (en) | 2001-02-06 |
| DE69931231T2 (de) | 2007-02-22 |
| FR2784820B1 (fr) | 2000-12-08 |
| DE69931231D1 (de) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528758B2 (en) | Flash-type analog to digital conversion circuit for comparing an analog input voltage with a plurality of reference voltages | |
| US5283579A (en) | Digital to analog converter having high multiplying bandwidth | |
| US5959475A (en) | Complementary push-pull CMOS source follower analog video buffer | |
| JP2000201037A (ja) | デジタル利得可制御型増幅器及び光ディスク読み取り装置 | |
| KR100494202B1 (ko) | Ａ/ｄ 변환기 | |
| JP2930005B2 (ja) | 高精度デジタル／アナログコンバータ | |
| JPH05243874A (ja) | デジタル利得設定を備えたモノリシック集積差動増幅器 | |
| US6717449B2 (en) | Variable resistance circuit and application circuits using the variable resistance circuit | |
| EP1465347B1 (en) | Monotonic precise current DAC | |
| US5444363A (en) | Low noise apparatus for receiving an input current and producing an output current which mirrors the input current | |
| KR960010390B1 (ko) | 스위칭 정전류원회로 | |
| EP0651500A1 (en) | Operational amplifier | |
| US6448851B1 (en) | Amplifier with offset compensation for a high voltage output transistor stage | |
| KR19990023616A (ko) | 아날로그-디지탈 변환기용 차동쌍 방식의 폴딩 보간 회로 | |
| US6114882A (en) | Current comparator and method therefor | |
| US6480128B1 (en) | High-speed sample-and-hold circuit with gain | |
| US6331803B1 (en) | Constant bandwidth, variable gain amplifier, and method | |
| JP2002237743A (ja) | コンパレータ及びａ／ｄコンバータ | |
| KR20080077200A (ko) | 스위칭 가능 폴딩 회로, 아날로그-디지털 변환기 및 스위칭가능 폴딩 회로 동작 방법 | |
| JPH09246885A (ja) | 入力回路及びオペアンプ回路並びに半導体集積回路装置 | |
| US7279984B2 (en) | Method for differential-mode processing of an incident voltage relative to a reference voltage and corresponding device | |
| US7312741B2 (en) | Analog-to-digital converter circuit and reference circuit | |
| US20080075473A1 (en) | Receiver circuit | |
| US5422642A (en) | DC centering analog receiver for flash A/D converter | |
| KR101894664B1 (ko) | 오프셋 전압의 보정 기능을 가지는 cmos차동증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |