JP2000206175A - Ｌｓｉ電流測定装置 - Google Patents
Ｌｓｉ電流測定装置Info
- Publication number
- JP2000206175A JP2000206175A JP11003075A JP307599A JP2000206175A JP 2000206175 A JP2000206175 A JP 2000206175A JP 11003075 A JP11003075 A JP 11003075A JP 307599 A JP307599 A JP 307599A JP 2000206175 A JP2000206175 A JP 2000206175A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- comparator
- lsi
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩテスターの性能に依存せず、高速に消
費電流の測定を行い、ＬＳＩのコスト増加を抑制する。 【解決手段】 ＬＳＩ電流測定装置に電流測定専用のボ
ード１０を実装する。電流測定ボード１０は電流検出抵
抗１２、差動増幅器１４、ウィンドウコンパレータ１６
から構成される。ウィンドウコンパレータ１６は上限検
出コンパレータ２２、下限検出コンパレータ２４及びＯ
Ｒ回路２６から構成される。電流測定ボード１０の入出
力端子は電流供給端子３０と電流被測定端子３６と上限
入力端子３２と下限入力端子３４と判定結果出力端子３
８からなる。
費電流の測定を行い、ＬＳＩのコスト増加を抑制する。 【解決手段】 ＬＳＩ電流測定装置に電流測定専用のボ
ード１０を実装する。電流測定ボード１０は電流検出抵
抗１２、差動増幅器１４、ウィンドウコンパレータ１６
から構成される。ウィンドウコンパレータ１６は上限検
出コンパレータ２２、下限検出コンパレータ２４及びＯ
Ｒ回路２６から構成される。電流測定ボード１０の入出
力端子は電流供給端子３０と電流被測定端子３６と上限
入力端子３２と下限入力端子３４と判定結果出力端子３
８からなる。
Description
【０００１】
【発明の属する技術分野】 本発明は消費電流を簡単か
つ高速に測定し判定可能なＬＳＩ電流測定装置に関す
る。
つ高速に測定し判定可能なＬＳＩ電流測定装置に関す
る。
【０００２】
【従来の技術】 ＬＳＩ測定装置の一般の構成を図４に
示す。被測定デバイスはＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄ
ｅｒ Ｔｅｓｔ）ボード４８上に置かれ、テストボード
４６、テストヘッド４４及びケーブル４２を介してＬＳ
Ｉテスター４０により測定される。
示す。被測定デバイスはＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄ
ｅｒ Ｔｅｓｔ）ボード４８上に置かれ、テストボード
４６、テストヘッド４４及びケーブル４２を介してＬＳ
Ｉテスター４０により測定される。
【０００３】従来においては、ＬＳＩの消費電流の測定
はＬＳＩテスター４０の電流測定機能を使って行ってお
り、測定時間はＬＳＩテスター４０の性能に依存してい
た。例えば、ＬＳＩテスター４０内部で電流値を電圧値
に変換した後、アナログ／デジタル変換し、上限値また
は下限値とデジタル値での判定を行うものも有る。この
場合、消費電流の測定は非常に長時間を要す。また、Ｌ
ＳＩテスター４０は電流測定の汎用性を担保しているた
め、一般に測定に長時間を要す。
はＬＳＩテスター４０の電流測定機能を使って行ってお
り、測定時間はＬＳＩテスター４０の性能に依存してい
た。例えば、ＬＳＩテスター４０内部で電流値を電圧値
に変換した後、アナログ／デジタル変換し、上限値また
は下限値とデジタル値での判定を行うものも有る。この
場合、消費電流の測定は非常に長時間を要す。また、Ｌ
ＳＩテスター４０は電流測定の汎用性を担保しているた
め、一般に測定に長時間を要す。
【０００４】
【発明が解決しようとする課題】消費電流の測定をＬＳ
Ｉテスター内の機能に任せておくと、測定に長時間を要
し、ＬＳＩのコスト増加となっていた。更に、近年、Ｉ
ＤＤＱ測定と称する方法が適用されるようになってき
た。ＩＤＤＱ測定とは、テストパターンを実行させた
後、ＬＳＩ内部のロジックの状態を所定の状態にし、そ
の消費電流を測定することにより、ＬＳＩ内部のロジッ
クの不良箇所を発見する方法である。この為、消費電流
の測定を多数回行わなければならず、ＬＳＩのコスト増
加は深刻なものとなった。
Ｉテスター内の機能に任せておくと、測定に長時間を要
し、ＬＳＩのコスト増加となっていた。更に、近年、Ｉ
ＤＤＱ測定と称する方法が適用されるようになってき
た。ＩＤＤＱ測定とは、テストパターンを実行させた
後、ＬＳＩ内部のロジックの状態を所定の状態にし、そ
の消費電流を測定することにより、ＬＳＩ内部のロジッ
クの不良箇所を発見する方法である。この為、消費電流
の測定を多数回行わなければならず、ＬＳＩのコスト増
加は深刻なものとなった。
【０００５】そこで、本発明の目的は高速に消費電流の
測定を行い、ＬＳＩのコスト増加を抑制することにあ
る。
測定を行い、ＬＳＩのコスト増加を抑制することにあ
る。
【０００６】
【課題を解決するための手段】上記の問題を解決するた
めに、本発明のＬＳＩ電流測定装置は、電流供給端子と
電流被測定端子と上限入力端子と下限入力端子と判定結
果出力端子のみの端子を有し、前記電流供給端子に一端
が接続され前記電流被測定端子に異なる一端が接続され
た抵抗と、該抵抗の両端が入力の二端子に接続された差
動増幅器と、該差動増幅器の出力端子が入力の一端子に
接続され、前記上限入力端子が異なる入力の一端子に接
続された第一のコンパレータと、前記差動増幅器の出力
端子が入力の一端子に接続され、前記下限入力端子が異
なる入力の一端子に接続された第二のコンパレータと、
前記第一のコンパレータの出力と第二のコンパレータの
出力とを組み合わせる論理回路と、から成り、該論理回
路の出力が前記判定結果出力端子に接続される電流測定
ボードを備えていることを特徴とする。
めに、本発明のＬＳＩ電流測定装置は、電流供給端子と
電流被測定端子と上限入力端子と下限入力端子と判定結
果出力端子のみの端子を有し、前記電流供給端子に一端
が接続され前記電流被測定端子に異なる一端が接続され
た抵抗と、該抵抗の両端が入力の二端子に接続された差
動増幅器と、該差動増幅器の出力端子が入力の一端子に
接続され、前記上限入力端子が異なる入力の一端子に接
続された第一のコンパレータと、前記差動増幅器の出力
端子が入力の一端子に接続され、前記下限入力端子が異
なる入力の一端子に接続された第二のコンパレータと、
前記第一のコンパレータの出力と第二のコンパレータの
出力とを組み合わせる論理回路と、から成り、該論理回
路の出力が前記判定結果出力端子に接続される電流測定
ボードを備えていることを特徴とする。
【０００７】
【作用および効果】本発明のＬＳＩ電流測定装置におけ
る電流測定ボードは、電流供給端子と電流被測定端子と
上限入力端子と下限入力端子と判定結果出力端子のみの
端子を有しているので、テストボードに簡単に搭載でき
る。また、電流測定ボード上の部品が少ないので、高速
に不良品の判定ができ、また、電流測定ボードの物理的
面積を小さくすることができる。
る電流測定ボードは、電流供給端子と電流被測定端子と
上限入力端子と下限入力端子と判定結果出力端子のみの
端子を有しているので、テストボードに簡単に搭載でき
る。また、電流測定ボード上の部品が少ないので、高速
に不良品の判定ができ、また、電流測定ボードの物理的
面積を小さくすることができる。
【０００８】また、本発明のＬＳＩ電流測定装置を使用
すれば、ＬＳＩテスターの電流測定機能を使用していな
いので、ＬＳＩ内部のロジックのファンクションチェッ
クと同時に電流測定ができ、トータルの測定時間の短縮
が図れる。
すれば、ＬＳＩテスターの電流測定機能を使用していな
いので、ＬＳＩ内部のロジックのファンクションチェッ
クと同時に電流測定ができ、トータルの測定時間の短縮
が図れる。
【０００９】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら詳細に説明する。図１は本発明の実施例であ
るＬＳＩ電流測定装置を示す図である。被測定デバイス
はＤＵＴボード４８上に置かれ、テストボード４６、テ
ストヘッド４４及びケーブル４２を介してＬＳＩテスタ
ー４０により測定される。テストボード４６上には電流
測定ボード１０が実装されている。
照しながら詳細に説明する。図１は本発明の実施例であ
るＬＳＩ電流測定装置を示す図である。被測定デバイス
はＤＵＴボード４８上に置かれ、テストボード４６、テ
ストヘッド４４及びケーブル４２を介してＬＳＩテスタ
ー４０により測定される。テストボード４６上には電流
測定ボード１０が実装されている。
【００１０】図２は本発明の実施例の電流測定ボード１
０の回路構成を示す図である。電流測定ボード１０は電
流検出抵抗１２、差動増幅器１４、ウィンドウコンパレ
ータ１６から構成される。ウィンドウコンパレータ１６
は上限検出コンパレータ２２、下限検出コンパレータ２
４及びＯＲ回路２６から構成される。電流測定ボード１
０の入出力端子は電流供給端子３０と電流被測定端子３
６と上限入力端子３２と下限入力端子３４と判定結果出
力端子３８からなる。
０の回路構成を示す図である。電流測定ボード１０は電
流検出抵抗１２、差動増幅器１４、ウィンドウコンパレ
ータ１６から構成される。ウィンドウコンパレータ１６
は上限検出コンパレータ２２、下限検出コンパレータ２
４及びＯＲ回路２６から構成される。電流測定ボード１
０の入出力端子は電流供給端子３０と電流被測定端子３
６と上限入力端子３２と下限入力端子３４と判定結果出
力端子３８からなる。
【００１１】図３は本発明の実施例であるＬＳＩ電流測
定装置の消費電流測定時の構成を説明する図である。電
流供給端子３０はＬＳＩテスター４０からケーブル４
２、テストヘッド４４及びテストボード４６を介して一
定の電源電圧が供給される。電流被測定端子３６にはＤ
ＵＴボード４８を介して被測定デバイスの電源端子に接
続される。上限入力端子３２と下限入力端子３４にはＬ
ＳＩテスター４０から各々上限と下限設定の為の電圧が
入力される。判定結果出力端子３８からの信号はテスト
ヘッド４４及びケーブル４２を介してＬＳＩテスター４
０に入力される。
定装置の消費電流測定時の構成を説明する図である。電
流供給端子３０はＬＳＩテスター４０からケーブル４
２、テストヘッド４４及びテストボード４６を介して一
定の電源電圧が供給される。電流被測定端子３６にはＤ
ＵＴボード４８を介して被測定デバイスの電源端子に接
続される。上限入力端子３２と下限入力端子３４にはＬ
ＳＩテスター４０から各々上限と下限設定の為の電圧が
入力される。判定結果出力端子３８からの信号はテスト
ヘッド４４及びケーブル４２を介してＬＳＩテスター４
０に入力される。
【００１２】図２に示すように、電流供給端子３０と電
流被測定端子３６との間には電流検出抵抗１２が設置さ
れている。電流検出抵抗１２の電流供給端子３０側の一
端は差動増幅器１４の非反転入力端子に接続され、電流
検出抵抗１２の電流被測定端子３６側の一端は差動増幅
器１４の反転入力端子に接続されている。差動増幅器１
４の出力端子は上限検出コンパレータ２２の非反転入力
端子に接続され、また、下限検出コンパレータ２４の反
転入力端子に接続される。上限検出コンパレータ２２の
反転入力端子には上限入力端子３２が接続され、下限検
出コンパレータ２４の非反転入力端子には下限入力端子
３４が接続される。上限検出コンパレータ２２の出力端
子と下限検出コンパレータ２４の出力端子はＯＲ回路２
６の入力端子に接続される。ＯＲ回路２６の出力端子は
判定結果出力端子３８に接続される。
流被測定端子３６との間には電流検出抵抗１２が設置さ
れている。電流検出抵抗１２の電流供給端子３０側の一
端は差動増幅器１４の非反転入力端子に接続され、電流
検出抵抗１２の電流被測定端子３６側の一端は差動増幅
器１４の反転入力端子に接続されている。差動増幅器１
４の出力端子は上限検出コンパレータ２２の非反転入力
端子に接続され、また、下限検出コンパレータ２４の反
転入力端子に接続される。上限検出コンパレータ２２の
反転入力端子には上限入力端子３２が接続され、下限検
出コンパレータ２４の非反転入力端子には下限入力端子
３４が接続される。上限検出コンパレータ２２の出力端
子と下限検出コンパレータ２４の出力端子はＯＲ回路２
６の入力端子に接続される。ＯＲ回路２６の出力端子は
判定結果出力端子３８に接続される。
【００１３】電流被測定端子３６から電流が流出する
と、電流検出抵抗１２の両端には電圧が発生する。この
電圧を差動増幅器１４により所定の倍率で増幅する。上
限検出コンパレータ２２、下限検出コンパレータ２４及
びＯＲ回路２６はウィンドウコンパレータ１６を構成
し、差動増幅器１４の出力電圧が上限入力端子３２の入
力電圧よりも高い場合と、差動増幅器１４の出力電圧が
下限入力端子３４の入力電圧よりも低い場合には判定結
果出力端子３８にハイレベルが出力され、ＬＳＩテスタ
ー４０は不良と判定する。
と、電流検出抵抗１２の両端には電圧が発生する。この
電圧を差動増幅器１４により所定の倍率で増幅する。上
限検出コンパレータ２２、下限検出コンパレータ２４及
びＯＲ回路２６はウィンドウコンパレータ１６を構成
し、差動増幅器１４の出力電圧が上限入力端子３２の入
力電圧よりも高い場合と、差動増幅器１４の出力電圧が
下限入力端子３４の入力電圧よりも低い場合には判定結
果出力端子３８にハイレベルが出力され、ＬＳＩテスタ
ー４０は不良と判定する。
【００１４】以上の実施例では下限入力端子３４が存在
し、消費電流の下限をも判定できる電流測定ボードにつ
いて説明したが、下限入力端子３４を持たず、消費電流
の上限のみを判定する電流測定ボードも実現可能であ
る。
し、消費電流の下限をも判定できる電流測定ボードにつ
いて説明したが、下限入力端子３４を持たず、消費電流
の上限のみを判定する電流測定ボードも実現可能であ
る。
【図１】本発明の実施例であるＬＳＩ電流測定装置を示
す図である。
す図である。
【図２】本発明の実施例の電流測定ボードの回路構成を
示す図である。
示す図である。
【図３】本発明の実施例であるＬＳＩ電流測定装置の消
費電流測定時の構成を説明する図である。
費電流測定時の構成を説明する図である。
【図４】一般のＬＳＩ測定装置を示す図である。
１ ：ＬＳＩ測定装置 ２ ：ＬＳＩ電流測定装置 １０ ：電流測定ボード １２ ：電流検出抵抗 １４ ：差動増幅器 １６ ：ウィンドウコンパレータ ２２ ：上限検出コンパレータ ２４ ：下限検出コンパレータ ２６ ：ＯＲ回路 ３０ ：電流供給端子 ３２ ：上限入力端子 ３４ ：下限入力端子 ３６ ：電流被測定端子 ３８ ：判定結果出力端子 ４０ ：ＬＳＩテスター ４２ ：ケーブル ４４ ：テストヘッド ４６ ：テストボード ４８ ：ＤＵＴボード
Claims (1)
- 【請求項１】 電流供給端子と電流被測定端子と上限入
力端子と下限入力端子と判定結果出力端子のみの端子を
有し、 前記電流供給端子に一端が接続され前記電流被測定端子
に異なる一端が接続された抵抗と、 該抵抗の両端が入力の二端子に接続された差動増幅器
と、 該差動増幅器の出力端子が入力の一端子に接続され、前
記上限入力端子が異なる入力の一端子に接続された第一
のコンパレータと、 前記差動増幅器の出力端子が入力の一端子に接続され、
前記下限入力端子が異なる入力の一端子に接続された第
二のコンパレータと、 前記第一のコンパレータの出力と第二のコンパレータの
出力とを組み合わせる論理回路と、から成り、 該論理回路の出力が前記判定結果出力端子に接続される
電流測定ボードを備えるＬＳＩ電流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003075A JP2000206175A (ja) | 1999-01-08 | 1999-01-08 | Ｌｓｉ電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003075A JP2000206175A (ja) | 1999-01-08 | 1999-01-08 | Ｌｓｉ電流測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000206175A true JP2000206175A (ja) | 2000-07-28 |
Family
ID=11547230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11003075A Pending JP2000206175A (ja) | 1999-01-08 | 1999-01-08 | Ｌｓｉ電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000206175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004085469A (ja) * | 2002-08-28 | 2004-03-18 | Yamaha Corp | 半導体検査方法及び装置 |
-
1999
- 1999-01-08 JP JP11003075A patent/JP2000206175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004085469A (ja) * | 2002-08-28 | 2004-03-18 | Yamaha Corp | 半導体検査方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142080B1 (ko) | 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치 | |
| JP4119060B2 (ja) | 試験装置 | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| JP2001522461A (ja) | 漏洩電流の補償を伴う集積回路テスタ | |
| JP2000206175A (ja) | Ｌｓｉ電流測定装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP3494942B2 (ja) | 集積半導体回路 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JP3098726B2 (ja) | プリント基板の検査装置 | |
| JP2002156403A (ja) | 電子デバイスの試験装置 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
| JP2001166005A (ja) | 半導体試験装置のデバイス用電源装置 | |
| JP2956191B2 (ja) | 電源供給回路 | |
| JPH0366622B2 (ja) | ||
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH05180883A (ja) | 抵抗値測定装置 | |
| JPH0712942Y2 (ja) | Ｉｃ試験装置 | |
| JPH08105935A (ja) | 半導体集積回路の検査装置 | |
| KR0148723B1 (ko) | 단일 모듈 구조를 갖는 검사 장비를 이용한 집적회로 병렬 검사 시스템 및 방법 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JP2001208801A (ja) | Ｉｃテスタのリーク電流補正方法およびその装置 |