JP2000207291A - メモリ装置の診断方法 - Google Patents

Abstract

(57)【要約】 【課題】本発明の目的は、ＥＣＣ訂正したデータを書き
込むための付加機構等の特別な機構を持たない汎用の計
算機において、メモリの素子故障を診断する方法を提供
することにある。 【解決手段】ＥＣＣ訂正したデータを書き込むための付
加機構等の特別な機構を持たない汎用の計算機におい
て、メモリの素子故障を診断することを可能とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主メモリ及びＥＣＣ
訂正機構を備える計算機に係り、メモリの診断方法に関
する。

【０００２】

【従来の技術】従来から電力，交通，公共などの産業分
野では信頼性の高い産業用計算機が利用されている。こ
のような計算機は故障が発生しないように工夫されると
ともに、仮に故障が発生したとしてもその故障が軽度の
場合は処理を続行すると共に重度故障に至る前に予防保
全を行う機能を持つ必要がある。このような要求に応え
るため、例えばメモリシングルビットエラーでは従来で
はＥＣＣ訂正機構により読み出したデータの訂正を行う
と共に訂正したデータをメモリに書き込み、再度同じメ
モリアドレスでシングルビットエラーが発生した場合は
素子故障と判断する診断手段を備えていた。

【０００３】しかしながら、訂正したデータを書き込む
ための付加機構が必要であり、また書き込み動作による
性能低下が発生する。

【０００４】近年、産業用計算機には信頼性に加えて性
能が求められており、汎用の高性能なプロセッサを利用
するケースが増えているが、これらのプロセッサは標準
のメモリインタフェースを備えており、多くの場合上記
のような付加機構は持たず、また性能重視のため従来の
ような診断方法は採れない。

【０００５】また、特開平6−161796 号公報や特開平10
−133899号公報のように特別な付加機構を持たず診断プ
ログラムによりメモリＥＣＣエラーの発生回数をカウン
トし、しきい値監視する方法が知られているが、これら
は素子のソリッド故障を判断するには至っていない。

【０００６】

【発明が解決しようとする課題】本発明の目的は、ＥＣ
Ｃ訂正したデータを書き込むための付加機構等の特別な
機構を持たない汎用の計算機において、メモリの素子故
障を診断する方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、上記課題を解
決するために、シングルビットエラーの発生を時系列的
に記憶し、復電によっても揮発しない記憶手段，復電の
発生を時系列的に記憶する手段，シングルビットエラー
及び復電の発生を監視する手段，シングルビットエラー
が発生したアドレス，過去に発生したエラーのメモリア
ドレス，復電発生の有無によりメモリのシングルビット
エラーが素子故障によるものかα線等の外的要因による
ものかを判断する手段を持ち、請求項１に示す方法によ
り、ＥＣＣ訂正したデータを書き込むための付加機構等
の特別な機構を持たない汎用の計算機において、メモリ
の素子故障を診断することを可能とした。

【０００８】

【発明の実施の形態】図１に、本発明を適用する計算機
を示す。この計算機はプロセッサ１０，プロセッサから
のアクセスを制御するシステムコントローラ２０，主メ
モリ３０，入出力機器を制御する入出力コントローラ４
０，システムコントローラ２０とプロセッサ１０，主メ
モリ３０，入出力コントローラ４０をそれぞれ接続する
ためのプロセッサバス５０，メモリバス６０，システム
バス７０を有している。プロセッサ１０からの主メモリ
３０，入出力コントローラ４０へのアクセスはシステム
コントローラ２０を経由して行われる。

【０００９】図２に、システムコントローラ２０，主メ
モリ３０の構成を示す。

【００１０】システムコントローラ２０と主メモリ３０
はメモリバス６０で接続され、メモリバス６０は列アド
レス有効信号６１，行アドレス有効信号６２，読み出し
／書込み信号６３，行，列アドレス信号６４，データ信
号６５から構成される。

【００１１】システムコントローラ２０はプロセッサバ
スのアドレス信号５１から列アドレス有効信号６１，行
アドレス有効信号６２，読み出し／書込み信号６３を生
成する制御回路２１，アドレスバッファ２２，プロセッ
サバスのデータ信号５２からＥＣＣコードを生成するＥ
ＣＣエンコード回路２４，書込みデータバッファ２３，
メモリバスのデータ信号６５からのデータ読み出しにお
いてＥＣＣによりシングルビットエラーの検出を行うＥ
ＣＣエラー検出回路２５，シングルビットエラーが発生
した場合にＥＣＣコードをデコードし、データの訂正を
行うＥＣＣデコード回路２６，読み出しデータバッファ
２７より構成される。

【００１２】主メモリ３０はダイナミックＲＡＭ等のメ
モリ素子より構成される。

【００１３】次にシステムコントローラ２０と主メモリ
３０の動作について説明する。メモリへの書込みは図１
に示したプロセッサ１０がプロセッサバスのアドレス信
号５１及びデータ信号５２に書込み先のメモリアドレス
及びデータを出力することで行われる。アドレスは制御
回路２１によってメモリ素子を特定する列アドレス有効
信号６１，行アドレス有効信号６２に変換され、読み出
し／書込み信号６３は書込みを表わすＬレベルとなる。
データはＥＣＣエンコード回路２４によってＥＣＣコー
ドを付加され、書込みデータバッファ２３に一旦保持さ
れ、前記の列アドレス有効信号６１，行アドレス有効信
号６２，読み出し／書込み信号６３の確定に合わせて主
メモリ３０に書き込まれる。

【００１４】また読み出し時は読み出し／書込み信号６
３は読み出しを表わすＨレベルとなり、メモリバスのデ
ータ信号６５に出力されたデータはＥＣＣエラー検出回
路２５によりチェックされ、エラーが無ければそのまま
読み出し、エラーが有った場合にはＥＣＣデコード回路
２６によりデータを訂正し、データバッファ２７に保持
され、プロセッサ１０に読み込まれる。

【００１５】このようにシステムコントローラ２０はメ
モリシングルビットエラーが発生した場合にＥＣＣ訂正
機構により読み出しデータのみ訂正し、主メモリ上のデ
ータは訂正しない。

【００１６】図３に図１の計算機上で動作するプログラ
ムとデータの構成を示す。エラー発生監視プログラムは
メモリのシングルビットエラーの発生及び復電を監視し
ており、それらのイベントが発生すると発生時刻，エラ
ー種別，メモリアドレス等の補助情報をエラーログファ
イル３００に記録する。エラーログファイル３００は不
揮発性の記憶装置に構成され、本実施例の場合は固定磁
気ディスク装置である。

【００１７】メモリ診断プログラム２００はエラーログ
ファイル３００を参照し、シングルビットエラーのログ
があった場合にはメモリエラーファイル４００に一時的
に記録する。メモリエラーファイル４００も同様に不揮
発性の記憶装置に構成され、本実施例の場合は固定磁気
ディスク装置である。

【００１８】図４にエラーログファイル３００の記録フ
ォーマットを示す。１件あたりのエラー情報はエラー発
生時刻，エラー発生時刻順に割り付けるエラーＮo.，エ
ラー種別，エラーに関する補助情報により構成される。
ここでエラー種別‘０１’はメモリシングルビットエラ
ー、‘０２’は復電ログを表わす。

【００１９】図５にメモリエラーファイル４００の記録
フォーマットを示す。１件あたりのエラー情報はエラー
発生時刻，エラー発生時刻順に割り付けるエラーＮo.，
メモリシングルビットエラーが発生したメモリアドレス
により構成される。ここでメモリアドレスとは物理アド
レスである。

【００２０】図６にメモリ診断プログラムのフローチャ
ートを示す。メモリ監視プログラムは計算機稼働中は常
に起動され、エラーログファイルを参照し（ステップ１
０）、シングルビットエラーの発生をエラー種別により
識別する（ステップ２０）。ステップ２０においてはエ
ラーログファイル中の最新のエラーのエラー種別が‘０
１’以外の場合はステップ１０に戻り、‘０１’の場合
はメモリエラーファイルを参照する（ステップ３０）。

【００２１】次にステップ４０に進み、メモリエラーフ
ァイルの前回エラーログのメモリアドレスと最新のエラ
ーのメモリアドレスを比較し、アドレスが不一致の場合
はステップ６０に進む。ステップ６０では現在のメモリ
アドレス件数と予め設定した規定値と比較する。

【００２２】ここで規定値未満の場合はステップ１２０
に進み、規定値を超えた場合はステップ７０にてメモリ
エラーファイル中の最も古いエラーログと最新のエラー
ログの発生時間差が予め設定した規定時間以内の場合、
主メモリを構成するメモリ素子の制御回路の故障と判断
し、ステップ８０にてアラームを出力する。その後、ス
テップ９０にてメモリエラーファイル内の全エラーログ
を消去する。ステップ７０にて発生時間差が規定時間を
超えている場合はステップ１２０に進み、最新のエラー
ログをメモリエラーファイルに追加する。

【００２３】ステップ４０にて前回エラーログのメモリ
アドレスと最新のエラーのメモリアドレスが一致した場
合はステップ１００に進み、再度エラーログファイルを
参照し、最新のメモリエラーログ以前に復電ログが無い
か確認する(ステップ１１０)。ステップ１１０にてエラ
ー種別‘０２’を確認した場合は主メモリを構成するメ
モリ素子のメモリアドレスにて特定されるメモリセルの
故障と判断し、ステップ８０に進み、アラームを出力す
る。ステップ１１０にて復電ログが確認できなかった場
合はステップ１２０に進む。

【００２４】図７に図６のステップ６０における規定値
を３回、ステップ７０における規定時間を５秒とした実
施例を示す。本図に従い、各ケースにおけるフローを説
明する。

【００２５】１）図４，図５のケース 図４においてＮo.１のエラーログが記録された時点から
の処理はまず、図７のステップ１０においてエラーログ
ファイルを参照し、ステップ２０にてＮo.１のエラーロ
グのエラー種別が‘０１’であることからステップ３０
に進む。ここでメモリエラーファイル（図５）を参照
し、前回ログであるＮo.２と比較する（ステップ４
０）。この結果アドレスが不一致であることからステッ
プ６０に進み、規定値と比較し、３回以上であることか
らステップ７０に進む。ステップ７０ではエラーログＮ
o.１からＮo.３までの発生時間を規定時間である５秒と
比較し、これを超えていることからメモリセルの故障と
は判断せず、ステップ９０に進み、メモリエラーファイ
ルを消去する。

【００２６】２）図４Ａ，図５Ａのケース 図５ＡのＮo.１を記録した時点では図７のステップ６０
における規定値３を超えており、またステップ７０にお
いてエラーログＮo.１からＮo.３までの発生時間が規定
時間の５秒以内であることからメモリセル故障と判断
し、ステップ８０に進みアラームを出力する。

【００２７】２）図４Ｂ，図５Ｂのケース 図５ＢのＮo.１を記録した時点では図７のステップ４０
において前回ログのＮo.２とアドレスが一致しているた
めステップ１００に進む。ステップ１００でエラーログ
を参照し、図４ＢのＮo.２に復電ログがあるためメモリ
セル故障と判断し、ステップ１１０からステップ８０に
進みアラームを出力する。

【００２８】

【発明の効果】本発明によれば、シングルビットエラー
の発生を時系列的に記憶し、復電によっても揮発しない
記憶手段，復電の発生を時系列的に記憶する手段，シン
グルビットエラー及び復電の発生を監視する手段，シン
グルビットエラーが発生したアドレス，過去に発生した
エラーのメモリアドレス，復電発生の有無によりメモリ
のシングルビットエラーが素子故障によるものかα線等
の外的要因によるものかを判断する手段を持ち、ＥＣＣ
訂正したデータを書き込むための付加機構等の特別な機
構を持たない汎用の計算機において、メモリの素子故障
を診断することができる。

【図面の簡単な説明】

【図１】本発明の計算機の構成を示す図。

【図２】システムコントローラ，主メモリの構成を示す
図。

【図３】プログラムとデータの構成を示す図。

【図４】エラーログファイルのフォーマットを示す図。

【図５】メモリエラーファイルのフォーマットを示す
図。

【図６】診断プログラムのフローを示す図。

【図７】診断プログラムのフローを示す図。

【符号の説明】

１０…プロセッサ、２０…システムコントローラ、３０
…主メモリ、４０…入出力コントローラ、１００…エラ
ー発生監視プログラム、２００…メモリ診断プログラ
ム。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B018 GA03 GA05 GA07 HA14 HA25 HA31 JA22 KA01 MA01 NA02 QA13 RA01 RA03 RA04 RA11 5B025 AD13 AE09 5B042 GA33 JJ17 JJ31 MA08

Claims (2)

【特許請求の範囲】
1. 【請求項１】プロセッサ，システムコントローラ，入出
   力コントローラ，主メモリ及びこれらを互いに接続する
   ためのプロセッサバス，メモリバス，システムバスを備
   え、主メモリからのデータ読み出し時シングルビットエ
   ラーが発生した場合はＥＣＣ(Error Checking and Corr
   ecting feature）訂正機構により読み出しデータのみ訂
   正し、主メモリ上のデータは訂正しない計算機におい
   て、 シングルビットエラーの発生を時系列的に記憶し、復電
   によっても揮発しない記憶手段，復電の発生を時系列的
   に記憶する手段，シングルビットエラーの発生を監視す
   る手段，メモリの診断を行う手段を持ち、 メモリの診断を行う手段がシングルビットエラー発生の
   記憶手段により記録されたメモリアドレスを参照し、規
   定の時間内に発生したシングルビットエラーのメモリア
   ドレスが規定個数以上の場合はメモリ素子内の制御回路
   の故障と判断し、交換要求を行い、規定の時間内に発生
   したシングルビットエラーのメモリアドレスが規定個数
   未満である場合はα線等の外的要因によるものと判断
   し、交換要求を行わないことを特徴とするメモリ装置の
   診断方法。
2. 【請求項２】請求項１に記載の計算機において、シング
   ルビットエラーの発生を時系列的に記憶し、復電によっ
   ても揮発しない記憶手段，復電の発生を時系列的に記憶
   する手段，シングルビットエラー及び復電の発生を監視
   する手段，メモリの診断を行う手段を持ち、 メモリの診断を行う手段がシングルビットエラー発生の
   記憶手段により記録されたメモリアドレスを参照し、２
   回のシングルビットエラーの間に復電があり、かつそれ
   らのメモリアドレスが一致した場合は規定の時間内に発
   生したシングルビットエラーのメモリアドレスが規定個
   数以上の場合はメモリ素子内の特定のメモリセル故障と
   判断し、交換要求を行い、復電が無い場合はα線等の外
   的要因によるものと判断し、交換要求を行わないことを
   特徴とするメモリ装置の診断方法。