JP2000208432A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000208432A JP2000208432A JP11007755A JP775599A JP2000208432A JP 2000208432 A JP2000208432 A JP 2000208432A JP 11007755 A JP11007755 A JP 11007755A JP 775599 A JP775599 A JP 775599A JP 2000208432 A JP2000208432 A JP 2000208432A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- wiring member
- semiconductor device
- manufacturing
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は高周波に適する低抵抗、高Ｑ値イン
ダクーの電極配線を製造する半導体装置にかかるもので
ある。 【解決手段】 本発明は半導体基板１１の上面に電極配
線部材１２を形成し、この電極配線部材１２の上面に感
光性樹脂２１を塗布し、露光、現像して感光性樹脂を開
口し、キュア後これらの感光性樹脂２１をマスクとして
電極配線部材１２をエッチングするようにしたものであ
る。
ダクーの電極配線を製造する半導体装置にかかるもので
ある。 【解決手段】 本発明は半導体基板１１の上面に電極配
線部材１２を形成し、この電極配線部材１２の上面に感
光性樹脂２１を塗布し、露光、現像して感光性樹脂を開
口し、キュア後これらの感光性樹脂２１をマスクとして
電極配線部材１２をエッチングするようにしたものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に、低抵抗、高Ｑ値インダクターの電極配
線を形成する半導体装置の製造方法に関する。
法に係り、特に、低抵抗、高Ｑ値インダクターの電極配
線を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】一般
に半導体装置を製造するには図１２に示すように半導体
基板１１の上面に電極配線部材１２がスパッタされる。
このスパッタされた電極配線部材１２の上面には図１３
に示すように数μm程度のレジスト１３が塗布され、図
１４に示すように露光、現像によりパターンニング後、
これをマスクにRIE装置によるエッチングを行い半導体
基板１１の上面に図１７に示すように電極配線Wを形成
するようにしている。
に半導体装置を製造するには図１２に示すように半導体
基板１１の上面に電極配線部材１２がスパッタされる。
このスパッタされた電極配線部材１２の上面には図１３
に示すように数μm程度のレジスト１３が塗布され、図
１４に示すように露光、現像によりパターンニング後、
これをマスクにRIE装置によるエッチングを行い半導体
基板１１の上面に図１７に示すように電極配線Wを形成
するようにしている。
【０００３】ところで、半導体装置が高周波化されてく
ると低抵抗、高Ｑ値インダクター１４に形成する必要が
あり、図１５に示すように電極配線部材１２の厚さが２
〜８μm程度まで厚くなってきた。
ると低抵抗、高Ｑ値インダクター１４に形成する必要が
あり、図１５に示すように電極配線部材１２の厚さが２
〜８μm程度まで厚くなってきた。
【０００４】この厚膜の電極配線部材１２をレジスト１
３をマスクとして電極配線Wを製造するときレジスト１
３が薄いことに加えRIEの選択比が充分にとれないため
図１６に示すようにエッチング途中でレジスト１３が消
失してしまうことがあった。
３をマスクとして電極配線Wを製造するときレジスト１
３が薄いことに加えRIEの選択比が充分にとれないため
図１６に示すようにエッチング途中でレジスト１３が消
失してしまうことがあった。
【０００５】そのため、電極配線Wが図１７に示すよう
に狙い通りに形成されず低抵抗、高Ｑ値インダクターに
することができないと言う問題があった。
に狙い通りに形成されず低抵抗、高Ｑ値インダクターに
することができないと言う問題があった。
【０００６】そこで本発明は厚膜の電極配線部材により
良好な配線電極を形成するようにした半導体装置の製造
方法を提供することを目的とするものである。
良好な配線電極を形成するようにした半導体装置の製造
方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】請求項１の発明は半導体
基板の上面に電極配線部材を形成し、この電極配線部材
の上面に感光性樹脂を塗布し、露光、現像して感光性樹
脂を開口し、キュア後、これらの感光性樹脂をマスクと
して電極配線部材をエッチングすることを特徴とする半
導体装置の製造方法を提供するものである。
基板の上面に電極配線部材を形成し、この電極配線部材
の上面に感光性樹脂を塗布し、露光、現像して感光性樹
脂を開口し、キュア後、これらの感光性樹脂をマスクと
して電極配線部材をエッチングすることを特徴とする半
導体装置の製造方法を提供するものである。
【０００８】また、請求項２の発明は半導体基板の上面
に電極配線部材を形成し、この電極配線部材の上面に無
機膜を形成し、この無機膜の上面に感光性樹脂を塗布
し、露光、現像して感光性樹脂を開口し、キュア後、こ
れをマスクに無機膜をエッチングし、これらの感光性樹
脂、無機膜をマスクとして電極配線部材をエッチングす
ることを特徴とする半導体装置の製造方法を提供するも
のである。
に電極配線部材を形成し、この電極配線部材の上面に無
機膜を形成し、この無機膜の上面に感光性樹脂を塗布
し、露光、現像して感光性樹脂を開口し、キュア後、こ
れをマスクに無機膜をエッチングし、これらの感光性樹
脂、無機膜をマスクとして電極配線部材をエッチングす
ることを特徴とする半導体装置の製造方法を提供するも
のである。
【０００９】さらに、請求項３の発明は保護用無機膜は
ＣＶＤもしくは塗付により形成される酸化膜または窒化
膜であることを特徴とする半導体装置の製造方法を提供
するものである。
ＣＶＤもしくは塗付により形成される酸化膜または窒化
膜であることを特徴とする半導体装置の製造方法を提供
するものである。
【００１０】さらに、請求項４の発明は電極配線部材は
厚さが２μm以上の金属配線であることを特徴とする半
導体装置の製造方法を提供するものである。
厚さが２μm以上の金属配線であることを特徴とする半
導体装置の製造方法を提供するものである。
【００１１】さらに、請求項５の発明は感光性樹脂はポ
リイミド樹脂であることを特徴とする半導体装置の製造
方法を提供するものである。
リイミド樹脂であることを特徴とする半導体装置の製造
方法を提供するものである。
【００１２】
【発明の実施の形態】以下本発明半導体装置の製造方法
の第１の実施の形態を図１ないし図６を参照しながら説
明する。
の第１の実施の形態を図１ないし図６を参照しながら説
明する。
【００１３】本発明半導体装置の製造方法は基本的には
従来の半導体装置の製造方法と同様に行われるので同一
部分は同一符号をもって説明し詳細な説明を省略する。
従来の半導体装置の製造方法と同様に行われるので同一
部分は同一符号をもって説明し詳細な説明を省略する。
【００１４】半導体基板１１の上面には図１に示すよう
に厚さが４μm以上のアルミニウム等の電極配線部材１
２がスパッタされ、低抵抗、高Ｑ値インダクター１４を
形成するようになっている。
に厚さが４μm以上のアルミニウム等の電極配線部材１
２がスパッタされ、低抵抗、高Ｑ値インダクター１４を
形成するようになっている。
【００１５】この電極配線部材１２の上面には図２に示
すように厚さが１０μmの感光性ポリイミド樹脂等の感
光性樹脂２１が塗布され、これを図３に示すように露
光、現像して、感光性樹脂を開口し、キュア後マスク材
として電極配線部材１２のエッチングに支障をきたさな
いようになっている。
すように厚さが１０μmの感光性ポリイミド樹脂等の感
光性樹脂２１が塗布され、これを図３に示すように露
光、現像して、感光性樹脂を開口し、キュア後マスク材
として電極配線部材１２のエッチングに支障をきたさな
いようになっている。
【００１６】この電極配線部材１２を図４に示すように
RIE装置によりエッチングするとき厚い感光性樹脂２１
をマスクとして行う。この厚い感光性樹脂２１はレジス
ト１３より厚膜でも容易に加工できること、および耐熱
性が高いため、RIEの選択比を向上できるので図５に示
すように電極配線部材１２の底部まで垂直にエッチング
しても消失されることがない。
RIE装置によりエッチングするとき厚い感光性樹脂２１
をマスクとして行う。この厚い感光性樹脂２１はレジス
ト１３より厚膜でも容易に加工できること、および耐熱
性が高いため、RIEの選択比を向上できるので図５に示
すように電極配線部材１２の底部まで垂直にエッチング
しても消失されることがない。
【００１７】そのうえ、このエッチングによる感光性樹
脂２１の分解により生ずるポリマー２１aが電極配線部
材１２の側壁を保護しサイドエッチングを防止すること
ができる。
脂２１の分解により生ずるポリマー２１aが電極配線部
材１２の側壁を保護しサイドエッチングを防止すること
ができる。
【００１８】そのため、電極配線部材１２が図６に示す
ように狙い通りの厚さで狙い通りの形状にすることがで
きるばかりか低抵抗で、かつ、高Ｑ値インダクターの電
極配線Wを形成することができる。
ように狙い通りの厚さで狙い通りの形状にすることがで
きるばかりか低抵抗で、かつ、高Ｑ値インダクターの電
極配線Wを形成することができる。
【００１９】図７ないし図１１は本発明半導体装置の製
造方法の第２の実施の形態を示すものである。
造方法の第２の実施の形態を示すものである。
【００２０】電極配線部材１２が厚くなるとエッチング
するときに感光性樹脂２１が図１０に示すように削ら
れ、電極配線部材１２の側壁がサイドエッチングされる
ことがある。
するときに感光性樹脂２１が図１０に示すように削ら
れ、電極配線部材１２の側壁がサイドエッチングされる
ことがある。
【００２１】そのため、この第２の実施の形態では電極
配線部材１２の上部に図７に示すような厚さが数μmの
酸化膜または窒化膜等の無機膜２２が形成され、エッチ
ングするときに電極配線部材１２を保護する。この無機
膜２２の上面に図８に示すように第１の実施の形態と同
様に厚い感光性樹脂２１を塗布する。この厚い感光性樹
脂２１を図９に示すように露光、現像してパターンニン
グ後、これをマスクに無機膜２２をエッチングする。
配線部材１２の上部に図７に示すような厚さが数μmの
酸化膜または窒化膜等の無機膜２２が形成され、エッチ
ングするときに電極配線部材１２を保護する。この無機
膜２２の上面に図８に示すように第１の実施の形態と同
様に厚い感光性樹脂２１を塗布する。この厚い感光性樹
脂２１を図９に示すように露光、現像してパターンニン
グ後、これをマスクに無機膜２２をエッチングする。
【００２２】この電極配線部材１２を図１０に示すよう
にRIE装置によりエッチングするときに電極配線部材１
２と感光性樹脂２１との選択比の相違により感光性樹脂
２１が削られることがあっても無機膜２２が実質的にマ
スクとして作用するから電極配線部材１２が図１１に示
すように底部まで垂直にエッチングすることができる。
にRIE装置によりエッチングするときに電極配線部材１
２と感光性樹脂２１との選択比の相違により感光性樹脂
２１が削られることがあっても無機膜２２が実質的にマ
スクとして作用するから電極配線部材１２が図１１に示
すように底部まで垂直にエッチングすることができる。
【００２３】このエッチングによる感光性樹脂２１の分
解によるポリマー２１aが電極配線部材１２の側壁を保
護することは第１の実施の形態と同様であって電極配線
部材１２を狙い通りの厚さで狙い通りの形状にし低抵抗
で、かつ、高Ｑ値インダクターの電極配線Wを形成する
ことができる。
解によるポリマー２１aが電極配線部材１２の側壁を保
護することは第１の実施の形態と同様であって電極配線
部材１２を狙い通りの厚さで狙い通りの形状にし低抵抗
で、かつ、高Ｑ値インダクターの電極配線Wを形成する
ことができる。
【００２４】
【発明の効果】請求項１、４、５の発明は半導体基板の
上面に電極配線部材を形成し、この電極配線部材の上面
に感光性樹脂を塗布し、露光、現像して感光性樹脂を開
口し、キュア後これらの感光性樹脂をマスクとして電極
配線部材をエッチングするようにしたから厚い電極配線
部材を底部まで垂直にエッチングし低抵抗で、かつ、高
Ｑ値インダクターの電極配線Wを形成することができ
る。
上面に電極配線部材を形成し、この電極配線部材の上面
に感光性樹脂を塗布し、露光、現像して感光性樹脂を開
口し、キュア後これらの感光性樹脂をマスクとして電極
配線部材をエッチングするようにしたから厚い電極配線
部材を底部まで垂直にエッチングし低抵抗で、かつ、高
Ｑ値インダクターの電極配線Wを形成することができ
る。
【００２５】また、請求項２、３、４、５の発明は半導
体基板の上面に電極配線部材を形成し、この電極配線部
材の上面に無機膜を形成し、この無機膜の上面に感光性
樹脂を塗布し、露光、現像して、感光性樹脂を開口し、
キュア後これをマスクにエッチングし、これらの感光性
樹脂、無機膜をマスクとして電極配線部材をエッチング
するようにしたから感光性樹脂が削られることがあって
も電極配線部材を的確にエッチングすることができる。
体基板の上面に電極配線部材を形成し、この電極配線部
材の上面に無機膜を形成し、この無機膜の上面に感光性
樹脂を塗布し、露光、現像して、感光性樹脂を開口し、
キュア後これをマスクにエッチングし、これらの感光性
樹脂、無機膜をマスクとして電極配線部材をエッチング
するようにしたから感光性樹脂が削られることがあって
も電極配線部材を的確にエッチングすることができる。
【図１】本発明半導体装置の製造方法の第１の実施の形
態の第１の製造工程を説明する説明図。
態の第１の製造工程を説明する説明図。
【図２】本発明半導体装置の製造方法の第１の実施の形
態の第２の製造工程を説明する説明図。
態の第２の製造工程を説明する説明図。
【図３】本発明半導体装置の製造方法の第１の実施の形
態の第３の製造工程を説明する説明図。
態の第３の製造工程を説明する説明図。
【図４】本発明半導体装置の製造方法の第１の実施の形
態の第４の製造工程を説明する説明図。
態の第４の製造工程を説明する説明図。
【図５】本発明半導体装置の製造方法の第１の実施の形
態の第５の製造工程を説明する説明図。
態の第５の製造工程を説明する説明図。
【図６】本発明半導体装置の製造方法の第１の実施の形
態により製造した電極配線の正面図。
態により製造した電極配線の正面図。
【図７】本発明半導体装置の製造方法の第２の実施の形
態の第１の製造工程を説明する説明図。
態の第１の製造工程を説明する説明図。
【図８】本発明半導体装置の製造方法の第２の実施の形
態の第２の製造工程を説明する説明図。
態の第２の製造工程を説明する説明図。
【図９】本発明半導体装置の製造方法の第２の実施の形
態の第３の製造工程を説明する説明図。
態の第３の製造工程を説明する説明図。
【図１０】本発明半導体装置の製造方法の第２の実施の
形態の第４の製造工程を説明する説明図。
形態の第４の製造工程を説明する説明図。
【図１１】本発明半導体装置の製造方法の第２の実施の
形態の第５の製造工程を説明する説明図。
形態の第５の製造工程を説明する説明図。
【図１２】従来の半導体装置の製造方法の第１の製造工
程を説明する説明図。
程を説明する説明図。
【図１３】従来の半導体装置の製造方法の第２の製造工
程を説明する説明図。
程を説明する説明図。
【図１４】従来の半導体装置の製造方法の第３の製造工
程を説明する説明図。
程を説明する説明図。
【図１５】一般に使用されている半導体装置の概要を示
す斜視図。
す斜視図。
【図１６】従来の半導体装置の製造方法の第４の製造工
程を説明する説明図。
程を説明する説明図。
【図１７】従来の半導体装置の製造方法により製造した
電極配線の正面図。
電極配線の正面図。
１１ 半導体基板 １２ 電極配線部材 １３ レジスト １４ インダクター ２１ 感光性樹脂 ２２ 無機膜 W 電極配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB02 DD65 DD71 GG19 HH14 5F033 HH08 MM21 QQ01 QQ13 QQ28 QQ74 RR22 RR27 SS21 TT04 VV08 XX04
Claims (5)
- 【請求項１】半導体基板の上面に電極配線部材を形成
し、 この電極配線部材の上面に感光性樹脂を塗布し、 露光、現像して感光性樹脂を開口し、キュア後、 これらの感光性樹脂をマスクとして電極配線部材をエッ
チングする、 ことを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板の上面に電極配線部材を形成
し、 この電極配線部材の上面に無機膜を形成し、 この無機膜の上面に感光性樹脂を塗布し、 露光、現像して感光性樹脂を開口し、キュア後、これを
マスクに無機膜をエッチングし、 これらの感光性樹脂、無機膜をマスクとして電極配線部
材をエッチングする、 ことを特徴とする半導体装置の製造方法。 - 【請求項３】保護用無機膜はＣＶＤもしくは塗付により
形成される酸化膜または窒化膜であることを特徴とする
請求項２記載の半導体装置の製造方法。 - 【請求項４】電極配線部材は厚さが２μm以上の金属配
線等であることを特徴とする請求項１または２記載の半
導体装置の製造方法。 - 【請求項５】感光性樹脂はポリイミド樹脂であることを
特徴とする請求項１または２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007755A JP2000208432A (ja) | 1999-01-14 | 1999-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007755A JP2000208432A (ja) | 1999-01-14 | 1999-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208432A true JP2000208432A (ja) | 2000-07-28 |
Family
ID=11674523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11007755A Pending JP2000208432A (ja) | 1999-01-14 | 1999-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611474B1 (ko) * | 2003-12-30 | 2006-08-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
-
1999
- 1999-01-14 JP JP11007755A patent/JP2000208432A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611474B1 (ko) * | 2003-12-30 | 2006-08-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JP2003188148A (ja) | 半導体装置の製造方法 | |
| JP3326709B2 (ja) | パターン形成方法 | |
| JP2000208432A (ja) | 半導体装置の製造方法 | |
| JP3585039B2 (ja) | ホール形成方法 | |
| JPH0681173A (ja) | 金属膜パターン形成方法 | |
| TW434719B (en) | Formation of alignment mark and structure covering the same | |
| CN100375237C (zh) | 抗蚀剂填入方法和半导体器件的制造方法 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| JPS6039834A (ja) | 微細パタ−ンの形成方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2004040019A (ja) | 金属配線の形成方法 | |
| JPH01239921A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP3400962B2 (ja) | 配線基板の製造方法 | |
| JP2000174117A (ja) | 半導体装置の製造方法 | |
| US20030049567A1 (en) | Method for fabricating gate of semiconductor device | |
| JPH0123944B2 (ja) | ||
| JPH0590198A (ja) | 半導体装置の製造方法 | |
| JPH04291721A (ja) | 薄膜回路の製造方法 | |
| JPS5911647A (ja) | 半導体装置の製造方法 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPS5984550A (ja) | 半導体装置の製法 |