JPH0590198A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590198A JPH0590198A JP25236391A JP25236391A JPH0590198A JP H0590198 A JPH0590198 A JP H0590198A JP 25236391 A JP25236391 A JP 25236391A JP 25236391 A JP25236391 A JP 25236391A JP H0590198 A JPH0590198 A JP H0590198A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- line pattern
- contact hole
- thin portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】コンタクトホールの形成方法に関し、コンタク
トホールの最小加工寸法をラインパターンの最小加工寸
法と同等レベルとして半導体装置の集積度を向上できる
ことを目的とする。 【構成】絶縁膜3上にレジスト4を塗布し、レジスト4
に素子部2を含みかつ金属配線5の形成方向又は形成方
向と直交する方向に延びるラインパターン6を開口し、
レジスト4をマスクとして絶縁膜3を厚さhの半分まで
エッチングして薄肉部7を形成する。次に、薄肉部7を
含むように絶縁膜3上にレジスト8を塗布し、レジスト
8に素子部2を含みかつラインパターン6の開口方向と
直交する方向に延びるラインパターン9を開口し、レジ
スト8をマスクとして絶縁膜3を薄肉部7の厚さ分だけ
エッチングしてコンタクトホール10を形成する。
トホールの最小加工寸法をラインパターンの最小加工寸
法と同等レベルとして半導体装置の集積度を向上できる
ことを目的とする。 【構成】絶縁膜3上にレジスト4を塗布し、レジスト4
に素子部2を含みかつ金属配線5の形成方向又は形成方
向と直交する方向に延びるラインパターン6を開口し、
レジスト4をマスクとして絶縁膜3を厚さhの半分まで
エッチングして薄肉部7を形成する。次に、薄肉部7を
含むように絶縁膜3上にレジスト8を塗布し、レジスト
8に素子部2を含みかつラインパターン6の開口方向と
直交する方向に延びるラインパターン9を開口し、レジ
スト8をマスクとして絶縁膜3を薄肉部7の厚さ分だけ
エッチングしてコンタクトホール10を形成する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、詳しくはコンタクトホールの形成方法に関する。
係り、詳しくはコンタクトホールの形成方法に関する。
【0002】近年の半導体装置の高集積化に伴い、ライ
ンパターンの幅だけでなく、素子部又は配線等の下地コ
ンタクト材料と絶縁膜上に形成される金属配線とを接続
するためのコンタクトホールの加工寸法も小さくできる
ことが要求されている。
ンパターンの幅だけでなく、素子部又は配線等の下地コ
ンタクト材料と絶縁膜上に形成される金属配線とを接続
するためのコンタクトホールの加工寸法も小さくできる
ことが要求されている。
【0003】
【従来の技術】従来の半導体装置製造におけるコンタク
トホールの形成は、リソグラフィー(露光)工程におい
てレジストに正方形状のコンタクトホールのパターンを
形成し、エッチング工程においてこのレジストをマスク
にして絶縁膜をエッチングすることにより行われてい
る。ところが、リソグラフィー工程における最小加工寸
法と解像度との関係は、図6に示すよう解像度を大きく
しようとすると、破線で示すコンタクトホールの一辺の
最小加工寸法は実線で示すラインパターンの幅の最小加
工寸法よりもかなり大きくなってしまう。従って、図7
に示すように配線30は微細化できるが、コンタクトホ
ール31は微細化できないため、配線30に接続される
コンタクト32も微細化できない。
トホールの形成は、リソグラフィー(露光)工程におい
てレジストに正方形状のコンタクトホールのパターンを
形成し、エッチング工程においてこのレジストをマスク
にして絶縁膜をエッチングすることにより行われてい
る。ところが、リソグラフィー工程における最小加工寸
法と解像度との関係は、図6に示すよう解像度を大きく
しようとすると、破線で示すコンタクトホールの一辺の
最小加工寸法は実線で示すラインパターンの幅の最小加
工寸法よりもかなり大きくなってしまう。従って、図7
に示すように配線30は微細化できるが、コンタクトホ
ール31は微細化できないため、配線30に接続される
コンタクト32も微細化できない。
【0004】又、従来の半導体装置製造では、コンタク
トホールの微細化に対応するためにバイアススパッタや
タングステンシリサイド(WSi)の埋め込み技術など
を使用してステップカバレッジの向上を図っている。図
8はアルミニウム(Al)のバイアススパッタを示し、
半導体基板33上に形成した絶縁膜35の一部が素子部
34までエッチングされてコンタクトホール36が形成
されている。そして、スパッタリングによりアルミニウ
ム層37を実線で示す位置まで形成した後、このアルミ
ニウム層37をターゲットとしてコンタクトホール内に
おける突出部37aを含めてアルミニウム層37を破線
で示すように削り、再びスパッタリングによりアルミニ
ウム層37を二点鎖線で示す位置まで形成している。
トホールの微細化に対応するためにバイアススパッタや
タングステンシリサイド(WSi)の埋め込み技術など
を使用してステップカバレッジの向上を図っている。図
8はアルミニウム(Al)のバイアススパッタを示し、
半導体基板33上に形成した絶縁膜35の一部が素子部
34までエッチングされてコンタクトホール36が形成
されている。そして、スパッタリングによりアルミニウ
ム層37を実線で示す位置まで形成した後、このアルミ
ニウム層37をターゲットとしてコンタクトホール内に
おける突出部37aを含めてアルミニウム層37を破線
で示すように削り、再びスパッタリングによりアルミニ
ウム層37を二点鎖線で示す位置まで形成している。
【0005】又、図9はタングステンシリサイド(WS
i)の埋め込み技術を示し、CVD法(化学気相成長
法)によりコンタクトホール36内に絶縁膜35の上縁
部付近までタングステン層38を形成し、スパッタリン
グにより絶縁膜35上にアルミニウム層39を形成して
いる。
i)の埋め込み技術を示し、CVD法(化学気相成長
法)によりコンタクトホール36内に絶縁膜35の上縁
部付近までタングステン層38を形成し、スパッタリン
グにより絶縁膜35上にアルミニウム層39を形成して
いる。
【0006】
【発明が解決しようとする課題】ところが、従来の半導
体装置製造におけるリソグラフィー工程ではコンタクト
ホールの一辺の最小加工寸法をラインパターンの幅の最
小加工寸法ほど微細化できず、これが集積度の向上を図
る上で問題となる。
体装置製造におけるリソグラフィー工程ではコンタクト
ホールの一辺の最小加工寸法をラインパターンの幅の最
小加工寸法ほど微細化できず、これが集積度の向上を図
る上で問題となる。
【0007】本発明は上記問題を解決するためになされ
たものであって、コンタクトホールの一辺の最小加工寸
法をラインパターンの幅の最小加工寸法と同等レベルと
することができ、よって集積度を向上できることを目的
とする。
たものであって、コンタクトホールの一辺の最小加工寸
法をラインパターンの幅の最小加工寸法と同等レベルと
することができ、よって集積度を向上できることを目的
とする。
【0008】又、本発明はバイアススパッタやタングス
テンシリサイドの埋め込み技術などを使用せずに、容易
に金属配線のステップカバレッジを向上できることを目
的とする。
テンシリサイドの埋め込み技術などを使用せずに、容易
に金属配線のステップカバレッジを向上できることを目
的とする。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するため、素子部又は配線等の下地コンタクト材料上方
の絶縁膜を下地コンタクト材料までエッチングすること
により下地コンタクト材料と絶縁膜上に形成される金属
配線とを接続するためのコンタクトホールを形成するよ
うにした半導体装置の製造方法において、絶縁膜上にレ
ジストを塗布した後、レジストに、ホール形成位置を含
みかつ金属配線の形成方向又は形成方向と直交する方向
に延びるラインパターンを開口し、このレジストをマス
クとして絶縁膜をその厚さ方向の中間部までエッチング
して薄肉部を形成する第1の工程と、前記薄肉部を含む
ように絶縁膜上にレジストを塗布した後、レジストに、
ホール形成位置を含みかつ前記第1の工程におけるライ
ンパターンの開口方向と直交する方向に延びるラインパ
ターンを開口し、このレジストをマスクとして絶縁膜を
前記薄肉部の厚さ分だけエッチングすることによりホー
ル形成位置にコンタクトホールを形成する第2の工程と
を含んで構成した。
するため、素子部又は配線等の下地コンタクト材料上方
の絶縁膜を下地コンタクト材料までエッチングすること
により下地コンタクト材料と絶縁膜上に形成される金属
配線とを接続するためのコンタクトホールを形成するよ
うにした半導体装置の製造方法において、絶縁膜上にレ
ジストを塗布した後、レジストに、ホール形成位置を含
みかつ金属配線の形成方向又は形成方向と直交する方向
に延びるラインパターンを開口し、このレジストをマス
クとして絶縁膜をその厚さ方向の中間部までエッチング
して薄肉部を形成する第1の工程と、前記薄肉部を含む
ように絶縁膜上にレジストを塗布した後、レジストに、
ホール形成位置を含みかつ前記第1の工程におけるライ
ンパターンの開口方向と直交する方向に延びるラインパ
ターンを開口し、このレジストをマスクとして絶縁膜を
前記薄肉部の厚さ分だけエッチングすることによりホー
ル形成位置にコンタクトホールを形成する第2の工程と
を含んで構成した。
【0010】
【作用】従って、コンタクトホールの一辺の最小加工寸
法がラインパターンの幅の最小加工寸法となるため、半
導体装置の集積度を向上することが可能となる。
法がラインパターンの幅の最小加工寸法となるため、半
導体装置の集積度を向上することが可能となる。
【0011】又、コンタクトホールの周縁に薄肉部が形
成されるので、バイアススパッタやタングステンシリサ
イドの埋め込み技術などを使用しなくても、金属配線の
ステップカバレッジを容易に向上することができる。
成されるので、バイアススパッタやタングステンシリサ
イドの埋め込み技術などを使用しなくても、金属配線の
ステップカバレッジを容易に向上することができる。
【0012】
【実施例】以下、本発明を具体化した一実施例を図1〜
図4に従って説明する。図1は一実施例の製造工程を示
している。図1(a)に示すように、半導体基板1には
下地コンタクト材料としての素子部2(例えば、MOS
トランジスタのソース領域又はドレイン領域)が形成さ
れ、半導体基板1上には絶縁膜3が形成されている。ま
ず、絶縁膜3上にレジスト4を塗布した後、素子部2上
のホール形成位置を含みかつ金属配線としてのアルミニ
ウム配線5(二点鎖線で示す)の形成方向に延びるライ
ンパターン6(図2参照)を、レジスト4に開口する。
続いて、図1(b)に示すように、レジスト4をマスク
として絶縁膜3を厚さhの半分(h/2)までエッチン
グすることにより薄肉部7を形成し、レジスト4を除去
する。
図4に従って説明する。図1は一実施例の製造工程を示
している。図1(a)に示すように、半導体基板1には
下地コンタクト材料としての素子部2(例えば、MOS
トランジスタのソース領域又はドレイン領域)が形成さ
れ、半導体基板1上には絶縁膜3が形成されている。ま
ず、絶縁膜3上にレジスト4を塗布した後、素子部2上
のホール形成位置を含みかつ金属配線としてのアルミニ
ウム配線5(二点鎖線で示す)の形成方向に延びるライ
ンパターン6(図2参照)を、レジスト4に開口する。
続いて、図1(b)に示すように、レジスト4をマスク
として絶縁膜3を厚さhの半分(h/2)までエッチン
グすることにより薄肉部7を形成し、レジスト4を除去
する。
【0013】次に、図1(c)に示すように、薄肉部7
を含むように絶縁膜3上にレジスト8を塗布した後、素
子部2上のホール形成位置を含みかつ前記ラインパター
ン6(図2参照)の開口方向と直交する方向に延びるラ
インパターン9(図3参照)を、レジスト8に開口す
る。続いて、図1(d)に示すように、レジスト8をマ
スクとして絶縁膜3を前記薄肉部7の厚さh/2だけエ
ッチングすることにより素子部2に達するコンタクトホ
ール10を形成し、レジスト8を除去する。尚、レジス
ト8をマスクとするエッチングにより、図4に示すよう
に厚さh/2の薄肉部11も形成される。
を含むように絶縁膜3上にレジスト8を塗布した後、素
子部2上のホール形成位置を含みかつ前記ラインパター
ン6(図2参照)の開口方向と直交する方向に延びるラ
インパターン9(図3参照)を、レジスト8に開口す
る。続いて、図1(d)に示すように、レジスト8をマ
スクとして絶縁膜3を前記薄肉部7の厚さh/2だけエ
ッチングすることにより素子部2に達するコンタクトホ
ール10を形成し、レジスト8を除去する。尚、レジス
ト8をマスクとするエッチングにより、図4に示すよう
に厚さh/2の薄肉部11も形成される。
【0014】そして、図1(e)に示すように絶縁膜3
上に従来公知のスパッタリングによりアルミニウム層1
2を形成した後、同アルミニウム層12をラインパター
ンを形成したレジスト(図示しない)をマスクとしてエ
ッチングすることより図2に二点鎖線で示すアルミニウ
ム配線5が形成される。
上に従来公知のスパッタリングによりアルミニウム層1
2を形成した後、同アルミニウム層12をラインパター
ンを形成したレジスト(図示しない)をマスクとしてエ
ッチングすることより図2に二点鎖線で示すアルミニウ
ム配線5が形成される。
【0015】このように、本実施例ではラインパターン
6,9の加工寸法(幅)が、そのままコンタクトホール
10の加工寸法(一辺の長さ)となる。従って、ライン
パターン6,9を最小加工寸法とすることによりコンタ
クトホール10の最小加工寸法をラインパターン6,9
と同等レベルとすることができ、よって半導体装置の集
積度を向上することができる。
6,9の加工寸法(幅)が、そのままコンタクトホール
10の加工寸法(一辺の長さ)となる。従って、ライン
パターン6,9を最小加工寸法とすることによりコンタ
クトホール10の最小加工寸法をラインパターン6,9
と同等レベルとすることができ、よって半導体装置の集
積度を向上することができる。
【0016】又、アルミニウム配線5のステップカバレ
ッジはコンタクトホールを囲む絶縁膜の厚さが薄いほど
向上されるのであるが、本実施例ではコンタクトホール
10の周縁に絶縁膜3の厚さhの半分の厚さh/2の薄
肉部7,11が形成されるので、従来のバイアススパッ
タやタングステンシリサイドの埋め込み技術などを使用
せずに、容易にアルミニウム配線5のステップカバレッ
ジを向上することができる。
ッジはコンタクトホールを囲む絶縁膜の厚さが薄いほど
向上されるのであるが、本実施例ではコンタクトホール
10の周縁に絶縁膜3の厚さhの半分の厚さh/2の薄
肉部7,11が形成されるので、従来のバイアススパッ
タやタングステンシリサイドの埋め込み技術などを使用
せずに、容易にアルミニウム配線5のステップカバレッ
ジを向上することができる。
【0017】尚、本実施例ではアルミニウム配線5(金
属配線)の形成方向に延びるラインパターン6を開口し
たレジスト4をマスクとして薄肉部7を形成するエッチ
ング工程の後に、ラインパターン6に直交するラインパ
ターン9を開口したレジスト8をマスクとしたエッチン
グ工程を行うことによりコンタクトホール10を形成す
るようにしたが、この2工程の順序を入れ換えてもよ
い。
属配線)の形成方向に延びるラインパターン6を開口し
たレジスト4をマスクとして薄肉部7を形成するエッチ
ング工程の後に、ラインパターン6に直交するラインパ
ターン9を開口したレジスト8をマスクとしたエッチン
グ工程を行うことによりコンタクトホール10を形成す
るようにしたが、この2工程の順序を入れ換えてもよ
い。
【0018】又、本実施例ではラインパターン6を開口
したレジスト4をマスクとして薄肉部7を形成するエッ
チング工程と、ラインパターン6に直交するラインパタ
ーン9を開口したレジスト8をマスクとしたエッチング
工程との2工程によりコンタクトホール10を形成する
ようにしたが、この2工程間に別のエッチング工程を加
えてもよい。例えば図1(c)に示すように薄肉部7を
形成した後、図5に示すようにラインパターン6と同方
向に延びかつラインパターン6よりも短いラインパター
ンを開口したレジストをマスクとしたエッチングを薄肉
部7に行うことにより第2の薄肉部13を形成する。そ
して、ラインパターン6に直交するラインパターン9を
開口したレジスト8をマスクとしたエッチングによりコ
ンタクトホール10を形成する。このようにすれば、コ
ンタクトホール10の周縁に薄肉部7よりも薄い第2の
薄肉部13が形成されるので、アルミニウム配線5のス
テップカバレッジをより向上することができる。
したレジスト4をマスクとして薄肉部7を形成するエッ
チング工程と、ラインパターン6に直交するラインパタ
ーン9を開口したレジスト8をマスクとしたエッチング
工程との2工程によりコンタクトホール10を形成する
ようにしたが、この2工程間に別のエッチング工程を加
えてもよい。例えば図1(c)に示すように薄肉部7を
形成した後、図5に示すようにラインパターン6と同方
向に延びかつラインパターン6よりも短いラインパター
ンを開口したレジストをマスクとしたエッチングを薄肉
部7に行うことにより第2の薄肉部13を形成する。そ
して、ラインパターン6に直交するラインパターン9を
開口したレジスト8をマスクとしたエッチングによりコ
ンタクトホール10を形成する。このようにすれば、コ
ンタクトホール10の周縁に薄肉部7よりも薄い第2の
薄肉部13が形成されるので、アルミニウム配線5のス
テップカバレッジをより向上することができる。
【0019】又、本実施例では下地コンタクト材料を素
子部2としたが、下層配線を下地コンタクト材料とした
コンタクトホールの形成に実施してもよい。
子部2としたが、下層配線を下地コンタクト材料とした
コンタクトホールの形成に実施してもよい。
【0020】
【発明の効果】以上詳述したように本発明によれば、コ
ンタクトホールの一辺の最小加工寸法をラインパターン
の幅の最小加工寸法と同等レベルとすることができ、半
導体装置の集積度を向上できるとともに、バイアススパ
ッタやタングステンシリサイドの埋め込み技術などを使
用せずに、容易に金属配線のステップカバレッジを向上
できる優れた効果がある。
ンタクトホールの一辺の最小加工寸法をラインパターン
の幅の最小加工寸法と同等レベルとすることができ、半
導体装置の集積度を向上できるとともに、バイアススパ
ッタやタングステンシリサイドの埋め込み技術などを使
用せずに、容易に金属配線のステップカバレッジを向上
できる優れた効果がある。
【図1】(a)〜(e)は一実施例の製造工程を示す各
断面図である。
断面図である。
【図2】図1(b)の平面図である。
【図3】図1(d)の平面図である。
【図4】図1(d)の斜視図である。
【図5】別の実施例を示す断面図である。
【図6】半導体装置の露光における最小加工寸法と解像
度との関係を示す図である。
度との関係を示す図である。
【図7】従来の配線及びコンタクトホールを示す平面図
である。
である。
【図8】従来の配線工程を示す断面図である。
【図9】従来の配線工程を示す断面図である。
2 下地コンタクト材料としての素子部 3 絶縁膜 4,8 レジスト 5 金属配線 6,9 ラインパターン 7 薄肉部 10 コンタクトホール
Claims (1)
- 【請求項1】 素子部又は配線等の下地コンタクト材料
(2)上方の絶縁膜(3)を下地コンタクト材料(2)
までエッチングすることにより下地コンタクト材料
(2)と絶縁膜(3)上に形成される金属配線(5)と
を接続するためのコンタクトホール(10)を形成する
ようにした半導体装置の製造方法において、 絶縁膜(3)上にレジスト(4)を塗布した後、レジス
ト(4)に、ホール形成位置を含みかつ金属配線(5)
の形成方向又は形成方向と直交する方向に延びるライン
パターン(6)を開口し、このレジスト(4)をマスク
として絶縁膜(3)をその厚さ方向の中間部までエッチ
ングして薄肉部(7)を形成する第1の工程と、 前記薄肉部(7)を含むように絶縁膜(3)上にレジス
ト(8)を塗布した後、レジスト(8)に、ホール形成
位置を含みかつ前記第1の工程におけるラインパターン
(6)の開口方向と直交する方向に延びるラインパター
ン(9)を開口し、このレジスト(8)をマスクとして
絶縁膜(3)を前記薄肉部(7)の厚さ分だけエッチン
グすることによりホール形成位置にコンタクトホール
(10)を形成する第2の工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25236391A JPH0590198A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25236391A JPH0590198A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590198A true JPH0590198A (ja) | 1993-04-09 |
Family
ID=17236255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25236391A Withdrawn JPH0590198A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590198A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459509A (zh) * | 2019-07-24 | 2019-11-15 | 浙江荷清柔性电子技术有限公司 | 一种芯片的互连封装方法及互连封装结构 |
-
1991
- 1991-09-30 JP JP25236391A patent/JPH0590198A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459509A (zh) * | 2019-07-24 | 2019-11-15 | 浙江荷清柔性电子技术有限公司 | 一种芯片的互连封装方法及互连封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| JP2658860B2 (ja) | 半導体装置およびその製造方法 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| US6528372B2 (en) | Sidewall spacer definition of gates | |
| JPH0590198A (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP3232773B2 (ja) | 半導体装置の製造方法 | |
| JP2612357B2 (ja) | トランジスタのゲート電極の製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH0123944B2 (ja) | ||
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| JPH1197440A (ja) | 半導体装置の製造方法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0476207B2 (ja) | ||
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| KR980011908A (ko) | 폴리사이드 구조의 게이트 전극 형성방법 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |