JP2000208568A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000208568A
JP2000208568A JP11009340A JP934099A JP2000208568A JP 2000208568 A JP2000208568 A JP 2000208568A JP 11009340 A JP11009340 A JP 11009340A JP 934099 A JP934099 A JP 934099A JP 2000208568 A JP2000208568 A JP 2000208568A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
pattern
patterns
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11009340A
Other languages
English (en)
Inventor
Naofumi Murata
直文 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11009340A priority Critical patent/JP2000208568A/ja
Priority to US09/349,515 priority patent/US6133585A/en
Publication of JP2000208568A publication Critical patent/JP2000208568A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/802Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 所望の位置を容易に見つけることができる半
導体装置を得る。 【解決手段】 半導体基板12と、半導体基板12上に
同じ繰り返しで配列された複数の画素2とを備え、画素
2のうち、所定規則で選択された画素2には、目印用パ
ターン4が設けらており、他の画素2には目印用パター
ン4が設けられていない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、例えばエリアイ
メージセンサ(固体撮像素子)や大規模なTEG(Test
Element Group)等の半導体装置に関する。
【0002】
【従来の技術】図17は従来の半導体装置(エリアイメ
ージセンサ)を概念的に示し、エリアイメージセンサが
有する画素領域1aと、その一部を拡大したものを示し
ている。画素領域1aはマトリクス状に配置された多数
の画素パターン2aで構成される。
【0003】
【発明が解決しようとする課題】ところで、近年のプロ
セスルールの微細化に伴って、半導体装置の画素パター
ン2aの数は数十万〜数百万と非常に多くなってきてお
り、一辺に数千個の画素パターン2aが並ぶ。また、画
素パターン2aの位置がそのまま画像に反映されるた
め、いくつかのメモリ領域に分割されるメモリデバイス
と異なり、全ての画素パターン2aを画素領域1a内に
等間隔に配置しなければならない。したがって、画素領
域1aの電気特性評価や画像評価等によって、例えば点
キズや線キズなどによる不良が画素領域1aの中央付近
にあることが分かり、不良原因を解析する場合、不良個
所5aの位置を見つけることが非常に困難になってきて
いるという問題点がある。
【0004】また、大規模なTEGについても、同じ問
題点がある。つまり、図18のように、TEG内のある
領域1b内は均一な配線パターン2bが形成されている
ため、電気特性評価で不良のあることが分かり、さらに
故障箇所特定技術により領域1b内に不良のあることが
分かったとしても、不良原因を解析する場合、不良個所
5bの位置を見つけるとが非常に困難である。
【0005】本発明は、これらの問題点を解決するため
になされたものであり、所望の位置を容易に見つけるこ
とができる半導体装置を得ることを目的とする。
【0006】
【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、半導体基板と、前記半導体基板上に同
じ繰り返しで配列された複数のパターンとを備え、前記
複数のパターンのうち、所定規則で選択された前記パタ
ーンには、目印用パターンが設けらており、他の前記パ
ターンには前記目印用パターンが設けられていない。
【0007】本発明の請求項2に係る課題解決手段は、
半導体基板と、前記半導体基板上に同じ繰り返しで配列
された複数のパターンとを備え、前記複数のパターンの
それぞれには同じ機能の部材が含まれ、前記複数のパタ
ーンのうち、所定規則で選択された前記パターン内の前
記部材は、他の前記パターン内の前記部材と形状が異な
る。
【0008】本発明の請求項3に係る課題解決手段は、
半導体基板と、前記半導体基板上に同じ繰り返しで配列
された複数のパターンとを備え、前記複数のパターンが
設けられた領域内には、マトリクス状の目印線が設けら
れている。
【0009】本発明の請求項4に係る課題解決手段にお
いて、前記複数のパターンは、光を電気信号に変換する
ための素子である。
【0010】本発明の請求項5に係る課題解決手段にお
いて、前記複数のパターンは、光を電気信号に変換する
ための素子であり、前記目印用パターンは、前記所定規
則で選択された前記パターンを囲む。
【0011】本発明の請求項6に係る課題解決手段にお
いて、前記複数のパターンは配線であり、半導体装置は
前記配線の評価専用である。
【0012】本発明の請求項7に係る課題解決手段は、
半導体基板と、前記半導体基板上に形成された第1及び
第2パッドと、一端が前記第1パッドに接続され、他端
が前記第2パッドに接続された配線とを備え、前記配線
は、その途中で所定規則で曲折しており、半導体装置は
前記配線の評価専用である。
【0013】
【発明の実施の形態】実施の形態1.図1は実施の形態
1の半導体装置の概念図であって、半導体装置の一部を
拡大している様子を示している。図1の半導体装置は例
えばCCD等のエリアイメージセンサである。
【0014】エリアイメージセンサには、光を感ずる画
素領域1が半導体基板12上に設けられている。半導体
基板12内には、同じ繰り返しでマトリクス状に多数の
画素パターン2が配列されている。画素パターン2の数
は数十万〜数百万と非常に多く、一辺に数千個の画素パ
ターン2が並ぶ。また、画素パターン2の位置がそのま
ま画像に反映されるため、各画素パターン2は画素領域
1内に等間隔に配置されている。
【0015】目印用パターン4は、所定規則で選択され
た画素パターン2に設けられている。例えば、図1のよ
うに、画素パターン2の10個毎に目印用パターン4を
設ける。
【0016】または、図2のような規則で目印用パター
ン4を設けてもよい。すなわち、2つの目印用パターン
4を1組にして、2つの目印用パターン4の間隔を1つ
の画素パターン2、2つの画素パターン2、3つの画素
パターン2、……というように、1画素ずつ離していく
ように配置する。なお、この複数のパターンを1組にす
るという規則は、後述の他の実施の形態に応用してもよ
い。
【0017】図1の半導体装置の画素領域1の一部を例
えば方向Xで切断した断面を図3に示す。半導体基板1
2の表面は、素子分離領域8でマトリクス状に区画され
ている。素子分離領域8で区画された領域内には、ゲー
ト電極9、不純物拡散領域(ソースドレイン)10及び
フォトダイオード11が含まれる。画素パターン2は主
にゲート電極9、不純物拡散領域10、フォトダイオー
ド11、この図では示されていない配線及び遮光膜6で
構成されている。
【0018】層間膜7は素子分離領域8、ゲート電極
9、不純物拡散領域10及びフォトダイオード11を覆
う。遮光膜6は層間膜7を覆う。但し、フォトダイオー
ド11上方には開口部18が設けられている。
【0019】画素パターン2の動作を簡単に説明する
と、まず、エリアイメージセンサ上方からの光は、一部
が遮光膜6に遮られるが、開口部18及び層間膜7を通
ってフォトダイオード11に照射される。フォトダイオ
ード11に光が照射されると電子が蓄積される。つま
り、フォトダイオード11が光を電気信号に変換するた
めの素子である。ゲート電極9に電圧が印加されると、
フォトダイオード11に蓄積された電子は不純物拡散領
域10に移り、電気信号として外部に出力される。
【0020】目印用パターン4の形成については、例え
ば、半導体基板12のうち画素領域1以外のパターン4
0(図1、例えば配線パターン)を形成するレイヤに目
印用パターン4を設ける。1つのレイヤにパターン40
及び目印用パターン4を設けることができるので、例え
ば、レイヤを形成する際に用いるレチクルを追加しなく
て済む。あるいは新たにポリシリコン等のレイヤを追加
して目印用パターン4を形成してもよい。
【0021】なお、目印用パターン4は、フォトダイオ
ード11への光の照射に影響のないように、フォトダイ
オード11の外周部で、画素パターン2内の空いたスペ
ースに設ける。特に図では、フォトダイオード11を囲
むように目印用パターン4を設けた場合を例示してい
る。
【0022】次に実施の形態1の効果について説明す
る。エリアイメージセンサの電気特性評価や画像評価等
によって、例えば点キズや線キズなどによる不良が画素
領域1の中央付近にあることが分かり、不良原因を解析
する場合について考える。不良原因を解析するには、ま
ず、遮光膜6を除去した後で、光学顕微鏡や電子顕微鏡
で不良箇所を探す。図1に不良個所5を示す。図1又は
図2に示すような規則で選択された画素パターン2に目
印用パターン4が設けられ、他の画素パターン2には設
けられていないので、容易に不良個所5を見つけること
ができる。例えば、不良個所5が画素領域1の端から数
えて1520番目である場合、従来は1520個も画素
を数えなければならないが、例えば、目印用パターン4
を100個の画素パターン2毎に1つ配置すれば、目印
用パターン4を15個数えて、続いて画素パターン2を
20個数えれば不良個所5を見つけることができる。ま
た、図2のように配置すれば、さらに効果が増す。
【0023】実施の形態2.図4は実施の形態2の半導
体装置を示す一部断面図であり、図1の半導体装置の画
素領域1の一部を例えば方向Xで切断した断面を示して
いる。なお、実施の形態2では、図1の目印用パターン
4を省略し、その代わりに、目印用パターン(エキスト
ラパターン)4aを設ける。
【0024】実施の形態1では、目印用パターン4を形
成するのに、画素領域1以外のパターン40を形成する
レイヤを利用したり、新たにレイヤを追加した。一方、
実施の形態2では、画素領域1内の例えばゲート電極9
又は配線(後述の図5の配線13)を形成するレイヤに
目印用パターン4aを追加する。1つのレイヤにゲート
電極9又は配線及び目印用パターン4を設けることがで
きるので、例えば、レイヤを形成する際に用いるレチク
ルを追加しなくて済む。
【0025】なお、目印用パターン4aは、実施の形態
1同様、フォトダイオード11への光の照射に影響のな
いように、画素パターン2内の空いたスペースに設け
る。
【0026】また、目印用パターン4aは、図1又は図
2を用いて説明した規則で選択された画素パターン2に
設けられている。これによって、実施の形態1の効果同
様、容易に不良個所を見つけることができる。
【0027】実施の形態3.図5は実施の形態3の半導
体装置を示す一部断面図であり、図1の半導体装置の画
素領域1の一部を例えば方向Yで切断した断面を示して
いる。なお、実施の形態3では、図1の目印用パターン
4を省略し、その代わりに、配線の形状を変更する。
【0028】画素パターン2は、図3の画素パターン2
はゲート電極9、不純物拡散領域10及びフォトダイオ
ード11の他に、さらに配線13(あるいはゲート電極
のコンタクト部分)、コンタクトホール16及び配線1
5又は4bを含む。配線13は素子分離領域8上に形成
され、コンタクトホール16は配線13上に形成され、
配線15,4bはコンタクトホール16上に形成され、
図示しない外部回路と画素パターン2とを繋ぐ配線、あ
るいは画素パターン2内を繋ぐ配線である。
【0029】このように、配線15と配線4bとは同じ
機能を有する。配線4bは図1又は図2を用いて説明し
た規則で選択された画素パターン2に含まれる配線15
の形状を変更したものである。
【0030】図5では、配線4bの寸法を配線15と比
較して大きくしている。あるいは配線4bに代えて、図
6のように配線15と比較して小さい寸法の配線4cに
してもよい。
【0031】以上の配線4b,4cによって、実施の形
態1の効果同様、容易に不良個所を見つけることができ
る。
【0032】実施の形態4.図7は実施の形態4の半導
体装置を示す一部断面図であり、図1の半導体装置の画
素領域1の一部を例えば方向Yで切断した断面を示して
いる。なお、実施の形態4では、図1の目印用パターン
4を省略し、その代わりに、画素パターン2の内にある
コンタクトホールの形状を変更する。
【0033】実施の形態3では、配線13、コンタクト
ホール16、配線15のうち、配線15の形状を変更し
て配線4b,4cにした。一方、実施の形態4では、配
線13、コンタクトホール16、配線15のうち、コン
タクトホール16の形状を変更してコンタクトホール4
dにする。形状を変更しただけであり、コンタクトホー
ル4dの機能は、コンタクトホール16の機能と同じで
ある。
【0034】図7では、コンタクトホール4dの寸法を
コンタクトホール16と比較して大きくしているが、小
さくしてもよい。その他の構造については実施の形態3
と同様である。なお、多層配線の上層配線と下層配線と
の導通をとるためのヴィアホールが画素パターン2内に
あれば、コンタクトホールに代えてヴィアホールの形状
を変更してもよい。
【0035】以上のコンタクトホール4dによって、実
施の形態1の効果同様、容易に不良個所を見つけること
ができる。
【0036】実施の形態5.図8は実施の形態5の半導
体装置を示す一部断面図であり、図1の半導体装置の画
素領域1の一部を例えば方向Yで切断した断面を示して
いる。なお、実施の形態5では、図1の目印用パターン
4を省略し、その代わりに、フォトダイオード4eの形
状を変更する。
【0037】実施の形態5では、フォトダイオード11
の形状を変更してフォトダイオード4eにする。形状を
変更しただけであり、フォトダイオード4eの機能は、
フォトダイオード11の機能と同じである。
【0038】図8では、フォトダイオード4eの寸法を
フォトダイオード11と比較して大きくしているが、小
さくしてもよい。その他の構造については実施の形態3
と同様である。
【0039】なお、フォトダイオード11の変更によっ
て、画素パターン2は出力値が変わってしまうため、画
素パターン2から信号を読み出したときに、その信号に
補正を加える必要がある。
【0040】以上のフォトダイオード4eによって、実
施の形態1の効果同様、容易に不良個所を見つけること
ができる。
【0041】実施の形態6.図9は実施の形態6の半導
体装置を示す一部断面図であり、図1の半導体装置の画
素領域1の一部を例えば方向Yで切断した断面を示して
いる。なお、実施の形態6では、図1の目印用パターン
4を省略し、その代わりに、遮光膜6の形状を変更する
ことによって、開口部の形状を変更する。
【0042】実施の形態6では、開口部18の形状を変
更して開口部4fにする。形状を変更しただけであり、
開口部4fの機能は、開口部18の機能と同じである。
【0043】図9では、開口部4fの寸法を開口部18
と比較して大きくしているが、小さくしてもよい。その
他の構造については実施の形態3と同様である。
【0044】なお、開口部18の変更によって、画素パ
ターン2は出力値が変わってしまうため、画素パターン
2から信号を読み出したときに、その信号に補正を加え
る必要がある。
【0045】以上の開口部4fによって、実施の形態1
の効果同様、容易に不良個所を見つけることができる。
【0046】実施の形態7.図10は実施の形態7の半
導体装置の概念図であって、半導体装置の一部を拡大し
ている様子を示している。図10の半導体装置は配線評
価専用のTEGである。
【0047】TEGには、評価対象が形成されたTEG
領域20が半導体基板19上に設けられている。また、
半導体基板19上に一列に配列形成された複数のパッド
P1,P2が設けられている。複数のパッドP1,P2
はTEG領域20に接続されている。
【0048】TEG領域20内には、マトリクス状の目
印線Lが設けられている。目印線LによってTEG領域
20を複数のブロックに区画する。但し、目印線Lは評
価対象に電気的に影響しない。
【0049】TEG領域20の一部を拡大すると、目印
線Lは例えばブロックB1,B2の間の隙間である。ブ
ロックB1とは同じ繰り返しで方向Xに並行する配線L
1が配列されたものをいう。ブロックB2とは同じ繰り
返しで方向Yに並行する配線L2が配列されたものをい
う。配線L1,L2が評価対象である。ブロックB1,
B2は交互に繰り返しTEG領域20内に設けられてい
る。
【0050】配線L1,L2は複数のパッドP1,P2
のいずれかに接続されている。なお、例えば、ブロック
B1は隙間である目印線Lに囲まれているが、図示しな
い配線を介してパッドP1,P2のいずれかに接続され
ている。
【0051】また、図10以外にも、パッドP1,P2
を合わせたパッドの総数は2つとし、TEG領域20内
の複数のブロックを図示しない配線で順に接続してもよ
い。
【0052】このように、TEG領域20に目印線Lを
設けたことによって、ブロックB1,B2の区切りが分
かりやすくなり、容易に不良個所を見つけることができ
る。さらに、ブロックB1,B2内の配線L1,L2の
方向が異なることで、さらに容易に不良個所を見つける
ことができる。
【0053】実施の形態8.図11は実施の形態8〜1
1の半導体装置の概念を示す平面図である。図11の半
導体装置は配線、コンタクトホール、ビィアホール、分
離評価用のTEGである。TEGには、評価対象が形成
されたTEG領域22が半導体基板21上に設けられて
いる。また、半導体基板21上にパッドP3,P4が設
けられている。パッドP3,P4はTEG領域22に接
続されている。
【0054】図12は実施の形態8の半導体装置を示す
一部平面図であり、図11のTEG領域22を拡大した
平面を示している。
【0055】TEG領域22上には、評価対象である配
線L3が並行して形成されている。配線L3の一端はパ
ッドP3に接続され、他端はパッドP4に接続されてい
る。なお、配線L3は多層配線のチェーンパターンでも
よい。
【0056】配線L3の一部を図13に示す。配線L3
は複数の折れ曲がり部R1を有する。折れ曲がり部R1
は、配線L1の途中で所定規則の間隔で設けられてい
る。例えば、図13のように、折れ曲がり部R1を等間
隔aにするという規則で設ける。あるいは、例えば、隣
り合う折れ曲がり部R1の間隔を1:2:3:………と
いう割合で変化させるという規則で設けてもよい。さら
には、折れ曲がり部R1を設ける規則は、隣り合う折れ
曲がり部R1の間隔に限らない。例えば、図13におい
て、中央の折れ曲がり部R1を2つの折れ曲がり部R1
に置き換え、右端の折れ曲がり部R1を3つの折れ曲が
り部R1に置き換える。このように、1つの組に含まれ
る折れ曲がり部R1の数を1つ、2つ、3つ、……とい
うように変化させるという規則で設けてもよい。
【0057】実施の形態8の効果について、配線評価専
用のTEGでは、少なくとも例えば配線のショートある
いはオープンを評価できればよい。従来では、できるだ
け配線が長くなるように設計することに重点をおいてい
たため、不良個所を容易に見つけることについては考慮
しなかった。一方、本発明では、以上のように配線L3
をその途中で所定規則で曲折させたことによって、不良
箇所を容易に見つけることができる。
【0058】実施の形態9.図14は実施の形態9の半
導体装置(TEG)を示す一部平面図であり、図11の
TEG領域22を拡大した平面を示している。実施の形
態9のTEGは、配線のショートあるいはオープンを評
価するためのものである。
【0059】TEG領域22上には、評価対象である配
線L4が並行して形成されている。つまり、並行した配
線L4それぞれが同じ繰り返しで配列されたパターンで
ある。配線L4の一端はパッドP3に接続され、他端は
パッドP4に接続されている。
【0060】所定規則で選択された配線L4上には、ダ
ミーの目印用ヴィアホールパターン23が設けられてい
る。例えば、図14のように、並行した配線L4の10
本毎に目印用ヴィアホールパターン23を設ける。目印
用ヴィアホールパターン23に代えて、ダミーの目印用
コンタクトホールパターンでもよい。
【0061】以上のように、目印用ヴィアホールパター
ン23は、並行した配線のうち、所定規則で選択された
配線に設けられ、他の配線には設けられていないので、
実施の形態1の効果同様、容易に不良個所を見つけるこ
とができる。
【0062】実施の形態10.図15は実施の形態10
の半導体装置(TEG)を示す一部平面図であり、図1
1のTEG領域22を拡大した平面を示している。実施
の形態10のTEGでは、配線のショートあるいはオー
プンを評価するためのものであり、特にヴィアホールの
評価に関する。
【0063】TEG領域22上には、評価対象である配
線L5が並行して形成されている。さらに、配線L5は
多層配線構造であり、図15では上層の配線パターン2
4を実線で示し、下層の配線を点線で示している。上層
の配線パターン24とその下層の配線とはヴィアホール
25を介して電気的に接続されている。配線パターン2
4及びヴィアホール25が同じ繰り返しで配列されたパ
ターンである。配線L5の一端はパッドP3に接続さ
れ、他端はパッドP4に接続されている。
【0064】また、所定規則で選択された配線パターン
24の形状を変更して配線パターン26とする。所定規
則とは例えば、配線パターン24の形状を、配線パター
ン24の10個毎に変更することである。
【0065】また、配線パターン26は、配線パターン
24同様、同じ層であり、パッドP3とパッドP4とを
導通させるという同じ機能を有する。さらに図15で
は、配線パターン26とは隣接する配線パターン24を
繋げたものである。
【0066】以上の配線パターン26によって、実施の
形態1の効果同様、容易に不良個所を見つけることがで
きる。
【0067】実施の形態11.図16は実施の形態11
の半導体装置(TEG)を示す一部平面図であり、図1
1のTEG領域22を拡大した平面を示している。実施
の形態11のTEGでは、配線がショートあるいはオー
プンを評価するためのものであり、特にヴィアホールの
評価に関する。
【0068】TEG領域22上には、実施の形態10同
様、評価対象である配線L6が並行して形成されてい
る。さらに、配線L6は多層配線構造であり、図16で
は上層の配線パターン24を実線で示し、下層の配線を
点線で示している。上層の配線パターン24とその下層
の配線とはヴィアホール25を介して電気的に接続され
ている。配線パターン24及びヴィアホール25が同じ
繰り返しで配列されたパターンである。配線L6の一端
はパッドP3に接続され、他端はパッドP4に接続され
ている。
【0069】また、所定規則で選択された配線パターン
24のヴィアホール25の形状を変更してヴィアホール
27とする。所定規則とは例えば、ヴィアホール25の
形状を、ヴィアホール25の10個毎に変更することで
ある。
【0070】ヴィアホール27は、ヴィアホール25同
様、上層とその下層との配線を電気的に接続するという
同じ機能を有する。なお、図16では、ヴィアホール2
7の寸法をヴィアホール25と比較して大きくしている
が、小さくしてもよい。
【0071】以上のヴィアホール27によって、実施の
形態1の効果同様、容易に不良個所を見つけることがで
きる。
【0072】変形例.なお、図1の目印用パターン4を
省略し、その代わりに、目印線(図10)を設けてもよ
い。この場合、目印線は図3の素子分離領域8上方に設
ければよい。
【0073】
【発明の効果】請求項1記載の発明によれば、規則的に
設けられた目印用パターンによって、所望の位置を容易
に見つけることができる。
【0074】請求項2記載の発明によれば、規則的に部
材の形状が異なることによって、所望の位置を容易に見
つけることができる。
【0075】請求項3記載の発明によれば、マトリクス
状の目印線によって、所望の位置を容易に見つけること
ができる。
【0076】請求項4記載の発明によれば、エリアイメ
ージセンサにおいて効果的に所望の位置を見つけること
ができる。
【0077】請求項5記載の発明によれば、エリアイメ
ージセンサにおいて、例えば隣接する素子の間のみに目
印用パターンを設ければ、その目印用パターンが隣接す
る素子のどちらに対応して設けられているのかが不明瞭
になる。しかし、素子を目印用パターンで囲むことによ
って、所定規則で選択された素子を明確に特定できるの
で、効果的に所望の位置を見つけることができる。
【0078】請求項6記載の発明によれば、配線の評価
専用の半導体装置において効果的に所望の位置を見つけ
ることができる。
【0079】請求項7記載の発明によれば、配線を所定
規則で曲折することによって、配線の評価専用の半導体
装置において効果的に所望の位置を見つけることができ
る。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の半導体装置を示す概
念図である。
【図2】 本発明の実施の形態1の半導体装置を示す概
念図である。
【図3】 本発明の実施の形態1の半導体装置を示す一
部断面図である。
【図4】 本発明の実施の形態2の半導体装置を示す一
部断面図である。
【図5】 本発明の実施の形態3の半導体装置を示す一
部断面図である。
【図6】 本発明の実施の形態3の半導体装置を示す一
部断面図である。
【図7】 本発明の実施の形態4の半導体装置を示す一
部断面図である。
【図8】 本発明の実施の形態5の半導体装置を示す一
部断面図である。
【図9】 本発明の実施の形態6の半導体装置を示す一
部断面図である。
【図10】 本発明の実施の形態7の半導体装置を示す
一部断面図である。
【図11】 本発明の実施の形態8〜11の半導体装置
を示す概念図である。
【図12】 本発明の実施の形態8の半導体装置を示す
一部平面図である。
【図13】 本発明の実施の形態8の半導体装置を示す
一部平面図である。
【図14】 本発明の実施の形態9の半導体装置を示す
一部平面図である。
【図15】 本発明の実施の形態10の半導体装置を示
す一部平面図である。
【図16】 本発明の実施の形態11の半導体装置を示
す一部平面図である。
【図17】 従来の半導体装置を示す概念図である。
【図18】 従来の半導体装置を示す概念図である。
【符号の説明】
2 画素パターン、4 目印用パターン、12 半導体
基板。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/14

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板と、 前記半導体基板上に同じ繰り返しで配列された複数のパ
    ターンと、を備え、 前記複数のパターンのうち、所定規則で選択された前記
    パターンには、目印用パターンが設けらており、他の前
    記パターンには前記目印用パターンが設けられていない
    半導体装置。
  2. 【請求項2】 半導体基板と、 前記半導体基板上に同じ繰り返しで配列された複数のパ
    ターンと、を備え、 前記複数のパターンのそれぞれには同じ機能の部材が含
    まれ、 前記複数のパターンのうち、所定規則で選択された前記
    パターン内の前記部材は、他の前記パターン内の前記部
    材と形状が異なる半導体装置。
  3. 【請求項3】 半導体基板と、 前記半導体基板上に同じ繰り返しで配列された複数のパ
    ターンと、を備え、 前記複数のパターンが設けられた領域内には、マトリク
    ス状の目印線が設けられている半導体装置。
  4. 【請求項4】 前記複数のパターンは、光を電気信号に
    変換するための素子である請求項1〜3のいずれかに記
    載の半導体装置。
  5. 【請求項5】 前記複数のパターンは、光を電気信号に
    変換するための素子であり、 前記目印用パターンは、前記所定規則で選択された前記
    パターンを囲む請求項1記載の半導体装置。
  6. 【請求項6】 前記複数のパターンは配線であり、 前記配線の評価専用の請求項1〜3のいずれかに記載の
    半導体装置。
  7. 【請求項7】 半導体基板と、 前記半導体基板上に形成された第1及び第2パッドと、 一端が前記第1パッドに接続され、他端が前記第2パッ
    ドに接続された配線と、を備え、 前記配線は、その途中で所定規則で曲折している、前記
    配線の評価専用の半導体装置。
JP11009340A 1999-01-18 1999-01-18 半導体装置 Pending JP2000208568A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11009340A JP2000208568A (ja) 1999-01-18 1999-01-18 半導体装置
US09/349,515 US6133585A (en) 1999-01-18 1999-07-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11009340A JP2000208568A (ja) 1999-01-18 1999-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2000208568A true JP2000208568A (ja) 2000-07-28

Family

ID=11717754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11009340A Pending JP2000208568A (ja) 1999-01-18 1999-01-18 半導体装置

Country Status (2)

Country Link
US (1) US6133585A (ja)
JP (1) JP2000208568A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591763B1 (ko) * 2004-01-19 2006-06-22 삼성전자주식회사 어드레스 식별표시를 갖는 반도체 기억소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713842B1 (en) * 1999-08-18 2004-03-30 Advanced Micro Devices, Inc. Mask for and method of forming a character on a substrate
JP4268587B2 (ja) * 2003-03-13 2009-05-27 富士通マイクロエレクトロニクス株式会社 ダミーパターンを有する半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0320080A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 固体撮像素子
JP3591872B2 (ja) * 1993-06-10 2004-11-24 キヤノン株式会社 半導体装置
JPH0846166A (ja) * 1994-07-27 1996-02-16 Fuji Xerox Co Ltd イメージセンサ
US5949547A (en) * 1997-02-20 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. System for in-line monitoring of photo processing in VLSI fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591763B1 (ko) * 2004-01-19 2006-06-22 삼성전자주식회사 어드레스 식별표시를 갖는 반도체 기억소자

Also Published As

Publication number Publication date
US6133585A (en) 2000-10-17

Similar Documents

Publication Publication Date Title
JP5214904B2 (ja) 固体撮像素子の製造方法
US4525809A (en) Integrated circuit
KR100273317B1 (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
JPH07111971B2 (ja) 集積回路装置の製造方法
TWI664652B (zh) 金屬-氧化物-金屬電容
KR100562113B1 (ko) 반도체 장치의 제조방법
US4295182A (en) Interconnection arrangements for testing microelectronic circuit chips on a wafer
JP2006100826A (ja) 集積回路の抵抗体の抵抗値を調整する構造および方法
JP2000208568A (ja) 半導体装置
US20070249157A1 (en) Semiconductor device and method for manufacturing same
CN100463206C (zh) 固体摄像器件
US8598703B2 (en) Semiconductor device
JP3532873B2 (ja) 半導体集積回路装置及びその製造方法
JPH0327684A (ja) 固体撮像装置
JP2014112740A (ja) 固体撮像素子の製造方法及び固体撮像素子
JP3439116B2 (ja) 半導体装置
JP2006303187A (ja) 半導体装置の製造方法および半導体ウェーハ
JP7251014B2 (ja) 半導体集積回路のパターンレイアウト方法、半導体チップの製造方法、半導体チップの評価方法および半導体チップ
JP2007299904A5 (ja)
JP2004153115A (ja) 半導体装置の製造方法
JP2008060481A (ja) 固体撮像装置
JP2007080987A (ja) 半導体装置及びその検査方法
JP2007299904A (ja) 半導体装置及びその検査方法
JP5768073B2 (ja) 固体撮像素子の製造方法及び固体撮像素子
CN118553631A (zh) 测试键结构