JPH07111971B2 - 集積回路装置の製造方法 - Google Patents

集積回路装置の製造方法

Info

Publication number
JPH07111971B2
JPH07111971B2 JP1264165A JP26416589A JPH07111971B2 JP H07111971 B2 JPH07111971 B2 JP H07111971B2 JP 1264165 A JP1264165 A JP 1264165A JP 26416589 A JP26416589 A JP 26416589A JP H07111971 B2 JPH07111971 B2 JP H07111971B2
Authority
JP
Japan
Prior art keywords
electrode pads
circuit
circuits
electrode pad
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1264165A
Other languages
English (en)
Other versions
JPH03125430A (ja
Inventor
和広 坂下
周一 加藤
功 滝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1264165A priority Critical patent/JPH07111971B2/ja
Priority to DE4032154A priority patent/DE4032154C2/de
Publication of JPH03125430A publication Critical patent/JPH03125430A/ja
Priority to US07/921,614 priority patent/US5319224A/en
Publication of JPH07111971B2 publication Critical patent/JPH07111971B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路装置（以下「IC装置」と記す）および
その製造方法に関し、特に、多品種少量生産の場合であ
っても低いコストで開発あるいは製造することのできる
IC装置の製造方法に関するものである。
［従来の技術］ 近年の製造技術の進歩に伴い、IC装置は益々高集積化、
高機能化し、電子産業におけるその重要性は日々大きな
ものになっている。また電子装置の多様化に伴い、多品
種少量生産のIC装置の需要が増加している。従来、多品
種少量生産のIC装置として、マスタスライス方式の製造
技術とCADを利用した設計技術を併用したゲートアレイI
C装置が一般に多用されている。しかし、一方で電子回
路装置の性能の一層向上させるため、多品種少量生産と
いえども、より高い性能すなわち高速性、高集積度、低
消費電力などのIC装置に対する要求が増加してきてい
る。このような高性能な多品種少量生産のIC装置は、す
べての工程のマスクを専用に作製して製造され、さらに
これらの製造の過程で必要とされる治工具類もその種類
に応じて専用のものが使用されている。
このような多品種少量生産の場合のIC装置の構成、すな
わち、装置内部の回路と外部との電気信号のやり取りを
行ない、かつリード線をボンディングする端子である電
極パッドや、信号処理機能を有する内部論理回路などか
らなる回路の配置構成を、それぞれ異なる信号処理機能
と入出力端子数を有する２つのIC装置の場合について説
明する。
第14A図および第14B図は、互いに異なる信号処理機能と
入出力端子数を有する２つのIC装置のチップ構成の従来
例を示している。第14A図に示す第１のIC装置の基板10
と第14B図に示す第２のIC装置の基板20はその主面の大
きさが異なり、またそれぞれの電極パッド11,21の数と
それらの配列パターンが異なる構成になっている。また
各々の基板10,20上の電極パッド11,21に囲まれた領域に
は、主として内部論理回路からなる回路12,22が形成さ
れている。さらに、回路12,22の入出力端子は、それぞ
れ対応する電極パッド11,21と導通するように配線処理
が施されている。
第15A図および第15B図は、第14A図に示した第１のIC装
置のウエハテストの様子を、チップのプロービングに注
目して示した図である。このウエハテストは、ウエハ工
程終了後最終の製品の形に組立てる前の段階で、形成さ
れた回路の動作をチェックし、チップが良品であるか否
かをテストする工程であり、IC装置の開発段階および製
造工程において通常実施されているものである。このウ
エハテストにおいては、第15A図および第15B図を参照し
て、ステージ40の上に載置された基板10の電極パッド11
に、固定プローブカード基板30から延びたプロービング
用の導電性の針31の先端が接触している。固定プローブ
カード基板30の下面には、導電性の配線パターン32が形
成されており、また固定プローブカード基板30の上面に
は、テスト装置（図示せず）との間で前記信号の伝達を
行なうための電極33が形成されている。この電極33と配
線パターン32は、貫通穴34の内周壁を覆う導電性の物質
によって導通されている。導電性の針31は、導電性の接
着物質35により配線パターン32に接着固定されている。
このウエハテストにおいては、第15A図および第15B図を
参照して、ステージ40上に多数の第１のIC装置が隣接配
置されているウエハを載せて仮固定し、ウエハ上の特定
のチップ内の各電極パッド11に固定プローブカード基板
の対応する針31の針先を押付け、電極パッド11と電気的
な接続を図る。その結果電極パッド11、針31、接着物質
35、配線パターン32、貫通穴34、固定プローブカードの
電極33を介して当該第１のIC装置内の回路12とテスト装
置との電気信号の伝達がなされ、当該第１のIC装置の動
作試験が実施される。
第16A図および第16B図には、第１のIC装置を製品化する
ために筐体50に載置した様子を示している。これらの図
を参照して、基板10が筐体50のキャビティ53上に載置さ
れ、基板10上の電極パッド11は、導線51および配線パタ
ーン52を介して筐体50の電極（図示せず）と電気的に接
続されている。このようにしてIC基板10が筐体50に組込
まれた後、その表面を樹脂封止などによって密封して最
終の製品に形成される。以上のウエハテストおよび筐体
50への基板の組込みについては、第１のIC装置を例にと
って示したが、これらの工程は、多品種少量生産におい
ては各々の種類のIC装置においてそれぞれ実施される。
すなわち第２のIC装置についてもウエハテストおよび筐
体50への組込みが行なわれるが、この場合には電極パッ
ド21の相対的な配置が電極パッド11の相対的な配置と異
なるため、ウエハテストにおいては、各電極パッド21と
接触するプロービング用の針31の先端の位置を電極パッ
ド21の配置に合わせて調整される。また基板20を筐体50
に組込んだ場合にも、導線51により配線パターン52と電
極パッド21との接続を行うため、上記第１のIC装置の場
合とは異なるパターンのワイヤボンディングが行なわれ
る。
なお、電極パッド11と回路12の配線接続の様子は、例え
ば第17A図〜第17C図に示すようになっている。このIC装
置の回路は、第17C図にその等価回路を示すように、回
路12中の２個のMOS型LDD構造トランジスタ14に共通の端
子13がコンタクトホール15によって電極パッド11の導電
線11aと電気的に接続されている。回路12の全表面およ
び電極パッド11の導電線11aの表面は、絶縁膜16によっ
て被覆され保護されている。
また、電極パッド11と回路12の配線接続は、第18図に示
すように、入出力バッファ回路17を介して行なわれる場
合もあるい。この入出力バッファ回路17は、回路12の信
号処理速度に応じて、電極パッド11から入力される信号
を一時的に記憶し、装置外部の回路などと回路12との処
理速度の整合を図るものである。
上述の電極パッド11,回路12および入出力バッファ回路1
7は、いずれも通常の写真製版技術で極めて微細な加工
が可能である。
［発明が解決しようとする課題］ 上記従来の多品種少量生産の場合の集積回路装置の構成
では、次のような問題があった。
従来の多品種少量生産において第１のIC装置と第２のIC
装置を開発する場合、ウエハテストの際に第１のIC装置
用の固定プローブカードを第２のIC装置に流用しようと
すると、両者間で電極パッド11と電極パッド21との数お
よび配列パターンが同一でないため、電極パッド21と針
31との間で電気的接続が図れない場合が生じる。したが
って両者間で固定プローブカードを共用することは困難
である。また電極パッド11と電極パッド12との数がほぼ
同数であったとしても、それぞれのIC装置を筐体50に組
込む場合、筐体50を共用するために一方のIC装置に適し
た筐体50を他方のIC装置に流用しようとすると、隣接す
る導線51同士が接触し電気的に短絡してしまう危険性が
生じる。したがって一般には、両方のIC装置に同一の筐
体50を使用することは不可能である。このように、２種
類のIC装置を開発あるいは製造する場合に、IC装置ごと
にその種類に応じた固定プローブカード30あるいは筐体
50を専用する製作する必要が生じ、試作製造費の増大を
招くという問題があった。
また、導線51の接続のためのワイヤボンディング工程
は、機械的精度の限界から、一般にその位置精度の調節
が容易ではない。そのため電極パッド11,12の配列パタ
ーンが変わると、ワイヤボンディングの位置精度調節の
ために労力を要し、やはり製造費の増大につながる。
なお上記の例においては２種類のIC装置を開発あるいは
製造する場合について述べたが、一般の多品種少量生産
においてはIC装置の種類は極めて多数であると考えられ
るため、上記の問題は現実にははるかに深刻なものとな
っている。
一方固定プローブカード30と筐体50を複数のIC装置間で
共用するために、それらのIC装置の基板サイズや電極パ
ッドの数およびその配列パターンを、最も大きいIC装置
の構成に統一すると、上記の問題点は解消する。しかし
ながら基板上に無駄な領域、すなわち回路の領域と電極
パッドとの間に生じる空白がより大きくなり、IC装置の
集積度を低下させるだけでなく、導電配線パターンが長
くなることによる抵抗増のためにその性能をも劣化させ
るという新たな問題点を生じてしまうことになる。
本発明は上記のような従来の問題点を解消するため、多
品種少量生産であっても、低いコストで設計開発および
量産時の製造が行なえ、しかも性能および集積度の高い
IC装置およびその製造方法を提供することを目的とす
る。
［課題を解決するための手段］ 請求項１に記載の本発明の集積回路装置の製造方法は、
互いに大きさの異なる複数の基板のそれぞれの表面上
に、同一個数の電極パッドを同一の配列パターンで形成
する工程と、各基板のそれぞれの表面上の複数の電極パ
ッドが位置しない領域に、信号処理機能の異なる回路を
形成する工程と、その回路の入出力端子とそれに対応す
る電極パッドとの間に配線処理を施す工程とを備えたも
のである。
また、請求項２に記載の本発明の集積回路装置の製造方
法は、互いに大きさの異なる複数の基板の表面上に、そ
れぞれ信号処理機能の異なる回路を形成する。次に、こ
の回路の表面を絶縁層で覆い、その絶縁層上に、同一個
数の電極パッドを同一の配列パターンで形成する。その
後、回路の入出力端子と電極パッドとの間に配線処理を
施す。
［作用］ 請求項１に記載の本発明の集積回路装置の製造方法によ
れば、多品種少量生産において、互いに大きさおよび種
類の異なる複数のIC装置のウエハテスト、筐体への組込
み、および外部端子と電極パッドとのワイヤボンディン
グを、同一の装置でしかも同一の条件で行なうことがで
きる。
また、請求項２に記載の本発明の集積回路装置の製造方
法によれば、まず互いに大きさの異なる複数の基板上に
回路を形成し、この回路を覆う絶縁層上に電極パッドを
形成することにより、平面的には回路が形成された領域
上に電極パッドを形成することのできる多層集積回路装
置が形成される。
［実施例］ 以下本発明の実施例を図面を参照しながら説明する。
第1A図および第1B図はそれぞれ本発明の第１の実施例に
よる第１のIC装置および第２のIC装置のチップ構成を示
している。上記従来例においては、第１のIC装置と第２
のIC装置では電極パッド11と電極パッド21の数およびそ
の配列パターンが異なっていたが、本実施例においては
第２のIC装置の電極パッド21の数を増やして電極パッド
11の数と同一にし、かつ基板10,20の三辺に沿ってコの
字状に同一パターンで配列している。第２のIC装置で増
加した電極パッド21は、回路22の動作には不要のもので
あり、実際には信号の伝達に利用されていない。また、
電極パッド11,21が配置されている基板10,20と一辺を、
電極パッド11,21の位置に対して相対的に左右方向に移
動させることにより、第１のIC装置の基板10と第２のIC
装置の基板20はそのサイズが異なっている。さらに基板
10,20上の電極パッド11,21より内側の領域には、相互に
横幅が異なる回路12,22が形成されている。回路12,22は
主として信号処理機能を有する内部論理回路からなり、
その複数の入出力端子（図示せず）はそれぞれ対応する
電極パッド11,21との間で配線処理が施されている。
これらのIC装置は、第15Aおよび第15B図に示す従来と同
様の方法でウエハテストが行なわれる。また16A図およ
び第16B図に示す従来と同様の方法で筐体50への組込み
が実施される。この際、第１のIC装置と第２のIC装置の
間で電極パッド11,21の配列パターンが同一になるの
で、ウエハテストの実施において、同一のプローブカー
ド基板を使用することができる。また筐体50への組込み
に際しては、同一の筐体50を使用することができる。ま
た、第２のIC装置の電極パッド21のうち、信号の入出力
に寄与しないものは、ウエハテストの際には単に針31が
接触するための領域となり、筐体50上の組立ての後に
も、実質的に回路を動作させる信号の入出力には使用さ
れない状態となる。
したがって本実施例によれば、横方向の幅および信号処
理機能の異なる回路12,22を開発あるいは製造するに際
し、同一の装置でウエハテストを行なうことができる。
また同一の筐体50への装着が可能となる。その結果、多
品種少量生産において、上記のように横幅などが相違す
る回路を形成した２種類のIC装置の開発コストや製造コ
ストを低減することができる。また、本実施例では２種
類の異なるIC装置について示したが、その種類の数が多
くなるほど、その効果は大きなものとなる。
第2A図および第2B図はそれぞれ本発明の第２の実施例に
おける第１のIC装置および第２のIC装置のチップ構成を
示している。この実施例では、電極パッド11,21の数お
よび配列パターンを同一にし、かつ基板10,20のそれぞ
れの相対向する二辺に沿って電極パッド11,21を直線状
に配列している。また、電極パッド11,21の配置されて
いない基板10,20の対向する二辺の距離を異ならせるこ
とにより、第１のIC装置の基板と第２のIC装置の基板20
はサイズが異なるものとなっている。
本実施例によっても、上記第１の実施例とほぼ同様の効
果が得られるとともに、さらに電極パッド11,21に対す
る回路12,22の横方向の相対位置をより柔軟に決めるこ
とができる。
第3A図および第3B図はそれぞれ本発明の第３の実施例に
おける第１のIC装置と第２のIC装置のチップ構成を示し
ている。この実施例では、電極パッド11,21の数および
配列パターンを同一にし、かつ基板10,20のそれぞれの
隣り合う二辺に沿ってくの字状に配列している。また、
基板10,20の四辺のうち電極パッド11,21の配置されてい
ない二辺の電極パッド11,21に対する相対位置を左右方
向または上下方向に異ならせることにより、基板10,20
のサイズが異なるものとなっている。
本実施例によれば、縦横両方の幅が異なる回路を形成し
た複数のIC装置について、上記第１の実施例とほぼ同様
の効果が得られる。
第4A図および第4B図はそれぞれ本発明の第４の実施例に
おける第１のIC装置と第２のIC装置のチップ構成を示し
ている。この実施例では、電極パッド11,21の数および
配列パターンを同一にし、かつ基板10,20の一辺に沿っ
て直線状に配列している。また、基板10,20の四辺のう
ち、電極パッド11,21の配置されていない三辺の電極パ
ッド11,21に対する相対位置を左右方向または上下方向
に異ならせることにより、基板10,20のサイズが異なる
ものとなっている。
本実施例によっても、上記第３の実施例とほぼ同様の効
果が得られるとともに、さらに電極パッド11,12に対す
る回路12,22の横方向の相対位置をより柔軟に決めるこ
とができる。
第5A図および第5B図はそれぞれ本発明の第５の実施例に
おける第１のIC装置と第２のIC装置のチップ構成を示し
ている。この従来例では、電極パッド11,21の数および
配列パターンを同一にし、かつ基板10,20の主面上にお
いて、同一の大きさおよび形状を有する長方形の四辺に
沿って配列している。また、基板10,20の四辺の電極パ
ッド11,21に対する相対位置を左右方向または上下方向
に異ならせることにより、基板10,20のサイズが異なる
ものになっている。さらに、電極パッド11,21と基板10,
20の周辺との間の領域および電極パッド11,20で囲まれ
た領域には、それぞれ回路12,22が一部ずつ配置されて
いる。
本実施例によれば、縦横両方の幅の異なる回路を形成し
た複数種類のIC装置について、上記と同様の効果を得る
ことができる。また、本実施例では電極パッド11,21と
回路12,22との相対的位置関係をさらに柔軟に決めるこ
とができるとともに、電極パッド11,21を基板10,20の中
央近傍に配置しているため、基板10,20の中央近傍に位
置する回路12,22の入出力端子と電極パッド11,21との距
離が比較的短くなり、配線処理がよりやりやすくなると
いうメリットもある。
次に本発明の第６の実施例について第6A図および第6B図
に基づいて説明する。これらの図は、それぞれ本実施例
の第１のIC装置と第２のIC装置のチップ構成を示してい
る。本実施例は、上記第１〜第５の実施例と異なり、電
極パッド11,21は、それぞれ同一個数，同一配列パター
ンで、ほぼ格子状に複数列配列されている。電極パッド
11,21の数は、回路12,22の入出力端子と装置外部との信
号の伝達に必要な数よりも多くなっている。したがって
回路12,22の入出力端子と配線接続される電極パッド11,
21以外の余分な電極パッド11,21は、信号の伝達には利
用されていない。また、基板10,20は各辺の電極パッド1
1,21に対する相対位置関係を左右方向および上下方向に
異ならせることにより、サイズが異なる構成になってい
る。
第7A図および第7B図には、本実施例によるIC装置を絶縁
物質で構成された筐体50に載置した様子を示している。
同図に示すように、第１のIC装置は電極パッド11の側を
下に向けて筐体50に載置されており、電極パッド11に対
応する位置に筐体50の電極54が形成されている。筐体50
の内部には導電性配線パターン55が設けられ、この導電
性配線パターン55と電極54とは導電性の配線物質56によ
り電気的に導通されている。電極54とそれに対応する電
極パッド11は、導電性の接着物質57により相互に電気的
に導通されかつ固着されている。配線パターン55は、筐
体50の外部電極（図示せず）に電気的に接続されてい
る。
このように筐体50に組込まれた第１のIC装置は、この後
その表面を樹脂封止によって密封されて最終の製品が完
成する。電極パッド11は、導電性の接着物質57、導電性
配線物質56、筐体の導電性パターン55を介して筐体50の
外部電極と電気的に接続され、その結果筐体50の外部電
極から回路12の信号処理機能を電気的に利用することが
可能となっている。
本実施例においても、第１のIC装置と第２のIC装置の間
で電極パッド11,21の配列パターンが同一であるので、
ウエハテストの実施に際し、同一のプローブカード基板
が利用され、筐体50への組込みに際しても同一の筐体を
使用することができる。
本実施例の電極パッド11,21と回路12,22の位置関係とし
て、第8A図および第8B図に示す態様も可能である。この
態様においては、電極パッド11,21の数および配列パタ
ーンを同一にし、かつ基板10,20のほぼ中央に格子状に
配列している。また、基板10,20の四辺の電極パッド11,
21に対する相対的な位置を左右方向および上下方向にず
らすことによって、基板10,20のサイズが異なるものに
なっている。
次に本発明の第７の実施例について説明する。本実施例
における第１のIC装置および第２のIC装置のチップ構成
は、第9A図および第9B図に示すように、平面的には上記
第６の実施例における第8A図および第8B図に示すものと
同様である。本実施例の構成が上記第６の実施例と異な
るのは、本実施例のIC装置が多層構造を有し、電極パッ
ド11,21が回路12,22が形成された層とは別の最上層の表
面上に形成されている点である。
第10A図および第10B図に、本実施例の第１のIC装置を筐
体50に載置した様子を示している。本実施例における基
板10の筐体50上の載置の状態と配線接続については上記
第６の実施例において述べた第7A図および第7B図に示し
たものと同様である。本実施例によれば、多層構造のIC
装置においても上述の実施例と同様の効果を得ることが
できる。すなわち、基板10,20の最上層に電極パッド11,
21を同一個数および同一の配列パターンで形成すること
により、ウエハテストにおけるプローブカード基板ある
いは製品化段階において組込む筐体を、複数の種類のIC
装置について同一のものを使用することができる。さら
に本実施例の場合、電極パッド11,21を形成する基板10,
20の面が回路12,22が形成される層と異なるため、平面
的には回路12,22の形成される領域上にも電極パッド11,
21を配列することができる。
なお、本実施例の態様として、上記第６の実施例におけ
る第9A図および第9B図に示す態様に対応する第11A図お
よび第11B図に示す配置も可能である。
次に上記各実施例のうち主なものについて、基板10上の
電極パッド11および回路12の配列の具体例を第12A図，
第12B図および第12C図に示す。第12A図および12B図に示
した配列の具体例は、上記第５の実施例の２種類の具体
的態様を示している。なおこれらの配列の具体例には各
電極パッド11と回路12との間の配線接続を入出力バッフ
ァ回路17を媒介として行なっている。第12C図に示す配
列の具体例は、上記第７の実施例の一態様を示してい
る。この具体例においては入出力バッファ回路17を電極
パッド11と同じ基板10の最上層の周辺に配列している。
第12C図に示す具体例の１つの電極バッド11近傍の様子
はたとえば第13A図，第13B図および第13C図に示すよう
になっている。これらの図を参照して、電極パッド11の
近傍においては、MOS型LDD構造トランジスタ14や導電配
線層18がコンタクトホール19で電気的に接続されて形成
された回路12の表面は、層間絶縁膜16aを覆われてい
る。その上に形成された電極パッド11と回路12の間に
は、電極パッド12の近傍ではコンタトホールが設けられ
ておらず、この領域で両者は導通されていない。
また、電極パッド11の周辺とその導電線11aの表面は、
絶縁膜16bで覆われ、保護されており、その結果電極パ
ッド11の矩形表面が、IC装置の表面に露出する構成とな
っている。
電極パッド11と回路12の入出力端子との接続は、各々か
ら延びた導電線パターン同士が回路12の領域の外側にお
いて形成されたコンタクトホールを介して接続される。
たとえば第12C図に示す具体例においては、IC装置の最
上層周辺に形成された各入出力バッファ回路17の端子
と、その直下に位置する回路12の導電線とがコンタクト
ホールを介して導通されている。
以上述べたように上記各実施例によれば、いずれの場合
も電極パッド11,21の数およびその配列パターンが固定
されている。そのため、多品種少量生産の場合に設計変
更を要するのは、回路12,22と電極パッド11,21との間の
入出力バッファ回路17などを含む配線接続のみである。
このような配線接続はCADの設計技術の進展に伴って比
較的容易に設計変更が行なえ、マスクの設計製作も容易
である。したがって、いずれの実施例の場合も、電極パ
ッド11,21、回路12,22および入出力バッファ回路17など
の形成は、通常の写真製版技術によって比較的容易に行
なえる。
また、電極パッド11,21の数や配列パターンを固定して
いるため、回路12,22の大きさが小さいIC装置の場合に
は、電極パッド11,21と回路12,22の間の空白の領域が比
較的大きくなってしまう。しかしながら本発明を適用す
る多品種少量生産のIC装置は、機能や用途が比較的近い
一群のものを対象とする場合が多く、そのような空白領
域がそれほど大きくならない場合が多い。また、この空
白領域が大きい場合、回路12,22と電極パッド11,21との
配線長が長くなり、その抵抗の増加が問題となる。しか
しこの領域は、電極パッド11,21と入出力バッファ回路1
7の間の配線領域であり、IC装置内部の配線に比較する
と、その10倍以上も大きな容量性負荷が寄生的に接続さ
れている。したがってこの空白領域が多少大きくなって
も、その電気的特性の劣化は無視できるものと考えられ
る。
［発明の効果］ 以上述べたように、請求項１に記載の本発明の集積回路
装置の製造方法によれば、互いに大きさの異なる複数の
基板表面上に同一個数の電極パッドを同一の配列パター
ンで形成することにより、多品種少量生産において、大
きさおよび種類の異なる複数のIC装置のウェハテスト、
筐体への組込み、および外部端子と電極パッドとのワイ
ヤボンディングを同じ装置でしかも同じ条件で行なうこ
とができる。したがって、基板の大きさおよび種類が異
なるIC装置ごとに試験装置やボンディング装置の動作条
件の切換えを行なう必要がなく、生産効率の向上と製造
コストの低減を図ることができる。
また、大きさおよび種類の異なるIC装置を、工程中にラ
ンダムに流すことも可能となる。その結果多品種少量生
産において品種ごとの製造条件の変更などに費される労
力が削減され、やはり製造コストの低減を図ることがで
きる。
また、請求項２に記載の本発明の集積回路装置の製造方
法によれば、互いに基板の大きさおよび種類の異なる多
層集積回路装置の多品種少量生産においても、上記と同
様の効果を奏することができる。
【図面の簡単な説明】
第1A図および第1B図は、それぞれ本発明の第１の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドと回路の配置構成を示す図である。 第2A図および第2B図は、それぞれ本発明の第２の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドと回路の配置構成を示す図である。 第3A図および第3B図は、それぞれ本発明の第３の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドの回路の配置構成を示す図である。 第4A図および第4B図は、それぞれ本発明の第４の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドの回路の配置構成を示す図である。 第5A図および第5B図は、それぞれ本発明の第５の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドの回路の配置構成を示す図である。 第6A図および第6B図は、それぞれ本発明の第６の実施例
における第１のIC装置および第２のIC装置の基板上にお
ける電極パッドの回路の配置構成を示す図である。 第7A図は本発明の第６の実施例における第１のIC装置を
筐体50に組込んだ様子を示す平面図、第7B図はそのＡ−
Ａ断面図である。 第8A図および第8B図は、本発明の第６の実施例の他の態
様を示す図である。 第9A図および第9B図は、それぞれ本発明の第７の実施例
における第１のIC装置と第２のIC装置の、基板上におけ
る電極パッドの回路の配置構成を示す図である。 第10A図は、本発明の第７の実施例における第１のIC装
置を筐体50に組込んだ様子を示す平面図、第10B図はそ
のＢ−Ｂ断面図である。 第11A図および第11B図は、本発明の第７の実施例の他の
態様を示す図である。 第12A図および第12B図は、本発明の第５の実施例におけ
る第１の1C装置の電極パッド11および回路12の配置の具
体例を示す図、第12C図は本発明の第７の実施例におけ
る第１の1C装置の電極パッド11および回路12の配置の具
体例を示す図である。 第13A図は、本発明の第７の実施例におけるIC装置の、
電極パッド11近傍の回路構成を示す平面図、第13B図は
そのＣ−Ｃ断面図、第13C図はそのＤ−Ｄ断面図であ
る。 第14A図および第14B図は、従来の多品種少量生産におけ
る２種類のIC装置の基板上の電極パッドおよび回路の配
置構成を示す図である。 第15A図はIC装置のウエハテストの様子を示す平面図、
第15B図はそのＥ−Ｅ断面図である。 第16A図は、IC装置は筐体50に装置し、さらにワイヤボ
ンディングを施した状態を示す平面図、第16B図はその
Ｆ−Ｆ断面図である。 第17A図は、IC装置における電極パッド11と回路12とを
接続する導電配線パターンの一例を示す平面図、第17B
図はそのＧ−Ｇ断面図、第17C図はその等価回路図であ
る。 第18図は、IC装置における電極パッド11と回路12とを接
続する導電配線パターンの他の例を示す図である。 図において、10,20は基板、11,21は電極パッド、12,22
は回路である。 なお、各図において同一番号を付した部分は、同一また
は相当の要素を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 Ｐ (56)参考文献 特開 昭61−32456（ＪＰ，Ａ) 実開 昭63−46849（ＪＰ，Ｕ) 実開 平１−130534（ＪＰ，Ｕ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】互いに大きさの異なる複数の基板の各々の
    表面上に、同一個数の電極パッドを同一の配列パターン
    で形成する工程と、 前記基板の各々の表面上の前記電極パッドが位置しない
    領域に、それぞれ信号処理機能の異なる回路を形成する
    工程と、 前記回路の入出力端子とそれに対応する前記電極パッド
    との間に配線処理を施す工程と、 を備えた集積回路装置の製造方法。
  2. 【請求項２】互いに大きさの異なる複数の基板の表面上
    に、それぞれ信号処理機能の異なる回路を形成する工程
    と、 前記回路の表面を絶縁層で覆い、その絶縁層上に同一個
    数の電極パッドを同一の配列パターンで形成する工程
    と、 前記回路の入出力端子とそれに対応する前記電極パッド
    との間に配線処理を施す工程と、 を備えた集積回路装置の製造方法。
JP1264165A 1989-10-11 1989-10-11 集積回路装置の製造方法 Expired - Lifetime JPH07111971B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1264165A JPH07111971B2 (ja) 1989-10-11 1989-10-11 集積回路装置の製造方法
DE4032154A DE4032154C2 (de) 1989-10-11 1990-10-10 Integrierte Schaltungsanordnung mit einem standardisierten Anschlußflächenmuster
US07/921,614 US5319224A (en) 1989-10-11 1992-08-03 Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264165A JPH07111971B2 (ja) 1989-10-11 1989-10-11 集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03125430A JPH03125430A (ja) 1991-05-28
JPH07111971B2 true JPH07111971B2 (ja) 1995-11-29

Family

ID=17399359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264165A Expired - Lifetime JPH07111971B2 (ja) 1989-10-11 1989-10-11 集積回路装置の製造方法

Country Status (3)

Country Link
US (1) US5319224A (ja)
JP (1) JPH07111971B2 (ja)
DE (1) DE4032154C2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888040B2 (ja) * 1992-07-10 1999-05-10 日本電気株式会社 半導体装置およびその製造方法
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH09107048A (ja) 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6258715B1 (en) 1999-01-11 2001-07-10 Taiwan Semiconductor Manufacturing Company Process for low-k dielectric with dummy plugs
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
US6282676B1 (en) * 1999-03-30 2001-08-28 Winbond Electronics Corp. Method and apparatus for testing and debugging integrated circuit devices
US6538307B1 (en) * 2000-06-28 2003-03-25 Advanced Micro Devices, Inc. Packaging substrate comprising staggered vias
DE10108077B4 (de) * 2001-02-20 2005-09-08 Infineon Technologies Ag IC-Chip mit Anschlusskontaktflächen und ESD-Schutz
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US7307293B2 (en) * 2002-04-29 2007-12-11 Silicon Pipe, Inc. Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
JP2004265940A (ja) * 2003-02-19 2004-09-24 Sony Corp 半導体装置
US7279713B2 (en) * 2003-05-09 2007-10-09 Au Optronics Corp. Bonding pad and method for manufacturing the same
US20060028228A1 (en) * 2004-08-05 2006-02-09 Bor-Doou Rong Test pads for IC chip
JP2006100436A (ja) 2004-09-28 2006-04-13 Toshiba Corp 半導体装置
JP4508947B2 (ja) * 2005-05-30 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の自動設計方法および自動設計装置
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
JP5123559B2 (ja) * 2007-05-11 2013-01-23 株式会社日立製作所 半導体装置およびその製造方法
CN102569243A (zh) * 2012-02-29 2012-07-11 宁波康强电子股份有限公司 集成电路引线框架

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495133A (en) * 1965-06-18 1970-02-10 Ibm Circuit structure including semiconductive chip devices joined to a substrate by solder contacts
US3795845A (en) * 1972-12-26 1974-03-05 Ibm Semiconductor chip having connecting pads arranged in a non-orthogonal array
CH592366A5 (ja) * 1975-06-05 1977-10-31 Ebauches Sa
JPS5745259A (en) * 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS5943536A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd 半導体装置
JPS6074554A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd 大規模集積回路
WO1985004518A1 (en) * 1984-03-22 1985-10-10 Mostek Corporation Integrated circuits with contact pads in a standard array
JPH0673363B2 (ja) * 1984-07-02 1994-09-14 株式会社東芝 システムｌｓｉの設計方法
JPS6132456A (ja) * 1984-07-24 1986-02-15 Fujitsu Ltd スタンダ−ド・セル集積回路の製造方法
JPS6140053A (ja) * 1984-07-31 1986-02-26 Toshiba Corp 半導体装置
US4746966A (en) * 1985-10-21 1988-05-24 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
US4864381A (en) * 1986-06-23 1989-09-05 Harris Corporation Hierarchical variable die size gate array architecture
JPS6346849U (ja) * 1986-09-12 1988-03-30
JPS63289826A (ja) * 1987-05-21 1988-11-28 Tokyo Electron Ltd プロ−ブカ−ドおよびこのプロ−ブカ−ドを用いた試験方法
JPH01130534U (ja) * 1988-03-02 1989-09-05
JPH02219254A (ja) * 1989-02-20 1990-08-31 Hitachi Ltd 半導体集積回路装置
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
ATE101746T1 (de) * 1989-11-24 1994-03-15 Siemens Ag Halbleiterspeicher.

Also Published As

Publication number Publication date
US5319224A (en) 1994-06-07
DE4032154A1 (de) 1991-04-25
DE4032154C2 (de) 1997-01-16
JPH03125430A (ja) 1991-05-28

Similar Documents

Publication Publication Date Title
JPH07111971B2 (ja) 集積回路装置の製造方法
US7262513B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US20120068362A1 (en) Semiconductor device having semiconductor member and mounting member
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
CN1359538A (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
JP3927783B2 (ja) 半導体部品
US4688070A (en) Semiconductor integrated circuit device
US5399904A (en) Array type semiconductor device having insulating circuit board
KR100204950B1 (ko) 집적회로다이
KR102578797B1 (ko) 반도체 패키지
JPH0773106B2 (ja) 半導体装置の製造方法
KR100876881B1 (ko) 반도체 소자의 패드부
KR100336081B1 (ko) 반도체 칩
JPH0194636A (ja) 半導体装置
JP2004221260A (ja) 半導体装置
KR100349561B1 (ko) Ｌｓｉ 패키지 및 그 인너리드 배선방법
JPS617657A (ja) マルチチツプパツケ−ジ
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
US6159774A (en) Multi-layer interconnection layout between a chip core and peripheral devices
JPH0878573A (ja) Ｂｇａパッケージ
JPS6160584B2 (ja)
US7199460B2 (en) Semiconductor device and method of manufacturing the same
JP4229086B2 (ja) 半導体装置
JP2007128990A (ja) 半導体装置とその製造方法