JP2000208773A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JP2000208773A
JP2000208773A JP11007050A JP705099A JP2000208773A JP 2000208773 A JP2000208773 A JP 2000208773A JP 11007050 A JP11007050 A JP 11007050A JP 705099 A JP705099 A JP 705099A JP 2000208773 A JP2000208773 A JP 2000208773A
Authority
JP
Japan
Prior art keywords
wiring layer
alloy
nitrogen
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11007050A
Other languages
English (en)
Other versions
JP3916334B2 (ja
JP2000208773A5 (ja
Inventor
Takuya Watabe
卓哉 渡部
Hiroyuki Yaegashi
裕之 八重樫
Hideki Noto
秀樹 能登
Tetsuya Kida
哲也 喜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00705099A priority Critical patent/JP3916334B2/ja
Priority to US09/477,059 priority patent/US6255706B1/en
Priority to TW089100107A priority patent/TW452986B/zh
Priority to KR1020000000852A priority patent/KR100638152B1/ko
Publication of JP2000208773A publication Critical patent/JP2000208773A/ja
Publication of JP2000208773A5 publication Critical patent/JP2000208773A5/ja
Application granted granted Critical
Publication of JP3916334B2 publication Critical patent/JP3916334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 Ａｌ等の低抵抗材料を高融点金属と積層した
電極における抵抗上昇とオーバーハング形状のない薄膜
トランジスタとその製造方法を提供する。 【解決手段】 Ａｌ及びＣｕより選ばれた金属又はこれ
を主成分とする合金から形成した主配線層２を、Ｔｉ、
Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれた金属又はこ
れらの金属の合金に窒素を含有させた材料の下層配線層
１と、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれ
た金属又は又はこれらの金属の合金に窒素を含有させた
材料の上層配線層３とで挟んだ積層配線構造を使用し、
下層配線層１と上層配線層３とで異なる金属又は合金を
用いるか、あるいは、上層及び下層配線層１、３で同一
の金属又は合金に窒素を含有させた材料を使用し、それ
らの窒素含有量が異なるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線構造を改良し
た薄膜トランジスタ、とりわけ液晶表示装置に広く用い
られる薄膜トランジスタと、その製造方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は大型化、高精細化
が進み、その回路に用いられる配線は低抵抗化が要求さ
れている。図１は従来技術による薄膜トランジスタの断
面構造を示したものであるが、高精細向けの薄膜トラン
ジスタ（以下ＴＦＴと記す）は低抵抗化の要求に対応し
て、Ａｌ配線材料を用いることが多い。一例として、図
１中の３１は、そのようなＡｌ配線材料１７を使ってガ
ラス基板３０上に形成したゲート電極を示している。し
かしＡｌは後工程での加熱によりヒロックが発生してＡ
ｌ配線と接する絶縁膜の絶縁耐圧を悪化させる傾向があ
るので、これを防止するため、通常、図中１８で示すよ
うに例えばＴｉのような高融点金属でキャップする構造
がとられる。また、ソース・ドレイン電極３２、３３に
おいてＡｌを用いる場合、コンタクト層であるｎ＋型の
非晶質Ｓｉ層２２との良好なコンタクトの形成とＡｌの
拡散を防止するためのバリア層１９と、やはりヒロック
防止のためのキャップ層２１でＡｌ層２０を挟み込む構
造がとられる。なおキャップ層２１は、液晶表示装置の
画素電極２３との良好なコンタクトを形成するためにも
必要である。
【０００３】しかし、このような構造においては、以下
に示すような問題が発生する。すなわち、ゲート電極３
１においては比較的高い抵抗を示す高融点金属のキャッ
プ層１８とＡｌ層１７の間で後工程の熱処理によって相
互拡散を起こし、界面近傍を中心に高抵抗の領域が形成
され、配線抵抗が上昇してしまう。また、熱処理時の基
板３０からゲート電極３１への不純物の拡散はＴＦＴの
特性のばらつきの原因となる。このような問題に対し、
キャップ層２１には窒素を含有したＴｉ（以下ＴｉＮと
記す）を用いたり、基板３０とＡｌ配線層１７の間には
ＳｉＯ膜（図示せず）を形成し、ブロック層とする方法
が開示されているが、例えばドライエッチング法により
エッチングする場合ＴｉＮはＡｌに比ベエッチングレー
トが低いためオーバーハングが形成されてしまい、この
オーバーハングは、後に配線層上に絶縁膜を形成する際
にその下のＡｌ材料層の側部にボイド（空隙）ができて
絶縁膜の絶縁性能が悪化する原因となる。またＳｉＯ膜
を形成することは、そのための成膜装置が別に必要にな
ると同時に工程増となるため、製造コストの上昇に通じ
る。ソース・ドレイン電極３２、３３においても、前述
の相互拡散による抵抗上昇が起こる。
【０００４】更に、特定のエッチング液で三層構造の配
線を一括エッチングする方法は経済的であり広く用いら
れているが、この場合には以下に示す問題がある。すな
わち、一般的に、ゲート絶縁膜３５のようにプラズマＣ
ＶＤ法により形成された膜は段差部で図３に破線３６で
示したようにクラックが入りやすく、ソース・ドレイン
電極をエッチングする際、このクラックから薬液がゲー
ト電極層にまでしみこみ、ゲート電極層に欠陥を生じて
しまう。これは、ゲート電極とソース・ドレイン電極層
で同一の材料が用いられる場合には特に深刻である。こ
れに対しても、ＴｉＮ等でＡｌ配線を挟み込む構造が開
示されており、この場合ドライエッチング法で配線形成
可能なため薬液のしみこみの問題は回避可能だが、オー
バーハング形状の問題は回避できないので品質の低下は
免れない。
【０００５】
【発明が解決しようとする課題】以上のような問題点を
鑑み、本発明は、容易に製作可能でＡｌ、Ｃｕ等の低抵
抗材料をキャップ層とともに用いたときに生じる抵抗上
昇がなく、且つオーバーハングのない配線構造を備える
とともに、エッチング液の浸透による配線ダメージのな
い薄膜トランジスタと、その製造方法を提供することを
目的とする。
【０００６】
【課題を解決するための手段】このような本発明の目的
は、Ａｌ及びＣｕより選ばれた金属又はこれを主成分と
する合金から形成した主配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃ
ｒ、Ａｌ及びＣｕより選ばれた金属又はこれらの金属の
合金に窒素を含有させた材料の下層配線層と、Ｔｉ、Ｍ
ｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれた金属又は又は
これらの金属の合金に窒素を含有させた材料の上層配線
層とで挟んだ積層配線構造を使用し、且つ、下層配線層
と上層配線層とで異なる金属又は合金を用いることで達
成することができる。
【０００７】あるいは、上記の目的は、Ａｌ及びＣｕよ
り選ばれた金属又はこれを主成分とする合金から形成し
た主配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕよ
り選ばれた金属又はこれらの金属の合金に窒素を含有さ
せた材料の下層配線層と、この下層配線層と同一の金属
又は合金に窒素を含有させた材料の上層配線層とで挟ん
だ積層配線構造を使用し、且つ、下層配線層と上層配線
層の材料の含有する窒素量を異なるものとすることで達
成することができる。
【０００８】従って、第一の側面において、本発明の薄
膜トランジスタ（ＴＦＴ）は、絶縁性基板上に少なくと
もゲート電極及びこれに接続された走査線、ゲート絶縁
膜、半導体層、ソース・ドレイン電極及びこれに接続さ
れた信号線を配した薄膜トランジスタであって、（１）
ゲート電極及び／又は走査線と、（２）ソース・ドレイ
ン電極及び／又は信号線のうち少なくとも一方は、Ａｌ
及びＣｕより選ばれた金属又はこれを主成分とする合金
から形成した主配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ
及びＣｕより選ばれた金属又はこれらの金属の合金に窒
素を含有させた材料の下層配線層と、Ｔｉ、Ｍｏ、Ｗ、
Ｃｒ、Ａｌ及びＣｕより選ばれた金属又はこれらの金属
の合金に窒素を含有させた材料の上層配線層とで挟んだ
積層構造を含み、且つ、この積層構造の下層配線層と上
層配線層で用いられる金属又は合金が異なっていること
を特徴とする。
【０００９】第二の側面において、本発明の薄膜トラン
ジスタは、絶縁性基板上に少なくともゲート電極及びこ
れに接続された走査線、ゲート絶縁膜、半導体層、ソー
ス・ドレイン電極及びこれに接続された信号線を配した
薄膜トランジスタであって、（１）ゲート電極及び／又
は走査線と、（２）ソース・ドレイン電極及び／又は信
号線のうち少なくとも一方は、Ａｌ及びＣｕより選ばれ
た金属又はこれを主成分とする合金から形成した主配線
層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれ
た金属又はこれらの金属の合金に窒素を含有させた材料
の下層配線層と、この下層配線層と同一の金属又は合金
に窒素を含有させた材料の上層配線層とで挟んだ積層構
造を含み、且つ、この積層構造の下層配線層と上層配線
層の材料の含有する窒素量が異なっていることを特徴と
する。
【００１０】上述の本発明の薄膜トランジスタは、前記
積層構造の下層配線層材料膜、主配線層材料膜及び上層
配線層材料膜を順次成膜し、得られた積層膜をパターニ
ングして、当該積層構造の配線層を形成する工程を含む
方法により製造される。
【００１１】
【発明の実施の形態】本発明では、基板として任意の絶
縁性基板を使用することができる。例えば、本発明のＴ
ＦＴを液晶表示装置で使用する場合には、絶縁性基板と
して透明なガラス基板等を使用すればよい。
【００１２】本発明のＴＦＴは、そのような絶縁性基板
上に、少なくともゲート電極及びこれに接続された走査
線、ゲート絶縁膜、半導体層、ソース・ドレイン電極及
びこれに接続された信号線を配したものである。ソース
・ドレイン電極の上には、最終保護膜として絶縁膜が設
けられることがある。また、液晶表示装置で使用するＴ
ＦＴの場合には、このほかに画素電極が設けられる。
【００１３】上記のように、ゲート電極には走査線が接
続されるが、本明細書において単に「ゲート電極」又は
「ゲート配線」という語を用いる場合、それはゲート電
極とこれに接続する配線（走査線）を含むものである。
そして本発明においてはゲート電極と走査線のどちらか
一方を本発明の積層構造とすることができ、あるいはゲ
ート電極と走査線の両方を本発明の積層構造としてもよ
い。同様に、ソース・ドレイン電極には信号線が接続さ
れ、本明細書において単に「ソース・ドレイン電極」又
は「ソース・ドレイン配線」という語を用いる場合、そ
れはソース・ドレイン電極とこれに接続する配線（信号
線）を含むものであり、そして本発明においてはソース
・ドレイン電極と信号線のどちらか一方を本発明の積層
構造とすることができ、あるいは両方を本発明の積層構
造とすることもできる。また、本明細書において本発明
の積層構造を持つものとして単に「電極」あるいは「配
線」という語を使用する場合にも、それらは電極とそれ
に接続する配線の両方を意味しうるものと解される。本
発明の積層構造の電極（配線）は、低抵抗化に有効なも
のであり、そのため走査線や信号線にとってより有利な
ものとなる。
【００１４】本発明のＴＦＴにおいては、ゲート電極及
び／又は走査線か、ソース・ドレイン電極及び／又は信
号線か、あるいはそれらの両方を、（ａ）Ａｌ及びＣｕ
より選ばれた金属又はこれを主成分とする合金から形成
した主配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕ
より選ばれた金属又はこれらの金属の合金に窒素を含有
させた材料の下層配線層と、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａ
ｌ及びＣｕより選ばれた金属又はこれらの金属の合金に
窒素を含有させた材料の上層配線層とで挟んだ積層構造
を有し、且つ、この積層構造の下層配線層と上層配線層
で使用する金属又は合金を異なるものとするか、あるい
は、（ｂ）Ａｌ及びＣｕより選ばれた金属又はこれを主
成分とする合金から形成した主配線層を、Ｔｉ、Ｍｏ、
Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれた金属又はこれらの
金属の合金に窒素を含有させた材料の下層配線層と、こ
の下層配線層と同一の金属又は合金に窒素を含有させた
材料の上層配線層とで挟んだ積層構造を有し、且つ、こ
の積層構造の下層配線層と上層配線層の材料の含有する
窒素量を異なるものとする。
【００１５】主配線層の材料としては、ＡｌもしくはＡ
ｌと他の金属との合金、又はＣｕもしくはＣｕと他の金
属との合金を使用することができる。
【００１６】一方、主配線層を挟み、且つそれと接触す
る下層配線層及び上層配線層の材料としては、Ｔｉ、Ｍ
ｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ばれた金属又はこれ
らの金属の合金に窒素を含有させた材料を使用する。こ
の場合の合金は、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕ
のうちの２種以上の金属の合金である。更に、下層配線
層と上層配線層の材料の金属又は合金は、窒素を含有す
ることが必要である。本発明においてこのように窒素を
含有する金属又は合金は、一般的には窒化物とみなすこ
とができる材料である。これらの材料における窒素含有
量は、熱処理時の拡散による配線抵抗の有意の上昇を防
ぐのに有効な量であればよく、使用する材料と熱処理温
度等の条件に応じて適宜決定すればよい。
【００１７】Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕ等の
金属又はそれらの合金の窒化物は、加熱による拡散に対
するブロック性が高いので、ゲート配線あるいはソース
・ドレイン配線形成後の工程の熱処理にさらされても、
抵抗上昇のない高品位の配線を得るのを可能にする。図
２は、各種金属及び窒化物の膜と積層膜を３２０℃でア
ニール後の抵抗上昇率を、四探針比抵抗測定器で室温に
て測定したデータを示している。
【００１８】この結果によると、Ｔｉはアニール時間が
長くなるに従い抵抗が著しく上昇することが分かる。こ
れは、時間とともに酸化が進行し抵抗が上昇したためと
思われる。一方、Ａｌは表面は酸化されるが内部に酸化
が進行しないため、抵抗は一定のままである。これに対
し、Ａｌ／Ｔｉの積層膜（空気にさらされて酸化作用を
受ける側がＴｉ膜）は両者の中間の上昇率を示し、表面
のＴｉの酸化により上昇した抵抗値ともＡｌの抵抗値と
も異なる値を示す。また、このＡｌ／Ｔｉ積層膜の抵抗
上昇は真空中で加熱した場合でも発生し、Ｔｉの酸化と
無関係であることが判明した。これらの結果に対して、
ＡｌとＴｉＮ又はＭｏＮを積層したサンプルは、加熱時
間と関係なく元の抵抗値を維持することが判明した。
【００１９】ここに挙げたＴｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ
及びＣｕ等の金属又はそれらの合金の窒化物は、窒素の
含有量を変化させることにより、特定のエッチャントに
対するエッチングレートを変化させることができる。す
なわち、これらの金属又は合金の窒素含有量が増加する
と、特定のエッチング液に対するエッチングレートは低
下する。ドライエッチングについては、窒素含有量とエ
ッチングレートとの間にウェットエッチングの場合のよ
うな一般的な法則性は認められないが、所定の金属又は
合金については、窒素含有量とエッチングレートとの間
に一定の相関関係が見いだされる。また、これらの金属
又は合金の窒化物の特定のエッチャントによるウェット
エッチングやドライエッチングにおける選択性はその窒
化物のもとになった金属又は合金と変わらず、金属又は
合金がエッチングされるエッチャントにはその窒化物も
エッチングされる。そこで、本発明では、これらの特性
を組み合わせることによって、上層配線層、主配線層及
び下層配線層のエッチングされる量を、より上の層の材
料のエッチング量が下の層の材料のエッチング量と同じ
かあるいはそれより多くなるように選択することによ
り、オーバーハングの形成を防止する。
【００２０】このようにして、本発明によれば、主配線
層とこれに接触する下層配線層及び上層配線層との間の
熱拡散が防止されるため、形成した配線の抵抗が上昇す
ることはなく、また、形成した配線形状にオーバーハン
グは認められなくなり、信頼性の高いＴＦＴの提供が可
能になる。更に、本発明による積層ソース・ドレイン電
極の形成に際しては、上層配線層と下層配線層の組み合
わせを適宜選択することにより、ウェットエッチングを
用いた場合に下層配線層をエッチングストッパーとして
利用することができ、下層配線（ゲート配線）へのダメ
ージを防止することが可能となる。
【００２１】本発明の積層構造の配線に用いられる各材
料用のエッチャントは、当該技術分野において周知であ
り、実際に使用する材料に応じて適宜選ぶことができ
る。
【００２２】本発明においては、ＡｌもしくはＣｕ又は
それらの一方を主成分とする合金から作られる主配線層
に接触する層として、熱拡散のブロックに有効な上述の
窒素を含む下層配線層と上層配線層を備えた三層構造を
含む配線を用いることが必須である。そして本発明にお
いては、このような三層構造の配線の上（すなわち上述
の上層配線層の上）又は下（すなわち上述の下層配線層
の下）に、あるいはそれらの両方に、更に別の層を設け
た積層構造の配線としても差し支えない。例えば、ガラ
ス基板上に液晶表示装置用のＴＦＴを製作する場合、製
造方法によっては、ソース・ドレイン電極に接続された
信号線の下に非晶質シリコン層が存在する場合があり、
この場合の信号線はこの非晶質シリコン層の上に上述の
三層構造が設けられた四層からなる積層構造となる。
【００２３】本発明のＴＦＴにおける積層配線は、ゲー
ト電極を構成するものであってもよく、あるいはソース
・ドレイン電極を構成するものであってもよい。
【００２４】また、本発明の積層配線における材料の組
み合わせは様々であるが、例えば、主配線層材料として
Ａｌ又はＡｌ合金を使用し、そして下層配線層材料とし
て窒素を含有するＡｌ又はＡｌ合金、上層配線層材料と
して窒素を含有するＭｏ又はＭｏと例えばＴｉとの合金
等を使用することができる。下層配線層に窒素を含有す
るＡｌ又はＡｌ合金を使用する積層配線は、特にゲート
電極用に好適である。
【００２５】また、本発明の積層構造の配線を形成する
やり方にも、様々なものが考えられる。例えば、積層構
造を形成する三つの層（上層配線層、主配線層及び下層
配線層）を同一のエッチャントで一括にエッチングして
もよく、あるいは三層を順次それぞれ別個のエッチャン
トでエッチングしてもよく、あるいは三層のうちの二つ
を同じエッチャントでエッチングし、もう一つをそれと
は異なるエッチャントでエッチングしてもよい。後者の
例としては、上層及び主配線層を同一のエッッチャント
で、そして下層配線層を別のエッチャントでエッチング
するものを挙げることができ、具体的な例として、Ｍｏ
系の材料の上層配線層とＡｌ系材料の主配線層をリン酸
系のエッチャントでウェットエッチングし、Ｔｉ系材料
の下層配線層を塩素系ガスでドライエッチングする例を
挙げることができる。この場合には、本発明の三層構造
の配線をソ−ス・ドレイン電極として形成する場合にお
いても、Ｔｉ系材料の下層配線層がウェットエッチング
の際のエッチングストッパーとして働いて、ゲート絶縁
膜へのエッチング液の浸透を防止することが可能であ
り、非常に有利である。このように、下層配線層を主配
線層のエッチングの際のエッチングストッパーとして働
くことのできる材料から形成するようにすれば、主配線
層のエッチングをウェットエッチングとすることがで
き、Ｔｉ系材料の上層配線層を用いた場合にもこのオー
バーハングの形成を防ぎながら、且つ下層配線層へのエ
ッチング液の浸透を防ぎながら、Ａｌ系材料の主配線層
を形成することが可能である。
【００２６】
【実施例】次に、実施例により本発明を更に説明する。
【００２７】〔実施例１〕この例は、ＴＦＴのゲート電
極に本発明を適用した場合を説明するものである。ま
ず、図３（ａ）に示すように、ガラス製の絶縁性基板３
０の上に、窒素を含有するＡｌ層１を約５０ｎｍ成膜し
た。この成膜は、通常のスパッタ法を用いてＡｒガスに
Ｎ2 ガスを約４：１の比率で混合したガスを導入して行
った。こうして形成した窒素を含むＡｌ層１の上に、更
にＡｌ層２を約１５０ｎｍ成膜し、次に窒素を含有する
Ｍｏ層３を５０ｎｍ成膜した。窒素を含有するＭｏ層３
の成膜は、通常のスパッタ法を用いてＡｒガスにＮ2 ガ
スを約９：１の比率で混合したガスを導入して行った。
【００２８】こうして形成した三層膜の上にレジスト材
料を塗布し、続いて露光及び現像を行って、図３（ｂ）
に示したように所望パターンのレジスト層４を形成し
た。次に、図３（ｃ）に示したように、レジスト層４を
マスクにしてウェットエッチング法により三層膜をエッ
チングした。エッチング液としては、リン酸、酢酸、硝
酸を混合した通常のＡｌエッチング液を用いた。その
後、レジスト層４を剥離除去して、図３（ｄ）に示した
三層構造のゲート電極４０を完成した。
【００２９】こうして形成したゲート電極４０を、走査
型電子顕微鏡（ＳＥＭ）で観察したところ、図３（ｄ）
に概略的に示したとおりの、オーバーハングのない階段
状の側面を有する構造であることが確認された。完成し
たゲート電極４０の電気抵抗は、先に図２を参照して説
明したのと同様に、熱処理を施した後においてもＡｌと
同等の値であった。
【００３０】〔実施例２〕この例は、ＴＦＴのゲート電
極に本発明を適用したもう一つの例である。図４（ａ）
に示したように、ここではまず窒素を含有するＭｏ層５
を約５０ｎｍ成膜した。この成膜は、通常のスパッタ法
を用いてＡｒガスにＮ2 ガスを約６：４の比率で混合し
たガスを導入して行った。形成した窒素含有Ｍｏ層５の
上に、更にＡｌ層６を約１５０ｎｍ成膜し、次に窒素を
含有するＭｏ層７を５０ｎｍ成膜した。このＭｏ層７の
成膜は、通常のスパッタ法を用いてＡｒガスにＮ2 ガス
を約９：１の比率で混合したガスを導入して行った。続
いて、形成した三層膜を実施例１で説明したのと同じや
り方でパターニングして、図４（ｂ）に示した三層構造
のゲート電極４１を得た。
【００３１】こうして形成したゲート電極４１を、ＳＥ
Ｍで観察したところ、図４（ｂ）に概略的に示したとお
りの、オーバーハングのない階段状の側面を有する構造
であることが確認された。このゲート電極４１の電気抵
抗は、熱処理を施した後においてもＡｌと同等であっ
た。
【００３２】実施例１と２は三層構造の配線（ゲート配
線）の例であるが、抵抗上昇を防止する目的のために
は、上述のとおりに低抵抗層であるＡｌの主配線層と接
する層が窒素を含有する金属又は合金層であればよく、
本発明の積層配線においてはこのような窒素含有層の下
（下層配線層の場合）あるいは上（上層配線層の場合）
に更に別の層が存在しても差し支えない。
【００３３】〔実施例３〕この例は、ＴＦＴのソース・
ドレイン電極に本発明を適用した場合を説明するもので
ある。図５（ａ）に示したように、実施例１に従って形
成したゲート電極４０上に、ゲート絶縁膜５１（ＣＶＤ
法で形成したシリコン窒化膜）、半導体層５２（ＣＶＤ
法で形成した非晶質シリコン膜）、チャネル保護膜５３
（ＣＶＤ法で形成したシリコン窒化膜を選択的に除去し
て形成したもの）を順次形成した後、コンタクト層とな
るｎ＋型の非晶質Ｓｉ層５４をＣＶＤ法で形成した。こ
こまでの工程は、先に示した実施例１と従来技術の組み
合わせにより行うことができる。
【００３４】次に、図５（ｂ）に示したように、ｎ＋型
非晶質Ｓｉ層５４の上に、この非晶質Ｓｉ層５４と接す
る側の一部にのみ窒素を含有するＴｉ層５５を約５０ｎ
ｍ成膜した。この成膜は、通常のスパッタ法を用いて、
初期の２０ｎｍはＡｒガスのみでＴｉ層（図示せず）を
形成し、続いてＡｒガスにＮ2 ガスを約１：１の比率で
混合したガスを導入して窒素を含有するＴｉ層（図示せ
ず）を形成するようにして行った。こうして作った一部
にのみ窒素を含有するＴｉ層５５の上に、更にスパッタ
法でＡｌ−Ｎｄ合金層５６を約１５０ｎｍ成膜し、次に
窒素を含有するＭｏ層５７を５０ｎｍ成膜した。この窒
素含有Ｍｏ層５７の成膜は、通常のスパッタ法を用いて
ＡｒガスにＮ2 ガスを約９：１の比率で混合したガスを
導入して行った。続いて、最上層の窒素含有Ｍｏ層５７
の上に、レジスト材料を塗布し、露光及び現像を行っ
て、図５（ｃ）に示したように所望パターンのレジスト
層５８を形成した。
【００３５】次に、レジスト層５８をマスクにし、リン
酸、酢酸、硝酸を混合した通常のＡｌエッチング液を用
いたウェットエッチングを行った。このウェットエッチ
ングでは、図６（ａ）に示したように、上層の窒素含有
Ｍｏ層５７と主配線層（低抵抗層）のＡｌ−Ｎｄ合金層
５６のみが除去され、下層の一部に窒素を含有するＴｉ
層５５は除去されない。次いで、この一部に窒素を含有
するＴｉ層５５とその下のｎ＋型非晶質シリコン層５４
を、塩素系ガスを用いたドライエッチング法により一括
エッチングした（図６（ｂ））。続いて、レジスト層５
８を剥離除去して、図６（ｃ）に示したソース・ドレイ
ン電極６１、６２を完成した。なお、Ａｌは塩素系ガス
によりエッチングされるが、この例の積層構造配線（ソ
ース・ドレイン配線）の主配線層材料として用いたＡｌ
−Ｎｄ合金は表面に析出したＮｄにより塩素系ガスによ
るエッチングが阻止されるため、エッチング後に形成さ
れたソース・ドレイン電極６１、６２は図示のとおりオ
ーバーハング形状にならなかった。
【００３６】この例におけるように、積層構造のソース
・ドレイン電極の下層としての金属層をソース・ドレイ
ン電極の主配線層のエッチングの際のエッチングストッ
パーとして用いれば、この下層の金属層のようなスパッ
タ法で形成したものにはＣＶＤ法で形成した絶縁膜に見
られるようなクラックがないため、主配線層のパターニ
ングをウェットエッチング法で行った場合においても、
下層へのエッチング液の浸透に起因するゲート配線の断
線は確実に抑制される。またエッチングストッパーとし
て活用された窒素を含有するＴｉ層のエッチングはその
下の半導体層のエッチングと同時に行われるので、工程
増にもならない。
【００３７】このようにして、この例においては、図６
（ｃ）に示すオーバーハングのない、低抵抗のソース・
ドレイン電極６１、６２が、ゲート層４０にダメージを
与えることなく形成できた。
【００３８】更に、図６（ｃ）のソース・ドレイン電極
６１、６２上に最終保護膜を形成し、この膜に形成した
開口部を通じてソース電極６１に接続する画素電極を形
成して、一般的な構造を図１を参照して説明した液晶表
示装置用のＴＦＴを製造することも可能であるが、その
ための最終保護膜形成工程も画素電極形成工程も当該技
術分野において周知であり、ここで詳細に説明するまで
もない。
【００３９】また、上記の例においては、逆スタガ型チ
ャネルプロテクトタイプのＴＦＴを例に本発明を説明し
たが、本発明は逆スタガ型チャネルエッチタイプのＴＦ
Ｔに適用することも、あるいはスタガ型のＴＦＴに適用
することもできることは、容易に理解されよう。
【００４０】以上のように、本発明によれば低抵抗且つ
オーバーハングのない配線構造を得ることができ、更に
ゲート配線においてはガラス基板からの不純物の拡散を
防止でき、ソース・ドレイン配線においては下部のゲー
ト配線へのダメージのない配線も形成可能である。従っ
て、高精細液晶表示装置における配線抵抗上昇によるＴ
ＦＴ駆動能力の低下、エッチング形状不良による信頼性
低下を防止でき、品質、信頼性の向上に大きく寄与する
ものである。
【図面の簡単な説明】
【図１】従来技術によるＴＦＴを説明する図である。
【図２】各種配線材料のアニール時間と抵抗上昇率との
関係を示すグラフである。
【図３】実施例１の製造工程を説明する図である。
【図４】実施例２の製造工程を説明する図である。
【図５】実施例３の製造工程の前半を説明する図であ
る。
【図６】実施例３の製造工程の前半を説明する図であ
る。
【符号の説明】
１…窒素含有Ａｌ層 ２、６…Ａｌ層 ３、５、７、５７…窒素含有Ｍｏ層 ２３…画素電極 ３０…基板 ３１、４０、４１…ゲート電極 ３２、６１…ソース電極 ３３、６２…ドレイン電極 ３５、５１…ゲート絶縁膜 ５２…半導体層 ５３…チャネル保護膜 ５４…非晶質Ｓｉ層 ５５…窒素含有Ｔｉ層 ５６…Ａｌ−Ｎｄ合金層 ５８…レジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 能登 秀樹 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 喜田 哲也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H092 GA17 GA25 GA34 HA06 HA16 JA24 JA34 JA37 JA41 JB22 JB31 KA05 MA05 MA12 MA18 MA19 NA27 NA28 PA01 5F033 HH07 HH08 HH09 HH18 KK05 KK07 KK08 KK09 KK18 PP15 QQ11 QQ19 RR06 SS11 TT02 UU05 VV15 5F110 AA26 CC07 DD02 EE02 EE03 EE04 EE06 EE15 EE44 FF03 FF29 HK02 HK03 HK04 HK06 HK09 HK16 HK22 HK33 HK34 NN03 NN12 NN24 QQ05

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板上に少なくともゲート電極及
    びこれに接続された走査線、ゲート絶縁膜、半導体層、
    ソース・ドレイン電極及びこれに接続された信号線を配
    した薄膜トランジスタであって、（１）ゲート電極及び
    ／又は走査線と、（２）ソース・ドレイン電極及び／又
    は信号線のうち少なくとも一方は、Ａｌ及びＣｕより選
    ばれた金属又はこれを主成分とする合金から形成した主
    配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選
    ばれた金属又はこれらの金属の合金に窒素を含有させた
    材料の下層配線層と、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及び
    Ｃｕより選ばれた金属又はこれらの金属の合金に窒素を
    含有させた材料の上層配線層とで挟んだ積層構造を含
    み、且つ、この積層構造の下層配線層と上層配線層で用
    いられる金属又は合金が異なっていることを特徴とする
    薄膜トランジスタ。
  2. 【請求項２】 前記ゲート電極及び／又は走査線が前記
    積層構造を含み、その主配線層材料がＡｌ、下層配線層
    材料が窒素を含有するＡｌ、上層配線層材料が窒素を含
    有するＭｏである、請求項１記載の薄膜トランジスタ。
  3. 【請求項３】 前記ソース・ドレイン電極及び／又は信
    号線が前記積層構造を含み、その主配線層材料がＡｌ−
    Ｎｄ合金、下層配線層材料が窒素を含有するＴｉ、上層
    配線層材料が窒素を含有するＭｏである、請求項１又は
    ２記載の薄膜トランジスタ。
  4. 【請求項４】 絶縁性基板上に少なくともゲート電極及
    びこれに接続された走査線、ゲート絶縁膜、半導体層、
    ソース・ドレイン電極及びこれに接続された信号線を配
    した薄膜トランジスタであって、（１）ゲート電極及び
    ／又は走査線と、（２）ソース・ドレイン電極及び／又
    は信号線のうち少なくとも一方は、Ａｌ及びＣｕより選
    ばれた金属又はこれを主成分とする合金から形成した主
    配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選
    ばれた金属又はこれらの金属の合金に窒素を含有させた
    材料の下層配線層と、この下層配線層と同一の金属又は
    合金に窒素を含有させた材料の上層配線層とで挟んだ積
    層構造を含み、且つ、この積層構造の下層配線層と上層
    配線層の材料の含有する窒素量が異なっていることを特
    徴とする薄膜トランジスタ。
  5. 【請求項５】 前記ゲート電極及び／又は走査線が前記
    積層構造を含み、その主配線層材料がＡｌ、下層配線層
    材料及び上層配線層材料が窒素を含有するＭｏである、
    請求項４記載の薄膜トランジスタ。
  6. 【請求項６】 絶縁性基板上に少なくともゲート電極及
    びこれに接続された走査線、ゲート絶縁膜、半導体層、
    ソース・ドレイン電極及びこれに接続された信号線を配
    した薄膜トランジスタであり、（１）ゲート電極及び／
    又は走査線と、（２）ソース・ドレイン電極及び／又は
    信号線のうち少なくとも一方は、Ａｌ及びＣｕより選ば
    れた金属又はこれを主成分とする合金から形成した主配
    線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより選ば
    れた金属又はこれらの金属の合金に窒素を含有させた材
    料の下層配線層と、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣ
    ｕより選ばれた金属又はこれらの金属の合金に窒素を含
    有させた材料の上層配線層とで挟んだ積層構造を含み、
    且つ、この積層構造の下層配線層と上層配線層で用いら
    れる金属又は合金が異なる薄膜トランジスタの製造方法
    であって、当該積層構造の下層配線層材料膜、主配線層
    材料膜及び上層配線層材料膜を順次成膜し、得られた積
    層膜をパターニングして、当該積層構造の配線層を形成
    する工程を含む薄膜トランジスタ製造方法。
  7. 【請求項７】 前記積層膜のパターニングを同一エッチ
    ャントで一括して行う、請求項６記載の方法。
  8. 【請求項８】 前記上層配線材料膜と主配線層材料膜の
    パターニングをウェットエッチングにより一括して行
    い、次いで前記下層配線層材料膜のパターニングをドラ
    イエッチングにより行う、請求項６記載の方法。
  9. 【請求項９】 前記ゲート電極及び／又は走査線が前記
    積層構造を含み、その主配線層材料がＡｌ、下層配線層
    材料が窒素を含有するＡｌ、上層配線層材料が窒素を含
    有するＭｏである、請求項６又は７記載の方法。
  10. 【請求項１０】 前記ソース・ドレイン及び／又は信号
    線が前記積層構造を含み、その主配線層材料がＡｌ−Ｎ
    ｄ合金、下層配線層材料が窒素を含有するＴｉ、上層配
    線層材料が窒素を含有するＭｏである、請求項６又は８
    記載の方法。
  11. 【請求項１１】 絶縁性基板上に少なくともゲート電極
    及びこれに接続された走査線、ゲート絶縁膜、半導体
    層、ソース・ドレイン電極及びこれに接続された信号線
    を配した薄膜トランジスタであり、（１）ゲート電極及
    び／又は走査線と、（２）ソース・ドレイン電極及び／
    又は信号線のうち少なくとも一方は、Ａｌ及びＣｕより
    選ばれた金属又はこれを主成分とする合金から形成した
    主配線層を、Ｔｉ、Ｍｏ、Ｗ、Ｃｒ、Ａｌ及びＣｕより
    選ばれた金属又はこれらの金属の合金に窒素を含有させ
    た材料の下層配線層と、この下層配線層と同一の金属又
    は合金に窒素を含有させた材料の上層配線層とで挟んだ
    積層構造を含み、且つ、この積層構造の下層配線層と上
    層配線層の材料の含有する窒素量が異なる薄膜トランジ
    スタの製造方法であって、当該積層構造の下層配線層材
    料膜、主配線層材料膜及び上層配線層材料膜を順次成膜
    し、得られた積層膜をパターニングして、当該積層構造
    の配線層を形成する工程を含む薄膜トランジスタ製造方
    法。
  12. 【請求項１２】 前記積層膜のパターニングを同一エッ
    チャントで一括して行う、請求項１１記載の方法。
  13. 【請求項１３】 前記上層配線材料膜と主配線層材料膜
    のパターニングをウェットエッチングにより一括して行
    い、次いで前記下層配線層材料膜のパターニングをドラ
    イエッチングにより行う、請求項１１記載の方法。
  14. 【請求項１４】 前記ゲート電極及び／又は走査線が前
    記積層構造を含み、その主配線層材料がＡｌ、下層配線
    層材料及び上層配線層材料が窒素を含有するＭｏであ
    る、請求項１１又は１２記載の方法。
JP00705099A 1999-01-13 1999-01-13 薄膜トランジスタ Expired - Fee Related JP3916334B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00705099A JP3916334B2 (ja) 1999-01-13 1999-01-13 薄膜トランジスタ
US09/477,059 US6255706B1 (en) 1999-01-13 2000-01-03 Thin film transistor and method of manufacturing same
TW089100107A TW452986B (en) 1999-01-13 2000-01-05 Thin film transistor and method of manufacturing same
KR1020000000852A KR100638152B1 (ko) 1999-01-13 2000-01-10 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00705099A JP3916334B2 (ja) 1999-01-13 1999-01-13 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006173459A Division JP2006261705A (ja) 2006-06-23 2006-06-23 薄膜トランジスタ及びその製造方法

Publications (3)

Publication Number Publication Date
JP2000208773A true JP2000208773A (ja) 2000-07-28
JP2000208773A5 JP2000208773A5 (ja) 2006-08-17
JP3916334B2 JP3916334B2 (ja) 2007-05-16

Family

ID=11655239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00705099A Expired - Fee Related JP3916334B2 (ja) 1999-01-13 1999-01-13 薄膜トランジスタ

Country Status (4)

Country Link
US (1) US6255706B1 (ja)
JP (1) JP3916334B2 (ja)
KR (1) KR100638152B1 (ja)
TW (1) TW452986B (ja)

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2003005220A (ja) * 2001-03-21 2003-01-08 Lg Phillips Lcd Co Ltd ２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法
JP2004163901A (ja) * 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2005033198A (ja) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp ヒロックが無いアルミニウム層及びその形成方法
JP2005217088A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 基板上の配線および配線形成方法
US6933525B2 (en) 2003-01-09 2005-08-23 Hitachi Displays, Ltd. Display device and manufacturing method of the same
JP2006086514A (ja) * 2004-08-20 2006-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
KR100670982B1 (ko) * 2000-02-10 2007-01-17 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법
JP2007123906A (ja) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネル
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US7352004B2 (en) 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR100870019B1 (ko) * 2002-09-18 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US7535520B2 (en) 2005-11-07 2009-05-19 Samsung Electronics, Co., Ltd. Thin film transistor array panel for liquid crystal display
JP2009168800A (ja) * 2007-12-17 2009-07-30 Dainippon Printing Co Ltd 力学量センサおよびその製造方法
US7586197B2 (en) 2005-07-15 2009-09-08 Samsung Electronics, Co., Ltd Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
JP2010044300A (ja) * 2008-08-18 2010-02-25 Ulvac Japan Ltd 表示装置用パネル、液晶表示装置、配線形成方法
US7820368B2 (en) 2005-07-25 2010-10-26 Samsung Electronics Co., Ltd. Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition
US7851920B2 (en) 2005-07-15 2010-12-14 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
CN101952485A (zh) * 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
JP2012033912A (ja) * 2010-06-30 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法
US8243236B2 (en) 2006-10-18 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing liquid crystal display
US8289461B2 (en) 2007-01-24 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display device
WO2012173035A1 (ja) * 2011-06-13 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
US8384860B2 (en) 2007-06-26 2013-02-26 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
WO2013042608A1 (ja) * 2011-09-20 2013-03-28 シャープ株式会社 半導体装置およびその製造方法
WO2013047095A1 (ja) * 2011-09-28 2013-04-04 株式会社神戸製鋼所 表示装置用配線構造
US8421967B2 (en) * 2006-12-14 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device and process for producing liquid crystal display device
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2013191852A (ja) * 2005-09-29 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置、電気泳動表示装置、表示モジュール、及び電子機器
US8653525B2 (en) 2011-11-29 2014-02-18 Panasonic Corporation Thin-film transistor and thin-film transistor manufacturing method
US8659726B2 (en) 2007-04-13 2014-02-25 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing liquid crystal display
JP2015130488A (ja) * 2013-12-03 2015-07-16 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP2016036039A (ja) * 2010-07-16 2016-03-17 株式会社半導体エネルギー研究所 半導体装置
JP2020030416A (ja) * 2010-02-26 2020-02-27 株式会社半導体エネルギー研究所 表示装置
JP2023109903A (ja) * 2012-02-09 2023-08-08 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60036449T2 (de) * 1999-03-30 2008-06-19 Seiko Epson Corp. Verfahren zur hestellung eines dünnschichtfeldeffekttransistors
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP4300728B2 (ja) * 2001-10-17 2009-07-22 マツダ株式会社 車両の変速操作装置
JP2004253511A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR101000451B1 (ko) * 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR101046928B1 (ko) * 2004-09-24 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조방법
KR20060062913A (ko) 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
US7709873B2 (en) * 2005-03-31 2010-05-04 Intel Corporation Polymer memory with adhesion layer containing an immobilized metal
TWI354350B (en) 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
TW200827463A (en) * 2006-10-12 2008-07-01 Ulvac Inc Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
US7919795B2 (en) * 2006-12-21 2011-04-05 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI479574B (zh) 2009-03-16 2015-04-01 瀚宇彩晶股份有限公司 Ｔｆｔ陣列基板及其製造方法
EP2486596A4 (en) * 2009-10-09 2013-08-28 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
US8270178B2 (en) * 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103400802B (zh) * 2013-07-30 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102230619B1 (ko) * 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104766802B (zh) * 2015-03-26 2019-05-03 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法
CN104882566B (zh) * 2015-05-21 2017-12-22 京东方科技集团股份有限公司 一种发光二极管封装结构和封装方法
US10483285B2 (en) * 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
CN112838049B (zh) * 2019-11-25 2023-03-28 深超光电（深圳）有限公司 导电结构的制备方法和薄膜晶体管阵列基板的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260631A (ja) 1990-03-12 1991-11-20 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JP2905032B2 (ja) * 1992-05-12 1999-06-14 シャープ株式会社 金属配線の製造方法
JPH0764109A (ja) 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JP3302240B2 (ja) 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670982B1 (ko) * 2000-02-10 2007-01-17 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법
JP2003005220A (ja) * 2001-03-21 2003-01-08 Lg Phillips Lcd Co Ltd ２層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法
US7863120B2 (en) 2001-03-21 2011-01-04 Lg Display Co., Ltd. Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
KR100870019B1 (ko) * 2002-09-18 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP2004163901A (ja) * 2002-11-08 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
US7479451B2 (en) 2003-01-09 2009-01-20 Hitachi Displays, Ltd. Display device manufacturing method preventing diffusion of an aluminum element into a polysilicon layer in a heating step
US6933525B2 (en) 2003-01-09 2005-08-23 Hitachi Displays, Ltd. Display device and manufacturing method of the same
CN1295549C (zh) * 2003-01-09 2007-01-17 株式会社日立显示器 显示装置及其制造方法
KR101070761B1 (ko) * 2003-07-11 2011-10-31 치메이 이노럭스 코포레이션 힐락-프리 알루미늄층 및 그 형성방법
US7944056B2 (en) 2003-07-11 2011-05-17 Chimei Innolux Corporation Hillock-free aluminum layer and method of forming the same
JP2005033198A (ja) * 2003-07-11 2005-02-03 Chi Mei Electronics Corp ヒロックが無いアルミニウム層及びその形成方法
JP2005217088A (ja) * 2004-01-29 2005-08-11 Chi Mei Electronics Corp 基板上の配線および配線形成方法
JP2006086514A (ja) * 2004-08-20 2006-03-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7767478B2 (en) 2004-10-26 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US7352004B2 (en) 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
US7795690B2 (en) 2005-05-24 2010-09-14 Sharp Kabushiki Kaisha Thin film transistor substrate and method of fabricating the same
US8173492B2 (en) 2005-07-15 2012-05-08 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor substrate
US7851920B2 (en) 2005-07-15 2010-12-14 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US7586197B2 (en) 2005-07-15 2009-09-08 Samsung Electronics, Co., Ltd Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
US8158499B2 (en) 2005-07-15 2012-04-17 Samsung Electronics Co., Ltd. Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US7820368B2 (en) 2005-07-25 2010-10-26 Samsung Electronics Co., Ltd. Photoresist stripper composition and methods for forming wire structures and for fabricating thin film transistor substrate using composition
JP2013191852A (ja) * 2005-09-29 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置、電気泳動表示装置、表示モジュール、及び電子機器
US9099562B2 (en) 2005-09-29 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8790959B2 (en) 2005-09-29 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796069B2 (en) 2005-09-29 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US12183832B2 (en) 2005-09-29 2024-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304962B2 (en) 2005-09-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123906A (ja) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法、並びにこれを有する液晶表示パネル及び電界発光表示パネル
US7535520B2 (en) 2005-11-07 2009-05-19 Samsung Electronics, Co., Ltd. Thin film transistor array panel for liquid crystal display
US7511300B2 (en) 2006-07-20 2009-03-31 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法
JP2008066678A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
US8243236B2 (en) 2006-10-18 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing liquid crystal display
US8421967B2 (en) * 2006-12-14 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device and process for producing liquid crystal display device
US8289461B2 (en) 2007-01-24 2012-10-16 Sharp Kabushiki Kaisha Liquid crystal display device
US8659726B2 (en) 2007-04-13 2014-02-25 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing liquid crystal display
US8384860B2 (en) 2007-06-26 2013-02-26 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
CN101952485A (zh) * 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
JP2009168800A (ja) * 2007-12-17 2009-07-30 Dainippon Printing Co Ltd 力学量センサおよびその製造方法
JP2010044300A (ja) * 2008-08-18 2010-02-25 Ulvac Japan Ltd 表示装置用パネル、液晶表示装置、配線形成方法
JP2020030416A (ja) * 2010-02-26 2020-02-27 株式会社半導体エネルギー研究所 表示装置
JP2012033912A (ja) * 2010-06-30 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JP2016036039A (ja) * 2010-07-16 2016-03-17 株式会社半導体エネルギー研究所 半導体装置
US9640642B2 (en) 2010-07-16 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9837513B2 (en) 2010-07-16 2017-12-05 Semicinductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017212454A (ja) * 2010-07-16 2017-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012173035A1 (ja) * 2011-06-13 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2013042608A1 (ja) * 2011-09-20 2013-03-28 シャープ株式会社 半導体装置およびその製造方法
WO2013047095A1 (ja) * 2011-09-28 2013-04-04 株式会社神戸製鋼所 表示装置用配線構造
JP2013084907A (ja) * 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103782374B (zh) * 2011-09-28 2017-06-16 株式会社神户制钢所 显示装置用配线结构
US10365520B2 (en) 2011-09-28 2019-07-30 Kobe Steel, Ltd. Wiring structure for display device
CN103782374A (zh) * 2011-09-28 2014-05-07 株式会社神户制钢所 显示装置用配线结构
JP2012103698A (ja) * 2011-11-15 2012-05-31 Getner Foundation Llc 液晶表示装置及びその製造方法
US8653525B2 (en) 2011-11-29 2014-02-18 Panasonic Corporation Thin-film transistor and thin-film transistor manufacturing method
JP2023109903A (ja) * 2012-02-09 2023-08-08 株式会社半導体エネルギー研究所 液晶表示装置
JP7496455B2 (ja) 2012-02-09 2024-06-06 株式会社半導体エネルギー研究所 液晶表示装置
CN105814692A (zh) * 2013-12-03 2016-07-27 株式会社半导体能源研究所 半导体装置及其制造方法
JP2015130488A (ja) * 2013-12-03 2015-07-16 株式会社半導体エネルギー研究所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6255706B1 (en) 2001-07-03
JP3916334B2 (ja) 2007-05-16
KR20000057733A (ko) 2000-09-25
TW452986B (en) 2001-09-01
KR100638152B1 (ko) 2006-10-26

Similar Documents

Publication Publication Date Title
JP2000208773A (ja) 薄膜トランジスタ及びその製造方法
JP3128811B2 (ja) 半導体装置の製造方法
JP3245104B2 (ja) フッ素による金属劣化に対する耐性を改善する方法
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
JP3519632B2 (ja) 半導体装置の製造方法
TWI497598B (zh) 薄膜電晶體用配線層構造及其製造方法
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
KR100319588B1 (ko) 배선구조의 형성방법
JPH11307530A (ja) 半導体装置及びその製造方法
JP3625652B2 (ja) 半導体装置の製造方法
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP3514985B2 (ja) アクティブマトリクス基板
JP2006261705A (ja) 薄膜トランジスタ及びその製造方法
JP2000294545A (ja) 半導体装置及びその製造方法
JPH04296041A (ja) 半導体装置及びその製造方法
JP3303400B2 (ja) 半導体装置の製造方法
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100606245B1 (ko) Ｔｉ 접착층을 이용한 ＴＦＴ-ＬＣＤ의 건식 식각 배선 형성방법
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP2874216B2 (ja) 半導体装置およびその製造方法
JPH0766422A (ja) 液晶表示装置用アレイ基板
JP3263481B2 (ja) 半導体装置および半導体装置の製造方法
KR100680938B1 (ko) 반도체 소자의 금속 워드라인 및 비트라인 형성 방법
JP2000082740A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060623

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees