JPH03260631A - 薄膜トランジスタマトリクスとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔概　要〕 アクティブマトリクス駆動方式の液晶表示パネル等に使
用される、薄膜トランジスタマトリクスとその製造方法
に関し、 絶縁性基板上に形成されたＡ１膜やＡｌ−Ｓｉ合金膜が
、その後工程においてプラズマに曝されても、ダメージ
を受けるのを防止することを目的とし、 絶縁性基板表面に形成したゲート電極を有する薄膜トラ
ンジスタをマトリクス状に配列するとともに、前記絶縁
性基板表面に複数本のストライプ状の第１のバスライン
を平行に配列し、且つ、前記ゲート電極および第１のバ
スライン上を所定の絶縁膜で共通に被覆してなる構成を
有する薄膜トランジスタマトリクスにおいて、前記第１
のバスラインは、Ａｌを含む金属からなる低抵抗金属膜
と、その上下にＴｉ、Ｃｒ、Ｔａ、Ｃｏ、Ｎｉ。 Ｍｏ、Ｎｂ、Ｗ、Ｔａ　Ｉ　ｒの中から選ばれた金属か
らなる下層金属膜と上層金属膜とを配設した積層膜から
なり、前記ゲート電極は前記下層金属膜単層からなる構
成とし、また、その製造方法は、前記絶縁性基板上に、
前記下層金属膜、前記低抵抗金属膜および前記上層金属
膜をこの順に積層して積層膜を形成し、次いで、レジス
ト膜をマスクとしてその露出部を除去し、前記第１のバ
スラインとこれより幅の狭いゲート電極のパターンを形
成し、次いで、前記低抵抗金属膜の等方性エツチング法
ヲ施して、低抵抗金属膜のサイドエツチングを前記ゲー
ト電極部の低抵抗金属膜が除去されるまで行ない、前記
下層金属膜からなるゲート電極と前記積層膜からなる第
１のバスラインを形成し、次いで、前記レジスト膜を除
去する工程を含む構成とする。 〔産業上の利用分野〕 本発明は、アクティブマトリクス駆動方式の液晶表示パ
ネル等に使用される、薄膜トランジスタマトリクスとそ
の製造方法に関する。 液晶表示パネル等の、アクティブマトリクス型表示パネ
ルの駆動に用いられる薄膜トランジスタマトリクス構造
においては、互いに絶縁層を介して交差するゲートバス
ラインとドレインバスライン間、或いはゲートバスライ
ンとソースバスライン間の短絡による表示画面上の欠陥
発生のないものが要求されている。このため、ハスライ
ンの交差部での短絡欠陥の発生を防止することが、強く
要望されている。 〔従来の技術〕 アクティブマトリクス駆動方式の液晶表示パネルは、ド
ツト表示を行う個々の画素に対応してマトリクス状に薄
膜トランジスタ（Ｔ　Ｐ　Ｔ）を配設することにより、
各画素にメモリ機能を持たせて、コントラスト良く多ラ
インの表示を可能としている。 このような液晶表示パネルは、例えば多数のゲートバス
ラインとドレインバスラインを、それぞれＸおよびＹ方
向に向けて配設し、これら各バスラインに駆動電圧を順
次印加して、各バスライン交差部対応に配設した薄膜ト
ランジスタを選択駆動することにより、所望の画素をド
ツト表示するように構成している。 かかる従来の薄膜トランジスタマトリクスの構造は、第
３図（ａ）の平面図および（ｂ）の断面図〔（ａ）のＤ
−Ｄ矢視部断面図〕に示すように、ガラス基板のような
絶縁性基板１上に、例えばチタン（Ｔｉ）膜２１とアル
ミニウム（Ａｆｆｉ）膜２２とを積層したゲートバスラ
インＣＡＢとドレインハスラインＤＢとが、ゲート絶縁
膜３としてのＳｉＮ膜、動作半導体層４としてのアモル
ファスシリコン膜（ａ−３ｊ膜）、保護ＷＪ５としての
ＳｉＯ□膜などを積層した層間絶縁膜６を介して、例え
ばＸ−Ｙ方向に交差した形に配設され、両バスラインＧ
Ｂ、ＤＢの各交差部対応に、ＴＦＴ８がマトリクス状に
配設されている。 上記ＴＦＴ８のソース電極Ｓは表示電極Ｅに、ゲート電
極ＧはゲートバスラインＧＢに、ドレイン電極りはドレ
インバスラインＤＢに接続されている。また、上記ドレ
インバスラインＤＢは、図には、クロム（Ｃｒ）膜７１
とＡｊ２膜７２との積層構成とした例を示した。 〔発明が解決しようとする課題〕 ところで上記した従来の薄膜トランジスタマトリクスに
おいては、多数のゲートバスラインＣＢとドレインバス
ラインＤＢとの交差部で、バスライン間の短絡が生じた
場合には周知のように、表示画面上ではライン欠陥とな
り、これは表示パネルとして致命的な障害である。 これら交差部における短絡障害は、主としてバスライン
や層間絶縁層等を形成する際の下地不良や、眉間絶縁層
のピンホール等に起因する。 このような短絡障害は、基板上に下側バスライン（第３
図の例ではゲートバスラインＣＢ）を形成した後、層間
絶縁膜６を形成する直前に行う酸素プラズマアッシング
等の前処理、或いは、層間絶縁膜６を形成する時のプラ
ズマプロセス等において、ゲートバスラインＧＢを構成
する金属が、偏析あるは結晶化することによる層間絶縁
膜の劣化が原因である。この現象は基板側のバスライン
に低融点金属であるＡ１を用いた時に、特に著しく発生
する。 このような問題はあっても、ＡＡは抵抗率が低く、バス
ラインの配線を細くしても低抵抗化が可能なため、基板
サイズの大型化によるバスライン長が増大し、高蝉度化
に必要なピクセルサイズの増加に伴ってバスライン幅が
減少しても、バスラインの抵抗を低く保つことができる
ので、きわめて有用な金属元素である。そのため従来か
ら、ＬＳＩ等のバスライン配線においても、ＡｌやＡ２
とシリコン（Ｓｉ）の合金を用いることが一般的に行わ
れている。 ＴＰＴマトリクスの製造工程においてバスライン上に眉
間絶縁膜を形成する工程が必要となり、この層間絶縁膜
を形成する際には、プラズマ化学気相成長（Ｐ−ＣＶＤ
）法が用いられ、Ａｊ’膜やＡ＃−Ｓｉ合金膜は、その
前工程でのプラズマ処理２層間絶縁膜形成時のプラズマ
や雰囲気温度により、ＡＮの偏析または結晶化を引き起
してハスライン間短絡を生じる。 本発明は、絶縁性基板上に形成されたＡＩ！膜やＡＩ！
−Ｓｉ合金膜が、その後工程においてプラズマに曝され
ても、ダメージを受けるのを防止することを目的とする
。 〔課題を解決するための手段〕 以下本発明を第１図（ａ）、　（ｂｌにより説明する。 なお、ｆｂ）は（ａ）のＡ−Ａ矢視部の要部断面図であ
る。 同図（１１＋、　（ｂ）に示すように、本発明の薄膜ト
ランジスタは、下層金属膜２１．Ａｌを含む低抵抗金属
膜２２．上層金属膜２３との積層膜２を使用した第１の
バスラインＢ−１と、上記下層金属膜２１単層からなる
ゲート電極Ｇとが、絶縁性基板１表面に形成されてなり
、且つ、その上を所定の絶縁膜〔図ではゲート絶縁膜３
〕で共通に被覆した構成を具備する。 −Ｆ記下層金属膜２１および上層金属膜２３は、Ｔｉ。 Ｃｒ、Ｔａ、Ｃｏ、Ｎｉ、Ｍｏ、Ｎｂ、Ｗ、ＴａＩｒの
中から選ばれた金属を使用して形成した膜とする。 この構成の薄膜トランジスタを製造するに際しては、前
記絶縁性基板１上に、前記下層金属膜２１゜前記低抵抗
金属膜２２および前記上層金属膜２３をこの順に積層し
て積層膜２を形成し、次いで、レジスト膜をマスクとし
てその露出部を除去し、前記第１のバスラインＢ−１と
これより幅の狭いゲート電極Ｇのパターンを形成し、次
いで、前記低抵抗金属膜２２の等方性エツチング法を施
して、低抵抗金属膜２２のサイドエツチングを前記ゲー
ト電極０部の低抵抗金属膜２２が除去されるまで行ない
、前記下層金属膜２１からなるゲート電極Ｇと前記３層
の積層膜２からなる第１のバスライ：／　Ｂ−１ヲ形成
し、次いで、前記レジスト膜を除去することにより、ゲ
ート電極Ｇおよび第１のバスラインＢ−１ともに、露出
している面は、プラズマに曝されてもダメージを受ける
ことのない金属膜とした構成を形成する。 このようにした後、以後の工程を進め、ゲート絶縁膜３
．動作半導体層４．保護ＰＩｉ！５を形成し、更に、上
記第１のバスラインＢ−１と交差する第２のバスライン
（図ではドレインバスラインとした例を示す）Ｂ−２を
形成する。 〔作　用〕 本発明の薄膜トランジスタマトリクスでは、ゲート電極
Ｇおよび第１のバスラインＢ−１とも、表面を露出して
いるのは、いずれもプラズマに曝されてもダメージを受
けにくい金属膜である。 従って、製造工程において、レジスト膜を除去するため
の酸素（０２）を使ったプラズマアッシングや、ゲート
絶縁膜３等の形成時にプラズマに曝されても、Ａｌ２が
偏析したり結晶化することにより変質することが防止さ
れ、上下のバスラインＢ−１．Ｂ−２間の短絡が生じに
くくなる。 〔実　施　例〕 以下本発明の一実施例を、その製造方法とともに第２図
を参照して説明する。 本実施例では、スパッタリング法によりＴｉ／Ａ　１　
／　Ｔ　ｉ膜を積層した３層膜のゲートバスを形成した
例である。同図のら）−１〜（ｂＬ８および（Ｃ）　−
１〜（Ｃ）　−８は、（ａ）−１〜（ａ）−８のＢ−Ｂ
矢視部断面およびＣＣＣ矢視部面面示す要部断面図であ
る。

【第２図ｆａ）−１，１ｂｌ−１，（ＣＬＩ参照参照ラ
ドラム回転方式個のターゲットを有し、基板温度を２０
０℃まで昇温可能なスパッタリング装置を使用する。２
個のターゲットの材質は、方をＡｌ、他方をＴｉとする
。 先ず、上記スパッタ装置内にセットしたガラス基板１を
約２００℃に加熱し、回転ドラムを６回転／分で回転さ
せ、圧力約０．００１ＴｏｒｒのＡｒガス雰囲気中にお
いて、ＤＣスパッタリング法により、まずＴｉをスパッ
タリングし、厚さ約８０ｎｍのＴｉ成膜１を形成する。 次に、ガラス基板１を室温まで冷却し、回転ドラムを６
回転／分で回転させ、圧力約０．００１ＴｏｒｒのＡｒ
ガス雰囲気中において、ＤＣスパッタリング法によりＡ
ｌ成膜２を約８０ｎｍの厚さに形成する。 さらに、室温で回転ドラムを６回転／分で回転させ、圧
力約０．００１ＴｏｒｒのＡｒガス雰囲気中でＤＣスパ
ッタリング法により、Ｔｉターゲットをスパッタし、Ｔ
ｉ）１９２３を約４０ｎｍの厚さに形成する。 このＴｉ膜２３の上に、幅が５μｍのゲート電極と幅が
２５μｍのゲートバスラインのパターンを有するレジス
ト膜１８を形成する。 【同図（ａ）−２，（ｂ）−２，（Ｃ）−２参照】この
レジスト膜８をマスクとして、ＣＣＺ、ガスのりアクテ
ィブ・イオン・エツチングを行ない、上層金属膜のＴｉ
膜２３の露出部を除去する。 次に、燐酸系エッチャントで低抵抗膜のＡｆ成膜２の露
出部を除去し、上記Ｔｉ膜２３と同じパターンに形成す
る。 次に、ＣＣ１，（９５％）＋０□　（５％）混合ガスで
リアクティブ・イオン・エツチングを行ない、下層金属
膜のＴｉ成膜１の露出部を除去する。 更に、燐酸系エッチャントで処理することにより、Ａｆ
成膜２のサイドエツチングを行なう。このエツチング量
をパターン側面から約３μｍに制御して、幅５μｍのゲ
ート電極部のＡ！膜２２を完全に除去する。これにより
、ゲート電極部では上層のＴｉ膜２３も同時に除去され
、下層金属膜のＴｉ成膜１のみが残留する。 またこの時、幅２５μｍのゲートバスラインＧＢは、中
央部の約１４μｍがＴ　ｉ　／　Ａ　ｊ！　／　Ｔ　ｉ
の３層の積層膜２となり、その両側にそれぞれ約３μｍ
の幅のＴｉ膜が張り出した構造となる。 このあと、上記マスクとして用いたレジスト膜８を除去
する。 次いで、酸素および窒素雰囲気中で、基板を約３００℃
に加熱してプラズマをたてることにより、ゲート電極Ｇ
の表面を酸化させ、約２０ｎｍの厚さのＴｉＯ２膜を形
成する。この時、ゲート電極部は強いプラズマに曝され
る。

【同図１８＋−３，（ｂｌ−３，ｆｃＬ３参照］次いで
、Ｐ−ＣＶＤ法によりゲート絶縁膜としてＳｉＮ膜（厚
さ約３００　ｎ　ｍ）　３　、　動作半１体層としてａ
−３ｉ膜（厚さ約２５ｎｍ）４．保護膜として５ｉｎ２
膜（厚さ約１４０ｎｍ）５を連続成膜する。 上記ＳｉＮ膜３はＳｉＨ，とＮＨ，の混合ガス雰囲気、
ａ−３ｉ膜４はＳｉＨ，のガス雰囲気、Ｓ　ｉ　Ｏ２膜
５はＳ　ｒ　Ｈ４とＮ２０の混合ガス雰囲気で成膜する
。 従来はこの一連の工程において１．ｌまたはＡ１−３ｌ
合金膜がプラズマに曝されることにより変質し、前述し
たような障害を発生する原因となっていたが、本実施例
ではＡｌ成膜２が露出していないので、八１が偏析した
り結晶化することによる変質は起こらない。 【同図（ａ）−４，（ｂ）−４，（Ｃ）−４参照】次い
で、上記ＳｉＯ□）！！５の上に、レジスト膜９を形成
する。このレジスト膜９は、ゲートパス９４７０８部で
は、幅がバスラインの両側に約５μｍずつ広く、ゲート
電極０部では約１μｍずつ狭く、ゲート電極０部とゲー
トパス９４７０８部との間に約５μｍのギャップを有す
るパターンとする。 このレジスト膜９をマスクとして、弗化アンモニウム系
のエツチング液で、Ｓ　ｉ　Ｏｚ膜５の露出部を選択的
にエツチング除去する。

【同図ｆａｌ−５，（ｂ）−５，（Ｃ）−５参照】この
レジスト膜９を残したまま、ＰＨ３をドープしたＳ　ｉ
　Ｈ，の雰囲気中において、Ｐ−ＣＶＤ法によりｎ″ａ
−３ｔ膜（厚さ約５０ｎｍ）１０を形成し、引き続きＴ
ｉ膜（厚さ約１００ｎ１００ｎを真空蒸着法にて形成す
る。

【同図（ａ）−６，（ｂ）−６，（Ｃ）−６参照】アセ
トンでレジスト膜９を溶解して、ゲート電極Ｇ上部のｎ
’ａ−３ｉ膜１０とＴｉ成膜１をリフトオフする。

【同図（ａ）−７，（ｂ）−７，（Ｃ）−７参照】次い
で、ソース電極とドレイン電極形成用のレジスト膜（図
示せず）を形成し、これをマスクとしてＣＣ１，（９５
％）＋０□　（５％）混合ガス雰囲気中においてリアク
ティフ・イオン・エツチングを行ない、Ｔｉ成膜１．ｎ
’ａ−３ｉ膜１０およびａ−３ｉ膜４の露出部を除去す
ることにより、素子分離を行ない、ソース電極Ｓ、ドレ
イン電極りを形成する。 本工程を実施した後も、ゲート絶縁膜のＳｉＮ膜３は、
全面に残ることとなる。

【同図（ａ）−８，（ｂ）−８，（Ｃ）−８参照】次い
で、ドレインバスライン（例えばＣｒ１ｌとＴｉ膜との
積層膜、厚さ約５００ｎｍ）ＤＢ、ＩＴＯ膜（厚さ約２
００ｎｍ）からなる表示電極Ｅを形成し、本実施例によ
る薄膜トランジスタマトリクスが完成する。 以上述べた本実施例では、ゲート電極およびゲートバス
ラインを構成する金属膜がプラズマに曝される時は、ダ
メージを受は易い／ｌまたはＡｌ５ｊ合金膜はＴｉ膜で
被覆されており、プラズマに曝されることはない、従っ
て、Ａｆの偏析や結晶化が生じるおそれはなく、従って
２つのバスライン交差部における短絡が生じに（くなり
、薄膜トランジスタマトリクスの信頼性および製造歩留
りが向上する。 〔発明の効果〕 以上説明した如く本発明によれば、２つのバスラインの
交差部におけるゲート金属の変質による短絡が生じ難い
ような、信較性の高いゲートを提供する。

【図面の簡単な説明】 第１図は本発明の構成説明図、 第２図本発明−実施例説明図、 第３図は従来の問題点説明図である。 図において、１は絶縁性基板（ガラス基板）、２は積層
膜、３はゲート絶縁膜（ＳｉＮ膜）、４は動作半導体層
（ａ−３ｌ層）、５は保護膜（ＳｉＯ！膜）、６は眉間
絶縁膜、２１は下層金属膜（Ｔｉ膜）、２２は低抵抗金
属膜（ＡｉｌＢ！Ｊ）　、２３は上層金属膜（Ｔｉ膜）
、Ｂ−１は第１のバスライン、Ｂ−２は第２のバスライ
ン、Ｇはゲート電極、ＧＢ・はゲートバスライン、Ｄは
ドレイン電極、ＤＢはドレインバスライン、Ｓはソース
電極、Ｅは表示電極を示す。 第 １ 図 ｆ８−閉ｌ更臭ｊｔ口月ｎ口 第３図

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板（１）表面に形成したゲート電極（Ｇ
   ）を有する薄膜トランジスタをマトリクス状に配列する
   とともに、前記絶縁性基板表面に複数本のストライプ状
   の第１のバスライン（Ｂ−１）を平行に配列し、且つ、
   前記ゲート電極および第１のバスライン上を所定の絶縁
   膜で共通に被覆してなる構成を有する薄膜トランジスタ
   マトリクスにおいて、 前記第１のバスラインは、Ａｌを含む金属からなる低抵
   抗金属膜（２２）と、その上下にＴｉ、Ｃｒ、Ｔａ、Ｃ
   ｏ、Ｎｉ、Ｍｏ、Ｎｂ、Ｗ、ＴａＩｒの中から選ばれた
   金属からなる下層金属膜（２１）と上層金属膜（２３）
   とを配設した積層膜（２）からなり、前記ゲート電極は
   前記下層金属膜単層からなることを特徴とする薄膜トラ
   ンジスタマトリクス。
2. （２）前記絶縁性基板（１）上に、前記下層金属膜（２
   １）、前記低抵抗金属膜（２２）および前記上層金属膜
   （２３）をこの順に積層して積層膜（２）を形成し、 次いで、レジスト膜をマスクとしてその露出部を除去し
   、前記第１のバスライン（Ｂ−１）とこれより幅の狭い
   ゲート電極（Ｇ）のパターンを形成し、 次いで、前記低抵抗金属膜の等方性エッチング法を施し
   て、低抵抗金属膜のサイドエッチングを前記ゲート電極
   部の低抵抗金属膜が除去されるまで行ない、前記下層金
   属膜からなるゲート電極と前記積層膜からなる第１のバ
   スラインを形成し、次いで、前記レジスト膜を除去する
   工程を含むことを特徴とする薄膜トランジスタマトリク
   スの製造方法。