JP2000208780A - オペアンプ回路群及び差動増幅回路群 - Google Patents

オペアンプ回路群及び差動増幅回路群

Info

Publication number
JP2000208780A
JP2000208780A JP2000035989A JP2000035989A JP2000208780A JP 2000208780 A JP2000208780 A JP 2000208780A JP 2000035989 A JP2000035989 A JP 2000035989A JP 2000035989 A JP2000035989 A JP 2000035989A JP 2000208780 A JP2000208780 A JP 2000208780A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
channel
amplifier circuit
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000035989A
Other languages
English (en)
Other versions
JP2000208780A5 (ja
JP4112150B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000035989A priority Critical patent/JP4112150B2/ja
Publication of JP2000208780A publication Critical patent/JP2000208780A/ja
Publication of JP2000208780A5 publication Critical patent/JP2000208780A5/ja
Application granted granted Critical
Publication of JP4112150B2 publication Critical patent/JP4112150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 薄膜トランジスタでもって実用的なオペアン
プ回路を構成する。 【解決手段】 Ｎチャネル型の薄膜トランジスタの９０
％以上はその移動度が２６０(cm2／Vs) 以上の値を有
し、Ｐチャネル型の薄膜トランジスタの９０％以上はそ
の移動度が１５０(cm2／Vs) 以上の値を有している石英
基板上に形成された薄膜トランジスタでもってオペアン
プ回路を構成する。この薄膜トランジスタは、活性層に
珪素の結晶化を助長する金属元素を用いて作製された結
晶性珪素膜を用いている。この結晶性珪素膜は、特定の
方向延在した細長い多数の結晶構造体が集合してなるも
ので、この延在方向とチャネルにおけるキャリアの移動
方向とを合わせることにより、上述した特性を得ること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
石英基板上等に形成される結晶性珪素膜を利用した半導
体回路に関する。特にオペアンプ機能を有する半導体回
路に関する。
【０００２】
【従来の技術】近年、石英基板上に結晶性珪素膜を用い
た半導体装置を集積化して形成する技術が研究されてい
る。この技術の代表的な例としては、アクティブマトリ
クス回路と該回路を駆動する周辺駆動回路を。１枚の石
英基板たガラス基板上に設ける技術が挙げられる。
【０００３】要求される回路の構成は、アクティブマト
リクス回路、シフトレジスタ回路、バッファー回路、等
である。
【０００４】回路を構成する薄膜トランジスタは、その
活性層が結晶性珪素膜を利用して構成されている。結晶
性珪素膜を作製するには、基板上に非晶質珪素膜を形成
した後、加熱またはレーザー光の照射、またはこれらの
組み合わせによるアニールを行うことによって得られ
る。
【０００５】結晶性珪素膜を活性層とする薄膜トランジ
スタは、非晶質珪素膜を活性層としたものより、移動度
等において優れた特性を有する。
【０００６】薄膜トランジスタを用いて形成される回路
においても、近年益々高集積化、高性能化が求められて
いる。
【０００７】最近では、薄膜トランジスタを用いて、基
板上にシフトレジスタ等の論理回路だけではなく、従来
基板に外付けされていた演算機能を有する回路、例えば
オペアンプ（演算増幅器）を構成することも考えられて
いる。
【０００８】従来においては、オペアンプ回路は、単結
晶シリコンウエハーを利用して構成れるのが一般的であ
った。
【０００９】オペアンプは差動増幅回路をその構成の基
本としている。差動増幅回路は、２つの特性の揃ったト
ランジスタを組み合わせて構成される。
【００１０】差動増幅回路は、温度変化や電源電圧の変
化が、２個のトランジスタに同時に作用する。そのた
め、温度や電源電圧が変化しても、出力には影響がな
い。
【００１１】ただしこれには、差動増幅回路を構成する
２個のトランジスタの特性が揃っていることが必要とさ
れる。
【００１２】現実には完全に同特性の２個のトランジス
タを得ることは困難なため、両者の特性を極力揃えるべ
く、製造技術が工夫されている。
【００１３】
【発明が解決しようとする課題】結晶性珪素膜を利用し
た薄膜トランジスタは、単結晶シリコンウエハーを用い
て作製されたＭＯＳ型トランジスタに比較すると、移動
度が低い。また、その特性のバラツキが比較的大きい。
【００１４】このため、このような薄膜トランジスタを
用いて、オペアンプ回路を構成することは現実的には困
難であった。
【００１５】本明細書で開示する発明は、このような課
題を解決するものである。すなわち実用に耐えうるよう
なオペアンプ回路を薄膜トランジスタでもって構成する
ことを課題とする。
【００１６】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面上に形成された薄膜トランジスタで
なるオペアンプ回路群であって、前記オペアンプ回路
は、少なくともＮチャネル型の薄膜トランジスタとＰチ
ャネル型の薄膜トランジスタを組み合わせて構成されて
おり、前記Ｎチャネル型の薄膜トランジスタの９０％以
上はその移動度が２６０(cm2／Vs) 以上の値を有し、前
記Ｐチャネル型の薄膜トランジスタの９０％以上はその
移動度が１５０(cm2／Vs) 以上の値を有していることを
特徴とする。
【００１７】上記構成は、石英基板に代表される絶縁基
板上に形成されるものである。基板として絶縁性のもの
を利用した場合、基板の容量の影響を排除することがで
きるので、高速動作に適する回路を構成することができ
る。
【００１８】本明細書で開示する発明の他の特徴は、薄
膜トランジスタの活性層をキャリアの移動する方向に合
致した多数の柱状の結晶構造体が延在した構造を有する
結晶性珪素膜でもって構成することにある。
【００１９】本明細書で開示する発明においては、活性
層に薄膜半導体を用いるので、ソース及びドレイン領域
の活性化（ドーピング後の活性化）をレーザー光の照射
や強光の照射でもって行うことができる。
【００２０】そのためにゲイト電極に低抵抗材料である
アルミニウムまたはアルミニウムを主成分とした材料を
用いることができ、より高速動作に適したものとするこ
とができる。
【００２１】また、その特異な結晶構造に起因して、短
チャネル効果が抑制されるので、従来のスケーリング則
が示す寸法よりも大きな寸法において、所定の動作性能
を得ることができる。
【００２２】例えば、従来のスケーリング則に従えば、
ゲイト絶縁膜の厚さが２００Å程度でなければ得られな
い特性が、上述した結晶性珪素膜を用いた場合には、ゲ
イト絶縁膜の厚さが５００Å程度でも得ることができ
る。
【００２３】薄く、界面特性が良好で、ピンホールが無
く、耐圧の高いゲイト絶縁膜を広い面積に渡って成膜す
ることは技術的、さらにはコスト的に困難である。
【００２４】この意味で、従来のスケーリング則にとら
われないで、所定の特性が得られることは有意なことで
ある。
【００２５】また、上記の特異な結晶構造を有した結晶
性珪素膜を用いた薄膜トランジスタは、多数個を基板上
に形成した場合であってもそのＳ値の平均値をＰ及びＮ
チャネル型の薄膜トランジスタにおいて、１００ｍＶ／
ｄｅｃ以下にすることができる。
【００２６】なお、一般の高温プロセス（１０００℃程
度のアニール工程を利用して石英基板上にＴＦＴを作製
するプロセスの総称）で作製されたＴＦＴのＳ値は、Ｎ
チャネル型で２００ｍＶ／ｄｅｃ程度以上、Ｐチャネル
型で３５０ｍＶ／ｄｅｃ程度以上である。
【００２７】また、低温プロセス（レーザーアニール工
程を利用して石英基板上にＴＦＴを作製するプロセスの
総称）で作製されたＴＦＴのＳ値は、高温プロセスで作
製されたものよりさらに悪い。
【００２８】他の発明の構成は、絶縁表面上に形成され
た薄膜トランジスタでなるオペアンプ回路群であって、
前記オペアンプ回路は、少なくともＮチャネル型の薄膜
トランジスタとＰチャネル型の薄膜トランジスタとを組
み合わせて構成されており、薄膜トランジスタの活性層
は、キャリアの移動する方向に合わせて多数の柱状の結
晶構造体が延在した構造を有する結晶性珪素膜でもって
構成されていることを特徴とする。
【００２９】
【発明の実施の形態】特定の方向に延在した多数の柱状
の結晶構造体が平行に配列した構造を有する結晶性珪素
膜でもって活性層を形成し、さらにチャネルにおけるキ
ャリアの移動方向に合わせて上記の結晶体が延在した方
向を合わせることにより、従来の単結晶半導体や多結晶
半導体を用いた素子では得ることができない有意性を得
ることができる。
【００３０】この特定の方向に柱状に延在した多数の結
晶構造体でなる結晶性珪素膜は、その延在した方向にキ
ャリアの移動が律則される関係上、チャネルの寸法を小
さくしていった場合においても短チャネル効果が現れに
くい。
【００３１】これは、チャネル領域において、細長い実
質単結晶状態の領域（柱状の領域）が多数平行して存在
することにより、ソース／ドレイン領域間の空乏層の広
がりがチャネルにおいて抑制されるからである。
【００３２】普通のＩＣプロセスにおいては、微細化を
追求してゆくと、短チャネル効果が顕著になり、これを
抑制するためにチャネル近傍に不純物をドーピングした
り拡散させる工夫（構造としては非常に複雑化する）が
必要とされる。このことは、技術的及びコスト的な困難
性を高くしている。
【００３３】しかし、上記の特異な結晶構造を有する結
晶性珪素膜は、それ自体が有する結晶構造の特異性のた
めに、特に複雑な構造としなくても短チャネル効果が抑
制されるという特徴がある。
【００３４】そして得られる薄膜トランジスタも図５〜
図７に示すような基板面内における特性のバラツキのな
いものとすることができる。
【００３５】他方、従来の高温プロセスあるいは低温プ
ロセスにおいて、ガラス基板や石英基板上に得られれて
いた結晶性珪素膜は、多数の結晶粒（特に異方性のない
もの）が集合した所謂多結晶構造のものであった。
【００３６】この場合、素子構造を微細化していった場
合にチャネル内に存在する結晶粒界の状態（特にその延
在方向や数）を制御することが困難になる。
【００３７】即ち、チャネルを小さくしていった場合
に、そこに存在する結晶粒界の数や向きが素子毎に異な
るものとなり、そのことにより素子の特性にバラツキが
生じてしまう。
【００３８】しかし、図８で示すような方法により得ら
れた結晶性珪素膜は、結晶粒界方向が揃っており、また
その幅も0.2 μｍ程度以下の寸法である程度そろってい
るので、結晶粒界の延在方向にキャリアの移動方向を合
わせる（特にチャネルにおいて）ことにより、結晶粒界
の存在による素子特性のバラツキが現れにくいものとす
ることができる。
【００３９】これは、どの素子においてもチャネル領域
における結晶構造の状態を同じようなものとすることが
できるからである。
【００４０】
【実施例】図１に本実施例の薄膜トランジスタで構成し
たオペアンプの内部等価回路を示す。また、図２に図１
の等価回路で示されるオペアンプ回路のマスクパターン
図を示す。
【００４１】図３に示すのは、図２のＡ−Ａ’で切った
断面である。また図４に示すのは、図２のＢ−Ｂ’で切
った断面である。
【００４２】本実施例では、ニッケル添加領域と記載さ
れている細長い領域にニッケル元素を導入することによ
り、そこから非晶質珪素膜の結晶化を行わせ、この領域
を用いて薄膜トランジスタを構成している。
【００４３】図１に示すような回路構成においては、入
力部の差動回路を構成するＴｒ8 とＴｒ4 の特性がそろ
っていることが重要な要件となる。
【００４４】本実施例では、Ｔｒ8 とＴｒ4 を構成する
活性層がニッケル添加領域から等しい距離の位置に配置
されるようにパターン配置をしている。こうすること
で、結晶成長の成長距離の違いによる特性の差が生じる
ことを抑制している。
【００４５】なお、Ｔｒ6 とＴｒ7 を構成する活性層の
配置に関しては、同一のニッケル添加領域からの結晶成
長を利用している関係上、それぞれ活性層の位置が異な
る結晶成長の距離（ニッケル添加領域からの距離）の部
分に形成されることになる。このことは、Ｔｒ6 とＴｒ
7 とでその特性に微妙な違いが生じる要因となるが、回
路構成上２つのトランジスタの特性差はそれ程大きな問
題とはならない。
【００４６】本実施例においては、図５〜図７に示すよ
うな基板面内における特性分布を有する薄膜トランジス
タを用いている。
【００４７】従来においては、薄膜トランジスタ単体の
特性が問題とされてきたが、図１に示すようなオペアン
プ回路を構成する場合は、集団的な観点からの特性（特
性分布や特性のバラツキ分布と言い換えることもでき
る）が重要となる。
【００４８】この薄膜トランジスタは、石英基板上に形
成されるもので、後述するような作製方法によって作製
される。
【００４９】図５に示すのは、Ｎチャネル型の薄膜トラ
ンジスタの移動度の分布である。図６に示すのは、Ｐチ
ャネル型の薄膜トランジスタの移動度の分布である。図
７に示すのは、Ｎチャネル型の薄膜トランジスタのＶth
（しきい値）の分布である。
【００５０】図５〜図７は、１枚の基板面上におけるＴ
ＦＴ特性のバラツキを示すものである。なお、図５〜図
７の縦軸は存在する割合を％で示したものである。ま
た、ＴＦＴの構造は、後述する作製方法により作製した
チャネル長が８μｍ、チャネル幅が８μｍであってシン
グルゲイト構造のものである。
【００５１】図５には、同一基板上に形成されるＮチャ
ネル型ＴＦＴの９０％以上が２６０(cm2／Vs) 以上の移
動度を有していることが示されている。
【００５２】図６には、得られるＰチャネル型ＴＦＴの
９０％以上が１５０(cm2／Vs) 以上の移動度を有してい
ることが示されている。
【００５３】上記のことは、任意に１００個のＴＦＴを
選びだした場合、平均してその９０個以上が上述したよ
うな移動度を示すことを意味している。
【００５４】オペアンプのような集積化回路を構成する
場合は、図５〜図７に示すような特性のバラツキの少な
い素子群を用いることが重要となる。
【００５５】例えば、Ｖth（しきい値電圧）のバラツキ
は、５Ｖ駆動、あるいは3.3 Ｖ駆動、あるいは今後利用
頻度が高くなる1.5 Ｖ駆動のといった電源電圧を利用す
る場合に重要な要件となる。
【００５６】〔薄膜トランジスタの作製方法〕図８に図
２に示すようなパターン配置でなるオペアンプ回路に利
用される薄膜トランジスタの作製工程の概略を示す。
【００５７】まず石英基板８０１上に減圧熱ＣＶＤ法に
より、非晶質珪素膜８０２を５００Åの厚さに成膜す
る。石英基板は、その表面が十分に平滑なものを用いる
ことが重要である。
【００５８】非晶質珪素膜の膜厚は、１００Å〜１００
０Å程度とすることが好ましい。これは、後のソース及
びドレイン領域の活性化工程において行われるレーザー
光の照射によるアニール効果を得るには、活性層の膜厚
がある程度薄くなければならないからである。
【００５９】非晶質珪素膜８０２を成膜したら、プラズ
マＣＶＤ法で成膜される酸化珪素膜でもって、８０３で
示すマスクを形成する。このマスクは、８０５で示され
る開口が形成されており、この部分で非晶質珪素膜８０
２が露呈する構造となっている。
【００６０】この開口部８０５は、図面手前側から奥行
き方向に長手状を有するものとなっている。（この開口
は、図２のニッケル添加領域に対応する）
【００６１】マスク８０３を形成したら、重量換算で１
０ｐｐｍのニッケルを含んだニッケル酢酸塩溶液をスピ
ンコート法で塗布する。こうして、８０４で示されるよ
うにニッケル元素が表面に接して保持された状態を得
る。（図８（Ａ））
【００６２】ここでは、溶液を用いたニッケル元素の導
入方法を示すが、他にＣＶＤ法、スパッタ法、プラズマ
処理、ガス吸着法等の方法により、非晶質珪素膜の表面
にニッケル元素を導入することができる。
【００６３】また、より精密にその量と位置を制御し
て、ニッケル元素を導入する方法として、イオン注入法
による方法を挙げることができる。
【００６４】また、ニッケル元素以外にＦｅ、Ｃｏ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
ばれた元素を利用することができる。これらの元素は、
珪素の結晶化を助長する機能を有している。
【００６５】次に６００℃、８時間の加熱処理を窒素雰
囲気中で施す。この工程において、８００で示されるよ
うな基板に平行な方向への結晶成長が進行する。
【００６６】この加熱処理による結晶化の後において
は、膜中に高い密度で欠陥が含まれており、後に詳述す
るような結晶構造の特異性も顕著なものではない。（図
８（Ａ））
【００６７】なお、上記の加熱処理は、４５０℃〜基板
の耐えうる温度（石英基板の場合は１１００℃程度）の
温度範囲において行うことができる。
【００６８】次にマスク８０３を除去する。そして、Ｈ
Ｃｌを３体積％含んだ酸素雰囲気中において、９５０
℃、２０分の加熱処理を施す。この工程で熱酸化膜が珪
素膜の表面に２００Åの厚さに成膜される。また、この
工程において、珪素膜の膜厚は４００Åに減少する。
【００６９】この加熱処理工程は重要である。この加熱
処理の工程において、結晶性珪素膜のアニールと膜中か
らのニッケル元素の除去が行われる。この加熱処理を施
すことにより、特定の方向に幅が0.5 μｍ〜２μｍ程度
の柱状に延在した多数の柱状の結晶構造体でなる特異な
結晶性珪素膜を得ることができる。
【００７０】熱酸化膜を形成することの効果は、２つあ
る。１つは、ニッケル元素が熱酸化膜中に取り込まれる
ことにより、珪素膜中のニッケル元素を減少させるとい
う効果である。
【００７１】もう一つは、熱酸化膜の形成に従って、余
剰であったり、また結合が不安定であったりする珪素原
子が熱酸化膜の形成に消費され、そのことにより欠陥が
大きく減少し、結晶性が高まるという効果である。
【００７２】熱酸化膜を形成したら、この熱酸化を除去
する。この熱酸化膜中には、比較的高濃度にニッケル元
素が含まれている。従って、この熱酸化膜を除去するこ
とにより、最終的にデバイス特性にニッケル元素の影響
が及ぶことを抑制することができる。
【００７３】こうして厚さ４００Åの珪素膜を得たら、
次にパターニングを施すことにより、薄膜トランジスタ
の活性層を形成する。図８には、８０６と８０７で示さ
れる活性層が示されている。
【００７４】ここで重要なのは、上記の結晶成長方向
（先の円柱状の結晶構造体の延在方向に一致する）に合
わせて、ソース／ドレインを結ぶ方向、あるいはチャネ
ルにおけるキャリアの移動方向を設定することである。
【００７５】図８（Ｂ）において、８０６はＰチャネル
型の薄膜トランジスタの活性層であって、８０７はＮチ
ャネル型の薄膜トランジスタの活性層である。
【００７６】なお、図には２つの薄膜トランジスタの作
製工程が示されているのみであるが、実際には図２に例
示するようなニッケル添加領域が基板上に多数設けら
れ、多数の薄膜トランジスタが同時に形成される。
【００７７】活性層を形成したら、ゲイト絶縁膜の一部
となる酸化珪素膜をプラズマＣＶＤ法によって３００Å
の厚さに成膜する。さらに再度の熱酸化をＨＣｌを３体
積％含んだ酸素雰囲気中において行い、熱酸化膜を３０
０Åの厚さに成膜する。こうして、ＣＶＤ酸化珪素膜と
熱酸化膜とでなる厚さ６００Åでなるゲイト絶縁膜が得
られる。また、この再度の熱酸化膜の形成に従い、活性
層の厚さは２５０Åに減少する。
【００７８】次にアルミニウムでなるゲイト電極８０８
と８０９を形成する。このゲイト電極の形成後、陽極酸
化を行いまず多孔質状の陽極酸化膜８１０、８１１を形
成する。さらに再度の陽極酸化を行い緻密な膜質を有す
る陽極酸化膜８１２、８１３を形成する。陽極酸化膜の
膜質の違いは、電解溶液の種類により選択することがで
きる。
【００７９】次に露呈したゲイト絶縁膜を除去する。図
８（Ｂ）には、残存したゲイト絶縁膜８１４と８１５と
が示されている。
【００８０】この状態で導電型を付与するためのドーピ
ングをプラズマドーピング法でもって行う。ここでは、
まずＮチャネル型の薄膜トランジスタとなる領域をレジ
ストマスクでマスクし、Ｂ（ボロン）のドーピングを行
う。そして、Ｐチャネル型の薄膜トランジスタとなる領
域をレジストマスクでマスクし、Ｐ（リン）のドーピン
グを行う。
【００８１】この工程におけるドーピングは、ソース及
びドレイン領域を形成するために条件で行う。この工程
でＰチャネル型のＴＦＴのソース領域８１６、ドレイン
領域８１７、さらにＮチャネル型のＴＦＴのソース領域
８１９、ドレイン領域８１８が自己整合的に形成され
る。
【００８２】こうして図８（Ｂ）に示す状態を得る。次
に多孔質状の陽極酸化膜８１０、８１１を除去する。
【００８３】次に再度のドーピングをライトドーピング
の条件でもって行う。この工程において、低濃度不純物
領域８２０、８２１、８２３、８２４が自己整合的に形
成される。また、チャネル形成領域８２５と８２６が自
己整合的に形成される。
【００８４】ここで、ドレイン領域側の低濃度不純物領
域がＬＤＤ（ライトドープドレイン）と称される領域と
なる。
【００８５】ドーピングの終了後、レーザー光を照射す
ることにより、ドーピングされた元素の活性化とドーピ
ング時に生じた活性層の損傷のアニールを行う。なお、
この工程は紫外光や赤外光の照射による方法を用いて行
ってもよい。
【００８６】次に層間絶縁膜として窒化珪素膜８２７を
プラズマＣＶＤ法により１５００Åの厚さに成膜し、さ
らにポリイミド樹脂による層間絶縁膜８２８を形成す
る。層間絶縁膜に樹脂を利用すると、その表面を平坦に
することができる。
【００８７】ポリイミド樹脂の他には、ポリアミド樹
脂、ポリイミドアミド樹脂、アクリル樹脂、エポキシ樹
脂等を利用することができる。
【００８８】次にコンタクト用の開口を形成し、Ｐチャ
ネル型ＴＦＴのソース電極（及びソース配線）８２９、
ドレイン電極（及びドレイン配線）８３０を形成する。
さらにＮチャネル型ＴＦＴのソース電極（及びソース配
線）８３２、ドレイン電極（及びドレイン配線）８３１
を形成する。
【００８９】こうして、Ｐチャネル型の薄膜トランジス
タとＮチャネル型の薄膜トランジスタとを集積化した構
成を得る。
【００９０】ここで示したような作製工程に従った薄膜
トランジスタは、特定の方向に延在した円柱状を有した
結晶構造体が多数平行に集合したものを活性層に利用す
ることで、図５〜図７に示すような高い特性とその特性
のバラツキが少ないものとすることができる。
【００９１】また特性として、Ｐ及びＮチャネル型の薄
膜トランジスタの両方において、Ｓ値が平均で１００ｍ
Ｖ／ｄｅｃ以下を有するものを得ることができる。
【００９２】このような薄膜トランジスタを利用するこ
とで、図１及び図２に示すようなオペアンプ回路を構成
することができる。
【００９３】〔他の薄膜トランジスタの構成〕図９に本
明細書に開示する発明に利用することができる薄膜トラ
ンジスタの他の形式を示す。
【００９４】図９に示す薄膜トランジスタは、ボトムゲ
イト型の薄膜トランジスタであって、石英基板９０１上
にゲイト電極９０２、９０３が形成され、さらにゲイト
絶縁膜９０４が形成され、その上に活性層が形成された
構造を有している。
【００９５】図９に示す構成においては、ゲイト電極と
ゲイト絶縁膜を形成した後に活性層を形成しなければな
らない。従って、ゲイト絶縁膜の形成後に前述した図８
に示す薄膜トランジスタの作製工程に従って、活性層を
形成することになる。
【００９６】〔他の薄膜トランジスタの構成〕図８に示
す薄膜トランジスタの作製工程においては、ゲイト電極
としてアルミニウムを利用する例を示した。アルミニウ
ム以外には、タンタルを利用することもできる。タンタ
ルも陽極酸化が可能であり、図８に示すような作製工程
に従って薄膜トランジスタを作製することができる。
【００９７】また、ゲイト電極として導電型を有するポ
リシリコンやシリサイドを利用することもできる。しか
しこの場合は、アルミニウムを利用する場合に得られる
低抵抗性という有意性を得ることはできなくなる。
【００９８】
【発明の効果】本明細書で開示する発明を利用すること
により、実用に耐えうるようなオペアンプ回路を薄膜ト
ランジスタでもって作製することができる。
【図面の簡単な説明】
【図１】 オペアンプの等価回路を示す図。
【図２】 石英基板上に形成された薄膜トランジスタで
もって構成されたオペアンプのパターン配置を示す図。
【図３】 図２のＡ−Ａ’で切った断面を示す図。
【図４】 図２のＢ−Ｂ’で切った断面を示す図。
【図５】 同一基板上に集積化されたＮチャネル型の薄
膜トランジスタの移動度の分布を示す図。
【図６】 同一基板上に集積化されたＰチャネル型の薄
膜トランジスタの移動度の分布を示す図。
【図７】 同一基板上に集積化されたＮチャネル型の薄
膜トランジスタのしきい値の分布を示す図。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 ボトムゲイト型の薄膜トランジスタの概略の
構成を示す図。
【符号の説明】
８０１ 石英基板 ８０２ 非晶質珪素膜 ８０３ 酸化珪素膜でなるマスク ８０４ 表面に接して保持されたニ
ッケル元素 ８０５ マスク８０３に形成された
開口 ８００ 結晶成長方向 ８０６ Ｐチャネル型の薄膜トラン
ジスタの活性層 ８０７ Ｎチャネル型の薄膜トラン
ジスタの活性層 ８０８ Ｐチャネル型の薄膜トラン
ジスタの活性層 ８０９ Ｎチャネル型のゲイト電極 ８１０、８１１ 多孔質状の陽極酸化膜 ８１２、８１３ 緻密な膜質を有する陽極酸
化膜 ８１４、８１５ ゲイト絶縁膜 ８１６ Ｐチャネル型の薄膜トラン
ジスタのソース領域 ８１７ Ｐチャネル型の薄膜トラン
ジスタのドレイン領域 ８１８ Ｎチャネル型の薄膜トラン
ジスタのお ８１９ Ｎチャネル型の薄膜トラン
ジスタのソース領域 ８２０、８２１ 低濃度不純物領域 ８２３、８２４ 低濃度不純物領域 ８２５、８２６ チャネル領域 ８２７ 窒化珪素膜 ８２８ ポリイミド樹脂膜 ８２９ ソース電極（ソース配線） ８３０ ドレイン電極（ドレイン配
線） ８３１ ドレイン電極（ドレイン配
線） ８３２ ソース電極（ソース配線）

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 Ｎチャネル型の薄膜トランジスタとＰチ
    ャネル型の薄膜トランジスタが組み合わされて構成され
    たオペアンプ回路群であって、 前記Ｎチャネル型の薄膜トランジスタと前記Ｐチャネル
    型の薄膜トランジスタは同一基板上に形成されており、 前記オペアンプ回路群の任意の１００個のＮチャネル型
    の薄膜トランジスタのうち９０個以上は、移動度が２６
    ０(cm２／Vs) 以上であり、 前記オペアンプ回路群の任意の１００個のＰチャネル型
    の薄膜トランジスタのうち９０個以上は、移動度が１５
    ０(cm２／Vs) 以上であることを特徴とするオペアンプ
    回路群。
  2. 【請求項２】 Ｎチャネル型の薄膜トランジスタとＰチ
    ャネル型の薄膜トランジスタが組み合わされて構成され
    た差動増幅回路群であって、 前記Ｎチャネル型の薄膜トランジスタと前記Ｐチャネル
    型の薄膜トランジスタは同一基板上に形成されており、 前記差動増幅回路群の任意の１００個のＮチャネル型の
    薄膜トランジスタのうち９０個以上は、移動度が２６０
    (cm２／Vs) 以上であり、 前記差動増幅回路群の任意の１００個のＰチャネル型の
    薄膜トランジスタのうち９０個以上は、移動度が１５０
    (cm２／Vs) 以上であることを特徴とする差動増幅回路
    群。
JP2000035989A 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法 Expired - Fee Related JP4112150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000035989A JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8358957A JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路
JP2000035989A JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8358957A Division JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路

Publications (3)

Publication Number Publication Date
JP2000208780A true JP2000208780A (ja) 2000-07-28
JP2000208780A5 JP2000208780A5 (ja) 2004-12-09
JP4112150B2 JP4112150B2 (ja) 2008-07-02

Family

ID=18461992

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8358957A Pending JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路
JP2000035989A Expired - Fee Related JP4112150B2 (ja) 1996-12-30 2000-02-14 オペアンプ回路および差動増幅回路の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP8358957A Pending JPH10200114A (ja) 1996-12-30 1996-12-30 薄膜回路

Country Status (2)

Country Link
US (4) US6331718B1 (ja)
JP (2) JPH10200114A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665119U (ja) * 1993-02-24 1994-09-13 西川化成株式会社 エアバッグ装置
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933186B2 (en) * 2001-09-21 2005-08-23 International Business Machines Corporation Method for BEOL resistor tolerance improvement using anodic oxidation
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
JP4689150B2 (ja) * 2002-03-26 2011-05-25 株式会社半導体エネルギー研究所 半導体回路及びその作製方法
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
CN101359899B (zh) * 2002-09-10 2011-02-09 日本电气株式会社 薄膜半导体装置及其制造方法
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus
SG143934A1 (en) * 2002-11-08 2008-07-29 Semiconductor Energy Lab Display appliance
JP4152797B2 (ja) * 2003-04-14 2008-09-17 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP5820424B2 (ja) * 2013-04-16 2015-11-24 Ckd株式会社 半田印刷検査装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253099B2 (ja) * 1990-03-27 2002-02-04 キヤノン株式会社 半導体基板の作製方法
JPH04154312A (ja) 1990-10-18 1992-05-27 Fujitsu Ltd オペアンプ回路
JPH0575037A (ja) 1991-09-13 1993-03-26 Seiko Epson Corp 半導体装置
US5589847A (en) * 1991-09-23 1996-12-31 Xerox Corporation Switched capacitor analog circuits using polysilicon thin film technology
ATE173839T1 (de) * 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
JPH06149188A (ja) 1992-11-13 1994-05-27 Fujitsu Ltd 液晶表示装置の出力バッファ回路
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
GB2273837B (en) * 1992-12-11 1996-03-13 Marconi Gec Ltd Amplifier devices
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6875628B1 (en) * 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (ja) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3212060B2 (ja) 1993-09-20 2001-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3141979B2 (ja) 1993-10-01 2001-03-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5624873A (en) * 1993-11-12 1997-04-29 The Penn State Research Foundation Enhanced crystallization of amorphous films
JP3234714B2 (ja) 1994-04-27 2001-12-04 シャープ株式会社 半導体装置およびその製造方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JP3269734B2 (ja) * 1994-06-21 2002-04-02 シャープ株式会社 半導体装置及びその製造方法
JP2873669B2 (ja) 1993-12-24 1999-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP3041177B2 (ja) 1993-12-27 2000-05-15 シャープ株式会社 半導体装置の製造方法
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3059337B2 (ja) 1994-04-21 2000-07-04 シャープ株式会社 半導体装置およびその製造方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH0888369A (ja) 1994-09-14 1996-04-02 Fuji Xerox Co Ltd 半導体装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路

Also Published As

Publication number Publication date
US6331718B1 (en) 2001-12-18
JP4112150B2 (ja) 2008-07-02
US20060267018A1 (en) 2006-11-30
US20020005516A1 (en) 2002-01-17
US20040135174A1 (en) 2004-07-15
US6677611B2 (en) 2004-01-13
US7759681B2 (en) 2010-07-20
JPH10200114A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
JP4112150B2 (ja) オペアンプ回路および差動増幅回路の作製方法
CN100355044C (zh) 半导体薄膜、半导体器件及其制造方法和电子设备
KR100509529B1 (ko) 표시장치 및 반도체장치
US6278132B1 (en) Semiconductor device and method of manufacturing the same
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
KR100488311B1 (ko) 반도체장치
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
JP2000174282A (ja) 半導体装置
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6011275A (en) Semiconductor device and method of manufacturing the same
US6028333A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
CN100505309C (zh) 一种便携式信息终端和一种摄象机
JPH04279064A (ja) 表示装置の製造方法
US8603870B2 (en) Semiconductor device and method of manufacturing the same
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
US6437403B1 (en) Semiconductor device
JPH06260644A (ja) 半導体装置の製造方法
JP3645387B2 (ja) 半導体回路
JP2761496B2 (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JPH08148425A (ja) 半導体装置およびその製造方法
JPS6380570A (ja) 薄膜トランジスタの製造方法
KR100593267B1 (ko) 결정질 실리콘 박막트랜지스터의 제조 방법
JP3734582B2 (ja) アナログスイッチ回路の作製方法
KR100560047B1 (ko) 반도체박막및반도체장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees