JP2000215149A5 - - Google Patents

Description

また本発明は次のような構成からなる。すなわち、
複合機器の制御装置であって、
外部バスと、
画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、
前記外部バスと前記ＲＡＭとの間のデータ転送を制御するバスインターフェースと、
外部からの設定値に応じて、少なくとも、前記外部バスに接続された外部デバイスを用いる制御側装置として前記複合機器の制御装置が動作する第１のモードと、前記外部デバイスにより使用される従属側装置として前記複合機器の制御装置が動作する第２のモードとの間でモードを切り替えるＣＰＵとを備え、
前記第２のモードでは、前記バスインターフェースは、前記外部デバイスからのアクセス要求に応じて、ＤＭＡデータ転送により前記外部デバイスから前記ＲＡＭへとデータを転送する。

あるいは、
複合機器の制御装置であって、
外部バスと、
画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、
前記外部バスから前記ＲＡＭへのデータ転送を制御するバスインターフェースと、
前記バスインターフェースと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第１のバスと、
前記画像入出力デバイスと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第２のバスと、
前記第１のバスおよび前記第２のバスを介して前記ＲＡＭへアクセスするためのアクセス要求を調停するバスアービタとを備え、
前記バスインターフェースは、前記外部バスから前記ＲＡＭへのＤＭＡデータ転送を行う前に前記バスアービタに対して所定の情報を通知することで、前記第１のバスおよび前記第２のバスを介する前記ＲＡＭへのアクセスの要求を制御する。

Claims (10)

1. 複合機器の制御装置であって、
   外部バスと、
   画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、
   前記外部バスと前記ＲＡＭとの間のデータ転送を制御するバスインターフェースと、
   外部からの設定値に応じて、少なくとも、前記外部バスに接続された外部デバイスを用いる制御側装置として前記複合機器の制御装置が動作する第１のモードと、前記外部デバイスにより使用される従属側装置として前記複合機器の制御装置が動作する第２のモードとの間でモードを切り替えるＣＰＵとを備え、
   前記第２のモードでは、前記バスインターフェースは、前記外部デバイスからのアクセス要求に応じて、ＤＭＡデータ転送により前記外部デバイスから前記ＲＡＭへとデータを転送することを特徴とする複合機器の制御装置。
2. 前記第１のモードでは、前記複合機器の制御装置は、前記外部バスに接続された外部デバイスの構成を認識することを特徴とする請求項１に記載の複合機器の制御装置。
3. 前記第１のモードでは、前記ＣＰＵは前記バスインターフェースのレジスタの設定を行い、
   前記第２のモードでは、前記ＣＰＵは、前記外部デバイスが前記バスインターフェースのレジスタの設定を行うことを許すことを特徴とする請求項１または２に記載の複合機器の制御装置。
4. 前記第１のモードでは、前記ＣＰＵは、前記バスインターフェースの設定により、前記外部バスを介して前記外部デバイスのレジスタへデータを書き込むことを特徴とする請求項３に記載の複合機器の制御装置。
5. 前記バスインターフェースと前記ＲＡＭとの間でデータを転送するための第１のバスと、
   前記画像入出力デバイスと前記ＲＡＭとの間でデータを転送するための第２のバスと、
   前記第１のバスおよび前記第２のバスを介して前記ＲＡＭへアクセスするためのアクセス要求を調停するバスアービタと
   をさらに備えることを特徴とする請求項１乃至４のいずれか１項に記載の複合機器の制御装置。
6. 前記第２のモードでは、前記バスインターフェースは、前記バスアービタに対して所定の情報を通知することで、前記第１のバスおよび前記第２のバスを介する前記ＲＡＭへのアクセスの要求を制御することを特徴とする請求項５に記載の複合機器の制御装置。
7. 複合機器の制御装置であって、
   外部バスと、
   画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、
   前記外部バスから前記ＲＡＭへのデータ転送を制御するバスインターフェースと、
   前記バスインターフェースと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第１のバスと、
   前記画像入出力デバイスと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第２のバスと、
   前記第１のバスおよび前記第２のバスを介して前記ＲＡＭへアクセスするためのアクセ ス要求を調停するバスアービタとを備え、
   前記バスインターフェースは、前記外部バスから前記ＲＡＭへのＤＭＡデータ転送を行う前に前記バスアービタに対して所定の情報を通知することで、前記第１のバスおよび前記第２のバスを介する前記ＲＡＭへのアクセスの要求を制御することを特徴とする複合機器の制御装置。
8. 外部からの設定値に応じて、少なくとも、前記外部バスに接続された外部デバイスを用いる制御側装置として前記複合機器の制御装置が動作する第１のモードと、前記外部デバイスにより使用される従属側装置として前記複合機器の制御装置が動作する第２のモードとの間でモードを切り替えるＣＰＵをさらに備え、
   前記第２のモードでは、前記バスインターフェースは、前記外部デバイスからのアクセス要求に応じて、ＤＭＡデータ転送により前記外部デバイスから前記ＲＡＭへとデータを転送することを特徴とする請求項７に記載の複合機器の制御装置。
9. 外部バスと、画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、前記外部バスと前記ＲＡＭとの間のデータ転送を制御するバスインターフェースとを備えた制御装置の制御方法であって、
   外部からの設定値に応じて、少なくとも、前記外部バスに接続された外部デバイスを用いる制御側装置として前記複合機器の制御装置が動作する第１のモードと、前記外部デバイスにより使用される従属側装置として前記複合機器の制御装置が動作する第２のモードとの間でモードを切り替える工程と、
   前記第２のモードにおいて、前記バスインターフェースにより、前記外部デバイスからのアクセス要求に応じて、ＤＭＡデータ転送により前記外部デバイスから前記ＲＡＭへとデータを転送する工程と
   を有することを特徴とする制御方法。
10. 外部バスと、画像入出力デバイスからの画像データの転送先および画像入出力デバイスへの画像データの転送元となり得るＲＡＭと、前記外部バスから前記ＲＡＭへのデータ転送を制御するバスインターフェースと、前記バスインターフェースと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第１のバスと、前記画像入出力デバイスと前記ＲＡＭとの間でＤＭＡデータ転送を行うための第２のバスと、前記第１のバスおよび前記第２のバスを介して前記ＲＡＭへアクセスするためのアクセス要求を調停するバスアービタとを備えた制御装置の制御方法であって、
    前記バスインターフェースにより、前記外部バスから前記ＲＡＭへのＤＭＡデータ転送を行う前に前記バスアービタに対して所定の情報を通知する工程と、
    前記バスインターフェースにより、前記第１のバスおよび前記第２のバスを介する前記ＲＡＭへのアクセスの要求を制御する工程と
    を有することを特徴とする制御方法。