JPH03110655A - バス転送制御装置 - Google Patents
バス転送制御装置Info
- Publication number
- JPH03110655A JPH03110655A JP24836589A JP24836589A JPH03110655A JP H03110655 A JPH03110655 A JP H03110655A JP 24836589 A JP24836589 A JP 24836589A JP 24836589 A JP24836589 A JP 24836589A JP H03110655 A JPH03110655 A JP H03110655A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- information processing
- processor
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 44
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムに利用する。特に、バス転
送制御手段に関する。
送制御手段に関する。
本発明は、複数の情報処理装置とプロセッサから構成さ
れ、各情報処理装置とプロセッサ間に共通に接続される
バスを制御する手段において、各情報処理装置間で一回
に転送するデータ数を制御することにより、 バスのデータ転送効率を向上することができるようにし
たものである。
れ、各情報処理装置とプロセッサ間に共通に接続される
バスを制御する手段において、各情報処理装置間で一回
に転送するデータ数を制御することにより、 バスのデータ転送効率を向上することができるようにし
たものである。
従来、この種の情報処理装置間バスを経由するデータ転
送では、所定のデータ数を転送するごとにバスを解放し
ていた。
送では、所定のデータ数を転送するごとにバスを解放し
ていた。
このような従来例では、決まった期間ごとにバスが解放
されるので、プロセッサからバスをアクセスする場合に
、バスの解放が短い期間になっているとデータの転送能
力が問題になり、一方、バスの解放が長い期間になって
いるとプロセッサからのアクセスが長い期間待たされ、
バスを効率的にかつ有効に使用できない欠点がある。
されるので、プロセッサからバスをアクセスする場合に
、バスの解放が短い期間になっているとデータの転送能
力が問題になり、一方、バスの解放が長い期間になって
いるとプロセッサからのアクセスが長い期間待たされ、
バスを効率的にかつ有効に使用できない欠点がある。
本発明はこのような欠点を除去するもので、バスを効率
的に使用する手段を有するバス転送制御装置を提供する
ことを目的とする。
的に使用する手段を有するバス転送制御装置を提供する
ことを目的とする。
本発明は、プロセッサと、複数個の情報処理装置と、こ
のプロセッサとこの複数個の情報処理装置とが接続され
たバスと、上記プロセッサと上記情報処理装置との間で
行われるファームウェア転送または情報処理装置相互間
で行われるハードウェア転送のいずれか一方のデータ転
送がこのバスを経由してひとつの時間帯に実行されるこ
とを許可するバスコントローラとを備えたバス転送制御
装置において、上記情報処理装置相互間で行われる１回
のハードウェア転送に伴うデータ転送数を設定値内に制
限する転送量制限回路を備え、上記プロセッサは、上記
設定値をこのデータ転送制御回路に与える手段を有する
ことを特徴とする。
のプロセッサとこの複数個の情報処理装置とが接続され
たバスと、上記プロセッサと上記情報処理装置との間で
行われるファームウェア転送または情報処理装置相互間
で行われるハードウェア転送のいずれか一方のデータ転
送がこのバスを経由してひとつの時間帯に実行されるこ
とを許可するバスコントローラとを備えたバス転送制御
装置において、上記情報処理装置相互間で行われる１回
のハードウェア転送に伴うデータ転送数を設定値内に制
限する転送量制限回路を備え、上記プロセッサは、上記
設定値をこのデータ転送制御回路に与える手段を有する
ことを特徴とする。
情報処理装置相互間で行われる１回のノ１−ドウエア転
送に伴うデータ転送数をプロセッサがノくスをアクセス
する頻度に応じて変更する。たとえば、はとんど使用す
ることがない場合には解放時間を零として無限転送モー
ドをセットし、頻繁にアクセスする場合には解放時間を
無限として１ワード転送モードにセットする。
送に伴うデータ転送数をプロセッサがノくスをアクセス
する頻度に応じて変更する。たとえば、はとんど使用す
ることがない場合には解放時間を零として無限転送モー
ドをセットし、頻繁にアクセスする場合には解放時間を
無限として１ワード転送モードにセットする。
以下、本発明の一実施例について図面を参照して説明す
る。図はこの実施例の構成を示すブロック図である。
る。図はこの実施例の構成を示すブロック図である。
この実施例は、図に示すように、プロセッサ１０と、バ
スコントローラ２０と、情報処理装置３０および４０と
、データ転送制御回路５０と、ノくス００１ とを備え
る。ここで、バス００１はプロセッサ１０、情報処理装
置３０および４０に共通に使用され、プロセッサ１０と
情報処理装置３０および４０との間の転送（ファームウ
ェア転送）ならびに情報処理装置３０と情報処理装置４
０との間の転送（ハードウェア転送）とがバス００１を
経由して行われる。すなわち、その実施例は、プロセッ
サ１０と、情報処理装置３０および４０と、このプロセ
ッサ１０とこの情報処理装置３０および４０とが接続さ
れたバス００１と、プロセッサ１０と情報処理装置３０
および４０との間で行われるファームウェア転送または
情報処理装置相互間で行われるハードウェア転送のいず
れか一方のデータ転送がこのバス００１を経由してひと
つの時間帯に実行されることを許可するバスコントロー
ラ２０とを備え、さらに、本発明の特徴とする手段とし
て、情報処理装置３１よび４０の相互間で行われる１回
のハードウェア転送に伴うデータ転送数を設定値内に制
限する転送量制限回路であるバス転送制御回路５０を備
え、プロセッサ１０は、上記設定値をこのデータ転送制
御回路に与える手段を有する。
スコントローラ２０と、情報処理装置３０および４０と
、データ転送制御回路５０と、ノくス００１ とを備え
る。ここで、バス００１はプロセッサ１０、情報処理装
置３０および４０に共通に使用され、プロセッサ１０と
情報処理装置３０および４０との間の転送（ファームウ
ェア転送）ならびに情報処理装置３０と情報処理装置４
０との間の転送（ハードウェア転送）とがバス００１を
経由して行われる。すなわち、その実施例は、プロセッ
サ１０と、情報処理装置３０および４０と、このプロセ
ッサ１０とこの情報処理装置３０および４０とが接続さ
れたバス００１と、プロセッサ１０と情報処理装置３０
および４０との間で行われるファームウェア転送または
情報処理装置相互間で行われるハードウェア転送のいず
れか一方のデータ転送がこのバス００１を経由してひと
つの時間帯に実行されることを許可するバスコントロー
ラ２０とを備え、さらに、本発明の特徴とする手段とし
て、情報処理装置３１よび４０の相互間で行われる１回
のハードウェア転送に伴うデータ転送数を設定値内に制
限する転送量制限回路であるバス転送制御回路５０を備
え、プロセッサ１０は、上記設定値をこのデータ転送制
御回路に与える手段を有する。
次に、この実施例の動作を説明する。
プロセッサ１０は情報処理装置３０または４０に対して
アクセスするときに、バスコントローラ２０に対しバス
リクエスト信号００２を論理「１」にしてバス００１が
使用可能であるか否かを問い合わせる。
アクセスするときに、バスコントローラ２０に対しバス
リクエスト信号００２を論理「１」にしてバス００１が
使用可能であるか否かを問い合わせる。
バスコントローラ２０がバスアクノリッジ信号００３を
論理「１」にしてプロセッサ１０にバス００１の使用権
を与えると、プロセッサ１０は情報処理装置３０または
４０にアクセスが可能になる。
論理「１」にしてプロセッサ１０にバス００１の使用権
を与えると、プロセッサ１０は情報処理装置３０または
４０にアクセスが可能になる。
情報処理装置３０がバス００１のリクエスタであるとき
の情報処理装置３０と情報処理装置４０との間でのデー
タ転送は次のように行われる。情報処理装置３０と情報
処理装置４０とがデータ転送を行う状態になた場合に、
情報処理装置３０はバスリクエスト信号００４を論理「
１」にしてバス００１の使用を問い合わせる。バスリク
エスト信号００４はデータ転送制御回路５０をそのまま
通過し、バスリクエスト信号００６としてバスコントロ
ーラ２０に入力される。
の情報処理装置３０と情報処理装置４０との間でのデー
タ転送は次のように行われる。情報処理装置３０と情報
処理装置４０とがデータ転送を行う状態になた場合に、
情報処理装置３０はバスリクエスト信号００４を論理「
１」にしてバス００１の使用を問い合わせる。バスリク
エスト信号００４はデータ転送制御回路５０をそのまま
通過し、バスリクエスト信号００６としてバスコントロ
ーラ２０に入力される。
バスコントローラ２０はバス００１の使用可否を判断し
、使用できる場合にはパスアクノリッジ信号００７を論
理「１」にする。バスアクノリッジ信号００７はデータ
転送制御回路５０に人力される。バスアクノリッジ信号
００７がバスアクノリッジ信号００５になり、情報処理
装置３０にバス００１の使用権を与える。情報処理装置
３０はバス００１のリクエスタになり、制御信号００８
に応じてバス００１のデータ転送の向きおよび読取り、
書込みの指示を送出し、情報処理装置３０と情報処理装
置４０との間でデータ転送を行う。データ転送はバスリ
クエスト信号００４が論理「１」でバスアクノリッジ信
号００５が論理「１」の間に行われるが、その転送方法
はデータ転送制御回路５０内に設定されているモードに
より定まり、またそのモードはプロセッサ１０からの指
示により制御信号００８を用いて設定される。たとえば
、モードが４ワードモードになっていて情報処理装置３
０から情報処理装置４０に対しデータ転送を行う場合は
、４ワードデータを転送後にデータ転送制御回路５０は
出力信号のバスアクノリッジ信号００５をいったん論理
「Ｏ」にする。バスアクノリッジ信号００５が論理ｒＯ
」になると、情報処理装置３０はバスリクエスト００４
をいったん論理「０」とし、その後に転送が続ける場合
はバスリクエスト信号００４を論理「１」とする。
、使用できる場合にはパスアクノリッジ信号００７を論
理「１」にする。バスアクノリッジ信号００７はデータ
転送制御回路５０に人力される。バスアクノリッジ信号
００７がバスアクノリッジ信号００５になり、情報処理
装置３０にバス００１の使用権を与える。情報処理装置
３０はバス００１のリクエスタになり、制御信号００８
に応じてバス００１のデータ転送の向きおよび読取り、
書込みの指示を送出し、情報処理装置３０と情報処理装
置４０との間でデータ転送を行う。データ転送はバスリ
クエスト信号００４が論理「１」でバスアクノリッジ信
号００５が論理「１」の間に行われるが、その転送方法
はデータ転送制御回路５０内に設定されているモードに
より定まり、またそのモードはプロセッサ１０からの指
示により制御信号００８を用いて設定される。たとえば
、モードが４ワードモードになっていて情報処理装置３
０から情報処理装置４０に対しデータ転送を行う場合は
、４ワードデータを転送後にデータ転送制御回路５０は
出力信号のバスアクノリッジ信号００５をいったん論理
「Ｏ」にする。バスアクノリッジ信号００５が論理ｒＯ
」になると、情報処理装置３０はバスリクエスト００４
をいったん論理「０」とし、その後に転送が続ける場合
はバスリクエスト信号００４を論理「１」とする。
プロセッサ１０は情報処理装置３０アよび情報処理装置
４０間でデータ転送中にバスＯＯ１を頻繁にアクセスす
る場合にはモードを１ワード転送モードとし、一方、バ
ス００１をほとんど使用することがない場合には無限転
送モードをセットする。これにより、プロセッサ１０か
らのバス００１に対するアクセスを効率的かつ有効にす
る。
４０間でデータ転送中にバスＯＯ１を頻繁にアクセスす
る場合にはモードを１ワード転送モードとし、一方、バ
ス００１をほとんど使用することがない場合には無限転
送モードをセットする。これにより、プロセッサ１０か
らのバス００１に対するアクセスを効率的かつ有効にす
る。
本発明は、以上説明したように、各情報処理装置間で一
回に転送できるデータ数を制御してバス解放時間の長短
を調整するので、共通バスを効率的にかつ有効に使用で
きる効果がある。
回に転送できるデータ数を制御してバス解放時間の長短
を調整するので、共通バスを効率的にかつ有効に使用で
きる効果がある。
図は本発明実施例の構成を示すブロック構成図。
１０・・・プロセッサ、２０・・・バスコントローラ、
３０゜４０・・・情報処理装置、５０・・・データ転送
制御回路、００１・・・ノイス 実施例の構成図
３０゜４０・・・情報処理装置、５０・・・データ転送
制御回路、００１・・・ノイス 実施例の構成図
Claims (1)
- 【特許請求の範囲】 １、プロセッサと、複数個の情報処理装置と、このプロ
セッサとこの複数個の情報処理装置とが接続されたバス
と、上記プロセッサと上記情報処理装置との間で行われ
るファームウェア転送または情報処理装置相互間で行わ
れるハードウェア転送のいずれか一方のデータ転送がこ
のバスを経由してひとつの時間帯に実行されることを許
可するバスコントローラとを備えたバス転送制御装置に
おいて、 上記情報処理装置相互間で行われる１回のハードウェア
転送に伴うデータ転送数を設定値内に制限する転送量制
限回路 を備え、 上記プロセッサは、上記設定値をこのデータ転送制御回
路に与える手段を有する ことを特徴とするバス転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836589A JPH03110655A (ja) | 1989-09-25 | 1989-09-25 | バス転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24836589A JPH03110655A (ja) | 1989-09-25 | 1989-09-25 | バス転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110655A true JPH03110655A (ja) | 1991-05-10 |
Family
ID=17177016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24836589A Pending JPH03110655A (ja) | 1989-09-25 | 1989-09-25 | バス転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110655A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671752B1 (en) | 2000-08-28 | 2003-12-30 | International Business Machines Corporation | Method and apparatus for bus optimization in a PLB system |
-
1989
- 1989-09-25 JP JP24836589A patent/JPH03110655A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671752B1 (en) | 2000-08-28 | 2003-12-30 | International Business Machines Corporation | Method and apparatus for bus optimization in a PLB system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS623362A (ja) | デ−タ受信方式 | |
| JPH03110655A (ja) | バス転送制御装置 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JP2599184B2 (ja) | Ｄｍａｃのリード転送制御装置 | |
| JPS62203257A (ja) | 情報処理装置 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JPH0145657B2 (ja) | ||
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS6292050A (ja) | 入出力制御装置 | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPS6252900B2 (ja) | ||
| JPH01233544A (ja) | データ転送方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPS62160560A (ja) | バス制御方式 | |
| JPH0236971B2 (ja) | ||
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPS5836373B2 (ja) | アクセスタイム可変装置 | |
| JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム | |
| JPH01114959A (ja) | メモリデータ転送方式 | |
| JPS6319056A (ja) | デ−タ転送方法 | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH02214960A (ja) | 入出力システム |