JP2000215220A - 論理セルキャラクタライズ装置 - Google Patents

Abstract

(57)【要約】 【課題】 膨大な計算を必要とし、回路シミュレーショ
ンに時間を要する。 【解決手段】 読み込まれたネットリストを基に、処理
対象とする論理セルを複数の機能部に分割する回路分割
手段と、分割後の機能部それぞれに対応し、各機能部を
構成する回路についてのキャラクタライズ処理を、それ
ぞれ独立に実行する機能部別キャラクタライズ手段と、
機能部別キャラクタライズ手段により個別に得られたキ
ャラクタライズデータを基に、論理セル全体としてのキ
ャラクタライズデータを生成するポストキャラクタライ
ズ手段とで、論理セルキャラクタライズ装置を構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理セルキャラク
タライズ装置、特に、回路シミュレーション用遅延デー
タの生成機能に関する。

【０００２】

【従来の技術】論理回路の遅延シミュレーションは、レ
イアウト設計の前後に実行され、レイアウトの状況を忠
実に反映したシミュレーションを行うことにより、設計
された論理回路が正常に動作するか否かを判定するため
に行われるものである。遅延シミュレーションを実行す
るためには、論理回路を構成する全ての論理セルの遅延
データから論理回路全体の遅延モデルを生成しなければ
ならない。この場合、全ての論理ネットをドライブする
論理セルに対して、レイアウトの状況を忠実に反映した
遅延計算を行う必要があり、この際に、論理回路の最小
単位である論理セルの遅延データが必要となる。

【０００３】例えば、論理セルの遅延データは、入力信
号の傾き時間（入力信号がフルスイングするのに要する
時間）と負荷容量とを変化させた場合の入力端子から出
力端子への信号遅延時間と出力端子の信号傾き時間デー
タ群で与えられる。これらは、一般にデータテーブルで
表現される。

【０００４】従来、かかる遅延データは、論理セルのト
ランジスタネットリストと、トランジスタパラメータ
と、キャラクタライズ条件から回路シミュレーターを用
いてキャラクタライズすることにより得られている。

【０００５】

【発明が解決しようとする課題】論理セルのキャラクタ
ライズ条件は、入力信号の傾きと負荷容量とのバリエー
ションであり、これらのバリエーション数を掛け合わせ
た数だけ存在する。例えば、それぞれ５つのバリエーシ
ョンがあれば５×５、すなわち２５種類のバリエーショ
ンがある。従来装置では、この数だけ回路シミュレーシ
ョンを実行することにより、遅延データの元となるキャ
ラクタライズデータを得ている。

【０００６】しかし、必要な回路シミュレーションの回
数はこれだけで決まるものでない。例えば、論理回路を
構成する論理セルは多数存在し、その数は数百にも及
ぶ。仮に、その個数を３００個とすると、キャラクタラ
イズ条件が２５種類ある場合には、それらを掛け合わせ
た数、すなわち、３００個×２５種類＝７５００回もの
膨大な回数の回路シミュレーションを実行する必要があ
る。

【０００７】一方、回路シミュレーションは、論理セル
のトランジスタネットリストと、トランジスタパラメー
タと、キャラクタライズ条件から計算機を利用した数値
計算処理によって行われるため、多くの計算機時間が必
要とされる。

【０００８】このため、特定用途向ＩＣ（ＡＳＩＣ：Ap
plication Specific IC ）を設計する場合には、これを
構成する全ての論理セルについての全てのキャラクタラ
イズ条件を回路シミュレーションするには、およそ１月
もの時間を要する。

【０００９】このように、従来方法（装置）の場合に
は、論理セルの遅延データを生成するため、多くの計算
機資源と処理時間が必要である。

【００１０】本発明は、以上の課題を考慮してなされた
もので、論理セルの遅延データの精度を落とすことな
く、論理セル遅延データの作成に要する計算機資源の削
減と処理時間の短縮とを可能とする方法（装置）の実現
を目的とする。

【００１１】

【課題を解決するための手段】（Ａ）かかる課題を解決
するため、第１の発明（請求項１）に係る論理セルキャ
ラクタライズ装置においては、(1) 読み込まれたネット
リストを基に、処理対象とする論理セルを複数の機能部
に分割する回路分割手段と、(2) 分割後の機能部それぞ
れに対応し、各機能部を構成する回路についてのキャラ
クタライズ処理を、それぞれ独立に実行する機能部別キ
ャラクタライズ手段と、(3) 機能部別キャラクタライズ
手段により個別に得られたキャラクタライズデータを基
に、論理セル全体としてのキャラクタライズデータを生
成するポストキャラクタライズ手段とを備えるようにす
る。 （Ｂ）かかる課題を解決するため、複数の論理セルを処
理対象とし、各論理セルに対するキャラクタライズ処理
を順次実行する第２の発明（請求項２）に係る論理セル
キャラクタライズ装置においては、(1) 読み込まれたネ
ットリストを基に、処理対象に選定された一の論理セル
を複数の機能部に分割する回路分割手段と、(2) 分割後
の機能部それぞれについて、当該機能部のキャラクタラ
イズ処理に、既にキャラクタライズ処理の終了した論理
セルについて得られた機能別の処理結果を利用できない
か否か判定する処理済判定手段と、(3) 分割後の機能部
それぞれに対応し、処理済判定手段により既存データの
利用不可と判断された機能部について、各機能部を構成
する回路についてのキャラクタライズ処理を、それぞれ
独立に実行する機能部別キャラクタライズ手段と、(4)
分割後の機能部それぞれに対応し、処理済判定手段によ
り既存データの利用可と判断された機能部について、既
存データを読み出して補間し、現処理対象である機能部
を構成する回路についてのキャラクタライズ処理を実行
する補間機能付き機能部別キャラクタライズ手段と、
(5) 機能部別キャラクタライズ手段又は補間機能付き機
能部別キャラクタライズ手段により得られたキャラクタ
ライズデータを保存するキャラクタライズデータ記憶手
段と、(6) 機能部別キャラクタライズ手段及び又は補間
機能付き機能部別キャラクタライズ手段により個別に得
られたキャラクタライズデータを基に、論理セル全体と
してのキャラクタライズデータを生成するポストキャラ
クタライズ手段とを備えるようにする。

【００１２】

【発明の実施の形態】（Ａ）基本（概念）構成 最初に、図１を用い、本発明に係る論理セルキャラクタ
ライズ装置の基本（概念）構成を説明する。図１に示す
ように、本発明に係る論理セルキャラクタライズ装置
は、プリキャラクタライズ手段１、キャラクタライズ手
段２、ポストキャラクタライズ手段３の３要素を基本要
素に備えるものである。

【００１３】プリキャラクタライズ手段１は、処理対象
とする論理セルのネットリスト（トランジスタ、抵抗、
容量、インダクタンスを含む素子レベルのネットリス
ト）を、不図示の記憶手段（内蔵であるか外付けである
かを問わない。）から読み込み、現処理対象である論理
セルを複数（２個以上）の機能部（例えば、駆動回路
部、バッファ回路部、出力回路部等（それぞれ複数有す
る場合も含む））に分割する手段である。

【００１４】キャラクタライズ手段２は、プリキャラク
タライズ手段１から与えられる機能部ごとに、個別にキ
ャラクタライズ処理を実行する手段である。ここでのキ
ャラクタライズ処理は、各機能部についての処理が並列
的に実行されても良く、時系列的に順次実行されても良
い。なお、当該処理においては、不図示の記憶手段に記
憶からキャラクタライズ条件とトランジスタパラメータ
の読み込みが行われる。

【００１５】ポストキャラクタライズ手段３は、キャラ
クタライズ手段２において求められた機能部別のキャラ
クタライズデータより、論理セル全体としてのキャラク
タライズデータ（論理セル遅延データ）を構成する手段
である。 （Ｂ）第１の実施形態 図３に、第１の実施形態に係る論理セルキャラクタライ
ズ装置の構成を示す。なお、本実施形態は、処理対象で
ある論理セルが駆動回路部と出力回路部の２つの機能部
で構成されることを前提としたものである。

【００１６】本実施形態に係る論理セルキャラクタライ
ズ装置は、プリキャラクタライズ手段１としての回路分
割手段１１と、キャラクタライズ手段２としての駆動回
路キャラクタライズ手段１２Ａ及び出力インバータキャ
ラクタライズ手段１２Ｂと、ポストキャラクタライズ手
段３としてのポストキャラクタライズ手段１３からな
る。

【００１７】回路分割手段１１は、処理対象となった論
理セルのネットリストを不図示の記憶手段から読み込
み、図４に示すように、出力インバータ回路（前述の出
力回路部に相当）と駆動回路（前述の駆動回路部に相
当）とに分割する手段として機能する。なお、図４で
は、出力インバータ回路として、ＣＭＯＳ型のインバー
タ回路を例示しているが、ＣＭＯＳ型に限られる趣旨で
はない。例えば、単一のＭＯＳトランジスタ素子で構成
されるものでも良いし、一又は複数のバイポーラトラン
ジスタ素子で構成されるものでも良い。勿論、トランジ
スタを構成する極性については問わない。

【００１８】駆動回路キャラクタライズ手段１２Ａは、
不図示の記憶手段からトランジスタパラメータと、キャ
ラクタライズ条件のうち入力波形条件のみを読み込ん
で、回路分割手段１１から与えられる駆動回路について
のキャラクタライズ処理を実行する手段である。なお、
駆動回路キャラクタライズ手段１２Ａは、入力波形条件
として全ての傾き条件を使用し、負荷条件を出力インバ
ータ回路とする場合について回路シミュレーションを実
行する。

【００１９】表１に、論理セルを構成するバッファ回路
の駆動回路（インバータ）を処理対象として回路シミュ
レーションを実行した結果の一例として、出力信号が立
ち下がる場合のキャラクタライズデータ例を示す。

【表１】 この例は、入力波形条件を、２００、４００、８００、
１０００、２０００、５０００ピコ秒の６種類の入力傾
き時間に設定する場合、キャラクタライズデータとして
の立下り信号時間がそれぞれ、２３６、２７０、３５
４、３７５、４４７、５００ピコ秒となり、立下り信号
傾き時間がそれぞれ、４５９、４６８、５２９、５９
８、８６６、１４１０ピコ秒となることを表している。

【００２０】出力インバータキャラクタライズ手段１２
Ｂは、不図示の記憶手段からトランジスタパラメータ
と、キャラクタライズ条件のうち負荷条件のみを読み込
んで、回路分割手段１１から与えられる出力インバータ
回路についてのキャラクタライズ処理を実行する手段で
ある。

【００２１】なお、出力インバータキャラクタライズ手
段１２Ｂは、入力波形条件として、駆動回路キャラクタ
ライズ手段１２Ａで得られた駆動回路の出力（出力イン
バータ回路への入力）傾き時間を使用する。また、この
出力インバータキャラクタライズ手段１２Ｂは、全ての
負荷条件について回路シミュレーションを実行する。

【００２２】表２に、論理セルを構成するバッファ回路
の出力インバータ回路を処理対象として回路シミュレー
ションを実行した結果の一例として、出力信号が立ち上
がる場合のキャラクタライズデータ例を示す。

【表２】 この表は、表１に対応するが、当然のことながら、被キ
ャラクタライズ回路は出力インバータ回路であるため、
出力信号が立ち上がる場合は、入力信号（駆動回路の出
力信号）が立ち下がる場合と対応する。

【００２３】この例は、負荷条件を、２００、４００、
８００、１０００、１５００、２０００フェムトファラ
ドの６種類に設定し、入力波形条件を、駆動回路の出力
立ち下り時間、すなわち、４５９、４６８、５２９、５
９８、８６６、１４１０ピコ秒の６種類に設定する場
合、表２に示すキャラクタライズデータ（６×６の全３
６種類のキャラクタライズ条件）が得られることを表し
ている。

【００２４】ポストキャラクタライズ手段１３は、駆動
回路キャラクタライズ手段１２Ａで得られた駆動回路の
キャラクタライズデータ（表１）と、出力インバータキ
ャラクタライズ手段１２Ｂで得られたキャラクタライズ
データ（表２）とから論理セル全体（バッファ）として
のキャラクタライズデータとしての遅延データ（各キャ
ラクタライズ条件での出力信号遅延時間と出力信号傾き
時間））の作成を行う。

【００２５】表３は、ポストキャラクタライズ手段１３
による当該作成処理の結果の一例を表している。なお、
表３は、表１及び表２を前提に作成されたものである。

【表３】 具体的には、ポストキャラクタライズ手段１３は、第１
の入力傾き条件と第１の負荷条件における立ち上がり遅
延時間を、第１の入力傾き条件下における駆動回路の立
ち下がり信号遅延時間と、第１の入力傾き条件と第１の
負荷条件下における出力インバータ回路の立ち上がり出
力遅延時間の和で求める。すなわち、ポストキャラクタ
ライズ手段１３は、第１の入力傾き条件下における駆動
回路の立ち下がり信号遅延時間“２３６"ピコ秒と、第
１の入力傾き条件と第１の負荷条件下における出力イン
バータ回路の立ち上がり出力遅延時間“４１４"ピコ秒
の和で、表３中における“６５０"ピコ秒という値を得
る。

【００２６】同様に、ポストキャラクタライズ手段１３
は、第１の入力傾き条件と第２の負荷条件における立ち
上がり遅延時間を、第１の入力傾き条件下における駆動
回路の立ち下がり信号遅延時間と、第１の入力傾き条件
と第２の負荷条件下における出力インバータ回路の立ち
上がり出力遅延時間の和で求める。すなわち、ポストキ
ャラクタライズ手段１３は、第１の入力傾き条件下にお
ける駆動回路の立ち下がり信号遅延時間“２３６"ピコ
秒と、第１の入力傾き条件と第２の負荷条件下における
出力インバータ回路の立ち上がり出力遅延時間“５２
１"ピコ秒の和で、表３中における“７５７"ピコ秒とい
う値を得る。

【００２７】これを一般化すると、論理セルのキャラク
タライズ条件として、Ｎ種類の入力傾き条件と、Ｍ種類
の負荷条件が設定された場合、ポストキャラクタライズ
手段１３は、出力信号の第Ｎ番目の入力傾き条件と第Ｍ
番目の負荷条件の立ち上がり、又は立ち下がり遅延時間
を、第Ｎ番目の入力傾き条件下における駆動回路の立ち
下がり又は立ち上がり信号遅延時間と、第Ｎ番目の入力
傾き条件と第Ｍ番目の負荷条件下における出力インバー
タ回路の立ち上がり又は立ち下がり出力遅延時間の和で
求める。

【００２８】またこのとき、ポストキャラクタライズ手
段１３は、論理セルの出力傾き時間として、出力インバ
ータ回路で得られたキャラクタライズデータをそのまま
当該論理セルのキャラクタライズデータ、すなわち遅延
データとする。なお、ポストキャラクタライズ手段１３
は、出力信号の第Ｎ番目の入力傾き条件に、駆動回路の
第Ｎ番目の入力傾き条件を使用する。

【００２９】以上で、第１の実施形態の動作が完了す
る。ところで、キャラクタライズ装置の処理時間は、一
般に回路シミュレーションの処理時間が大部分を占め
る。また、回路シミュレーションに費やされる処理時間
は、回路を構成するトランジスタ数に比例して指数関数
的に増加する傾向を示すことが知られている。

【００３０】よって、論理セルを駆動回路と出力インバ
ータ回路に分割してキャラクタライズすることにより、
キャラクタライズ対象、すなわち、被回路シミュレーシ
ョン回路を構成するトランジスタ数が削減されることに
より、回路シミュレーション時間を削減させる効果があ
る。

【００３１】また、駆動回路のキャラクタライズ条件
は、入力傾き条件のみで良いため、回路シミュレーショ
ン回数が削減でき、結果的にキャラクタライズ時間を削
減させる効果がある。 （Ｃ）第２の実施形態 続いて、第２の実施形態を説明する。図５に、第２の実
施形態に係る論理セルキャラクタライズ装置の構成を示
す。なお、本実施形態の場合も、処理対象である論理セ
ルが駆動回路部と出力回路部の２つの機能部で構成され
ることを前提としたものである。

【００３２】本実施形態は、第１の実施形態で説明した
技術を、複数の論理セルをキャラクタライズ対象とする
場合に拡張したものであり、しかも、既存の処理結果を
利用してより効率的な処理を可能としたものである。

【００３３】このため、本実施形態に係る論理セルキャ
ラクタライズ装置においては、第１の実施形態の構成に
加え、出力インバータキャラクタライズデータ補間手段
１２Ｃ、キャラクタライズ済判定手段１４、出力インバ
ータキャラクタライズデータ記憶手段１５、未処理論理
セル判定手段１６が新たに設けられている。

【００３４】このうち、キャラクタライズ済判定手段１
４は、回路分割手段１１で分割された出力インバータ回
路と同じ構成が、既にキャラクタライズされた他の論理
セルの構成要素に現れていたか否かを判定するために設
けられた手段である。

【００３５】具体的には、キャラクタライズ済判定手段
１４は、回路分割手段１１から出力インバータ回路を与
えられると、出力インバータキャラクタライズデータ記
憶手段１５にアクセスし、既に同じ（例えば、ＣＭＯＳ
型インバータ回路の場合、Ｐ型トランジスタとＮ型トラ
ンジスタのディメンジョンが同じ）回路がキャラクタラ
イズ済みか否か判定する動作を行う。これは、前述の通
り、既存の処理結果が存在する場合には、当該処理結果
を利用することにより処理に要する時間の短縮を図るた
めである。

【００３６】なお、一方の分割回路である駆動回路につ
いては、第１の実施形態と同様、分割後、その情報が駆
動回路キャラクタライズ手段１２Ａに直接与えられ、キ
ャラクタライズ処理の対象となる。

【００３７】キャラクタライズ済判定手段１４の説明に
戻る。キャラクタライズ済判定手段１４は、判定結果、
該当するデータが存在しなければ、出力インバータキャ
ラクタライズ手段１２Ｂの処理に進み、第１の実施形態
と同様の手順にてキャラクタライズ処理を実行する。た
だし、本実施形態における出力インバータキャラクタラ
イズ手段１２Ｂは、得られた出力インバータ回路のキャ
ラクタライズデータを出力インバータキャラクタライズ
データ記憶手段１５に保存する。

【００３８】これに対し、判定の結果、該当するデータ
が存在する場合には、キャラクタライズ済判定手段１４
は、出力インバータキャラクタライズデータ補間手段１
２Ｃの処理に進む。ここで、出力インバータキャラクタ
ライズデータ補間手段１２Ｃは、キャラクタライズ済み
の出力インバータ回路のキャラクタライズデータと、駆
動回路のキャラクタライズデータとから、該出力インバ
ータ回路のキャラクタライズデータの補間処理を実行す
る。

【００３９】以下、具体例で説明する。なおここでは、
第１の実施形態の説明に用いた表２（出力インバータ回
路のキャラクタライズデータ例）をキャラクタライズ済
みのデータとみなし、この場合に、駆動回路（インバー
タ）のキャラクタライズデータ例として表４に表される
ものが得られたものとして説明する。

【表４】 なお、表４は、入力波形条件を、２００、４００、８０
０、１０００、２０００、５０００ピコ秒の６種類の入
力傾き時間に設定する場合、キャラクタライズデータと
しての立下り信号時間がそれぞれ、２４８、２８４、３
７２、３９４、４６９、５２５ピコ秒となり、立下り信
号傾き時間がそれぞれ、４８２、４９１、５５５、６２
８、９０９、１４８１ピコ秒となることを表している。

【００４０】一方、表２として保存されているキャラク
タライズ済みのキャラクタライズデータは、４５９、４
６８、５２９、５９８、８６６、１４１０ピコ秒の６種
類の入力波形条件×全負荷条件分ある。

【００４１】もし、駆動回路の出力立ち下がり時間のキ
ャラクタライズデータと、キャラクタライズ済みの出力
インバータ回路の入力波形条件が一致すれば、保存され
ているキャラクタライズデータを、そのまま、当該出力
インバータ回路のキャラクタライズデータとして用いれ
ば良いが、一般には、表２及び表４に示すように一致し
ない。

【００４２】このため、出力インバータキャラクタライ
ズデータ補間手段１２Ｃにより、キャラクタライズデー
タの生成が行われる。図６に、出力インバータ回路のキ
ャラクタライズデータ補間例を示す。なおここでは、入
力波形条件が４８２ピコ秒、負荷容量が２００フェムト
ファラドの場合の補間例を表している。

【００４３】図中、キャラクタライズ済みのデータのう
ち立ち上がり遅延時間は正方形マークでプロットされて
おり、立ち上がり傾き時間は菱形マークでプロットされ
て表されている。

【００４４】ここで求めたいのは、入力傾き時間とし
て、４８２ピコ秒の場合の立ち上がり遅延時間と、立ち
上がり傾き時間であるため、４６８ピコ秒のキャラクタ
ライズデータと、５２９ピコ秒のキャラクタライズデー
タからの線形補間により、それぞれ、４９３ピコ秒と４
１４ピコ秒が得られる。これを、一般式で表現すれば、
次式となる。

【００４５】 Ｙt＝｛Ｙn−Ｙn-1）／（Ｘn−Ｘn-1）｝（Ｘt−Ｘn-1）＋Ｙn-1 …（１） ここで、Ｘt は求めたい入力波形の傾きで、Ｘn-1 ＜Ｘ
t ＜Ｘn の条件を満たすものとする。Ｙn は入力傾き条
件Ｘn の、Ｙn-1 は入力傾き条件Ｘn-1の場合の、それ
ぞれのキャラクタライズデータである。

【表５】 表５に、表２及び表４のキャラクタライズデータから補
間した完全な形の出力インバータ回路のキャラクタライ
ズデータ例を示す。

【００４６】このようにして、出力インバータ回路につ
いてのキャラクタライズデータが得られると、ホストキ
ャラクタライズ手段１３の処理に移る。

【００４７】ホストキャラクタライズ手段１３では、第
１の実施形態の場合と同様、駆動回路のキャラクタライ
ズデータ（表４）と、出力インバータ回路のキャラクタ
ライズデータ（表２又は表５。すなわち、出力インバー
タキャラクタライズ手段１２Ｂ又は出力インバータキャ
ラクタライズデータ補間手段１２Ｃの処理結果）とから
論理セル全体（バッファ）としてのキャラクタライズデ
ータとしての遅延データ（各キャラクタライズ条件での
出力信号遅延時間と出力信号傾き時間））の作成を行
う。

【００４８】表６に、ポストキャラクタライズ手段１３
による当該作成処理の結果の一例を示す。

【表６】 なお、第１の実施形態では、当該処理の後一連の処理が
終了されていたが、本実施形態の場合には、ポストキャ
ラクタライズ手段１３の後段に設けられている未処理論
理セル判定手段１６によって、全ての論理セルについて
キャラクタライズ処理が終了したか否かの判定処理が行
われ、全ての論理セルについてキャラクタライズ処理が
終了したと判定された場合のみ一連の処理が終了する。

【００４９】因みに、未処理の論理セルが存在する場合
には、当該未処理論理セル判定手段１６において、未処
理の論理セルが一つ選択され、当該論理セルについての
キャラクタライズ処理が回路分割手段１１から開始され
る。

【００５０】以上で、第２の実施形態の動作が完了す
る。このように、第２の実施形態によれば、複数の論理
セルをキャラクタライズする場合には、出力インバータ
回路が同一となる場合が多くなることに着目し、既存の
キャラクタライズデータを利用して回路シミュレーショ
ン時間の削減を行えるようにしたことにより、複数の論
理セルを回路シミュレーションするのに要する時間のさ
らなる削減を実現できる。 （Ｄ）他の実施形態 上述の実施形態においては、回路分割手段１１におい
て、論理セルを駆動回路と出力インバータ回路に分割す
る場合について述べたが、出力回路部の構成は出力イン
バータ回路に限られるものでなく、差動出力回路やソー
スフォロア（エミッタフォロア）出力回路等、既存の種
々の回路についても適用し得る。

【００５１】上述の実施形態においては、出力インバー
タキャラクタライズデータ補間手段１２Ｃが線形補間に
よりキャラクタライズデータを生成する場合について述
べたが、補間手法はこれに限られるものでなく、既存の
各種補間方法を適宜選択し得るものである。

【００５２】上述の実施形態においては、分割後の回路
構成のうち、出力インバータ回路についてのみ補間処理
を実行する構成について説明したが、駆動回路について
も補間処理を実行する構成としても良い。

【００５３】上述の説明においては、複数の論理セルを
処理対象とする場合、第２の実施形態を適用する場合に
ついて述べたが、第１の実施形態を処理対象である各論
理セルのキャラクタライズ処理にそのまま適用しても良
い。このようにしても、従来装置に比べ、処理時間の短
縮効果を実現できる。

【００５４】上述の実施形態においては、論理セルキャ
ラクタライズ装置の機能構成をハードウェア的に表現し
たが（すなわち、“手段"により表現したが）、言うま
でもなく、本発明はコンピュータ上でのソフトウェア処
理としても実現できる。

【００５５】

【発明の効果】上述のように、第１の発明に係る論理セ
ルキャラクタライズ装置によれば、処理対象とする論理
セルを複数の機能部に分割後、各機能部別にキャラクタ
ライズ処理を実行し、最後にこれら個別に得られたキャ
ラクタライズデータを基に、論理セル全体としてのキャ
ラクタライズデータを生成するようにしたことにより、
キャラクタライズ処理対象である回路規模が小さくなる
ことによる処理時間の短縮効果を利用でき、論理セル全
体としての処理時間を従来装置に比して格段に短縮でき
る。

【００５６】また、上述のように、第２の発明に係る論
理セルキャラクタライズ装置によれば、複数の論理セル
を処理対象とする場合には、先に求めたキャラクタライ
ズデータを利用できる場合があることに着目し、既存の
キャラクタライズデータを利用できる場合には、キャラ
クタライズデータの算出に要する処理を簡易化できるよ
うにしたことにより、より一層効率的なキャラクタライ
ズ処理を実現できる。

【図面の簡単な説明】

【図１】本発明に係る論理セルキャラクタライズ装置の
概念構成を示すブロック図である。

【図２】第１の実施形態に係る論理セルキャラクタライ
ズ装置の概念構成を示すブロック図である。

【図３】回路分割手段による論理セルの分割概念例を示
す図である。

【図４】第２の実施形態に係る論理セルキャラクタライ
ズ装置の概念構成を示すブロック図である。

【図５】出力インバータキャラクタライズデータ補間手
段による補間動作例を示す図である。

【符号の説明】

１…プリキャラクタライズ手段、２…キャラクタライズ
手段、３…ポストキャラクタライズ手段、１１…回路分
割手段、１２Ａ…駆動回路キャラクタライズ手段、１２
Ｂ…出力インバータキャラクタライズ手段、１２Ｃ…出
力インバータキャラクタライズデータ補間手段、１３…
ポストキャラクタライズ手段、１４…キャラクタライズ
済判定手段、１５…出力インバータキャラクタライズデ
ータ記憶手段、１６…未処理論理セル判定手段。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 論理セルキャラクタライズ装置におい
   て、 読み込まれたネットリストを基に、処理対象とする論理
   セルを複数の機能部に分割する回路分割手段と、 分割後の機能部それぞれに対応し、各機能部を構成する
   回路についてのキャラクタライズ処理を、それぞれ独立
   に実行する機能部別キャラクタライズ手段と、 機能部別キャラクタライズ手段により個別に得られたキ
   ャラクタライズデータを基に、論理セル全体としてのキ
   ャラクタライズデータを生成するポストキャラクタライ
   ズ手段とを備えたことを特徴とする論理セルキャラクタ
   ライズ装置。
2. 【請求項２】 複数の論理セルを処理対象とし、各論理
   セルに対するキャラクタライズ処理を順次実行する論理
   セルキャラクタライズ装置において、 読み込まれたネットリストを基に、処理対象に選定され
   た一の論理セルを複数の機能部に分割する回路分割手段
   と、 分割後の機能部それぞれについて、当該機能部のキャラ
   クタライズ処理に、既にキャラクタライズ処理の終了し
   た論理セルについて得られた機能別の処理結果を利用で
   きないか否か判定する処理済判定手段と、 分割後の機能部それぞれに対応し、上記処理済判定手段
   により既存データの利用不可と判断された機能部につい
   て、各機能部を構成する回路についてのキャラクタライ
   ズ処理を、それぞれ独立に実行する機能部別キャラクタ
   ライズ手段と、 分割後の機能部それぞれに対応し、上記処理済判定手段
   により既存データの利用可と判断された機能部につい
   て、既存データを読み出して補間し、現処理対象である
   機能部を構成する回路についてのキャラクタライズ処理
   を実行する補間機能付き機能部別キャラクタライズ手段
   と、 上記機能部別キャラクタライズ手段又は上記補間機能付
   き機能部別キャラクタライズ手段により得られたキャラ
   クタライズデータを保存するキャラクタライズデータ記
   憶手段と、 上記機能部別キャラクタライズ手段及び又は上記補間機
   能付き機能部別キャラクタライズ手段により個別に得ら
   れたキャラクタライズデータを基に、論理セル全体とし
   てのキャラクタライズデータを生成するポストキャラク
   タライズ手段とを備えたことを特徴とする論理セルキャ
   ラクタライズ装置。