JP2000215686A - メモリ書き込み及び読み出し方式 - Google Patents
メモリ書き込み及び読み出し方式Info
- Publication number
- JP2000215686A JP2000215686A JP11010558A JP1055899A JP2000215686A JP 2000215686 A JP2000215686 A JP 2000215686A JP 11010558 A JP11010558 A JP 11010558A JP 1055899 A JP1055899 A JP 1055899A JP 2000215686 A JP2000215686 A JP 2000215686A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- connector
- writing
- chip
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 3
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 複数個のメモリチップへのプログラムの書き
込みを簡便化するとともに複数個のメモリチップの実装
位置誤りを防止する。 【解決手段】 複数のメモリチップ１−１乃至１−Ｎ
（Ｎは２以上の整数）をプリント基板を用いてひとつの
メモリモジュール１として構成する。そして、変換アダ
プタ４を用いて、メモリモジュール１を汎用のＲＯＭラ
イタ６に実装して、一度の操作でメモリチップに書き込
みを行う。さらに、書き込みの行われたメモリモジュー
ルをそのまま装置又はシステムに搭載して、装置又はシ
ステムを動作させる。
込みを簡便化するとともに複数個のメモリチップの実装
位置誤りを防止する。 【解決手段】 複数のメモリチップ１−１乃至１−Ｎ
（Ｎは２以上の整数）をプリント基板を用いてひとつの
メモリモジュール１として構成する。そして、変換アダ
プタ４を用いて、メモリモジュール１を汎用のＲＯＭラ
イタ６に実装して、一度の操作でメモリチップに書き込
みを行う。さらに、書き込みの行われたメモリモジュー
ルをそのまま装置又はシステムに搭載して、装置又はシ
ステムを動作させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリチップの実
装および回路方式に関し、特にモジュール化による書き
込みおよび読み出し方式に関する。
装および回路方式に関し、特にモジュール化による書き
込みおよび読み出し方式に関する。
【０００２】
【従来の技術】一般に、メモリチップの書き込み及び読
み出しは以下のようにして行われている。
み出しは以下のようにして行われている。
【０００３】メモリチップの書き込みの際には、メモリ
チップ単体を直接ＲＯＭライタのソケットに差し込み、
書き込みを行う。
チップ単体を直接ＲＯＭライタのソケットに差し込み、
書き込みを行う。
【０００４】この際、表面実装タイプのメモリチップ等
のように、ＲＯＭライタのソケットにチップの形状が一
致しないものについては、メモリチップを変換アダプタ
等に搭載して、ＲＯＭライタのソケットに適合させて書
き込みを行っている。
のように、ＲＯＭライタのソケットにチップの形状が一
致しないものについては、メモリチップを変換アダプタ
等に搭載して、ＲＯＭライタのソケットに適合させて書
き込みを行っている。
【０００５】一方、メモリチップの読み出しの際には、
プログラム書き込みの完了したメモリチップを直接、装
置の制御基板に半田付けするか、又は、ＩＣソケットを
制御基板に半田付けしておき、ＩＣソケットにメモリチ
ップを実装して、読み出しを行う。
プログラム書き込みの完了したメモリチップを直接、装
置の制御基板に半田付けするか、又は、ＩＣソケットを
制御基板に半田付けしておき、ＩＣソケットにメモリチ
ップを実装して、読み出しを行う。
【０００６】
【発明が解決しようとする課題】ところで、近年、装置
及びシステムのソフトウェアが大容量化している関係
上、装置及びシステムに搭載するソフトウェア格納用メ
モリチップ数が増加しているおり、装置及びシステムを
制御するプログラム全体が一つのメモリチップに入りき
らず、複数のチップに分かれる構成が多くなってきてい
る。このため、一つの装置又はシステム用にプログラム
用意する際、プログラム全体を複数の部分プログラムに
分割して、複数の部分プログラムをそれぞれ別個のメモ
リチップに書き込まなければならず、書き込み作業が極
めて煩雑となってしまうという問題点がある。
及びシステムのソフトウェアが大容量化している関係
上、装置及びシステムに搭載するソフトウェア格納用メ
モリチップ数が増加しているおり、装置及びシステムを
制御するプログラム全体が一つのメモリチップに入りき
らず、複数のチップに分かれる構成が多くなってきてい
る。このため、一つの装置又はシステム用にプログラム
用意する際、プログラム全体を複数の部分プログラムに
分割して、複数の部分プログラムをそれぞれ別個のメモ
リチップに書き込まなければならず、書き込み作業が極
めて煩雑となってしまうという問題点がある。
【０００７】そして、上述のようにして、書き込みが完
了したメモリチップを装置又はシステムに搭載する際、
メモリチップが複数個ある関係上、メモリチップの実装
位置を誤ってしまうことがある。
了したメモリチップを装置又はシステムに搭載する際、
メモリチップが複数個ある関係上、メモリチップの実装
位置を誤ってしまうことがある。
【０００８】さらに、装置又はシステムの制御プログラ
ムに変更が生じた際、制御基板からメモリチップをひと
つずつ取り外さなければならないという問題点がある。
ムに変更が生じた際、制御基板からメモリチップをひと
つずつ取り外さなければならないという問題点がある。
【０００９】本発明の目的はメモリチップへのプログラ
ム書き込み操作を簡素化することのできる書き込み及び
読み出し方式を提供することにある。
ム書き込み操作を簡素化することのできる書き込み及び
読み出し方式を提供することにある。
【００１０】本発明の他の目的は書き込まれたメモリチ
ップを装置及びシステムに搭載する際の誤搭載を防止す
るとともに制御プログラムの変更を容易に行うことので
きる書き込み及び読み出し方式を提供することにある。
ップを装置及びシステムに搭載する際の誤搭載を防止す
るとともに制御プログラムの変更を容易に行うことので
きる書き込み及び読み出し方式を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、第１の
基板上に配設された電気的に書き込み可能な複数のメモ
リチップと、前記第１の基板に取り付けられ前記メモリ
チップに結合された第１のコネクタとを有するメモリモ
ジュールを備え、さらに前記第１のコネクタが接続され
前記メモリモジュールをＲＯＭ書き込み装置に接続する
ための変換アダプタが備えられ、前記メモリチップへの
プログラム書き込みを行うようにしたことを特徴とする
メモリ書き込み方式が得られる。
基板上に配設された電気的に書き込み可能な複数のメモ
リチップと、前記第１の基板に取り付けられ前記メモリ
チップに結合された第１のコネクタとを有するメモリモ
ジュールを備え、さらに前記第１のコネクタが接続され
前記メモリモジュールをＲＯＭ書き込み装置に接続する
ための変換アダプタが備えられ、前記メモリチップへの
プログラム書き込みを行うようにしたことを特徴とする
メモリ書き込み方式が得られる。
【００１２】前記変換アダプタは、第２の基板に取り付
けられ前記第１のコネクタと接合される第２のコネクタ
と、前記第２の基板に取り付けられ前記第２のコネクタ
に接合されたピンコネクタとを有し、前記ピンコネクタ
が前記ＲＯＭ書き込み装置に差し込まれるようになって
おり、前記ＲＯＭ書き込み装置には前記ピンコネクタが
差し込まれるソケット部が複数形成されている。
けられ前記第１のコネクタと接合される第２のコネクタ
と、前記第２の基板に取り付けられ前記第２のコネクタ
に接合されたピンコネクタとを有し、前記ピンコネクタ
が前記ＲＯＭ書き込み装置に差し込まれるようになって
おり、前記ＲＯＭ書き込み装置には前記ピンコネクタが
差し込まれるソケット部が複数形成されている。
【００１３】前記メモリモジュールにはＮ個（Ｎは２以
上の整数）のメモリチップが搭載されており、前記メモ
リチップのチップデータ信号が（Ｌ＋１）本（Ｌは自然
数）である際前記ＲＯＭ書き込み装置のライタデータ信
号は少なくとも（Ｌ＋Ｎ＋１）本であり、前記メモリチ
ップの各々において第０乃至第Ｌのチップデータ信号は
第０乃至第Ｌのライタデータ信号に接続され、第１乃至
第Ｎのメモリチップのチップ選択信号はそれぞれ第（Ｌ
＋１）乃至第（Ｌ＋Ｎ）のライタデータ信号に接続され
ており、前記第１乃至前記第Ｎののメモリチップに書き
込みを行う際それぞれ前記第（Ｌ＋１）乃至前記第（Ｌ
＋Ｎ）のライタデータ信号のみがアクティブとされ、プ
ログラムの書き込みが行われる。
上の整数）のメモリチップが搭載されており、前記メモ
リチップのチップデータ信号が（Ｌ＋１）本（Ｌは自然
数）である際前記ＲＯＭ書き込み装置のライタデータ信
号は少なくとも（Ｌ＋Ｎ＋１）本であり、前記メモリチ
ップの各々において第０乃至第Ｌのチップデータ信号は
第０乃至第Ｌのライタデータ信号に接続され、第１乃至
第Ｎのメモリチップのチップ選択信号はそれぞれ第（Ｌ
＋１）乃至第（Ｌ＋Ｎ）のライタデータ信号に接続され
ており、前記第１乃至前記第Ｎののメモリチップに書き
込みを行う際それぞれ前記第（Ｌ＋１）乃至前記第（Ｌ
＋Ｎ）のライタデータ信号のみがアクティブとされ、プ
ログラムの書き込みが行われる。
【００１４】さらに、装置又はシステムの制御基板には
第３のコネクタが備えられており、書き込みが行われた
メモリモジュールを前記制御基板に取り付ける際、前記
第３のコネクタに前記第１のコネクタが結合されて前記
制御基板に前記メモリモジュールが取り付けられ、前記
制御基板によって前記メモリモジュールに書き込まれた
プログラムを読み出す。そして、前記制御基板には前記
メモリモジュールからプログラムを読み出す際前記メモ
リチップの一つを選択メモリチップとして選択して該選
択メモリからプログラムを読み出す制御部が備えられて
いる。
第３のコネクタが備えられており、書き込みが行われた
メモリモジュールを前記制御基板に取り付ける際、前記
第３のコネクタに前記第１のコネクタが結合されて前記
制御基板に前記メモリモジュールが取り付けられ、前記
制御基板によって前記メモリモジュールに書き込まれた
プログラムを読み出す。そして、前記制御基板には前記
メモリモジュールからプログラムを読み出す際前記メモ
リチップの一つを選択メモリチップとして選択して該選
択メモリからプログラムを読み出す制御部が備えられて
いる。
【００１５】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【００１６】まず図１を参照して、プリント基板１ａ上
には表面実装タイプのＥＰＲＯＭ１−１乃至１−Ｎ（Ｎ
は２以上の整数）が半田付けされて、メモリモジュール
１が形成されている。これらＥＰＲＯＭ１−１乃至１−
Ｎは特定のプログラミング電圧を印加することによって
書き込み可能なメモリチップである。図示のように、メ
モリモジュール１の下部にはコネクタ２が搭載されてお
り、このコネクタ２は後述するように変換アダプタ４に
接合できるようになっている。
には表面実装タイプのＥＰＲＯＭ１−１乃至１−Ｎ（Ｎ
は２以上の整数）が半田付けされて、メモリモジュール
１が形成されている。これらＥＰＲＯＭ１−１乃至１−
Ｎは特定のプログラミング電圧を印加することによって
書き込み可能なメモリチップである。図示のように、メ
モリモジュール１の下部にはコネクタ２が搭載されてお
り、このコネクタ２は後述するように変換アダプタ４に
接合できるようになっている。
【００１７】変換アダプタ４も同様にプリント基板４ａ
を備えており、プリント基板４ａの上部（上面）にはコ
ネクタ３が実装されている。そして、コネクタ３はメモ
リモジュール１のコネクタ２と接合される。プリント基
板４ａの下部（下面）にはピンコネクタ５が実装されて
おり、後述するようにして、ピンコネクタ５はＲＯＭラ
イタ６のソケット７に差し込まれる。
を備えており、プリント基板４ａの上部（上面）にはコ
ネクタ３が実装されている。そして、コネクタ３はメモ
リモジュール１のコネクタ２と接合される。プリント基
板４ａの下部（下面）にはピンコネクタ５が実装されて
おり、後述するようにして、ピンコネクタ５はＲＯＭラ
イタ６のソケット７に差し込まれる。
【００１８】プログラムを書き込む際には、上述のよう
にしてメモリモジュール１を変換アダプタ４に接合した
後、メモリモジュール１と変換アダプタ４を接合させた
状態で、ＲＯＭライタ６のソケット部７に変換アダプタ
４のピンコネクタ５を挿入する。
にしてメモリモジュール１を変換アダプタ４に接合した
後、メモリモジュール１と変換アダプタ４を接合させた
状態で、ＲＯＭライタ６のソケット部７に変換アダプタ
４のピンコネクタ５を挿入する。
【００１９】ここで、上述のようにしたプログラムが書
き込まれたメモリモジュール１を装置又はシステムに搭
載してプログラムを実行する場合について説明する。
き込まれたメモリモジュール１を装置又はシステムに搭
載してプログラムを実行する場合について説明する。
【００２０】図２を参照して、ＲＯＭライタ６を用いて
メモリモジュール１にプログラムを書き込むの回路構成
と動作について説明する。
メモリモジュール１にプログラムを書き込むの回路構成
と動作について説明する。
【００２１】前述のように、メモリモジュール１にはＥ
ＰＲＯＭ１−１乃至１−Ｎが搭載されている。これらＥ
ＰＲＯＭ１−１乃至１−ＮにはそれぞれＭ＋１本のアド
レス信号Ａ０〜ＡＭ及びＬ＋１本のデータ信号Ｄ０〜Ｄ
Ｌが配されている。さらに、ＥＰＲＯＭ１−１乃至１−
Ｎにはそれぞれ制御信号として出力イネイブル信号Ｏ
Ｅ、チップ選択信号ＣＥ、及びプログラム電圧端子ＶＰ
Ｐが配されている。一方、ＲＯＭライタ６にはＭ＋１本
以上のアドレス信号Ａ０、Ａ１、・・・、ＡＭ、・・・
及びＬ＋Ｎ＋１本以上のデータ信号Ｄ０、Ｄ１、・・
・、ＤＬ、・・、ＤＬ＋Ｎ、・・・が用意されている。
ＰＲＯＭ１−１乃至１−Ｎが搭載されている。これらＥ
ＰＲＯＭ１−１乃至１−ＮにはそれぞれＭ＋１本のアド
レス信号Ａ０〜ＡＭ及びＬ＋１本のデータ信号Ｄ０〜Ｄ
Ｌが配されている。さらに、ＥＰＲＯＭ１−１乃至１−
Ｎにはそれぞれ制御信号として出力イネイブル信号Ｏ
Ｅ、チップ選択信号ＣＥ、及びプログラム電圧端子ＶＰ
Ｐが配されている。一方、ＲＯＭライタ６にはＭ＋１本
以上のアドレス信号Ａ０、Ａ１、・・・、ＡＭ、・・・
及びＬ＋Ｎ＋１本以上のデータ信号Ｄ０、Ｄ１、・・
・、ＤＬ、・・、ＤＬ＋Ｎ、・・・が用意されている。
【００２２】前述のように、メモリモジュール１をＲＯ
Ｍライタ６に接続する際は、変換アダプタ４によってメ
モリモジュール１をＲＯＭライタ６に接続する。この
際、メモリモジュール１と変換アダプタ４とはコネクタ
２及びコネクタ３によって接続されており、変換アダプ
タ４とＲＯＭライタ６とは変換アダプタ４のピンコネク
タ５によって接続される。変換アダプタ４によってメモ
リモジュール１をＲＯＭライタ６に接続した際、図２に
示すように、メモリモジュール１上のＥＰＲＯＭ１−１
乃至１−Ｎの各信号はＲＯＭライタ６の各信号に接続さ
れることになる。
Ｍライタ６に接続する際は、変換アダプタ４によってメ
モリモジュール１をＲＯＭライタ６に接続する。この
際、メモリモジュール１と変換アダプタ４とはコネクタ
２及びコネクタ３によって接続されており、変換アダプ
タ４とＲＯＭライタ６とは変換アダプタ４のピンコネク
タ５によって接続される。変換アダプタ４によってメモ
リモジュール１をＲＯＭライタ６に接続した際、図２に
示すように、メモリモジュール１上のＥＰＲＯＭ１−１
乃至１−Ｎの各信号はＲＯＭライタ６の各信号に接続さ
れることになる。
【００２３】通常、メモリチップのＣＥ信号はＲＯＭラ
イタ内のＣＥ信号に接続されるが、この例では、ＥＰＲ
ＯＭ（メモリチップ）１−１のＣＥ信号はＲＯＭライタ
６内のデータ信号ＤＬ＋１に接続され、メモリチップ１
−２のＣＥ信号はＲＯＭライタ６内のデータ信号ＤＬ＋
２に接続される。そして、メモリチップ１−ＮのＣＥ信
号はＲＯＭライタ６内のデータ信号ＤＬ＋Ｎに接続され
る。
イタ内のＣＥ信号に接続されるが、この例では、ＥＰＲ
ＯＭ（メモリチップ）１−１のＣＥ信号はＲＯＭライタ
６内のデータ信号ＤＬ＋１に接続され、メモリチップ１
−２のＣＥ信号はＲＯＭライタ６内のデータ信号ＤＬ＋
２に接続される。そして、メモリチップ１−ＮのＣＥ信
号はＲＯＭライタ６内のデータ信号ＤＬ＋Ｎに接続され
る。
【００２４】上述の接続構成に対応させて、ＲＯＭライ
タ６内の書き込みプログラムを以下に記載するようにし
て、メモリモジュール１に一度の操作でプログラムの書
き込みを行う。
タ６内の書き込みプログラムを以下に記載するようにし
て、メモリモジュール１に一度の操作でプログラムの書
き込みを行う。
【００２５】まず、ＲＯＭライタ６によってプログラム
電圧ＶＰＰを出力する。これによってメモリチップ１−
１乃至１−Ｎが書き込み可能な状態となる。次に、メモ
リチップ１−１に書き込みを行う際には、ＲＯＭライタ
６のデータ信号ＤＬ＋１をアクティヴとし、データ信号
ＤＬ＋２乃至ＤＬ＋Ｎはノンアクティヴとして書き込み
シーケンスを進める。これによって、プログラムの書き
込みが行われるのは、メモリチップ１−１に特定され
る。
電圧ＶＰＰを出力する。これによってメモリチップ１−
１乃至１−Ｎが書き込み可能な状態となる。次に、メモ
リチップ１−１に書き込みを行う際には、ＲＯＭライタ
６のデータ信号ＤＬ＋１をアクティヴとし、データ信号
ＤＬ＋２乃至ＤＬ＋Ｎはノンアクティヴとして書き込み
シーケンスを進める。これによって、プログラムの書き
込みが行われるのは、メモリチップ１−１に特定され
る。
【００２６】メモリチップ１−２に書き込みを行う際に
は、ＲＯＭライタ６のデータ信号ＤＬ＋２をアクティヴ
とし、データ信号ＤＬ＋１及びデータ信号ＤＬ＋３乃至
ＤＬ＋Ｎはノンアクティヴとして書き込みシーケンスを
進める。これによって、プログラムの書き込みはメモリ
チップ１−２に限定される。
は、ＲＯＭライタ６のデータ信号ＤＬ＋２をアクティヴ
とし、データ信号ＤＬ＋１及びデータ信号ＤＬ＋３乃至
ＤＬ＋Ｎはノンアクティヴとして書き込みシーケンスを
進める。これによって、プログラムの書き込みはメモリ
チップ１−２に限定される。
【００２７】その後、同様にして、各メモリチップ１−
１乃至１−（Ｎ−１）の書き込みを進め、最後に、メモ
リチップ１−Ｎに書き込みを行う際には、データ信号Ｄ
Ｌ＋Ｎのみをアクティヴとし、データ信号ＤＬ＋１乃至
ＤＬ＋（Ｎ−１）をノンアクティヴとして、書き込みシ
ーケンスを進める。
１乃至１−（Ｎ−１）の書き込みを進め、最後に、メモ
リチップ１−Ｎに書き込みを行う際には、データ信号Ｄ
Ｌ＋Ｎのみをアクティヴとし、データ信号ＤＬ＋１乃至
ＤＬ＋（Ｎ−１）をノンアクティヴとして、書き込みシ
ーケンスを進める。
【００２８】なお、出力イネイブル信号ＯＥは読み出し
時に必要となる信号であり、上述の書き込みシーケンス
中はノンアクティヴの状態のままとする。
時に必要となる信号であり、上述の書き込みシーケンス
中はノンアクティヴの状態のままとする。
【００２９】図３を参照して、装置又はシステムの制御
基板８上には変換アダプタ４のコネクタ３と同一形状の
コネクタ９が実装されており、前述した手順によって書
き込みが完了したメモリモジュール１のコネクタ２とコ
ネクタ９を勘合させて、メモリモジュール１を直接制御
基板８に搭載する。
基板８上には変換アダプタ４のコネクタ３と同一形状の
コネクタ９が実装されており、前述した手順によって書
き込みが完了したメモリモジュール１のコネクタ２とコ
ネクタ９を勘合させて、メモリモジュール１を直接制御
基板８に搭載する。
【００３０】図４を参照して、装置又はシステムの制御
基板８上には制御部１０が搭載されており、制御部１０
からは装置又はシステムに応じたメモリ信号、データ信
号、及びメモリ制御信号が生成される。前述のように、
メモリモジュール１と制御基板８とはコネクタ２及びコ
ネクタ９によって接続される。
基板８上には制御部１０が搭載されており、制御部１０
からは装置又はシステムに応じたメモリ信号、データ信
号、及びメモリ制御信号が生成される。前述のように、
メモリモジュール１と制御基板８とはコネクタ２及びコ
ネクタ９によって接続される。
【００３１】メモリモジュール１上のメモリチップ１−
１乃至１−Ｎのアドレス信号Ａ０〜ＡＭ及びデータ信号
Ｄ０〜ＤＬはそれぞれ制御基板８上の制御部１０のアド
レス信号Ａ０〜ＡＭ及びデータ信号Ｄ０〜ＤＬに接続さ
れる。書き込みが行われないように、各メモリチップ１
−１乃至１−Ｎのプログラム電圧信号ＶＰＰは制御基板
８内でグランドレベル（Ｇ）に接続される。また、メモ
リチップ１−１乃至１−Ｎの出力イネイブル信号ＯＥは
制御部１０の出力イネイブル信号ＯＥに接続され、メモ
リチップ１−１乃至１−Ｎのチップ選択信号ＣＥはそれ
ぞれ制御部１０のＣＥ１乃至ＣＥＮに接続される。
１乃至１−Ｎのアドレス信号Ａ０〜ＡＭ及びデータ信号
Ｄ０〜ＤＬはそれぞれ制御基板８上の制御部１０のアド
レス信号Ａ０〜ＡＭ及びデータ信号Ｄ０〜ＤＬに接続さ
れる。書き込みが行われないように、各メモリチップ１
−１乃至１−Ｎのプログラム電圧信号ＶＰＰは制御基板
８内でグランドレベル（Ｇ）に接続される。また、メモ
リチップ１−１乃至１−Ｎの出力イネイブル信号ＯＥは
制御部１０の出力イネイブル信号ＯＥに接続され、メモ
リチップ１−１乃至１−Ｎのチップ選択信号ＣＥはそれ
ぞれ制御部１０のＣＥ１乃至ＣＥＮに接続される。
【００３２】装置又はシステムのプログラムに応じてメ
モリチップ１−１の内容の読み出しが必要な場合には、
制御部１０によりチップ選択信号ＣＥ１がアクティヴと
なって、特定のアドレス信号及び出力イネイブル信号Ｏ
Ｅが制御され、それに応じてメモリチップ１−１からデ
ータ信号Ｄ０〜ＤＬが読み出される。同様にして、プロ
グラムがメモリチップ１−Ｎの領域にジャンプした場合
には、制御部１０によりチップ選択信号ＣＥＮがアクテ
ィヴとなって、所定のアドレス信号が出力され、出力イ
ネイブル信号ＯＥＯＥが制御されて、メモリチップ１−
Ｎからデータ信号Ｄ０〜ＤＬが読み出される。
モリチップ１−１の内容の読み出しが必要な場合には、
制御部１０によりチップ選択信号ＣＥ１がアクティヴと
なって、特定のアドレス信号及び出力イネイブル信号Ｏ
Ｅが制御され、それに応じてメモリチップ１−１からデ
ータ信号Ｄ０〜ＤＬが読み出される。同様にして、プロ
グラムがメモリチップ１−Ｎの領域にジャンプした場合
には、制御部１０によりチップ選択信号ＣＥＮがアクテ
ィヴとなって、所定のアドレス信号が出力され、出力イ
ネイブル信号ＯＥＯＥが制御されて、メモリチップ１−
Ｎからデータ信号Ｄ０〜ＤＬが読み出される。
【００３３】上述の書き込み及び読み出しを実行する上
で、ＲＯＭライタ６の書き込みプログラムは以下のよう
になっている。
で、ＲＯＭライタ６の書き込みプログラムは以下のよう
になっている。
【００３４】装置又はシステムの動作プログラム中で、
チップ選択信号ＣＥ１で特定されるアドレス空間のプロ
グラムを書き込む際には、ＲＯＭライタ６のデータ信号
ＤＬ＋１をアクティヴとして、データ信号ＤＬ＋２乃至
ＤＬ＋Ｎをノンアクティヴとするようにしている。
チップ選択信号ＣＥ１で特定されるアドレス空間のプロ
グラムを書き込む際には、ＲＯＭライタ６のデータ信号
ＤＬ＋１をアクティヴとして、データ信号ＤＬ＋２乃至
ＤＬ＋Ｎをノンアクティヴとするようにしている。
【００３５】また、装置又はシステムの動作プログラム
中で、チップ選択信号ＣＥ２で特定されるアドレス空間
のプログラムを書き込む際には、ＲＯＭライタ６のデー
タ信号ＤＬ＋２をアクティヴとして、データ信号ＤＬ＋
１及びＤＬ＋３乃至ＤＬ＋Ｎはノンアクティヴとするよ
うしている。同様にして、チップ選択信号ＣＥＮで特定
されるアドレス空間のプログラムを書き込む際には、Ｒ
ＯＭライタ６のデータ信号ＤＬ＋Ｎをアクティヴとし
て、データ信号ＤＬ＋１乃至ＤＬ＋（Ｎ−１）はノンア
クティヴとするようしている。
中で、チップ選択信号ＣＥ２で特定されるアドレス空間
のプログラムを書き込む際には、ＲＯＭライタ６のデー
タ信号ＤＬ＋２をアクティヴとして、データ信号ＤＬ＋
１及びＤＬ＋３乃至ＤＬ＋Ｎはノンアクティヴとするよ
うしている。同様にして、チップ選択信号ＣＥＮで特定
されるアドレス空間のプログラムを書き込む際には、Ｒ
ＯＭライタ６のデータ信号ＤＬ＋Ｎをアクティヴとし
て、データ信号ＤＬ＋１乃至ＤＬ＋（Ｎ−１）はノンア
クティヴとするようしている。
【００３６】
【発明の効果】以上説明したように、本発明では、複数
のメモリチップをひとつのメモリモジュールに搭載して
変換アダプタを用いて、メモリモジュールの状態でＲＯ
Ｍライタに搭載し書き込みを行うようにしたから、メモ
リチップに書き込みを行う際、チップ一つ一つをＲＯＭ
ライタに個別に取り付け取り外しつつプログラミングす
る必要がなく、ＲＯＭライタからの一度の操作で簡便に
書き込みができるという効果がある。
のメモリチップをひとつのメモリモジュールに搭載して
変換アダプタを用いて、メモリモジュールの状態でＲＯ
Ｍライタに搭載し書き込みを行うようにしたから、メモ
リチップに書き込みを行う際、チップ一つ一つをＲＯＭ
ライタに個別に取り付け取り外しつつプログラミングす
る必要がなく、ＲＯＭライタからの一度の操作で簡便に
書き込みができるという効果がある。
【００３７】さらに、本発明では、書き込みが行われた
メモリモジュールをそのままの状態で装置又はシステム
の制御基板に搭載できるようにしたから、装置又はシス
テムにメモリチップを搭載する際、チップの搭載位置を
誤ることがないという効果がある。
メモリモジュールをそのままの状態で装置又はシステム
の制御基板に搭載できるようにしたから、装置又はシス
テムにメモリチップを搭載する際、チップの搭載位置を
誤ることがないという効果がある。
【００３８】加えて、本発明では、書き込みが行われた
メモリモジュールをそのままの状態で装置又はシステム
の制御基板に搭載できるようにしたから、装置又はシス
テムの制御プログラムの変更が発生した際、制御基板か
らメモリチップを一つずつ取り外し取り付けをする必要
がないという効果がある。
メモリモジュールをそのままの状態で装置又はシステム
の制御基板に搭載できるようにしたから、装置又はシス
テムの制御プログラムの変更が発生した際、制御基板か
らメモリチップを一つずつ取り外し取り付けをする必要
がないという効果がある。
【図１】本発明によるメモリモジュールをＲＯＭライタ
に取り付ける際の状態を示す外観図である。
に取り付ける際の状態を示す外観図である。
【図２】ＲＯＭライタによるメモリモジュールへの書き
込みを説明するための回路構成図である。
込みを説明するための回路構成図である。
【図３】本発明によるメモリモジュールを制御基板に取
り付ける際の状態を示す外観図である。
り付ける際の状態を示す外観図である。
【図４】メモリモジュールからの読み出し動作を説明す
るための回路構成図である。
るための回路構成図である。
１ メモリモジュール １−１〜１−Ｎ ＥＰＲＯＭ（メモリチップ） ２ メモリモジュールコネクタ ３ 変換アダプタコネクタ ４ 変換アダプタ ５ 変換アダプタピンコネクタ ６ ＲＯＭライタ ７ ＲＯＭライタ書き込み用ソケット ８ 制御基板 ９ 制御基板コネクタ １０ 制御基板制御部
Claims (6)
- 【請求項１】 第１の基板上に配設された電気的に書き
込み可能な複数のメモリチップと、前記第１の基板に取
り付けられ前記メモリチップに結合された第１のコネク
タとを有するメモリモジュールを備え、さらに前記第１
のコネクタが接続され前記メモリモジュールをＲＯＭ書
き込み装置に接続するための変換アダプタが備えられ、
前記メモリチップへのプログラム書き込みを行うように
したことを特徴とするメモリ書き込み方式。 - 【請求項２】 請求項１に記載されたメモリ書き込み方
式において、前記変換アダプタは、第２の基板に取り付
けられ前記第１のコネクタと接合される第２のコネクタ
と、前記第２の基板に取り付けられ前記第２のコネクタ
に接合されたピンコネクタとを有し、前記ピンコネクタ
が前記ＲＯＭ書き込み装置に差し込まれるようにしたこ
とを特徴とするメモリ書き込み方式。 - 【請求項３】 請求項２に記載されたメモリ書き込み方
式において、前記ＲＯＭ書き込み装置には前記ピンコネ
クタが差し込まれるソケット部が複数形成されているこ
とを特徴とするメモリ書き込み方式。 - 【請求項４】 請求項１乃至３のいずれかに記載された
メモリ書き込み方式において、前記メモリモジュールに
はＮ個（Ｎは２以上の整数）のメモリチップが搭載され
ており、前記メモリチップのチップデータ信号が（Ｌ＋
１）本（Ｌは自然数）である際前記ＲＯＭ書き込み装置
のライタデータ信号は少なくとも（Ｌ＋Ｎ＋１）本であ
り、前記メモリチップの各々において第０乃至第Ｌのチ
ップデータ信号は第０乃至第Ｌのライタデータ信号に接
続され、第１乃至第Ｎのメモリチップのチップ選択信号
はそれぞれ第（Ｌ＋１）乃至第（Ｌ＋Ｎ）のライタデー
タ信号に接続されており、前記第１乃至前記第Ｎののメ
モリチップに書き込みを行う際それぞれ前記第（Ｌ＋
１）乃至前記第（Ｌ＋Ｎ）のライタデータ信号のみがア
クティブとされるようにしたことを特徴とするメモリ書
き込み方式。 - 【請求項５】 装置又はシステムの制御基板には第３の
コネクタが備えられており、請求項１に記載され書き込
みが行われたメモリモジュールを前記制御基板に取り付
ける際、前記第３のコネクタに前記第１のコネクタが結
合されて前記制御基板に前記メモリモジュールが取り付
けられ、前記制御基板によって前記メモリモジュールに
書き込まれたプログラムを読み出すようにしたことを特
徴とするメモリ読み出し方式。 - 【請求項６】 請求項５に記載されたメモリ読み出し方
式において、前記制御基板には前記メモリモジュールか
らプログラムを読み出す際前記メモリチップの一つを選
択メモリチップとして選択して該選択メモリからプログ
ラムを読み出す制御部が備えられていることを特徴とす
るメモリ読み出し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010558A JP2000215686A (ja) | 1999-01-19 | 1999-01-19 | メモリ書き込み及び読み出し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010558A JP2000215686A (ja) | 1999-01-19 | 1999-01-19 | メモリ書き込み及び読み出し方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215686A true JP2000215686A (ja) | 2000-08-04 |
Family
ID=11753591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010558A Pending JP2000215686A (ja) | 1999-01-19 | 1999-01-19 | メモリ書き込み及び読み出し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100516144B1 (ko) * | 2002-08-12 | 2005-09-22 | 어드반스 메카텍 주식회사 | 롬 라이트 프로그래머의 어댑터 |
-
1999
- 1999-01-19 JP JP11010558A patent/JP2000215686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100516144B1 (ko) * | 2002-08-12 | 2005-09-22 | 어드반스 메카텍 주식회사 | 롬 라이트 프로그래머의 어댑터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6806730B2 (en) | Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity | |
| KR100626223B1 (ko) | 적층 메모리 패키지를 가진 메모리 확장 모듈 | |
| US6947332B2 (en) | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems | |
| JP3030342B2 (ja) | カード | |
| US7263019B2 (en) | Serial presence detect functionality on memory component | |
| US6067593A (en) | Universal memory bus and card | |
| CA2122079C (en) | Universal cd-rom interface | |
| US6535780B1 (en) | High speed programmer system | |
| KR100703969B1 (ko) | 메모리 모듈의 테스트 장치 | |
| US5127097A (en) | Memory writing apparatus | |
| US7394715B1 (en) | Memory system comprising memories with different capacities and storing and reading method thereof | |
| KR100441533B1 (ko) | 반도체장치에사용된주변디바이스식별방법 | |
| US5373467A (en) | Solid state memory device capable of providing data signals on 2N data lines or N data lines | |
| US7260671B2 (en) | Information containing means for memory modules and memory chips | |
| US20070033489A1 (en) | Semiconductor Memory Device and Method of Operating the Same | |
| US20080028104A1 (en) | Semiconductor device and operation control method of semiconductor device | |
| US5263141A (en) | Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device | |
| US6385073B1 (en) | Integrated circuit device with expandable nonvolatile memory | |
| JPH06348484A (ja) | 電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリ | |
| JP3398694B2 (ja) | メモリモジュール変換コネクタ及び情報処理装置 | |
| US7188291B2 (en) | Circuit and method for testing a circuit having memory array and addressing and control unit | |
| KR100210806B1 (ko) | 프로세서간 통신(ipc)노드주소 초기화 방법 | |
| JP3785389B2 (ja) | 補助モジュールおよび補助モジュールの制御方法 | |
| US20020108018A1 (en) | Memory module control and status | |
| JPH11283361A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010418 |