JPH06348484A - 電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリ - Google Patents
電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリInfo
- Publication number
- JPH06348484A JPH06348484A JP9266594A JP9266594A JPH06348484A JP H06348484 A JPH06348484 A JP H06348484A JP 9266594 A JP9266594 A JP 9266594A JP 9266594 A JP9266594 A JP 9266594A JP H06348484 A JPH06348484 A JP H06348484A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory
- volatile memory
- auxiliary
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99951—File or database maintenance
- Y10S707/99952—Coherency, e.g. same view to multiple users
- Y10S707/99953—Recoverability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99951—File or database maintenance
- Y10S707/99952—Coherency, e.g. same view to multiple users
- Y10S707/99955—Archiving or backup
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電気的再プログラム可能不揮発性記憶装置の
プログラミングの方法と装置を提供する。 【構成】 プロセッサ３に連結する電気的に再プログラ
ム可能な不揮発性メモリ１のためのプログラミング方法
と装置において、プロセッサの実行に必要な永続的なデ
ータを不揮発性メモリ１にロードするのに、一時的に接
続された補助メモリ７にメモリ活動化信号が分岐され、
この信号は、補助メモリにおける連続初期設定データか
らこのプロセッサを起動させるため、不揮発性メモリの
中に記録されることを目的とする永続的なデータに相当
する補助メモリに存在するデータを、前記のプロセッサ
の操作によってリード／ライト・メモリに転送するため
に、プロセッサによって供給され、これは、プロセッサ
が補助メモリを非活動化した後リード／ライト・動的メ
モリから不揮発性メモリに向かって前記の永続的なデー
タを転送する前に行われる。
プログラミングの方法と装置を提供する。 【構成】 プロセッサ３に連結する電気的に再プログラ
ム可能な不揮発性メモリ１のためのプログラミング方法
と装置において、プロセッサの実行に必要な永続的なデ
ータを不揮発性メモリ１にロードするのに、一時的に接
続された補助メモリ７にメモリ活動化信号が分岐され、
この信号は、補助メモリにおける連続初期設定データか
らこのプロセッサを起動させるため、不揮発性メモリの
中に記録されることを目的とする永続的なデータに相当
する補助メモリに存在するデータを、前記のプロセッサ
の操作によってリード／ライト・メモリに転送するため
に、プロセッサによって供給され、これは、プロセッサ
が補助メモリを非活動化した後リード／ライト・動的メ
モリから不揮発性メモリに向かって前記の永続的なデー
タを転送する前に行われる。
Description
【０００１】
【産業上の利用分野】本発明は、１つまたは複数の電気
的に再プログラム可能な不揮発性メモリのプログラミン
グの方法及び装置、並びにこの種の装置を含むアセンブ
リに関する。
的に再プログラム可能な不揮発性メモリのプログラミン
グの方法及び装置、並びにこの種の装置を含むアセンブ
リに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】周知の
ように、電気的にプログラミング可能な不揮発性メモ
リ、特にフラッシュＥＰＲＯＭ型のメモリは、実装すべ
き印刷回路カード上に装着してハンダ付けする前にプロ
グラミングすることができる。しかしそれには、メモリ
を使用しようとするカード上にメモリをハンダ付けする
前にそのメモリの操作が必要なので、この補充操作をな
くすことが望まれる。
ように、電気的にプログラミング可能な不揮発性メモ
リ、特にフラッシュＥＰＲＯＭ型のメモリは、実装すべ
き印刷回路カード上に装着してハンダ付けする前にプロ
グラミングすることができる。しかしそれには、メモリ
を使用しようとするカード上にメモリをハンダ付けする
前にそのメモリの操作が必要なので、この補充操作をな
くすことが望まれる。
【０００３】また電気的に再プログラム可能な不揮発性
メモリを、実装すべき印刷回路カード上に装着するとき
に、このメモリのプログラミングを可能にする市販の装
置もある。しかし、プログラミングすべきメモリにアク
セスするためにカードに接続されるこれらの装置は、比
較的高価である。
メモリを、実装すべき印刷回路カード上に装着するとき
に、このメモリのプログラミングを可能にする市販の装
置もある。しかし、プログラミングすべきメモリにアク
セスするためにカードに接続されるこれらの装置は、比
較的高価である。
【０００４】したがって本発明の目的は、プロセッサに
連結された電気的に再プログラム可能な不揮発性メモリ
のプログラミング方法であって、前記プロセッサにリー
ド／ライト・メモリも従来通り連結され、両方のメモリ
がプロセッサを所定の方法で動作させるために共に必要
である、プログラミング方法を提供することである。
連結された電気的に再プログラム可能な不揮発性メモリ
のプログラミング方法であって、前記プロセッサにリー
ド／ライト・メモリも従来通り連結され、両方のメモリ
がプロセッサを所定の方法で動作させるために共に必要
である、プログラミング方法を提供することである。
【０００５】
【課題を解決するための手段】本発明の１つの特徴によ
れば、所定の方法でプロセッサを動作させるために必要
な永続的なデータを未使用または空の不揮発性メモリに
ロードするべく、補助メモリに格納された初期設定デー
タからこのプロセッサを起動させ、不揮発性メモリ中に
記録すべき永続的なデータに対応する補助メモリ中に存
在するデータを、前記プロセッサ制御下でリード／ライ
ト・メモリに転送するために、プロセッサが不揮発性メ
モリに活動化信号を再分岐させて補助メモリを非活動化
した後、リード／ライト・メモリから不揮発性メモリに
前記の永続的なデータを転送する前に、プロセッサによ
って供給される不揮発性メモリ活動化信号を、メモリと
プロセッサの間の通信バスに一時的に接続された補助メ
モリに分岐させる。
れば、所定の方法でプロセッサを動作させるために必要
な永続的なデータを未使用または空の不揮発性メモリに
ロードするべく、補助メモリに格納された初期設定デー
タからこのプロセッサを起動させ、不揮発性メモリ中に
記録すべき永続的なデータに対応する補助メモリ中に存
在するデータを、前記プロセッサ制御下でリード／ライ
ト・メモリに転送するために、プロセッサが不揮発性メ
モリに活動化信号を再分岐させて補助メモリを非活動化
した後、リード／ライト・メモリから不揮発性メモリに
前記の永続的なデータを転送する前に、プロセッサによ
って供給される不揮発性メモリ活動化信号を、メモリと
プロセッサの間の通信バスに一時的に接続された補助メ
モリに分岐させる。
【０００６】本発明はまた、プロセッサに連結された電
気的に再プログラム可能な不揮発性メモリのプログラミ
ング装置において、前記プロセッサにリード／ライト・
メモリも従来通り連結され、両方のメモリがプロセッサ
を所定の方法で動作させるために共に必要であり、その
目的で、通常は特に回路カード形式の同じサポート上で
バスを介してプロセッサに接続されている、プログラミ
ング装置を提供する。
気的に再プログラム可能な不揮発性メモリのプログラミ
ング装置において、前記プロセッサにリード／ライト・
メモリも従来通り連結され、両方のメモリがプロセッサ
を所定の方法で動作させるために共に必要であり、その
目的で、通常は特に回路カード形式の同じサポート上で
バスを介してプロセッサに接続されている、プログラミ
ング装置を提供する。
【０００７】本発明のもう１つの特徴によれば、この装
置は、不揮発性メモリと、通信端にあるバスに補助メモ
リを接続できるようにする接続手段を備えた独立サポー
トによって担持される前記の補助メモリと、プロセッサ
によって作動可能であり、この出力部に現れるメモリ選
択信号をプロセッサの作用下で補助メモリまたは不揮発
性メモリに分岐させることができるようにこのプロセッ
サの出力部に接続された、分岐機構とを含む。
置は、不揮発性メモリと、通信端にあるバスに補助メモ
リを接続できるようにする接続手段を備えた独立サポー
トによって担持される前記の補助メモリと、プロセッサ
によって作動可能であり、この出力部に現れるメモリ選
択信号をプロセッサの作用下で補助メモリまたは不揮発
性メモリに分岐させることができるようにこのプロセッ
サの出力部に接続された、分岐機構とを含む。
【０００８】本発明はさらに、プロセッサに連結された
少なくとも１つの電気的に再プログラム可能なメモリの
プログラミング装置を含むアセンブリにおいて、前記プ
ロセッサにリード／ライト・メモリも連結され、両方の
メモリがプロセッサを所定の方法で動作させるために共
に必要であり、その目的で、通常は特に回路カード形式
の同じサポート上でバスを介してプロセッサに接続され
ている、アセンブリを提供する。本発明の１つの特徴に
よれば、このアセンブリは、外部補助メモリをプロセッ
サのバスに接続できるようにする接続手段と、プロセッ
サに含まれ、プロセッサによって作動可能であり、電気
的に再プログラム可能なメモリの選択出力部に接続され
た、前記出力部に現れるメモリ選択信号を、プロセッサ
の作用下で外部補助メモリまたは不揮発性メモリに分岐
させるための分岐手段を含む。
少なくとも１つの電気的に再プログラム可能なメモリの
プログラミング装置を含むアセンブリにおいて、前記プ
ロセッサにリード／ライト・メモリも連結され、両方の
メモリがプロセッサを所定の方法で動作させるために共
に必要であり、その目的で、通常は特に回路カード形式
の同じサポート上でバスを介してプロセッサに接続され
ている、アセンブリを提供する。本発明の１つの特徴に
よれば、このアセンブリは、外部補助メモリをプロセッ
サのバスに接続できるようにする接続手段と、プロセッ
サに含まれ、プロセッサによって作動可能であり、電気
的に再プログラム可能なメモリの選択出力部に接続され
た、前記出力部に現れるメモリ選択信号を、プロセッサ
の作用下で外部補助メモリまたは不揮発性メモリに分岐
させるための分岐手段を含む。
【０００９】本発明、その特徴及びその利点について
は、唯一の図面に関して以下で述べる説明中で詳しく説
明する。
は、唯一の図面に関して以下で述べる説明中で詳しく説
明する。
【００１０】
【実施例】図１に、とりわけプログラミングすべき不揮
発性メモリが装着された印刷回路カードと共に、本発明
による装置の概略図を示す。
発性メモリが装着された印刷回路カードと共に、本発明
による装置の概略図を示す。
【００１１】図１に示す本発明による装置は、電気的に
再プログラム可能な不揮発性メモリのプログラミングを
可能にするためのものであり、その目的で、このメモリ
をこれを支えるサポート上で連絡させる通信接続部を介
して、前記装置をこのメモリに接続させるようにする、
接続手段を備える。
再プログラム可能な不揮発性メモリのプログラミングを
可能にするためのものであり、その目的で、このメモリ
をこれを支えるサポート上で連絡させる通信接続部を介
して、前記装置をこのメモリに接続させるようにする、
接続手段を備える。
【００１２】最も通常的な実施形態では、電気的に再プ
ログラム可能な不揮発性メモリ１が、印刷回路カード２
上に装着され、この印刷回路カード２はメモリ１が連結
されたプロセッサ３と、同様にプロセッサ３に連結され
たリード／ライト・メモリ４もプロセッサ３とを担持し
ている。
ログラム可能な不揮発性メモリ１が、印刷回路カード２
上に装着され、この印刷回路カード２はメモリ１が連結
されたプロセッサ３と、同様にプロセッサ３に連結され
たリード／ライト・メモリ４もプロセッサ３とを担持し
ている。
【００１３】メモリ１はここでは、プロセッサ３が介在
する操作の枠内でこのプロセッサの動作に必要なデータ
を永続的に格納できるようにする、いわゆるフラッシュ
ＥＰＲＯＭ型のメモリであると想定する。このメモリは
とりわけオペレーティング・システム、特にこのプログ
ラムの枠内の起動モジュールを格納できるようにする。
する操作の枠内でこのプロセッサの動作に必要なデータ
を永続的に格納できるようにする、いわゆるフラッシュ
ＥＰＲＯＭ型のメモリであると想定する。このメモリは
とりわけオペレーティング・システム、特にこのプログ
ラムの枠内の起動モジュールを格納できるようにする。
【００１４】リード／ライト・メモリ４は、操作中の必
要に応じて、具体的な通常慣行に従って、プロセッサ３
のために種々のデータを一時的に格納することができる
と想定する。
要に応じて、具体的な通常慣行に従って、プロセッサ３
のために種々のデータを一時的に格納することができる
と想定する。
【００１５】メモリ１、４及びプロセッサ３は、データ
交換バス５に接続され、このバスを介して互いに通信
し、場合によっては少なくとも１つの別のデータ送信要
素または受信要素あるいはその両方と通信し、この別の
要素はカード２上にあってもなくてもよく、カード上に
ない場合には、このカードは従来通り適切なコネクタ６
を介してバス５へのアクセスを可能にする手段を含む。
バス５は、場合によってはアセンブリの外部からアクセ
ス可能であり、このアセンブリはカード２を含み、カー
ド２がケースにまたは開閉装置に入った装置の一部とな
る場合には特にそうである。
交換バス５に接続され、このバスを介して互いに通信
し、場合によっては少なくとも１つの別のデータ送信要
素または受信要素あるいはその両方と通信し、この別の
要素はカード２上にあってもなくてもよく、カード上に
ない場合には、このカードは従来通り適切なコネクタ６
を介してバス５へのアクセスを可能にする手段を含む。
バス５は、場合によってはアセンブリの外部からアクセ
ス可能であり、このアセンブリはカード２を含み、カー
ド２がケースにまたは開閉装置に入った装置の一部とな
る場合には特にそうである。
【００１６】メモリ１をカード２上に装着した後に、メ
モリ１の初期プログラミングが延期される限りにおい
て、このカードを使用する前にこのプログラミングを実
施する必要があり、本発明によれば、メモリ１に入れる
べきデータを含む補助メモリ７などのプログラミング情
報源をバス５に一時的に接続する。この補助メモリ７
は、不揮発性であることが好ましく、例えば、バス５に
接続されたデータ送信要素または受信要素あるいはその
両方、この場合は特にプロセッサ３及びそのリード／ラ
イト・メモリ４と、コネクタ６を介して通信できるよう
に、バス５に一時的に接続される。
モリ１の初期プログラミングが延期される限りにおい
て、このカードを使用する前にこのプログラミングを実
施する必要があり、本発明によれば、メモリ１に入れる
べきデータを含む補助メモリ７などのプログラミング情
報源をバス５に一時的に接続する。この補助メモリ７
は、不揮発性であることが好ましく、例えば、バス５に
接続されたデータ送信要素または受信要素あるいはその
両方、この場合は特にプロセッサ３及びそのリード／ラ
イト・メモリ４と、コネクタ６を介して通信できるよう
に、バス５に一時的に接続される。
【００１７】プロセッサ３は、選択的に直接または間接
に種々の送信要素または受信要素あるいはその両方を活
動化できるようにする選択出力部を含み、これらの要素
はプロセッサ３と共にバス５に接続され、図にＣＳ０で
示す選択出力部の１つは、必要な場合にメモリ１を活動
化するために、メモリ１に接続されることになる。本発
明によれば、前記の選択出力部ＣＳ０によって生成され
る選択信号を、この信号の通常の宛先であるメモリ１
に、またはメモリ１がこれに格納したいデータを含まな
いとき、特にメモリ１が導入された直後でデータを全く
含まないときは、補助メモリ７に分岐させることができ
る。
に種々の送信要素または受信要素あるいはその両方を活
動化できるようにする選択出力部を含み、これらの要素
はプロセッサ３と共にバス５に接続され、図にＣＳ０で
示す選択出力部の１つは、必要な場合にメモリ１を活動
化するために、メモリ１に接続されることになる。本発
明によれば、前記の選択出力部ＣＳ０によって生成され
る選択信号を、この信号の通常の宛先であるメモリ１
に、またはメモリ１がこれに格納したいデータを含まな
いとき、特にメモリ１が導入された直後でデータを全く
含まないときは、補助メモリ７に分岐させることができ
る。
【００１８】この目的で、プロセッサ３の選択出力部Ｃ
Ｓ０と通信するためにこれと線ＦＯで介して接続される
分岐機構８が設けられ、この出力部で分岐機構８は、プ
ロセッサ３の制御下で、線Ｆ１を介してメモリ１の対応
する選択入力部に、または線Ｆ７を介してメモリ７の対
応する選択入力部に接続され、またプロセッサ３には分
岐機構８が制御入力部Ｃにより、バス５を介して接続さ
れている。
Ｓ０と通信するためにこれと線ＦＯで介して接続される
分岐機構８が設けられ、この出力部で分岐機構８は、プ
ロセッサ３の制御下で、線Ｆ１を介してメモリ１の対応
する選択入力部に、または線Ｆ７を介してメモリ７の対
応する選択入力部に接続され、またプロセッサ３には分
岐機構８が制御入力部Ｃにより、バス５を介して接続さ
れている。
【００１９】この分岐機構８は、図に示すように、例え
ばカード２の上、または補助メモリ７があるサポート９
の上に設けられる。このサポート９は例えば、コネクタ
６を介してカード２に結合される小さなカードであり、
このコネクタ６は、前記の第１の仮定では線Ｆ７、また
唯一の図に示すような第２の仮定では線Ｆ０、Ｆ１の連
続性を保証する。
ばカード２の上、または補助メモリ７があるサポート９
の上に設けられる。このサポート９は例えば、コネクタ
６を介してカード２に結合される小さなカードであり、
このコネクタ６は、前記の第１の仮定では線Ｆ７、また
唯一の図に示すような第２の仮定では線Ｆ０、Ｆ１の連
続性を保証する。
【００２０】オペレーティング・システムを定義するデ
ータを格納する補助メモリ７から装着された不揮発性メ
モリ１へのこのデータの永久的なロードは、不揮発性メ
モリ１が連結されているプロセッサ３の監視下で行われ
る。
ータを格納する補助メモリ７から装着された不揮発性メ
モリ１へのこのデータの永久的なロードは、不揮発性メ
モリ１が連結されているプロセッサ３の監視下で行われ
る。
【００２１】この目的で、サポート９とカード２は、カ
ード２に電流を通す前にコネクタ６を介して互いに接続
される。不揮発性メモリ１は未使用であるか、または電
気的な方法で事前に消去されているので、プロセッサ３
は、通常その起動を保証するオペレーティング・システ
ム・モジュールから通常の方法で起動することができ
ず、このようなモジュールは、プロセッサ３を始動さ
せ、特定のロード・プログラムに基づいてそれを動作さ
せるために、補助メモリ７中に格納される。したがって
分岐機構８は、補助メモリ７がプロセッサ３と通信し、
したがって不揮発性メモリ１はプロセッサ３と通信しな
いような位置に事前に配置される。
ード２に電流を通す前にコネクタ６を介して互いに接続
される。不揮発性メモリ１は未使用であるか、または電
気的な方法で事前に消去されているので、プロセッサ３
は、通常その起動を保証するオペレーティング・システ
ム・モジュールから通常の方法で起動することができ
ず、このようなモジュールは、プロセッサ３を始動さ
せ、特定のロード・プログラムに基づいてそれを動作さ
せるために、補助メモリ７中に格納される。したがって
分岐機構８は、補助メモリ７がプロセッサ３と通信し、
したがって不揮発性メモリ１はプロセッサ３と通信しな
いような位置に事前に配置される。
【００２２】始動に続いて、ロード・プログラムは、補
助メモリ７中に含まれ、プロセッサ３のために永久的に
格納する目的で不揮発性メモリ１に転送すべきデータ
の、リード／ライト・メモリ４への転送を組織する。次
いで、このプロセッサ３は、分岐機構８に作用すること
によって不揮発性メモリ１を再活動化させ、このメモリ
を宛先とし、したがってリード／ライト・メモリ４に一
時的に格納されているデータをこのメモリに転送させ
る。これは、例えば補助メモリ７から受け取れ、このと
きリード／ライト・メモリ４中に常駐しているプログラ
ム・モジュールの適用によって行われる。
助メモリ７中に含まれ、プロセッサ３のために永久的に
格納する目的で不揮発性メモリ１に転送すべきデータ
の、リード／ライト・メモリ４への転送を組織する。次
いで、このプロセッサ３は、分岐機構８に作用すること
によって不揮発性メモリ１を再活動化させ、このメモリ
を宛先とし、したがってリード／ライト・メモリ４に一
時的に格納されているデータをこのメモリに転送させ
る。これは、例えば補助メモリ７から受け取れ、このと
きリード／ライト・メモリ４中に常駐しているプログラ
ム・モジュールの適用によって行われる。
【００２３】不揮発性メモリ１の再活動化は、補助メモ
リ７の非活動化を伴い、したがって補助メモリ７をカー
ド２から分離することができる。同じ補助メモリ７はも
ちろんその後、同じ機能を持つ異なるカード２の不揮発
性メモリ１のロードまたは必要ならばその再ロードを保
証するために、生産中でも、特に使用場所で後からで
も、同じ機能を持つ異なるカード２に接続することがで
きる。
リ７の非活動化を伴い、したがって補助メモリ７をカー
ド２から分離することができる。同じ補助メモリ７はも
ちろんその後、同じ機能を持つ異なるカード２の不揮発
性メモリ１のロードまたは必要ならばその再ロードを保
証するために、生産中でも、特に使用場所で後からで
も、同じ機能を持つ異なるカード２に接続することがで
きる。
【図１】本発明による電気的に再プログラム可能な不揮
発性メモリのプログラミングを可能にする装置のブロッ
ク図である。
発性メモリのプログラミングを可能にする装置のブロッ
ク図である。
１ 不揮発性メモリ ２ カード ３ プロセッサ ４ リード／ライト・メモリ ５ バス ６ コネクタ ７ 補助メモリ ８ 分岐機構 ９ サポート
Claims (5)
- 【請求項１】 プロセッサ（３）に連結された電気的に
再プログラム可能な不揮発性メモリ（１）のプログラミ
ング方法であって、前記プロセッサにはリード／ライト
・メモリ（４）も従来通り連結されており、両方のメモ
リがプロセッサを所定の方法で動作させるために共に必
要である、不揮発性メモリのプログラミング方法におい
て、 所定の方法でプロセッサを動作させるために必要な永続
的なデータを、未使用または空の不揮発性メモリ（１）
にロードするべく、補助メモリに格納された初期設定デ
ータからこのプロセッサを起動させ、不揮発性メモリ中
に記録すべき永続的なデータに対応する補助メモリ中に
存在するデータを、前記プロセッサの制御下でリード／
ライト・メモリに転送するために、プロセッサが不揮発
性メモリに活動化信号を再分岐させて補助メモリを非活
動化した後、リード／ライト・メモリから不揮発性メモ
リに前記永続的なデータを転送する前に、プロセッサに
よって供給される、不揮発性メモリ活動化信号を、メモ
リとプロセッサの間の通信バス（５）に一時的に接続さ
れた補助メモリ（７）に分岐させることを特徴とする、
前記のプログラミング方法。 - 【請求項２】 プロセッサ（３）に連結された電気的に
再プログラム可能な不揮発性メモリ（１）のプログラミ
ング装置であって、前記プロセッサにリード／ライト・
メモリ（４）も従来通り連結され、両方のメモリがプロ
セッサを所定の方法で動作させるために共に必要であ
り、その目的で、通常は同じサポート（２）上のバス
（５）を介してプロセッサに接続されている、プログラ
ミング装置において、 不揮発性メモリと、通信端にあるバスにこの補助メモリ
（７）を、接続するための接続手段（６）を介してプロ
セッサのサポートに接続することのできる独立サポート
（９）によって担持される前記の補助メモリ（７）と、
プロセッサによって作動可能でありこの出力部（ＣＳ
０）に現れるメモリ選択信号をプロセッサの作用下で補
助メモリ、または不揮発性メモリに分岐させるようにこ
のプロセッサの出力部（ＣＳ０）に接続された、分岐機
構（８）とを含むことを特徴とする、プログラミング装
置。 - 【請求項３】 分岐装置が補助メモリと同じ独立サポー
ト上に装着され、またこの分岐装置が、分岐装置が装着
されたサポートを、リード／ライト・メモリまたは不揮
発性メモリ、及びこれらのメモリが連結されているプロ
セッサのサポートとに通信させるために設けられた接続
手段によって、プロセッサと、このプロセッサに接続さ
れた不揮発性メモリとに接続することができることを特
徴とする、請求項２に記載のプログラミング装置。 - 【請求項４】 分岐装置が、プロセッサと、このプロセ
ッサに接続されたリード／ライト・メモリ及び不揮発性
メモリと同じサポート上に装着され、これらのプロセッ
サやメモリが分岐装置が装着されたサポートを、この補
助メモリが装着された独立サポートと通信させるために
設けられた接続手段によって、補助メモリに接続するこ
とができることを特徴とする、請求項２に記載のプログ
ラミング装置。 - 【請求項５】 プロセッサ（３）に連結された少なくと
も１つの電気的に再プログラム可能な不揮発性メモリ
（１）を含むアセンブリであって、前記プロセッサにリ
ード／ライト・メモリ（４）も結合され、両方のメモリ
がプロセッサを所定の方法で動作させるために共に必要
であり、その目的で、通常は同じサポート（２）上でバ
ス（５）を介してプロセッサに接続されているアセンブ
リにおいて、 特に電気的に再プログラム可能な外部補助メモリ型の外
部プログラミング情報源（７）をプロセッサのバスに接
続できるようにするための接続手段（６）と、プロセッ
サによって作動可能であり、プロセッサに含まれ、電気
的に再プログラム可能なメモリのために設けられた選択
出力部（ＣＳ０）に接続された、前記の出力部に現れる
選択信号を、プロセッサの作用下で外部情報源（７）ま
たは不揮発性メモリ（１）に分岐させるための分岐手段
（８）とを含むことを特徴とする、アセンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9305089A FR2704677B1 (fr) | 1993-04-29 | 1993-04-29 | Procédé et dispositif de programmation pour mémoire non volatile électriquement reprogrammable. |
| FR9305089 | 1993-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348484A true JPH06348484A (ja) | 1994-12-22 |
Family
ID=9446582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266594A Pending JPH06348484A (ja) | 1993-04-29 | 1994-04-28 | 電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5860121A (ja) |
| EP (1) | EP0622808A1 (ja) |
| JP (1) | JPH06348484A (ja) |
| FR (1) | FR2704677B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19544571A1 (de) * | 1995-11-30 | 1997-06-05 | Sel Alcatel Ag | Verfahren und Vorrichtung zum Programmieren eines Flash-EEProms |
| DE29616817U1 (de) * | 1996-09-26 | 1997-10-23 | Siemens AG, 80333 München | Prozessorbaugruppe sowie Einrichtung mit einer derartigen Prozessorbaugruppe |
| JPH10333948A (ja) * | 1997-04-01 | 1998-12-18 | Kokusai Zunou Sangyo Kk | 仮想データベース空間システムおよびデータベースプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP3003619B2 (ja) * | 1997-04-09 | 2000-01-31 | 日本電気株式会社 | 装置内部設定情報バックアップ装置及び方法並びに装置内部設定情報バックアップ制御プログラムを記憶した記憶媒体 |
| FR2878048B1 (fr) * | 2004-11-17 | 2007-01-12 | Ela Medical Soc Par Actions Si | Appareil electronique autonome, notamment enregistreur medical ambulatoire, a microcontroleur reprogrammable |
| US12260114B2 (en) * | 2022-08-16 | 2025-03-25 | Micron Technology, Inc. | Techniques for priority information |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137195A (ja) * | 1982-02-09 | 1983-08-15 | Fanuc Ltd | メモリのデ−タ書替え方式 |
| JP2664137B2 (ja) * | 1985-10-29 | 1997-10-15 | 凸版印刷株式会社 | Ｉｃカード |
| DE68922521T2 (de) * | 1988-03-28 | 1996-01-18 | Ibm | Sekundärprozessorinitialisierungssystem. |
| DE3828740A1 (de) * | 1988-08-24 | 1990-03-08 | Apetito Karl Duesterberg Kg | Verfahren zur herstellung von beliebig portionierbaren tiefkuehl-fertiggerichten |
| US5200600A (en) * | 1988-08-29 | 1993-04-06 | Hitachi Maxell, Ltd. | IC card and method for writing information therein |
| JPH02214994A (ja) * | 1989-02-15 | 1990-08-27 | Hitachi Maxell Ltd | Ｉｃカード |
| JPH0474225A (ja) * | 1990-07-17 | 1992-03-09 | Meisei Electric Co Ltd | システムデータのコピー方法及びコピー用アダプタ |
| EP0489204B1 (en) * | 1990-12-04 | 1995-08-16 | Hewlett-Packard Limited | Reprogrammable data storage device |
| US5634079A (en) * | 1992-05-15 | 1997-05-27 | Zenith Data Systems Corporation | System for providing for a parallel port with standard signals and a flash recovery mode with second predetermined signals redefining parallel port with alternate functions |
| FR2693007A1 (fr) * | 1992-06-26 | 1993-12-31 | Ela Medical Sa | Procédé d'installation automatique d'un système à microprocesseur et système correspondant. |
-
1993
- 1993-04-29 FR FR9305089A patent/FR2704677B1/fr not_active Expired - Fee Related
-
1994
- 1994-04-27 EP EP94400910A patent/EP0622808A1/fr not_active Ceased
- 1994-04-28 US US08/234,866 patent/US5860121A/en not_active Expired - Fee Related
- 1994-04-28 JP JP9266594A patent/JPH06348484A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0622808A1 (fr) | 1994-11-02 |
| FR2704677B1 (fr) | 1995-06-23 |
| US5860121A (en) | 1999-01-12 |
| FR2704677A1 (fr) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898846A (en) | CPU interconnect system for a computer | |
| US5778195A (en) | PC card | |
| KR960704274A (ko) | 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes) | |
| US5175831A (en) | System register initialization technique employing a non-volatile/read only memory | |
| WO1996010786A1 (en) | Microprocessor programming using a state machine | |
| KR19990041698A (ko) | 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법 | |
| US5944806A (en) | Microprocessor with versatile addressing | |
| JPH06348484A (ja) | 電気的再プログラム可能不揮発性メモリのプログラミングの方法及び装置、並びにこの種の装置を含むアセンブリ | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| JPH10171938A (ja) | Ｐｃカード | |
| US20030027562A1 (en) | Radio communication device, method of and program for rewriting boot program therefor | |
| JPH0333927A (ja) | 電子機器 | |
| JPH05135596A (ja) | メモリ指定制御装置 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JP2610912B2 (ja) | 入出力制御システム | |
| JPH05324341A (ja) | プログラム書替え可能な端末装置 | |
| JPH11306010A (ja) | コンピュータ | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP2720401B2 (ja) | 命令メモリ範囲の拡張装置 | |
| JPH0887896A (ja) | カード状回路ブロック及びその書き込み方法 | |
| JPH09274798A (ja) | 電気的に書き換え可能なｒｏｍの書き込み方法 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JPH11328980A (ja) | 不揮発性半導体メモリ | |
| JP2000215686A (ja) | メモリ書き込み及び読み出し方式 |