JP2000216843A - デジタル復調器 - Google Patents
デジタル復調器Info
- Publication number
- JP2000216843A JP2000216843A JP11014341A JP1434199A JP2000216843A JP 2000216843 A JP2000216843 A JP 2000216843A JP 11014341 A JP11014341 A JP 11014341A JP 1434199 A JP1434199 A JP 1434199A JP 2000216843 A JP2000216843 A JP 2000216843A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay amount
- equalizer
- sample value
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 伝送路の状態に応じて適切な制御を行い、良
好な復調特性を得ることのできるディジタル復調器を得
ることを目的とする。 【解決手段】 伝送路からの受信信号がサンプリング処
理部１０でサンプリングされ、サンプル値系列が得られ
る。遅延量推定部３０は、サンプル値系列を入力し、伝
送路における推定遅延量 EDelayを求める。選択制御部
４０は、 EDelayを切替閾値θと比較し、遅延量が小さ
い時にはスイッチを切り替えて遅延検波器７０を、遅延
量が大きい時には等化器６０にサンプル値系列を入力す
る。これら等化器６０ないし遅延検波器７０により送信
シンボル系列が推定される。
好な復調特性を得ることのできるディジタル復調器を得
ることを目的とする。 【解決手段】 伝送路からの受信信号がサンプリング処
理部１０でサンプリングされ、サンプル値系列が得られ
る。遅延量推定部３０は、サンプル値系列を入力し、伝
送路における推定遅延量 EDelayを求める。選択制御部
４０は、 EDelayを切替閾値θと比較し、遅延量が小さ
い時にはスイッチを切り替えて遅延検波器７０を、遅延
量が大きい時には等化器６０にサンプル値系列を入力す
る。これら等化器６０ないし遅延検波器７０により送信
シンボル系列が推定される。
Description
【０００１】
【発明の属する技術分野】この発明は、デジタル通信に
用いられる受信機の復調器に関するものである。
用いられる受信機の復調器に関するものである。
【０００２】
【従来の技術】特に移動体通信のように、一方の局が移
動する通信の場合には、送信局と受信局との間は無線に
よる伝送路で接続される。送信局側では、データを符号
化器で送信シンボルに変換し、この送信シンボルを複素
変調して複素ベースバンド信号を生成する。この複素ベ
ースバンド信号を搬送波に乗せて送信する。受信局側で
は、受信した搬送波を逆の手順で処理してデータを取り
出す。
動する通信の場合には、送信局と受信局との間は無線に
よる伝送路で接続される。送信局側では、データを符号
化器で送信シンボルに変換し、この送信シンボルを複素
変調して複素ベースバンド信号を生成する。この複素ベ
ースバンド信号を搬送波に乗せて送信する。受信局側で
は、受信した搬送波を逆の手順で処理してデータを取り
出す。
【０００３】移動体通信では、送信局と受信局との相対
的位置が変動する。このため伝送路も変動する。特に携
帯電話のような移動体通信システムの場合、変動が高速
に生じるために周波数選択性フェージングが発生しやす
い。この結果、受信局が受信する信号に波形歪みが発生
するおそれがある。このように高速に変動する伝送路に
よって生じる波形歪みの補償には、一般的には等化器が
使用されてきた。
的位置が変動する。このため伝送路も変動する。特に携
帯電話のような移動体通信システムの場合、変動が高速
に生じるために周波数選択性フェージングが発生しやす
い。この結果、受信局が受信する信号に波形歪みが発生
するおそれがある。このように高速に変動する伝送路に
よって生じる波形歪みの補償には、一般的には等化器が
使用されてきた。
【０００４】等化器を用いる受信局では、受信した複素
ベースバンド信号をシンボル間隔でサンプリングし、サ
ンプル値系列を生成する。つぎに等化器によって、生成
したサンプル値系列から伝送路の特性を補償し、送信サ
ンプル値系列を推定する。こうして推定された送信サン
プル値系列が受信局の復号器で復号され、データが取り
出される。
ベースバンド信号をシンボル間隔でサンプリングし、サ
ンプル値系列を生成する。つぎに等化器によって、生成
したサンプル値系列から伝送路の特性を補償し、送信サ
ンプル値系列を推定する。こうして推定された送信サン
プル値系列が受信局の復号器で復号され、データが取り
出される。
【０００５】
【発明が解決しようとする課題】デジタル伝送路で波形
歪みが生じる場合、生じる遅延量が少なければ遅延検波
を利用して補償を行う方が、消費電力と復調特性の点で
有利である。しかし遅延検波は、大きな遅延量がある
と、極端に復調特性が悪化する。一方等化器は、大きな
遅延量でも復調特性は変わらないという利点を有する。
しかし消費電力が大きく、遅延量が少ない時の復調特性
は、遅延検波に見劣りする。
歪みが生じる場合、生じる遅延量が少なければ遅延検波
を利用して補償を行う方が、消費電力と復調特性の点で
有利である。しかし遅延検波は、大きな遅延量がある
と、極端に復調特性が悪化する。一方等化器は、大きな
遅延量でも復調特性は変わらないという利点を有する。
しかし消費電力が大きく、遅延量が少ない時の復調特性
は、遅延検波に見劣りする。
【０００６】したがって、遅延量が少ない時の復調特
性、および、消費電力の抑制を考えると、等化器の使用
を最低限に抑制し、かつ、遅延検波との使い分けを適切
にしなければならない。よってこの発明は、伝送路の状
態に応じて適切な制御を行い、良好な復調特性を得るこ
とのできるデジタル復調器を得ることを目的とする。
性、および、消費電力の抑制を考えると、等化器の使用
を最低限に抑制し、かつ、遅延検波との使い分けを適切
にしなければならない。よってこの発明は、伝送路の状
態に応じて適切な制御を行い、良好な復調特性を得るこ
とのできるデジタル復調器を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明は上述した課題
を解決するために、デジタル復調器において、クロック
再生用相関器出力を観測することにより、伝送路におい
て生じる遅延波の有無を検出し、その検出結果によっ
て、遅延検波と等化器を選択使用するものである。
を解決するために、デジタル復調器において、クロック
再生用相関器出力を観測することにより、伝送路におい
て生じる遅延波の有無を検出し、その検出結果によっ
て、遅延検波と等化器を選択使用するものである。
【０００８】すなわち、この発明のデジタル復調器は、
伝送路における遅延量を求める遅延量推定手段を有す
る。遅延量推定手段は、あらかじめ定められた観測周期
毎に、受信信号をサンプリングしたサンプル値系列の部
分系列と同期系列との相関を求める。そして、この相関
のピーク位置を求める。そして、このピーク位置を所定
の観測時間分保持し、その観測時間帯におけるピーク位
置の上部平均、および下部平均を求める。さらに、上部
平均と下部平均との差にサンプリング間隔を乗算して、
遅延量を求める。
伝送路における遅延量を求める遅延量推定手段を有す
る。遅延量推定手段は、あらかじめ定められた観測周期
毎に、受信信号をサンプリングしたサンプル値系列の部
分系列と同期系列との相関を求める。そして、この相関
のピーク位置を求める。そして、このピーク位置を所定
の観測時間分保持し、その観測時間帯におけるピーク位
置の上部平均、および下部平均を求める。さらに、上部
平均と下部平均との差にサンプリング間隔を乗算して、
遅延量を求める。
【０００９】この発明のデジタル受信器は、送信シンボ
ルを推定するために遅延検波器と、等化器とを有する。
さらに、これら遅延検波器と等化器とを切り替えるため
の切替手段を有する。切替手段は、遅延量が所定の閾値
以下である場合には遅延検波器を選択し、受信信号のサ
ンプル値系列を遅延検波器に与える。一方で切替手段
は、遅延量が所定の閾値以上である場合には等化器を選
択し、受信信号のサンプル値系列を等化器に与える。
ルを推定するために遅延検波器と、等化器とを有する。
さらに、これら遅延検波器と等化器とを切り替えるため
の切替手段を有する。切替手段は、遅延量が所定の閾値
以下である場合には遅延検波器を選択し、受信信号のサ
ンプル値系列を遅延検波器に与える。一方で切替手段
は、遅延量が所定の閾値以上である場合には等化器を選
択し、受信信号のサンプル値系列を等化器に与える。
【００１０】
【発明の実施の形態】以下、この発明の実施形態を説明
する。図１に、この発明の実施形態のデジタル復調器の
機能ブロック図を示す。このデジタル復調器は、たとえ
ば、デジタル移動通信の伝送路から送られてくる信号を
受信する受信器内に設けられている。このデジタル復調
器は、ハードウェアにより、あるいはＤＳＰ（Digital
SignalProcessor）を用いたプログラム制御によって構
成される。
する。図１に、この発明の実施形態のデジタル復調器の
機能ブロック図を示す。このデジタル復調器は、たとえ
ば、デジタル移動通信の伝送路から送られてくる信号を
受信する受信器内に設けられている。このデジタル復調
器は、ハードウェアにより、あるいはＤＳＰ（Digital
SignalProcessor）を用いたプログラム制御によって構
成される。
【００１１】デジタル復調器１は、受信信号をサンプリ
ングするサンプリング処理部１０を有する。このサンプ
リング処理部１０は、伝送路からの受信信号ｙ（ｔ）を
サンプリングし、それらのサンプル値系列｛ｙn｝を、
入力バッファ２０に出力する。これらサンプリング処理
部１０と入力バッファ２０とで、受信信号のサンプルホ
ールドを行う。
ングするサンプリング処理部１０を有する。このサンプ
リング処理部１０は、伝送路からの受信信号ｙ（ｔ）を
サンプリングし、それらのサンプル値系列｛ｙn｝を、
入力バッファ２０に出力する。これらサンプリング処理
部１０と入力バッファ２０とで、受信信号のサンプルホ
ールドを行う。
【００１２】入力バッファ２０の出力は、遅延量推定部
３０およびスイッチ４ａに与えられる。遅延量推定部３
０は、入力バッファ２０から出力されたサンプル値系列
｛ｙn｝を受け、伝送路における遅延量 EDelayを推定す
る。そして、推定した推定遅延量 EDelayを選択制御部
４０に出力する。選択制御部４０は、与えられた遅延量
EDelayに基づいて、スイッチ４ａおよびスイッチ４ｂ
（後述）を切り替える。
３０およびスイッチ４ａに与えられる。遅延量推定部３
０は、入力バッファ２０から出力されたサンプル値系列
｛ｙn｝を受け、伝送路における遅延量 EDelayを推定す
る。そして、推定した推定遅延量 EDelayを選択制御部
４０に出力する。選択制御部４０は、与えられた遅延量
EDelayに基づいて、スイッチ４ａおよびスイッチ４ｂ
（後述）を切り替える。
【００１３】スイッチ４ａの出力は、等化器６０および
遅延検波器７０に接続されている。これら等化器６０お
よび遅延検波器７０の出力は、スイッチ４ｂに与えられ
る。
遅延検波器７０に接続されている。これら等化器６０お
よび遅延検波器７０の出力は、スイッチ４ｂに与えられ
る。
【００１４】選択制御部４０は、遅延量推定部３０が推
定した推定遅延量 EDelayを閾値θと比較する。この比
較の結果、推定遅延量 EDelayが閾値θ以下（EDelay ≦
θ）の場合、スイッチ４ａを切り替え、入力バッファ２
０から出力されたサンプル値系列｛ｙn｝を遅延検波器
６０に接続する。遅延検波器６０は、入力バッファ２０
から出力されたサンプル値系列｛ｙn｝から推定送信シ
ンボル｛Ｅｘｎ｝を求める。選択制御部４０はスイッチ
４ａと同時にスイッチ４ｂを切り替え、遅延検波器６０
の出力を、このデジタル復調器の出力として出力する。
定した推定遅延量 EDelayを閾値θと比較する。この比
較の結果、推定遅延量 EDelayが閾値θ以下（EDelay ≦
θ）の場合、スイッチ４ａを切り替え、入力バッファ２
０から出力されたサンプル値系列｛ｙn｝を遅延検波器
６０に接続する。遅延検波器６０は、入力バッファ２０
から出力されたサンプル値系列｛ｙn｝から推定送信シ
ンボル｛Ｅｘｎ｝を求める。選択制御部４０はスイッチ
４ａと同時にスイッチ４ｂを切り替え、遅延検波器６０
の出力を、このデジタル復調器の出力として出力する。
【００１５】選択制御部４０は、前述した比較の結果、
推定遅延量 EDelayが閾値θ以上（EDelay ≧θ）の場
合、スイッチ４ａを切り替え、入力バッファ２０から出
力されたサンプル値系列｛ｙn｝を等化器５０に接続す
る。等化器５０は、入力バッファ２０から出力されたサ
ンプル値系列｛ｙn｝から推定送信シンボル｛Ｅｘｎ｝
を求める。選択制御部４０はスイッチ４ａと同時にスイ
ッチ４ｂを切り替え、等化器５０の出力を、このデジタ
ル復調器の出力として出力する。
推定遅延量 EDelayが閾値θ以上（EDelay ≧θ）の場
合、スイッチ４ａを切り替え、入力バッファ２０から出
力されたサンプル値系列｛ｙn｝を等化器５０に接続す
る。等化器５０は、入力バッファ２０から出力されたサ
ンプル値系列｛ｙn｝から推定送信シンボル｛Ｅｘｎ｝
を求める。選択制御部４０はスイッチ４ａと同時にスイ
ッチ４ｂを切り替え、等化器５０の出力を、このデジタ
ル復調器の出力として出力する。
【００１６】スイッチ４ｂの出力には、たとえば復号器
が接続されている（図示せず）。この復号器によって、
等化器５０、あるいは遅延検波器６０から出力された推
定送信シンボル｛Ｅｘｎ｝を復号し、送信されてきた元
のデータを取り出すようになっている。
が接続されている（図示せず）。この復号器によって、
等化器５０、あるいは遅延検波器６０から出力された推
定送信シンボル｛Ｅｘｎ｝を復号し、送信されてきた元
のデータを取り出すようになっている。
【００１７】次に、遅延量推定部３０について、より詳
細に説明する。遅延量推定部３０は、予め決められた観
測周期（例えばフレーム周期）毎に、クロック再生用相
関器出力のピーク位置を求め、そのばらつきを観測する
ことにより、伝送路に生じている遅延量の推定を行う。
細に説明する。遅延量推定部３０は、予め決められた観
測周期（例えばフレーム周期）毎に、クロック再生用相
関器出力のピーク位置を求め、そのばらつきを観測する
ことにより、伝送路に生じている遅延量の推定を行う。
【００１８】ここでは、以下の定義のもとにその動作を
説明する。 動作開始時刻 t0 変動観測時間 T1 = T2 × N1 最大値観測周期 T2 = Tsmp × N2 サンプリング間隔 Tsmp サンプリング値 ｙ(k,i) ＝ ｙ(t0 ＋ (k-1)×T2 ＋ i×Tsmp)
説明する。 動作開始時刻 t0 変動観測時間 T1 = T2 × N1 最大値観測周期 T2 = Tsmp × N2 サンプリング間隔 Tsmp サンプリング値 ｙ(k,i) ＝ ｙ(t0 ＋ (k-1)×T2 ＋ i×Tsmp)
【００１９】図２に、遅延量推定部３０の詳細なブロッ
ク図を示す。遅延量推定部３０は、相関計算部３１を有
する。相関計算部３１は、最大値観測周期毎に、同期系
列と、受信信号のサンプル値系列の部分系列との相関値
を計算する。すなわち相関計算部３１は、k回目の最大
値観測周期の時の相関値 Ｃ(k,i)を計算する。そして、
この相関値 Ｃ(k,i)を最大相関検出器３２に出力する。
ク図を示す。遅延量推定部３０は、相関計算部３１を有
する。相関計算部３１は、最大値観測周期毎に、同期系
列と、受信信号のサンプル値系列の部分系列との相関値
を計算する。すなわち相関計算部３１は、k回目の最大
値観測周期の時の相関値 Ｃ(k,i)を計算する。そして、
この相関値 Ｃ(k,i)を最大相関検出器３２に出力する。
【００２０】ここで、同期系列、受信信号のサンプル値
系列、および部分系列とは以下のように表わされる。 同期系列： ｛φ1,φ2,...,φNt｝ 入力バッファ２０に蓄積された受信信号のサンプル値系
列： ｛ｙ(k,1),ｙ(k,2),...,ｙ(k,N2)｝ 部分系列： ｛ｙ(k,i),ｙ(k,i+1),...,ｙ(k,(i+Nt-1))｝
系列、および部分系列とは以下のように表わされる。 同期系列： ｛φ1,φ2,...,φNt｝ 入力バッファ２０に蓄積された受信信号のサンプル値系
列： ｛ｙ(k,1),ｙ(k,2),...,ｙ(k,N2)｝ 部分系列： ｛ｙ(k,i),ｙ(k,i+1),...,ｙ(k,(i+Nt-1))｝
【００２１】最大相関検出器３２は、k回目の最大値観
測周期の時に、相関計算部３１から出力された相関値
Ｃ(k,i)の中から最大相関値 Ｃmax(k)を探索する。最大
相関検出器３２は、最大相関値 Ｃmax(k)が検出された
場合、その検出位置 Imax(k)をあわせて求める。最大相
関検出器３２は次に、求められた検出位置 Imax(k)を検
出位置バッファ３３に出力する。
測周期の時に、相関計算部３１から出力された相関値
Ｃ(k,i)の中から最大相関値 Ｃmax(k)を探索する。最大
相関検出器３２は、最大相関値 Ｃmax(k)が検出された
場合、その検出位置 Imax(k)をあわせて求める。最大相
関検出器３２は次に、求められた検出位置 Imax(k)を検
出位置バッファ３３に出力する。
【００２２】最大相関検出器３２における最大相関値
Ｃmax(k)の探索は、以下の式１にもとづいて行われる。
Ｃmax(k)の探索は、以下の式１にもとづいて行われる。
【００２３】検出位置バッファ３３は、現在時刻から変
動観測時間 T1分過去までの検出位置データ ｛Imax(k),
Imax(k-1),...,Imax(k-N1+1)｝を保持するバッファであ
る。このデータは、全体平均計算部３４、上部平均計算
部３５、および下部平均計算部３６に与えられる。か
つ、全体平均計算部３４の出力が上部平均計算部３５、
および下部平均計算部３６に与えられる。
動観測時間 T1分過去までの検出位置データ ｛Imax(k),
Imax(k-1),...,Imax(k-N1+1)｝を保持するバッファであ
る。このデータは、全体平均計算部３４、上部平均計算
部３５、および下部平均計算部３６に与えられる。か
つ、全体平均計算部３４の出力が上部平均計算部３５、
および下部平均計算部３６に与えられる。
【００２４】全体平均計算部３４は、検出位置バッファ
３３に保持された最大相関値 Ｃmax(k)が検出された位
置 Imax(k)の相加平均である全体平均 Avgを求める。次
に上部平均計算部３５は、検出位置バッファ３３に保持
された最大相関値 Ｃmax(k)が検出された位置 Imax(k)
のうち、全体平均 Avg以上のものの相加平均である上部
平均 Avg1を求める。そして下部平均計算部３６は、検
出位置バッファ３３に保持された最大相関値 Ｃmax(k)
が検出された位置 Imax(k)のうち、全体平均以下のもの
の相加平均である下部平均 Avg2を求める。
３３に保持された最大相関値 Ｃmax(k)が検出された位
置 Imax(k)の相加平均である全体平均 Avgを求める。次
に上部平均計算部３５は、検出位置バッファ３３に保持
された最大相関値 Ｃmax(k)が検出された位置 Imax(k)
のうち、全体平均 Avg以上のものの相加平均である上部
平均 Avg1を求める。そして下部平均計算部３６は、検
出位置バッファ３３に保持された最大相関値 Ｃmax(k)
が検出された位置 Imax(k)のうち、全体平均以下のもの
の相加平均である下部平均 Avg2を求める。
【００２５】具体的には、全体平均計算部３４は、次の
式２に基づいて全体平均 Avgを求める。
式２に基づいて全体平均 Avgを求める。
【００２６】上部平均計算部３５、そして下部平均計算
部３６の出力は、減算器３７に与えられる。減算器３７
は、上部平均から下部平均を減算するものであり、この
減算結果が乗算器３８に与えられる。乗算器３８は、上
部平均と下部平均との差に、サンプリング間隔Tsmpを乗
算して推定遅延量 EDelayを求めるものである。
部３６の出力は、減算器３７に与えられる。減算器３７
は、上部平均から下部平均を減算するものであり、この
減算結果が乗算器３８に与えられる。乗算器３８は、上
部平均と下部平均との差に、サンプリング間隔Tsmpを乗
算して推定遅延量 EDelayを求めるものである。
【００２７】すなわち推定遅延量 EDelayは、以下の式
３のように求められる。こうして求められた推定遅延量
EDelayが、選択制御部４０に与えられる。 EDelay = ｛Avg1 - Avg2｝× Tsmp （式３）
３のように求められる。こうして求められた推定遅延量
EDelayが、選択制御部４０に与えられる。 EDelay = ｛Avg1 - Avg2｝× Tsmp （式３）
【００２８】図３に、この実施形態における等化器６０
の具体的なブロック図を示す。この等化器６０として
は、適応等化器を用いることができる。適応等化器は一
般的に、等化処理部６１と、伝送路推定部６２とを有す
る。入力バッファ２０に保持されたサンプル値系列は、
これら等化処理部６１と、伝送路推定部６２とに入力さ
れる。また、等化処理部６１の出力は推定送信シンボル
系列｛Ｅｘｎ｝としてスイッチ４ｂに与えられるととも
に、伝送路推定部６２にも入力される。
の具体的なブロック図を示す。この等化器６０として
は、適応等化器を用いることができる。適応等化器は一
般的に、等化処理部６１と、伝送路推定部６２とを有す
る。入力バッファ２０に保持されたサンプル値系列は、
これら等化処理部６１と、伝送路推定部６２とに入力さ
れる。また、等化処理部６１の出力は推定送信シンボル
系列｛Ｅｘｎ｝としてスイッチ４ｂに与えられるととも
に、伝送路推定部６２にも入力される。
【００２９】伝送路推定部６２は、入力されたサンプル
値系列と、等化処理部６１が推定した推定送信シンボル
系列とから伝送路におけるインパルス応答を推定し、こ
れを推定インパルス応答系列として等化処理部６１に与
える。等化処理部６１は、入力されたサンプル値系列
と、推定インパルス応答系列とに基づき、等化処理を行
って推定送信シンボル系列を生成する。
値系列と、等化処理部６１が推定した推定送信シンボル
系列とから伝送路におけるインパルス応答を推定し、こ
れを推定インパルス応答系列として等化処理部６１に与
える。等化処理部６１は、入力されたサンプル値系列
と、推定インパルス応答系列とに基づき、等化処理を行
って推定送信シンボル系列を生成する。
【００３０】図４に、この実施形態における遅延検波器
７０の具体的なブロック図を示す。遅延検波器７０では
一般的に、入力バッファ２０から与えられたサンプル値
系列は乗算器７３と遅延部７１とに与えられる。この遅
延部７１で遅延させられたサンプル値系列は、次に共役
部７２に入力される。この共役部７２で、遅延されたサ
ンプル値系列の複素共役が求められる。
７０の具体的なブロック図を示す。遅延検波器７０では
一般的に、入力バッファ２０から与えられたサンプル値
系列は乗算器７３と遅延部７１とに与えられる。この遅
延部７１で遅延させられたサンプル値系列は、次に共役
部７２に入力される。この共役部７２で、遅延されたサ
ンプル値系列の複素共役が求められる。
【００３１】こうして乗算器７３には、入力バッファ２
０から与えられたサンプル値系列と、遅延サンプル値系
列の複素共役とが入力されることになる。乗算器７３
は、これらを乗算し、乗算結果を判定器７４に与える。
判定器７４は送信シンボルの推定を行い、推定送信シン
ボル系列｛Ｅｘｎ｝を出力する。
０から与えられたサンプル値系列と、遅延サンプル値系
列の複素共役とが入力されることになる。乗算器７３
は、これらを乗算し、乗算結果を判定器７４に与える。
判定器７４は送信シンボルの推定を行い、推定送信シン
ボル系列｛Ｅｘｎ｝を出力する。
【００３２】前述したように、推定遅延量 EDelayが閾
値θ以下（EDelay ≦θ）の場合には、送信シンボル系
列の推定に遅延検波器が用いられる。このため、大きな
電力を消費することなく、良好な復調特性が得られる。
値θ以下（EDelay ≦θ）の場合には、送信シンボル系
列の推定に遅延検波器が用いられる。このため、大きな
電力を消費することなく、良好な復調特性が得られる。
【００３３】一方、推定遅延量 EDelayが閾値θ以上（E
Delay ≧θ）の場合には、送信シンボル系列の推定に等
化器が用いられる。このため、遅延量が大きくとも良好
な復調特性が得られる。
Delay ≧θ）の場合には、送信シンボル系列の推定に等
化器が用いられる。このため、遅延量が大きくとも良好
な復調特性が得られる。
【００３４】なお、遅延量推定部３０、等化器６０、お
よび遅延検波器７０は、上述した構成に限らず、他にも
様々な構成をとることができる。さらに、この発明は移
動体通信に限らず、他のデジタル通信に適用できること
はもちろんである。
よび遅延検波器７０は、上述した構成に限らず、他にも
様々な構成をとることができる。さらに、この発明は移
動体通信に限らず、他のデジタル通信に適用できること
はもちろんである。
【００３５】
【発明の効果】以上詳細に説明したように、この発明に
よれば、伝送路の遅延状態に応じて、遅延検波器と等化
器を適切に選択使用することが可能となる。従って、遅
延の少ないときには遅延検波器を用いることで消費電力
を抑制し、遅延の大きい時に等化器に切り替えることに
より、伝送路の状態に応じて適切な制御を行い、遅延の
大きさに関わらず良好な復調特性を得ることができる。
よれば、伝送路の遅延状態に応じて、遅延検波器と等化
器を適切に選択使用することが可能となる。従って、遅
延の少ないときには遅延検波器を用いることで消費電力
を抑制し、遅延の大きい時に等化器に切り替えることに
より、伝送路の状態に応じて適切な制御を行い、遅延の
大きさに関わらず良好な復調特性を得ることができる。
【００３６】また、推定遅延量 EDelayを求めるために
全体平均、上部平均および下部平均を求め、上部平均と
下部平均との差にサンプリング間隔を乗算している。こ
のため、フェージングやクロック非同期などの影響を受
けず、伝送路における遅延量を正確に推定することがで
きる。
全体平均、上部平均および下部平均を求め、上部平均と
下部平均との差にサンプリング間隔を乗算している。こ
のため、フェージングやクロック非同期などの影響を受
けず、伝送路における遅延量を正確に推定することがで
きる。
【図１】この発明の実施形態のディジタル復調器を示す
ブロック図である。
ブロック図である。
【図２】遅延量推定部の構成を示すブロック図である。
【図３】等化器の一例を示すブロック図である。
【図４】遅延検波器の一例を示すブロック図である。
１０ サンプリング処理部 ２０ 入力バッファ ３０ 遅延量推定部 ４ａ、４ｂ スイッチ ４０ 選択制御部 ６０ 等化器 ７０ 遅延検波器
Claims (3)
- 【請求項１】 伝送路から受信した受信信号をサンプリ
ングし、送信シンボルを推定するデジタル復調器におい
て、 前記受信信号のサンプル値系列が入力され、前記送信シ
ンボルを推定するための遅延検波器と、前記受信信号の
サンプル値系列が入力され、前記送信シンボルを推定す
るための等化器とを有し、さらに、 前記伝送路における遅延量を求める遅延量推定手段と、 前記遅延量推定手段によって推定された遅延量に基づい
て前記遅延検波器と前記等化器とのいずれかを選択使用
する切替手段とを有することを特徴とする、デジタル復
調器。 - 【請求項２】 請求項１記載のデジタル復調器におい
て、前記切替手段は、 前記遅延量が所定値以下である場合には前記遅延検波器
を選択し、前記遅延量が所定値以以上である場合には前
記等化器を選択することを特徴とする、デジタル復調
器。 - 【請求項３】 請求項１記載のデジタル復調器におい
て、前記遅延量推定手段は、 前記受信信号をサンプリングしたサンプル値系列が入力
され、あらかじめ定められた観測周期毎に前記サンプル
値系列の部分系列と同期系列との相関を求める手段と、 前記相関のピーク位置を求め、このピーク位置を所定の
観測時間分保持する手段と、 前記保持手段に保持された前記相関のピーク位置の上部
平均、および下部平均を求める手段と、 前記上部平均と前記下部平均との差に、サンプリング間
隔を乗算して前記遅延量を求める演算手段とを有するこ
とを特徴とする、デジタル復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014341A JP2000216843A (ja) | 1999-01-22 | 1999-01-22 | デジタル復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014341A JP2000216843A (ja) | 1999-01-22 | 1999-01-22 | デジタル復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216843A true JP2000216843A (ja) | 2000-08-04 |
Family
ID=11858378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014341A Withdrawn JP2000216843A (ja) | 1999-01-22 | 1999-01-22 | デジタル復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216843A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009678A (ja) * | 2000-05-05 | 2002-01-11 | Lucent Technol Inc | セルラ無線通信システム |
| JP3435392B2 (ja) | 2000-09-06 | 2003-08-11 | 三菱電機株式会社 | 無線通信方法および無線通信装置 |
| JP2009044571A (ja) * | 2007-08-10 | 2009-02-26 | Japan Radio Co Ltd | 無線受信機 |
| JP2009296072A (ja) * | 2008-06-02 | 2009-12-17 | Japan Radio Co Ltd | 無線受信機 |
| JP2012191650A (ja) * | 2003-10-15 | 2012-10-04 | Qualcomm Inc | 高速データレートインタフェース |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8611215B2 (en) | 2005-11-23 | 2013-12-17 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
-
1999
- 1999-01-22 JP JP11014341A patent/JP2000216843A/ja not_active Withdrawn
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009678A (ja) * | 2000-05-05 | 2002-01-11 | Lucent Technol Inc | セルラ無線通信システム |
| JP3435392B2 (ja) | 2000-09-06 | 2003-08-11 | 三菱電機株式会社 | 無線通信方法および無線通信装置 |
| US8745251B2 (en) | 2000-12-15 | 2014-06-03 | Qualcomm Incorporated | Power reduction system for an apparatus for high data rate signal transfer using a communication protocol |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| US8705579B2 (en) | 2003-06-02 | 2014-04-22 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8700744B2 (en) | 2003-06-02 | 2014-04-15 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8719334B2 (en) | 2003-09-10 | 2014-05-06 | Qualcomm Incorporated | High data rate interface |
| JP2012191650A (ja) * | 2003-10-15 | 2012-10-04 | Qualcomm Inc | 高速データレートインタフェース |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8730913B2 (en) | 2004-03-10 | 2014-05-20 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8669988B2 (en) | 2004-03-10 | 2014-03-11 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| US8611215B2 (en) | 2005-11-23 | 2013-12-17 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| JP2009044571A (ja) * | 2007-08-10 | 2009-02-26 | Japan Radio Co Ltd | 無線受信機 |
| JP2009296072A (ja) * | 2008-06-02 | 2009-12-17 | Japan Radio Co Ltd | 無線受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000216843A (ja) | デジタル復調器 | |
| JP3024524B2 (ja) | キャリア同期ユニット及び同期方法 | |
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| US6021161A (en) | Adaptive equalizer for controlling a step size in proportion to an estimated delay of received signals | |
| JP3547401B2 (ja) | 同期トラッキング方法 | |
| JPH11112386A (ja) | Ｃｄｍａ受信装置および方法 | |
| JP4322928B2 (ja) | 信号受信装置 | |
| CN101997790B (zh) | 基于时域导频序列的信道估计装置及方法 | |
| US9270328B2 (en) | Multimode receiver architecture | |
| JP3325731B2 (ja) | 移動通信における適応等化方式 | |
| US7675997B2 (en) | Dynamic DC offset removal apparatus and dynamic DC offset removal method | |
| US7158557B2 (en) | Channel estimation apparatus and method | |
| US8009728B2 (en) | Parallel equalizer for DS-CDMA UWB system and method thereof | |
| JP4695523B2 (ja) | 信号受信装置、信号受信方法および信号受信プログラム | |
| JP3626351B2 (ja) | 受信装置及びサンプリング方法 | |
| JPH0818492A (ja) | 遅延量推定型ｍｌｓｅ等化装置 | |
| JP2000091965A (ja) | 等化器及び等化方法 | |
| KR20020039424A (ko) | 페이딩 적응형 초고성능 공간-시간 배열 수신 시스템 및그 방법 | |
| JP4791307B2 (ja) | 受信装置、中継装置のサンプリングクロック制御方法 | |
| JPWO2006092830A1 (ja) | 受信装置 | |
| JPH09181659A (ja) | ディジタル復調器 | |
| JP3990829B2 (ja) | データ復調装置 | |
| JP3465668B2 (ja) | 復調装置 | |
| JPH07221804A (ja) | 最尤系列推定器 | |
| JPH088786A (ja) | 適応等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |