JP2000223655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000223655A JP2000223655A JP11022689A JP2268999A JP2000223655A JP 2000223655 A JP2000223655 A JP 2000223655A JP 11022689 A JP11022689 A JP 11022689A JP 2268999 A JP2268999 A JP 2268999A JP 2000223655 A JP2000223655 A JP 2000223655A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- movable element
- semiconductor device
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】可動素子を他の機能素子が形成された半導体チ
ップとともに同一パッケージに収容することが可能な半
導体装置を提供する。 【解決手段】親チップ１の表面１１に、表面弾性波フィ
ルタ２２が形成された子チップ２を重ねて接合し、チッ
プ・オン・チップ構造の半導体装置が構成されている。
親チップ１の接合領域１５には、内部接続用パッドＰ１
１〜Ｐ１５が設けられている。子チップ２の表面２１に
は、パッドＰ２１〜Ｐ２４，ＰＧが設けられており、こ
れらの上にバンプＢ２１〜Ｂ２４，ＢＧが形成されてい
る。このバンプＢ２１〜Ｂ２４，ＢＧによって、内部接
続用パッドＰ１１〜Ｐ１５とパッドＰ２１〜Ｐ２４，Ｐ
Ｇとが接続され、親チップ１および子チップ２の表面間
に、表面弾性波フィルタ２２の動作を許容する動作空間
が確保される。この動作空間は、子チップ２の表面２１
の周縁部には、周縁接合部２３により閉塞されて、閉空
間となる。
ップとともに同一パッケージに収容することが可能な半
導体装置を提供する。 【解決手段】親チップ１の表面１１に、表面弾性波フィ
ルタ２２が形成された子チップ２を重ねて接合し、チッ
プ・オン・チップ構造の半導体装置が構成されている。
親チップ１の接合領域１５には、内部接続用パッドＰ１
１〜Ｐ１５が設けられている。子チップ２の表面２１に
は、パッドＰ２１〜Ｐ２４，ＰＧが設けられており、こ
れらの上にバンプＢ２１〜Ｂ２４，ＢＧが形成されてい
る。このバンプＢ２１〜Ｂ２４，ＢＧによって、内部接
続用パッドＰ１１〜Ｐ１５とパッドＰ２１〜Ｐ２４，Ｐ
Ｇとが接続され、親チップ１および子チップ２の表面間
に、表面弾性波フィルタ２２の動作を許容する動作空間
が確保される。この動作空間は、子チップ２の表面２１
の周縁部には、周縁接合部２３により閉塞されて、閉空
間となる。
Description
【０００１】
【発明の属する技術分野】この発明は、表面弾性波フィ
ルタなどの可動素子とその他の半導体素子とを組み合わ
せて構成される半導体装置に関する。
ルタなどの可動素子とその他の半導体素子とを組み合わ
せて構成される半導体装置に関する。
【０００２】
【従来の技術】たとえば、自動車電話機や携帯電話機な
どに代表される移動電話機では、高周波帯域の信号処理
のための表面弾性波（ＳＡＷ：Surface Acoustic Wave
s）フィルタが用いられている。表面弾性波フィルタ
は、電気信号を弾性体の表層を伝搬する表面弾性波に変
換し、弾性体の表面を伝搬した表面弾性波を再び電気信
号として取り出すものであり、シリコンなどの固体の表
面にすだれ状電極を形成した構成を有している。電極の
形状等により周波数特性を定めることができ、所望の周
波数特性のフィルタを構成できる。
どに代表される移動電話機では、高周波帯域の信号処理
のための表面弾性波（ＳＡＷ：Surface Acoustic Wave
s）フィルタが用いられている。表面弾性波フィルタ
は、電気信号を弾性体の表層を伝搬する表面弾性波に変
換し、弾性体の表面を伝搬した表面弾性波を再び電気信
号として取り出すものであり、シリコンなどの固体の表
面にすだれ状電極を形成した構成を有している。電極の
形状等により周波数特性を定めることができ、所望の周
波数特性のフィルタを構成できる。
【０００３】
【発明が解決しようとする課題】移動電話機のディジタ
ル信号処理回路などはシリコンＬＳＩチップで構成さ
れ、樹脂封止される。しかし、表面弾性波フィルタなど
の表面振動素子の表面を封止樹脂で覆うと、表面振動素
子の振動が抑制されて特性が劣化するため、可動素子は
樹脂封止することができない。
ル信号処理回路などはシリコンＬＳＩチップで構成さ
れ、樹脂封止される。しかし、表面弾性波フィルタなど
の表面振動素子の表面を封止樹脂で覆うと、表面振動素
子の振動が抑制されて特性が劣化するため、可動素子は
樹脂封止することができない。
【０００４】このため、移動電話機の内部回路は、ディ
ジタル信号処理回路などのＬＳＩのパッケージとは別
に、表面弾性波フィルタ素子を配線基板上に実装して構
成されている。そのため、配線基板の小型化には限界が
あり、このことが、移動電話機の小型化を阻害してい
た。そこで、この発明の目的は、上述の技術的課題を解
決し、可動素子を他の機能素子が形成された半導体チッ
プとともに同一パッケージに収容することが可能な半導
体装置を提供することである。
ジタル信号処理回路などのＬＳＩのパッケージとは別
に、表面弾性波フィルタ素子を配線基板上に実装して構
成されている。そのため、配線基板の小型化には限界が
あり、このことが、移動電話機の小型化を阻害してい
た。そこで、この発明の目的は、上述の技術的課題を解
決し、可動素子を他の機能素子が形成された半導体チッ
プとともに同一パッケージに収容することが可能な半導
体装置を提供することである。
【０００５】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、表面に接
続パッドが形成された半導体チップと、この半導体チッ
プの表面に重ね合わせて接合され、上記半導体チップに
対向する表面に可動素子および接続パッドが形成された
表面可動素子と、上記半導体チップの表面の接続パッド
と上記表面可動素子の接続パッドを接続するとともに、
上記半導体チップと上記表面可動素子との間に、上記可
動素子の移動動作を許容する動作空間を確保するパッド
接合部とを含むことを特徴とする半導体装置である。
目的を達成するための請求項１記載の発明は、表面に接
続パッドが形成された半導体チップと、この半導体チッ
プの表面に重ね合わせて接合され、上記半導体チップに
対向する表面に可動素子および接続パッドが形成された
表面可動素子と、上記半導体チップの表面の接続パッド
と上記表面可動素子の接続パッドを接続するとともに、
上記半導体チップと上記表面可動素子との間に、上記可
動素子の移動動作を許容する動作空間を確保するパッド
接合部とを含むことを特徴とする半導体装置である。
【０００６】この構成によれば、半導体チップの表面
に、表面可動素子の可動素子が形成された表面を対向さ
せた状態で、パッド接合部によって各接続パッド同士が
接続され、半導体チップおよび表面可動素子が重ね合わ
せて接合されて、いわゆるチップ・オン・チップ構造の
半導体装置が構成されている。そして、パッド接合部の
働きにより、半導体チップおよび表面可動素子の相対向
する表面間には、可動素子のための動作空間が確保され
ている。したがって、半導体チップおよび表面可動素子
は、可動素子の特性を劣化させることなく、樹脂封止な
どして同一パッケージに収容することができる。これに
より、可動素子を他の機能素子が形成された半導体チッ
プとともに同一パッケージに収容できるので、可動素子
を用いる電子機器の小型化を図ることができる。
に、表面可動素子の可動素子が形成された表面を対向さ
せた状態で、パッド接合部によって各接続パッド同士が
接続され、半導体チップおよび表面可動素子が重ね合わ
せて接合されて、いわゆるチップ・オン・チップ構造の
半導体装置が構成されている。そして、パッド接合部の
働きにより、半導体チップおよび表面可動素子の相対向
する表面間には、可動素子のための動作空間が確保され
ている。したがって、半導体チップおよび表面可動素子
は、可動素子の特性を劣化させることなく、樹脂封止な
どして同一パッケージに収容することができる。これに
より、可動素子を他の機能素子が形成された半導体チッ
プとともに同一パッケージに収容できるので、可動素子
を用いる電子機器の小型化を図ることができる。
【０００７】請求項２記載の発明は、上記パッド接合部
は、上記半導体チップまたは表面可動素子の接続パッド
上に設けられた金属隆起部であることを特徴とする請求
項１記載の半導体装置である。この場合の金属隆起部
は、金属をめっきなどにより盛り上げた、いわゆるバン
プであってもよく、また、バンプほど高くは隆起してい
ない金属蒸着膜であってもよい。
は、上記半導体チップまたは表面可動素子の接続パッド
上に設けられた金属隆起部であることを特徴とする請求
項１記載の半導体装置である。この場合の金属隆起部
は、金属をめっきなどにより盛り上げた、いわゆるバン
プであってもよく、また、バンプほど高くは隆起してい
ない金属蒸着膜であってもよい。
【０００８】この発明によれば、半導体チップおよび表
面可動素子の表面に設けられた金属隆起部によって半導
体チップおよび表面可動素子を重ね合わせて接合するこ
とにより、半導体チップおよび表面可動素子の表面間に
動作空間を確保できる。請求項３記載の発明は、上記可
動素子は、表面弾性波素子であることを特徴とする請求
項１または２記載の半導体装置である。
面可動素子の表面に設けられた金属隆起部によって半導
体チップおよび表面可動素子を重ね合わせて接合するこ
とにより、半導体チップおよび表面可動素子の表面間に
動作空間を確保できる。請求項３記載の発明は、上記可
動素子は、表面弾性波素子であることを特徴とする請求
項１または２記載の半導体装置である。
【０００９】上記表面弾性波素子は、表面弾性波フィル
タ素子であってもよい。この構成によれば、半導体チッ
プおよび表面可動素子の対向する表面間には動作空間が
確保されているので、表面可動素子の表層部を伝搬する
表面弾性波を用いる表面弾性波素子の特性は良好に保持
される。請求項４記載の発明は、上記半導体チップと上
記表面可動素子の間に配置されてこれらを互いに接合す
るとともに、上記表面可動素子の周縁を包囲する周縁接
合部をさらに含むことを特徴とする請求項１ないし３の
いずれかに記載の半導体装置である。
タ素子であってもよい。この構成によれば、半導体チッ
プおよび表面可動素子の対向する表面間には動作空間が
確保されているので、表面可動素子の表層部を伝搬する
表面弾性波を用いる表面弾性波素子の特性は良好に保持
される。請求項４記載の発明は、上記半導体チップと上
記表面可動素子の間に配置されてこれらを互いに接合す
るとともに、上記表面可動素子の周縁を包囲する周縁接
合部をさらに含むことを特徴とする請求項１ないし３の
いずれかに記載の半導体装置である。
【００１０】この発明によれば、可動素子を包囲する周
縁接合部によって半導体チップおよび表面可動素子が接
合されているので、可動素子の動作空間を外部空間に対
して閉塞することができる。これにより、半導体チップ
および表面可動素子を樹脂封止などして同一のパッケー
ジに収容する場合に、この樹脂封止などにより可動素子
の特性が変化したりすることを確実に防止できる。
縁接合部によって半導体チップおよび表面可動素子が接
合されているので、可動素子の動作空間を外部空間に対
して閉塞することができる。これにより、半導体チップ
および表面可動素子を樹脂封止などして同一のパッケー
ジに収容する場合に、この樹脂封止などにより可動素子
の特性が変化したりすることを確実に防止できる。
【００１１】なお、上記周縁接合部は、上記表面可動素
子の周縁部、すなわち、可動素子の形成領域外に設けら
れることが好ましい。また、上記周縁接合部は、上記パ
ッド接合部と同一材料からなっていてもよい。この場合
には、パッド接合部と周縁接合部とを同一工程で形成す
ることができる。
子の周縁部、すなわち、可動素子の形成領域外に設けら
れることが好ましい。また、上記周縁接合部は、上記パ
ッド接合部と同一材料からなっていてもよい。この場合
には、パッド接合部と周縁接合部とを同一工程で形成す
ることができる。
【００１２】さらに、上記周縁接合部は、上記半導体チ
ップおよび表面可動素子のいずれかの表面に設けられた
金属隆起部からなっていてもよい。ただし、上記パッド
接合部と周縁接合部とが同一材料で構成される場合に
は、上記パッド接合部が設けられる側に上記周縁接合部
も併せて設けられることが好ましい。なお、パッド接合
部および／または周縁接合部は、半導体チップおよび表
面可動素子の両方に設けられた金属隆起部からなってい
てもよい。この場合には、各半導体チップに設けられた
金属隆起部同士が接合されることになる。
ップおよび表面可動素子のいずれかの表面に設けられた
金属隆起部からなっていてもよい。ただし、上記パッド
接合部と周縁接合部とが同一材料で構成される場合に
は、上記パッド接合部が設けられる側に上記周縁接合部
も併せて設けられることが好ましい。なお、パッド接合
部および／または周縁接合部は、半導体チップおよび表
面可動素子の両方に設けられた金属隆起部からなってい
てもよい。この場合には、各半導体チップに設けられた
金属隆起部同士が接合されることになる。
【００１３】請求項５記載の発明は、上記周縁接合部
は、導電性材料で構成されていることを特徴とする請求
項４記載の半導体装置である。この場合に、請求項６記
載のように、上記導電性の周縁接合部を上記半導体チッ
プまたは上記表面可動素子の低インピーダンス部（たと
えば、電源部またはグランド部）に接続すれば、周縁接
合部は電磁シールドとして機能することができる。
は、導電性材料で構成されていることを特徴とする請求
項４記載の半導体装置である。この場合に、請求項６記
載のように、上記導電性の周縁接合部を上記半導体チッ
プまたは上記表面可動素子の低インピーダンス部（たと
えば、電源部またはグランド部）に接続すれば、周縁接
合部は電磁シールドとして機能することができる。
【００１４】これにより、周縁接合部の内部の空間に配
置される素子に対する外部ノイズの影響を低減できる。
請求項７記載の発明は、上記表面可動素子の上記可動素
子が形成された表面とは反対側の面である裏面に、金属
からなるシールド膜を形成したことを特徴とする請求項
１ないし６のいずれかに記載の半導体装置である。
置される素子に対する外部ノイズの影響を低減できる。
請求項７記載の発明は、上記表面可動素子の上記可動素
子が形成された表面とは反対側の面である裏面に、金属
からなるシールド膜を形成したことを特徴とする請求項
１ないし６のいずれかに記載の半導体装置である。
【００１５】この構成によれば、シールド膜によって可
動素子を磁気的および電気的にシールドすることができ
る。また、このシールド膜を電源部やグランド部などの
低インピーダンス部に接続すれば、シールド膜を電磁シ
ールドとして機能させることができ、可動素子の特性を
一層安定化させることができる。なお、上記周縁接合部
が導電性材料で構成される場合には、この周縁接合部と
シールド膜とを電気的に接続しておけば、シールド効果
をさらに高めることができる。
動素子を磁気的および電気的にシールドすることができ
る。また、このシールド膜を電源部やグランド部などの
低インピーダンス部に接続すれば、シールド膜を電磁シ
ールドとして機能させることができ、可動素子の特性を
一層安定化させることができる。なお、上記周縁接合部
が導電性材料で構成される場合には、この周縁接合部と
シールド膜とを電気的に接続しておけば、シールド効果
をさらに高めることができる。
【００１６】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
り、図２は、当該半導体装置の断面図である。この半導
体装置は、半導体チップとしての親チップ１の表面１１
に、表面可動素子としての子チップ２を重ね合わせて接
合した、いわゆるチップ・オン・チップ（Chip-On-Chi
p）構造を有している。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
り、図２は、当該半導体装置の断面図である。この半導
体装置は、半導体チップとしての親チップ１の表面１１
に、表面可動素子としての子チップ２を重ね合わせて接
合した、いわゆるチップ・オン・チップ（Chip-On-Chi
p）構造を有している。
【００１７】親チップ１は、たとえばシリコンチップか
らなっている。表面１１は、半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面であり、最表面は、絶縁物の保護膜で覆われている。
この保護膜上には、所定の位置において、外部接続用の
複数のパッド１２が、ほぼ矩形の平面形状を有する親チ
ップ１の表面１１の周縁付近に露出して配置されてい
る。この外部接続用パッド１２は、ボンディングワイヤ
１３によってリードフレーム１４に接続されるべきパッ
ドである。
らなっている。表面１１は、半導体基板においてトラン
ジスタなどの機能素子が形成された活性表層領域側の表
面であり、最表面は、絶縁物の保護膜で覆われている。
この保護膜上には、所定の位置において、外部接続用の
複数のパッド１２が、ほぼ矩形の平面形状を有する親チ
ップ１の表面１１の周縁付近に露出して配置されてい
る。この外部接続用パッド１２は、ボンディングワイヤ
１３によってリードフレーム１４に接続されるべきパッ
ドである。
【００１８】親チップ１の内方の領域には、子チップ２
の接合領域１５が設定されており、この接合領域１５に
は、子チップ２との接続のための内部接続用パッドＰ１
１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５（接続パッド）
が、複数個（この実施形態では５個）配置されている。
子チップ２は、たとえばセラミックからなり、その表面
２１に表面弾性波フィルタ２２が形成されていて、表面
弾性波フィルタ素子を構成している。表面弾性波フィル
タ２２は、互いにかみ合った一対のすだれ状電極（交さ
指電極）２２１，２２２を子チップ２の固体表面に形成
して構成されている。すだれ状電極２２１，２２２の各
両端には、接続用のパッドＰ２１，Ｐ２２，Ｐ２３，Ｐ
２４，ＰＧ（接続パッド）がそれぞれ連設されている。
これらのパッドＰ２１，Ｐ２２，Ｐ２３，Ｐ２４，ＰＧ
上には、耐酸化性の金属、たとえば、金、鉛、プラチ
ナ、銀またはイリジウムからなるバンプＢ２１，Ｂ２
２，Ｂ２３，Ｂ２４，ＢＧが形成されていて、パッド接
合部をなす金属隆起部を構成している。
の接合領域１５が設定されており、この接合領域１５に
は、子チップ２との接続のための内部接続用パッドＰ１
１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５（接続パッド）
が、複数個（この実施形態では５個）配置されている。
子チップ２は、たとえばセラミックからなり、その表面
２１に表面弾性波フィルタ２２が形成されていて、表面
弾性波フィルタ素子を構成している。表面弾性波フィル
タ２２は、互いにかみ合った一対のすだれ状電極（交さ
指電極）２２１，２２２を子チップ２の固体表面に形成
して構成されている。すだれ状電極２２１，２２２の各
両端には、接続用のパッドＰ２１，Ｐ２２，Ｐ２３，Ｐ
２４，ＰＧ（接続パッド）がそれぞれ連設されている。
これらのパッドＰ２１，Ｐ２２，Ｐ２３，Ｐ２４，ＰＧ
上には、耐酸化性の金属、たとえば、金、鉛、プラチ
ナ、銀またはイリジウムからなるバンプＢ２１，Ｂ２
２，Ｂ２３，Ｂ２４，ＢＧが形成されていて、パッド接
合部をなす金属隆起部を構成している。
【００１９】子チップ２は、表面２１を親チップ１の表
面１１に対向させた状態で親チップ１に接合されてい
る。この接合は、バンプＢ２１〜Ｂ２４，ＰＧを接合領
域１５の内部接続用パッドＰ１１〜Ｐ１５にそれぞれ当
接させた状態で、親チップ１と子チップ２とを相互に圧
着することにより達成される。この圧着の際、必要に応
じて親チップ１および／または子チップ２に超音波振動
を与えることにより、バンプＢ２１〜Ｂ２４，ＢＧと内
部接続用パッドＰ１１〜Ｐ１４，ＰＧとの確実な接合が
達成される。
面１１に対向させた状態で親チップ１に接合されてい
る。この接合は、バンプＢ２１〜Ｂ２４，ＰＧを接合領
域１５の内部接続用パッドＰ１１〜Ｐ１５にそれぞれ当
接させた状態で、親チップ１と子チップ２とを相互に圧
着することにより達成される。この圧着の際、必要に応
じて親チップ１および／または子チップ２に超音波振動
を与えることにより、バンプＢ２１〜Ｂ２４，ＢＧと内
部接続用パッドＰ１１〜Ｐ１４，ＰＧとの確実な接合が
達成される。
【００２０】図２に示されているように、親チップ１お
よび子チップ２を接合した状態では、主としてバンプＢ
２１〜Ｂ２４，ＢＧの働きにより、親チップ１の表面１
１と子チップ２の表面２１との間には、表面弾性波フィ
ルタ２２の振動動作を許容する動作空間３０が確保され
る。一方、子チップ２の周縁部には、表面弾性波フィル
タ２２を包囲する壁状の周縁接合部２３が全周に渡って
形成されている。この周縁接合部２３は、バンプＢ２１
〜Ｂ２４，ＢＧと同じ材料で形成されることが好まし
く、この場合には、バンプＢ２１〜Ｂ２４，ＢＧの形成
工程において、周縁接合部２３を同時に形成できる。
よび子チップ２を接合した状態では、主としてバンプＢ
２１〜Ｂ２４，ＢＧの働きにより、親チップ１の表面１
１と子チップ２の表面２１との間には、表面弾性波フィ
ルタ２２の振動動作を許容する動作空間３０が確保され
る。一方、子チップ２の周縁部には、表面弾性波フィル
タ２２を包囲する壁状の周縁接合部２３が全周に渡って
形成されている。この周縁接合部２３は、バンプＢ２１
〜Ｂ２４，ＢＧと同じ材料で形成されることが好まし
く、この場合には、バンプＢ２１〜Ｂ２４，ＢＧの形成
工程において、周縁接合部２３を同時に形成できる。
【００２１】周縁接合部２３は、親チップ１と子チップ
２とを接合した際、これらの接合の強化に寄与するほ
か、動作空間３０を完全な閉空間に密閉する。さらに、
周縁接合部２３は、グランドラインに接続されるチップ
２のパッドＰＧ（親チップ１側の内部接続用パッドＰ１
５に対応）に配線２５を介して接続されており、これに
より、動作空間３０を外部に対して電磁シールドしてい
る。配線２５は、周縁接合部２３の形成時に、この周縁
接合部２３と同一の材料で同時に形成してもよいし、す
だれ状電極２２１，２２２と同時に形成してもよい。
２とを接合した際、これらの接合の強化に寄与するほ
か、動作空間３０を完全な閉空間に密閉する。さらに、
周縁接合部２３は、グランドラインに接続されるチップ
２のパッドＰＧ（親チップ１側の内部接続用パッドＰ１
５に対応）に配線２５を介して接続されており、これに
より、動作空間３０を外部に対して電磁シールドしてい
る。配線２５は、周縁接合部２３の形成時に、この周縁
接合部２３と同一の材料で同時に形成してもよいし、す
だれ状電極２２１，２２２と同時に形成してもよい。
【００２２】さらに、子チップ２の裏面２７には、磁性
金属膜からなるシールド膜２８が形成されている。この
シールド膜２８は、バンプＢ２１〜Ｂ２４，ＢＧと同じ
材料で形成されることが好ましく、この場合には、バン
プＢ２１〜Ｂ２４，ＢＧの形成工程において、シールド
膜２８を同時に形成することができる。また、アルミニ
ウムや銅等を蒸着または貼着して形成してもよい。
金属膜からなるシールド膜２８が形成されている。この
シールド膜２８は、バンプＢ２１〜Ｂ２４，ＢＧと同じ
材料で形成されることが好ましく、この場合には、バン
プＢ２１〜Ｂ２４，ＢＧの形成工程において、シールド
膜２８を同時に形成することができる。また、アルミニ
ウムや銅等を蒸着または貼着して形成してもよい。
【００２３】このシールド膜２８は、子チップ２を電磁
シールドして、表面弾性波フィルタ２２のノイズ特性の
向上に寄与する。シールド膜２８を、周縁接合部２３と
接続したり、子チップ２の基板にスルーホールを形成し
てその表面側のグランドラインに接続したり、ワイヤボ
ンディングにより親チップ１のグランド部に接続するな
どして、シールド膜２８をグランド部に接続すれば、そ
の電磁シールド効果はさらに向上する。また、子チップ
２の基板の電位がグランドの場合には、シールド膜２８
を基板と直接接触させるだけで、シールド膜２８の電位
を安定化できるので、電磁シールド効果を得ることがで
きる。
シールドして、表面弾性波フィルタ２２のノイズ特性の
向上に寄与する。シールド膜２８を、周縁接合部２３と
接続したり、子チップ２の基板にスルーホールを形成し
てその表面側のグランドラインに接続したり、ワイヤボ
ンディングにより親チップ１のグランド部に接続するな
どして、シールド膜２８をグランド部に接続すれば、そ
の電磁シールド効果はさらに向上する。また、子チップ
２の基板の電位がグランドの場合には、シールド膜２８
を基板と直接接触させるだけで、シールド膜２８の電位
を安定化できるので、電磁シールド効果を得ることがで
きる。
【００２４】以上のようにこの実施形態の半導体装置に
よれば、子チップ２は、表面弾性波フィルタ２２の動作
空間３０を確保した状態で親チップ１にチップ・オン・
チップ接合されるので、図２において二点鎖線で示すよ
うに、親チップ１および子チップ２を樹脂封止して共通
のパッケージ４０に収容した場合でも、封止樹脂に起因
する表面弾性波フィルタ２２の振動が抑制されて素子特
性が劣化するのを防止できる。しかも、周縁接合部２３
の働きにより、動作空間３０は完全な閉空間となってい
るので、この動作空間に封止樹脂が入り込む可能性はな
く、樹脂封止が表面弾性波フィルタ２２の素子特性に影
響を与える可能性はない。
よれば、子チップ２は、表面弾性波フィルタ２２の動作
空間３０を確保した状態で親チップ１にチップ・オン・
チップ接合されるので、図２において二点鎖線で示すよ
うに、親チップ１および子チップ２を樹脂封止して共通
のパッケージ４０に収容した場合でも、封止樹脂に起因
する表面弾性波フィルタ２２の振動が抑制されて素子特
性が劣化するのを防止できる。しかも、周縁接合部２３
の働きにより、動作空間３０は完全な閉空間となってい
るので、この動作空間に封止樹脂が入り込む可能性はな
く、樹脂封止が表面弾性波フィルタ２２の素子特性に影
響を与える可能性はない。
【００２５】このようにして、シリコンＬＳＩなどのを
構成する親チップ１と表面弾性波フィルタ素子を構成す
る子チップ２とを同一パッケージに封止できるので、移
動電話機などの機器を小型化できる。また、グランド部
に接続された周縁接合部２３およびシールド膜２８の働
きにより、動作空間３０を電磁シールドすることができ
るので、表面弾性波フィルタ２２の特性を安定化するこ
とができ、これにより、親チップ１上において、表面弾
性波フィルタ２２は優れた動作特性を有することができ
る。
構成する親チップ１と表面弾性波フィルタ素子を構成す
る子チップ２とを同一パッケージに封止できるので、移
動電話機などの機器を小型化できる。また、グランド部
に接続された周縁接合部２３およびシールド膜２８の働
きにより、動作空間３０を電磁シールドすることができ
るので、表面弾性波フィルタ２２の特性を安定化するこ
とができ、これにより、親チップ１上において、表面弾
性波フィルタ２２は優れた動作特性を有することができ
る。
【００２６】この発明の一実施形態の説明は以上のとお
りであるが、この発明は他の形態でも実施することが可
能である。たとえば、上述の実施形態では、可動素子と
して表面弾性波フィルタを例にとったが、この発明は、
発振器などの表面弾性波素子の他マイクロマシーン、セ
ンサなどの他の微小移動を伴う装置にも適用することが
可能である。
りであるが、この発明は他の形態でも実施することが可
能である。たとえば、上述の実施形態では、可動素子と
して表面弾性波フィルタを例にとったが、この発明は、
発振器などの表面弾性波素子の他マイクロマシーン、セ
ンサなどの他の微小移動を伴う装置にも適用することが
可能である。
【００２７】また、上記の実施形態では、周縁接合部２
３およびシールド膜２８をグランド部に接続することと
したが、これらの低インピーダンス部（電源部またはグ
ランド部）に接続されれば、電磁シールド効果を発揮す
ることができる。また、上述の実施形態では、周縁接合
部２３は、子チップ２のパッドＰＧに配線２５を介して
接続されているが、たとえば、周縁接合部２３を、親チ
ップ１のグランドのみに接続するように形成しても、電
磁シールド効果を得ることができる。
３およびシールド膜２８をグランド部に接続することと
したが、これらの低インピーダンス部（電源部またはグ
ランド部）に接続されれば、電磁シールド効果を発揮す
ることができる。また、上述の実施形態では、周縁接合
部２３は、子チップ２のパッドＰＧに配線２５を介して
接続されているが、たとえば、周縁接合部２３を、親チ
ップ１のグランドのみに接続するように形成しても、電
磁シールド効果を得ることができる。
【００２８】また、上記の実施形態では、子チップ２に
バンプＢ２１〜Ｂ２４，ＢＧを設けているが、親チップ
１側に同様のバンプを設けてもよく、親チップ１および
子チップ２の両方にバンプを設けて、バンプ同士を接合
することによって親チップ１および子チップ２のチップ
・オン・チップ接合を達成してもよい。周縁接合部２３
に関しても同様であり、親チップ１側に同様の周縁接合
部を設けてもよく、親チップ１および子チップ２の両方
に周縁接合部を設け、これらを相互に接合するようにし
てもよい。
バンプＢ２１〜Ｂ２４，ＢＧを設けているが、親チップ
１側に同様のバンプを設けてもよく、親チップ１および
子チップ２の両方にバンプを設けて、バンプ同士を接合
することによって親チップ１および子チップ２のチップ
・オン・チップ接合を達成してもよい。周縁接合部２３
に関しても同様であり、親チップ１側に同様の周縁接合
部を設けてもよく、親チップ１および子チップ２の両方
に周縁接合部を設け、これらを相互に接合するようにし
てもよい。
【００２９】また、親チップ１と子チップ２との間に動
作空間を確保するための金属隆起部は、さほどの高さを
要しないので、一般に電解めっきまたは無電解めっきに
よって形成されるバンプのほかにも、金属蒸着膜で構成
することもできる。周縁接合部についても同様であり、
めっきにより形成された厚膜状のものを用いることもで
きるし、金属蒸着膜のように比較的薄い膜で周縁接合部
を形成してもよい。
作空間を確保するための金属隆起部は、さほどの高さを
要しないので、一般に電解めっきまたは無電解めっきに
よって形成されるバンプのほかにも、金属蒸着膜で構成
することもできる。周縁接合部についても同様であり、
めっきにより形成された厚膜状のものを用いることもで
きるし、金属蒸着膜のように比較的薄い膜で周縁接合部
を形成してもよい。
【００３０】さらに、上記の実施形態では、親チップ１
の表面１１に１つの子チップ２が接合される場合につい
て説明したが、親チップ１の表面１１に２つ以上の子チ
ップを接合するようにしてもよい。さらに、上記の実施
形態では、親チップ１は、シリコンからなるチップであ
ることとしたが、シリコンの他にも、ガリウム砒素半導
体やゲルマニウム半導体などの他の任意の半導体材料を
用いた半導体チップをこの発明の半導体装置に適用する
ことができる。この場合に、親チップと子チップとの材
料は、同じでもよいし異なっていてもよい。
の表面１１に１つの子チップ２が接合される場合につい
て説明したが、親チップ１の表面１１に２つ以上の子チ
ップを接合するようにしてもよい。さらに、上記の実施
形態では、親チップ１は、シリコンからなるチップであ
ることとしたが、シリコンの他にも、ガリウム砒素半導
体やゲルマニウム半導体などの他の任意の半導体材料を
用いた半導体チップをこの発明の半導体装置に適用する
ことができる。この場合に、親チップと子チップとの材
料は、同じでもよいし異なっていてもよい。
【００３１】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
の範囲で種々の設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る半導体装置の分解
斜視図である。
斜視図である。
【図２】上記半導体装置の断面図である。
１ 親チップ（半導体チップ） ２ 子チップ（表面可動素子） Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５ 内部接続用
パッド（接続パッド） Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４，ＰＧ パッド（接
続パッド） Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２，ＢＧ バンプ（パ
ッド接合部） ２２ 表面弾性波フィルタ（可動素子） ２３ 周縁接合部 ２８ シールド膜 ３０ 動作空間
パッド（接続パッド） Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４，ＰＧ パッド（接
続パッド） Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２，ＢＧ バンプ（パ
ッド接合部） ２２ 表面弾性波フィルタ（可動素子） ２３ 周縁接合部 ２８ シールド膜 ３０ 動作空間
Claims (7)
- 【請求項１】表面に接続パッドが形成された半導体チッ
プと、 この半導体チップの表面に重ね合わせて接合され、上記
半導体チップに対向する表面に可動素子および接続パッ
ドが形成された表面可動素子と、 上記半導体チップの表面の接続パッドと上記表面可動素
子の接続パッドを接続するとともに、上記半導体チップ
と上記表面可動素子との間に、上記可動素子の移動動作
を許容する動作空間を確保するパッド接合部とを含むこ
とを特徴とする半導体装置。 - 【請求項２】上記パッド接合部は、上記半導体チップま
たは表面可動素子の接続パッド上に設けられた金属隆起
部であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】上記可動素子は、表面弾性波素子であるこ
とを特徴とする請求項１または２記載の半導体装置。 - 【請求項４】上記半導体チップと上記表面可動素子の間
に配置されてこれらを互いに接合するとともに、上記表
面可動素子の周縁を包囲する周縁接合部をさらに含むこ
とを特徴とする請求項１ないし３のいずれかに記載の半
導体装置。 - 【請求項５】上記周縁接合部は、導電性材料で構成され
ていることを特徴とする請求項４記載の半導体装置。 - 【請求項６】上記周縁接合部を上記半導体チップまたは
上記表面可動素子の低インピーダンス部に接続したこと
を特徴とする請求項５記載の半導体装置。 - 【請求項７】上記表面可動素子の上記可動素子が形成さ
れた表面とは反対側の面である裏面に、金属からなるシ
ールド膜を形成したことを特徴とする請求項１ないし６
のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022689A JP2000223655A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
| US09/493,168 US6396154B1 (en) | 1999-01-29 | 2000-01-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022689A JP2000223655A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223655A true JP2000223655A (ja) | 2000-08-11 |
Family
ID=12089853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022689A Pending JP2000223655A (ja) | 1999-01-29 | 1999-01-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6396154B1 (ja) |
| JP (1) | JP2000223655A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116628A (ja) * | 2005-10-24 | 2007-05-10 | Kyocera Corp | 弾性表面波装置及び通信装置 |
| JP2010193487A (ja) * | 2010-03-29 | 2010-09-02 | Panasonic Corp | 集積回路装置 |
| JP2011205129A (ja) * | 2011-06-13 | 2011-10-13 | Renesas Electronics Corp | 半導体装置 |
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744114B2 (en) * | 2001-08-29 | 2004-06-01 | Honeywell International Inc. | Package with integrated inductor and/or capacitor |
| JP2003084008A (ja) * | 2001-09-10 | 2003-03-19 | Mitsubishi Electric Corp | 半導体デバイス |
| JP3744828B2 (ja) * | 2001-09-14 | 2006-02-15 | ユーディナデバイス株式会社 | 半導体装置 |
| JP4077261B2 (ja) * | 2002-07-18 | 2008-04-16 | 富士通株式会社 | 半導体装置 |
| US20040245651A1 (en) * | 2003-06-09 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US8222721B2 (en) * | 2003-09-15 | 2012-07-17 | Silicon Laboratories Inc. | Integrated circuit suitable for use in radio receivers |
| JP4366472B2 (ja) * | 2003-11-19 | 2009-11-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| DE102004042941B3 (de) * | 2004-09-02 | 2006-04-06 | Infineon Technologies Ag | Hochfrequenzmodul mit Filterstrukturen und Verfahren zu dessen Herstellung |
| JP2006086149A (ja) * | 2004-09-14 | 2006-03-30 | Toshiba Corp | 半導体装置 |
| TWI331387B (en) * | 2007-01-10 | 2010-10-01 | Advanced Semiconductor Eng | Embedded passive device and methods for manufacturing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290118A (en) * | 1979-09-28 | 1981-09-15 | Massachusetts Institute Of Technology | Solid state devices combining the use of surface-acoustic-wave devices and charge-coupled devices |
| US5438305A (en) * | 1991-08-12 | 1995-08-01 | Hitachi, Ltd. | High frequency module including a flexible substrate |
| US5422615A (en) * | 1992-09-14 | 1995-06-06 | Hitachi, Ltd. | High frequency circuit device |
| KR100467946B1 (ko) * | 1997-01-24 | 2005-01-24 | 로무 가부시키가이샤 | 반도체 칩의 제조방법 |
| US6057598A (en) * | 1997-01-31 | 2000-05-02 | Vlsi Technology, Inc. | Face on face flip chip integration |
| US6166436A (en) * | 1997-04-16 | 2000-12-26 | Matsushita Electric Industrial Co., Ltd. | High frequency semiconductor device |
-
1999
- 1999-01-29 JP JP11022689A patent/JP2000223655A/ja active Pending
-
2000
- 2000-01-28 US US09/493,168 patent/US6396154B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116628A (ja) * | 2005-10-24 | 2007-05-10 | Kyocera Corp | 弾性表面波装置及び通信装置 |
| JP2010193487A (ja) * | 2010-03-29 | 2010-09-02 | Panasonic Corp | 集積回路装置 |
| JP2011205129A (ja) * | 2011-06-13 | 2011-10-13 | Renesas Electronics Corp | 半導体装置 |
| US8981574B2 (en) | 2012-12-20 | 2015-03-17 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US9633973B2 (en) | 2012-12-20 | 2017-04-25 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| US6396154B1 (en) | 2002-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223653A (ja) | チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ | |
| US6114635A (en) | Chip-scale electronic component package | |
| CN1518213B (zh) | 表面声波器件及其制造方法 | |
| JP2000223655A (ja) | 半導体装置 | |
| JPH0799420A (ja) | 弾性表面波素子実装回路 | |
| JPH11239037A (ja) | 弾性表面波装置 | |
| JP2004080221A (ja) | 弾性波デバイス及びその製造方法 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JPH09232904A (ja) | Ｓａｗフィルタ用セラミックパッケージ | |
| JP2000209061A (ja) | 弾性表面波素子および弾性表面波装置 | |
| JPH07307413A (ja) | 半導体装置 | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JP2006080921A (ja) | 表面弾性波デバイス、及びその製造方法 | |
| JPH02283112A (ja) | 弾性表面波装置 | |
| JP3439975B2 (ja) | 弾性表面波装置 | |
| JP2004072641A (ja) | 表面実装用の水晶発振器 | |
| JP2002026656A (ja) | Ｓａｗ発振器 | |
| JP4216646B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPH09181562A (ja) | 二層配置弾性表面波素子 | |
| JP3758066B2 (ja) | 半導体装置とその製造方法 | |
| JP2003087093A (ja) | 弾性表面波フィルタ | |
| JPH02291140A (ja) | 超高周波帯実装構造 | |
| JP2002324864A (ja) | 電子部品装置 | |
| JP2003152130A (ja) | 集積回路装置 | |
| KR100489825B1 (ko) | 플립칩형 표면탄성파 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |