JP2000224837A - ゲート駆動回路及び当該ゲート駆動回路の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】ゲインを落とさずに発振を抑え、過電流を保護
可能なゲート駆動回路及び当該ゲート駆動回路の制御方
法を提供する。 【解決手段】スイッチング素子１０の主電流から素子電
流検出出力を分流させ、電流源１６により当該電流検出
出力から一定電流を引き去って差電流を取り出し、当該
差電流が負にならないようダイオード１７、１８によっ
て制限し、制限された差電流をコンデンサ１９によって
積算し、当該コンデンサ１９の電圧に基づきスイッチン
グ素子１０のゲート端子１０Ｇの電圧を制御する電界効
果トランジスタ２０とを具備するゲート駆動回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳゲート型等
の電力用スイッチング素子を使用したゲート駆動回路及
び当該ゲート駆動回路の制御方法に関する。

【０００２】

【従来の技術】最近、高電圧・大電流のＭＯＳ（Ｍｅｔ
ａｌ Ｏｘｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲ
ート型の電力用スイッチング素子が実用化されてきた。
ＭＯＳゲート型スイッチング素子は、従来より使われて
いるＧＴＯのようなサイリスタ系のスイッチング素子に
比べて、スイッチングが高速であること、安全動作範囲
が広いこと、電圧駆動形のデバイスであり制御性が高い
こと等多くの利点がある。

【０００３】上記特徴の一つである制御性の高さを利用
して、直流短絡等による過電流から素子を保護すること
が、ゲート駆動回路からの制御で可能になる。

【０００４】従来より用いられている過電流保護機能を
有するゲート駆動回路７を図７に示す。図７において、
電力用スイッチング素子１０が、保護の対象となる主回
路素子である。素子１０は、コレクタ１０Ｃ、エミッタ
１０Ｅ、ゲート１０Ｇの他に、センス端子１０Ｓを有す
る。センス端子１０Ｓにはエミッタ電流の一部がセンス
端子電流として流出している。当該センス端子電流とエ
ミッタ電流の比率は、素子によって決まるほぼ一定の値
となる。センス端子１０Ｓには、電流制限トランジスタ
９のベース９Ｂと、当該電流制限トランジスタ９のベー
ス９Ｂ・エミッタ９Ｅ間に接続された検出抵抗８とが並
列に接続されている。また、電流制限トランジスタ９の
コレクタ端子９Ｃはダイオード１４を介して、スイッチ
ング素子１０のゲートに接続され、スイッチング素子１
０のゲートはゲート抵抗１５を介して、上位の駆動回路
３６に接続されている。

【０００５】以下、主回路において、スイッチング時に
おけるｄｖ／ｄｔ効果等によって過電流が流れた場合を
例として、ゲート駆動回路７の動作を説明する。

【０００６】センス端子電流は、前述のとおりエミッタ
電流に対してほぼ一定の割合となっている。従って、ス
イッチング素子１０のエミッタ電流が過電流によって増
大するとともに、センス端子電流もまた増大する。そし
て、センス端子電流が、検出抵抗８と電流制限トランジ
スタ９の静特性から決まる一定の値を超えると、電流制
限トランジスタ９が導通を始め、ダイオード１４を介し
て、電流制限トランジスタ９のコレクタ電流が流れ始め
る。スイッチング素子１０のゲート端子１０Ｇ・エミッ
タ端子１０Ｅ間電圧は、ゲート駆動回路７の出力電圧か
らゲート抵抗１５による電圧降下を差し引いたものだか
ら、電流制限トランジスタ９のコレクタ電流が流れるほ
ど、スイッチング素子１０のゲート端子１０Ｇ・エミッ
タ端子１０Ｅ間電圧ＶＧＥは下がっていく。スイッチン
グ素子１０のゲート・エミッタ間電圧ＶＧＥが活性状態
と飽和状態の閾値を割り込むと、スイッチング素子１０
の動作は飽和状態から活性状態に移行し、電圧ＶＧＥに
よってコレクタ電流ＩＣが制御され過電流のレベルは抑
えられるようになる。このとき、電流制限トランジスタ
９のコレクタ電流は検出抵抗８と電流制限トランジスタ
９の静特性から決まる一定値に落ち着いていく。これが
過電流制限状態である。

【０００７】図７には図示しないが、過電流制限状態に
入ったことは外部に置かれた上位装置の制御部に通知さ
れる。過電流制限状態では、スイッチング素子１０には
電源電圧と等しい電圧が印加されるとともに大電流が流
れるので、スイッチング素子１０の損失は非常に大き
い。過電流制限状態に耐えられる時間は高々数十μｓで
しかない。そのため、上位装置の制御部は、スイッチン
グ素子が過電流制限状態に入ったことを検出し次第必要
な準備を整え、ゲート駆動回路７にオフ信号を送出し、
スイッチング素子１０を安全にオフさせることで、スイ
ッチング素子１０を保護する。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の方式では、過電流制限動作時に電流が発振して
しまう問題があった。これは以下の理由による。

【０００９】従来方式の過電流制限動作は、スイッチン
グ素子１０をスイッチング領域ではなく活性領域に置
き、スイッチング素子１０、電流制限トランジスタ９、
ゲート抵抗１５からなる負帰還回路によってスイッチン
グ素子１０のコレクタ電流をある一定の値に制御する制
御系を構成することによってなされている。この制御系
は、ゲート抵抗１５およびスイッチング素子１０の等価
入力容量からなる１つの極を主な極とし、スイッチング
素子１０の伝達特性などによって形成される１つ以上の
極を高周波数域に有する。そのため、制御系の一巡伝達
特性のゲインが大きすぎる場合には、二つ以上の極を有
する高周波数域において系が発振してしまう。発振を抑
えるための一つの方策はゲインを下げることである。た
とえば、電流制限トランジスタ９の増幅度を落とすこと
などによる。しかしながら、ゲインを落とすことで系の
安定度は増すが、過電流制御された状態でのスイッチン
グ素子１０の電流が設定された値に対する誤差が大きく
なったり、過電流制限に移行するまでの移行時間が長く
なるなどの弊害もまた生じる。

【００１０】

【課題を解決するための手段】本発明は、上記問題点を
解決するために、ゲインを落とさずに発振を抑え、過電
流を保護可能なゲート駆動回路及び当該ゲート駆動回路
の制御方法を提供するものであり、以下に示す（１）、
（２）の特徴を具備するものである。 （１） 本発明は、主電流から素子電流検出出力を分流
する電流検出端子と制御入力端子を備えた電力用スイッ
チング素子と、前記電流検出端子によって分流された該
電流検出出力から一定電流を引き去る演算手段と、前記
演算手段によって一定電流を引き去られた電流検出出力
の電流値が正の場合当該電流を積算する積算手段と、前
記積算手段の出力に基づき前記スイッチング素子の制御
入力端子電圧を制御する制御手段とを具備するゲート駆
動回路である。

【００１１】このような構成によれば、保護対象である
電力用スイッチング素子から電流検出端子により素子電
流検出出力を取り出した後、当該電流検出出力から演算
手段により一定電流を引き去る。この一定電流が引き去
られた電流検出出力の電流値は負にならないように制限
手段により制限され、当該電流検出出力を、積算手段に
より積算し、当該積算による積算手段の出力に基づき制
御手段を駆動させ前記電力用スイッチング素子の電圧を
制御するゲート駆動回路となる。

【００１２】従って、フィードバック制御による従来の
ゲート駆動回路とは異なり、積算手段の出力に基づき電
力用スイッチング素子の制御を行うことになる。その結
果、フィードバック制御を原因とする発信は発生せず、
安定したゲート駆動回路が実現できる。

【００１３】前記ゲート駆動回路は、前記積算手段とし
てコンデンサを具備し、前記コンデンサの電圧を当該積
算手段の出力値として用いることを特徴とすることが好
ましい。

【００１４】このような構成によれば、コンデンサの電
圧により電力用スイッチング素子の電圧を制御するか
ら、フィードバック制御を原因とする発信は発生せず、
安定したゲート駆動回路が実現できる。

【００１５】前記ゲート駆動回路は、前記制御手段とし
て電界効果型能動素子を具備することが好ましい。

【００１６】このような構成によれば、電界効果型能動
素子は、積算手段の電圧によって駆動し電力用スイッチ
ング素子の電圧制御を行うから、フィードバック制御を
原因とする発信は発生せず、安定したゲート駆動回路が
実現できる。

【００１７】前記ゲート駆動回路は、前記電力用スイッ
チング素子の制御入力端子に対して並列に電流制御型能
動素子を設け、前記電流制御型能動素子を制御する制御
電流を前記積算手段の出力値により決定することを特徴
とすることが好ましい。

【００１８】このような構成によれば、当該電流制御型
能動素子によって増幅されることとなる。その結果、前
記制御手段の増幅度が不足する場合においても安定した
ゲート駆動回路の実現が可能である。

【００１９】前記ゲート駆動回路は、前記演算手段が電
流検出出力から引き去る電流値を設定する電流値設定手
段をさらに具備することが好ましい。

【００２０】このような構成によれば、電流検出出力か
ら引き去る一定電流値を設定することにより電力用スイ
ッチング素子を流れる過電流の値を変更することができ
る。従って、過電流の値に応じた電力用スイッチング素
子の電圧の制御が可能となり、安定したゲート駆動回路
が実現できる。

【００２１】前記ゲート駆動回路において、当該制御手
段の駆動開始を検出する検出手段をさらに具備すること
が好ましく、また、前記積算手段の出力値が、閾値を上
回ったことを通知する通知手段をさらに具備することが
好ましい。

【００２２】このような構成によれば、電力用スイッチ
ング素子が過電流状態になった場合、早期の検出、通知
を行うことができる。

【００２３】前記ゲート駆動回路は、前記積算手段の出
力値を０にリセットするリセット手段をさらに具備する
ことが好ましい。

【００２４】このような構成によれば、当該ゲート駆動
回路に対してさらなる上位制御装置による過電流の遮断
の後、リセット手段により積算手段の出力値を０にリセ
ットすれば、再び正常動作を行うことができる。 （２） 本発明は、ゲート駆動回路の制御方法であっ
て、制御入力端子を備えた電力用スイッチング素子を流
れる主電流を素子電流検出出力を分流し、前記素子電流
検出出力から一定電流を引き去って差電流を取り出し、
当該差電流を積算手段により積算し、前記電力用スイッ
チング素子の制御入力端子に対して並列に設けた制御手
段を前記積算手段の積算された出力に基づいて制御する
ことにより前記制御入力端子電圧を制御することを特徴
とするゲート駆動回路の制御方法である。

【００２５】このような構成によれば、保護対象である
電力用スイッチング素子から電流検出端子により素子電
流検出出力を取り出した後、当該電流検出出力から一定
電流を引き去る。この一定電流が引き去られた電流検出
出力の電流を、積算手段により積算し、当該積算による
積算手段の出力に基づき制御手段を駆動させ前記電力用
スイッチング素子の電圧を制御するゲート駆動回路とな
る。

【００２６】従って、フィードバック制御による従来の
ゲート駆動回路とは異なり、積算手段の出力に基づき電
力用スイッチング素子の制御を行うことになる。その結
果、フィードバック制御を原因とする発信は発生せず、
安定したゲート駆動回路の制御が実現できる。

【００２７】前記ゲート駆動回路の制御方法において、
前記積算手段をコンデンサとし、当該コンデンサの電圧
を前記積算手段の出力値として電力用スイッチング素子
の制御入力端子電圧を制御することを特徴とするゲート
駆動回路の制御方法である。

【００２８】このような構成によれば、コンデンサの電
圧により電力用スイッチング素子の電圧を制御するか
ら、フィードバック制御を原因とする発信は発生せず、
安定したゲート駆動回路の制御が実現できる。

【００２９】前記ゲート駆動回路の制御方法において、
前記素子電流検出出力から引き去る一定電流の電流値を
設定可能とすることにより、前記電力用スイッチング素
子に流れる過電流を設定可能としたゲート駆動回路の制
御方法である。

【００３０】このような構成によれば、電流検出出力か
ら引き去る一定電流値を設定することにより電力用スイ
ッチング素子を流れる過電流の値を変更することができ
る。従って、過電流の値に応じた電力用スイッチング素
子の電圧の制御が可能となり、安定したゲート駆動回路
が実現できる。

【００３１】前記ゲート駆動回路の制御方法において、
前記制御手段を電界効果型能動素子として前記制御入力
端子電圧を制御することことを特徴とするゲート駆動回
路の制御方法である。

【００３２】このような構成によれば、電界効果型能動
素子は、積算手段の電圧によって駆動し電力用スイッチ
ング素子の電圧制御を行うから、フィードバック制御を
原因とする発信は発生せず、安定したゲート駆動回路が
実現できる。

【００３３】前記ゲート駆動回路の制御方法において、
前記電界効果型能動素子に対して直列に電流制御型能動
素子を設け、当該電流制御型能動素子により前記電界効
果型能動素子の増幅度の不足を補って電力用スイッチン
グ素子の制御入力端子電圧を制御することを特徴とする
ゲート駆動回路の制御方法である。

【００３４】このような構成によれば、当該電流制御型
能動素子によって増幅されることとなる。その結果、前
記制御手段の増幅度が不足する場合においても安定した
ゲート駆動回路の実現が可能である。

【００３５】前記ゲート駆動回路の制御方法において、
前記制御手段によって前記制御入力端子電圧を制御する
とき、前記制御手段の電流導通を利用した通知手段によ
って当該制御の開始を通知するゲート駆動回路の制御方
法である。

【００３６】このような構成によれば、電力用スイッチ
ング素子が過電流状態になった場合、早期の検出、通知
を行うことができる。

【００３７】前記ゲート駆動回路の制御方法において、
前記制御手段により前記制御入力端子電圧を制御した
後、リセット手段により前記積算手段の出力値を０にリ
セットして同様の動作を繰り返すゲート駆動回路の制御
方法である。

【００３８】このような構成によれば、当該ゲート駆動
回路に対するｂ上位制御装置による過電流の遮断の後、
リセット手段により積算手段の出力値を０にリセットす
れば、再び正常動作を行うことができる。

【００３９】

【発明の実施形態】以下、本発明の第１実施例〜第６実
施例を図面に従って説明する。 （第１実施例）図１は、第１実施例に係るゲート駆動回
路１の概略構成を示している。

【００４０】図１において、保護対象となるスイッチン
グ素子１０は、コレクタ１０Ｃ、エミッタ１０Ｅ、ゲー
ト１０Ｇの他に、センス端子１０Ｓを具備している。セ
ンス端子１Ｓには、過電流検出出力としてエミッタ電流
Ｉｅの一部をセンス端子電流として分流させている。

【００４１】なお、センス端子電流Ｉｓとエミッタ電流
Ｉｅとの比率は、スイッチング素子の特性によって一定
の値に決まる。

【００４２】電流源１６は、センス端子電流Ｉｓから一
定電流Ｉｒｅｆを引き去る制限手段であり、積算手段と
してのコンデンサ１９には、差電流Ｉｄ＝Ｉｓ−Ｉｒｅ
ｆだけの電流がダイオード１８を介して流れ込む。従っ
て、コンデンサ１９の両端にかかる電圧は、コンデンサ
１９の電気容量の逆数を比例定数とした差電流Ｉｄの時
間積分に比例する。

【００４３】なお、一定電流Ｉｒｅｆの大きさは、過電
流の大きさに対応して決定される。

【００４４】また、ダイオード１８は、整流機能を果た
し、差電流Ｉｄをすべて基準電流としてコンデンサ１９
に流入させるためのものである。

【００４５】コンデンサ１９は、電界効果トランジスタ
２０のゲート・ソース端子間に接続されている。また、
電界効果トランジスタ２０のドレイン端子２０Ｄは、ダ
イオード１４を介してスイッチング素子１０のゲート端
子１０Ｇに接続されている。

【００４６】また、ゲート端子１０Ｇは、ゲート抵抗１
５を介して上位の駆動回路３５に接続されている。

【００４７】次に、上記構成を持つゲート駆動回路１の
動作を説明する。

【００４８】例えば、スイッチングサージ電圧等により
ゲート駆動回路１が過電流状態に陥った場合、エミッタ
電流Ｉｅが急峻に増大する。上述したように、エミッタ
電流Ｉｅと、当該エミッタ電流Ｉｅから分流しているセ
ンス端子電流Ｉｓとの比は一定であるから、エミッタ電
流Ｉｅの増大に伴ってセンス電流Ｉｓも急峻に増大す
る。

【００４９】センス端子電流Ｉｓから電流源１６によっ
て一定電流Ｉｒｅｆを引き去った値Ｉｓ−Ｉｒｅｆを差
電流Ｉｄと定義し、当該差電流Ｉｄが正の場合、差電流
Ｉｄは、ダイオード１８を介してコンデンサ１９へ流入
する。すると、コンデンサ１９の両端は、時間に比例し
て電位差が高くなっていく。

【００５０】このコンデンサ１９は、電界効果トランジ
スタ２０のゲート端２０Ｇ−ソース端子２０Ｓに接続さ
れているから、コンデンサ１９にかかる電圧がゲート電
圧となる。電界効果トランジスタ２０は、コンデンサ１
９の電圧によって制御され、コンデンサ１９の電圧が閾
値を超えると、ドレイン２０Ｄ−ソース２０Ｓ間が導通
し電流が流れる。

【００５１】すなわち、過電流によってエミッタ電流Ｉ
ｅが急増した場合には、センス端子電流Ｉｓ及び差電流
Ｉｄも急増し、コンデンサ１９の両端は、電界効果トラ
ンジスタ２０が導通を始める程度の電位差を急峻にも
つ。その結果、ダイオード１４を介して、電界効果トラ
ンジスタ２０のドレイン電流Ｉ_Ｄを流すことによってス
イッチング素子１０のゲート電圧を低下させ、過電流を
抑える構成となっている。

【００５２】一方、仮に、差電流Ｉｄが正とならない場
合には、ダイオード１８には差電流Ｉｄは流れず、ゲー
ト端子２０Ｇにゲート電圧はかからない。コンデンサ１
９には差電流Ｉｄが流れ込まず、電位差が起こらないか
らである。従って、過電流保護回路は動作せず、良好な
主回路の動作が維持される。

【００５３】このような構成によれば、従来技術と異な
り、スイッチング素子１０のゲート電圧はフィードバッ
ク制御系で制御されない。電流源１６によって決まる電
流値よりも検出電流の値が小さくなった時点でコンデン
サ１９の電圧は一定に保持され、これによりスイッチン
グ素子１０のゲート電圧もまた一定の値となるからであ
る。このようにフィードバック制御がなされないため
に、従来技術で問題となる発振などの不安定現象が起こ
らないゲート駆動回路を実現できる。

【００５４】（第２の実施形態）図２は、第２の実施形
態に係るゲート駆動回路を示している。図２では、積算
手段として演算増幅器２１とコンデンサ１９とからなる
積分器を用いている。演算増幅器２１には、入力バイア
ス電流の小さいＭＯＳ入力型やＪ−ＦＥＴ入力型の演算
増幅器を用いている。

【００５５】図２において、ゲート駆動回路２が過電流
状態に陥った場合、差電流Ｉｄがダイオード１８を介し
てコンデンサ１９に流れ込む。これによりコンデンサ１
９に電位差が生じ、この電位差がある閾値を超えると、
演算増幅器２１の正相入力端子に対して逆相入力端子の
電位差が高くなり、演算増幅器２１は負の出力を生ずる
ようになる。その結果、ダイオード１４を介して、電界
効果トランジスタ２０のドレイン電流Ｉ_Ｄを流すことに
よってスイッチング素子１０のゲート電圧を低下させ、
過電流を抑えることになる。

【００５６】一方、ゲート駆動回路２が通常状態、すな
わち、過電流が流れていない場合、差電流Ｉｄは負であ
るので、ダイオード１８に差電流Ｉｄは流れず、演算増
幅器２１の正相入力端子に対して逆相入力端子の電位差
は低く、演算増幅器２１は正の出力を生ずるようにな
る。従って、ダイオード１４を介して、電界効果トラン
ジスタ２０のドレイン電流Ｉ_Ｄは流れ込まず、良好な主
回路の動作が維持される。

【００５７】このような構成によれば、スイッチング素
子１０のゲート電圧はフィードバック制御系で制御され
ないから、従来技術で問題となる発振などの不安定現象
が起こらないゲート駆動回路を実現できる。

【００５８】（第３の実施形態）本発明の第１の実施形
態では、該積算手段としてコンデンサを用い、その出力
によって電界効果トランジスタ２０を導通させスイッチ
ング素子１のゲート電圧を制御していた。しかし、ゲー
ト抵抗１５が小さい値の場合などでは、電界効果トラン
ジスタ２０の増幅度が不足し、過電流からスイッチング
素子を保護するに至らない場合もある。こうした場合に
対応するのが、図３に示すゲート駆動回路３である。

【００５９】当該ゲート駆動回路３は、図１に示した第
１の実施形態におけるゲート駆動回路１に、電流制御型
トランジスタ２２をダイオード１４と電界効果型トラン
ジスタ２０との間に直列に接続したものである。この電
流制御型トランジスタ１２によって、電界効果トランジ
スタ２０の出力をさらに増幅し、当該電界効果トランジ
スタ２０の増幅度の不足を補うものである。

【００６０】すなわち、ゲート駆動回路３が過電流状態
に陥った場合、差電流Ｉｄがコンデンサ１９に流れ込
む。これによりコンデンサ１９の電圧が閾値を超える
と、ドレイン２０Ｄ−ソース２０Ｓ間が導通し電流が流
れる。ドレイン電流Ｉ_Ｄは、電流制御型トランジスタ２
２によって増幅されているから、電界効果トランジスタ
２０の増幅不足を補うことができる。

【００６１】（第４の実施形態）第１〜第３の実施形態
では、過電流の値は一定の値とみなしてきた。しかし、
装置によっては過電流設定値を可変したい場合もある。
図４に示すゲート駆動回路４は、こうした場合に対応す
るものである。

【００６２】当該ゲート駆動回路４は、図２に示したゲ
ート駆動回路２において、電流源１６に代わって接合型
電界効果トランジスタ２３を設け、そのドレイン端子２
３Ｄにバイアス電源２４が接続され、そのゲート端子２
３Ｇに電流設定端子２６には抵抗２５、ゲート２３Ｇ・
ドレイン２３Ｄ間には抵抗２５が接続されている。

【００６３】上記構成であるゲート駆動回路４の動作時
において、スイッチング素子１０のセンス端子１０Ｓか
ら引き去られる電流検出出力の電流値は、接合型電界効
果トランジスタ２３のドレイン電流である。接合型電界
効果トランジスタ２３のドレイン電流は、電流設定端子
２６より与えられるゲート・ソース間電圧で決定され
る。従って、ゲート駆動回路４の外部に図示しない上位
の制御装置を設け、当該制御装置より電流設定端子２６
に適当な電圧を与えるようにすることで、接合型電界効
果トランジスタ２３のドレイン電流を調節することがで
きる。当該ドレイン電流、すなわち、センス端子電流Ｉ
ｓとエミッタ電流Ｉｅとの比率は、一定の値に決まるか
ら、過電流設定値を変更することができ、装置に適した
過電流保護のための制御が可能である。

【００６４】（第５の実施形態）一般に、多くの電力変
換装置では、装置が過電流状態のような異常状態に陥っ
たことを早期に検出し、把握することが重要である。

【００６５】図５に示すゲート駆動回路５は、こうした
要求に対応するものである。ゲート駆動回路５は、図３
に示したゲート駆動回路３において、電流制御トランジ
スタ２２に過電流通知制御装置３４を接続したものであ
る。

【００６６】過電流通知制御装置３４は、バイポーラト
ランジスタ２７、発光ダイオード２８、抵抗２９を直列
に接続した回路と、光ファイバ３０を具備するものであ
る。

【００６７】ゲート駆動回路５の動作中、スイッチング
素子１０が過電流状態に陥り、第３の実施形態における
ゲート駆動回路３と同様にして、電界効果トランジスタ
２０が動作する。すると、同時に電流制御トランジスタ
２２も導通を始め、それととともにバイポーラトランジ
スタ２７が動作する。バイポーラトランジスタ２７のコ
レクタ電流によって発光ダイオード２８が発光し、光フ
ァイバ３０によって図示していない上位の制御装置に光
信号の形で過電流の発生が伝えられる。

【００６８】このような構成によれば、上位の制御装置
でスイッチング素子１０の過電流状態を早期に検出、通
知することができる。

【００６９】（第６の実施形態）本発明において、積算
手段としてコンデンサ１９を使用した場合、当該コンデ
ンサ１９の出力値は、スイッチング素子１０の主電流が
ある一定の値になるまで増加し、その後は一定の値にな
る。図示していない上位制御装置の指示によって過電流
を遮断した後では、再び正常な運転状態に戻るために、
該積算手段の出力値をリセットする必要がある。

【００７０】図６に示すゲート駆動回路６は、これに対
応するものである。当該ゲート駆動回路６は、図１に示
したゲート駆動回路１において、電界効果トランジスタ
３１および抵抗３２からなりコンデンサ１９をリセット
するリセット手段を、当該コンデンサ１９と並列に接続
したものである。

【００７１】スイッチング素子１０が過電流状態に陥っ
た場合には、第１の実施形態におけるゲート駆動回路１
と同様に、コンデンサ１９の両端の電位差が閾値を超え
ると、電界効果トランジスタ２０が動作し、その後、上
位の制御装置によって過電流を遮断する。

【００７２】その後、再び正常な運転状態に戻す場合、
リセット入力端子３３に電圧を印加することで電界効果
トランジスタ３１をオンさせる。すると、電界効果トラ
ンジスタ３１はコンデンサ１９に蓄積された電荷を消費
し、これによって該積算手段としてのコンデンサ１９の
出力値は、０にリセットされる。

【００７３】このような構成によれば、ゲート駆動回路
が過電流状態に陥った場合でも、迅速に正常な運転状態
に戻ることができ、作業性を向上させることができる。

【００７４】

【発明の効果】本発明によれば、スイッチング素子に流
れる電流が過電流状態に陥ったときに、スイッチング素
子に具備した電流検出出力端子より流れる電流より、あ
る値の電流を引き去った後に、電流値が負にならないよ
うに制限を加えた後に積算し、積算した出力によってゲ
ート電圧を制御することで、フィードバック制御によら
ずに、素子に流れる主電流を制限することができる。こ
れにより、発振などの不安定現象を起こさない安定な過
電流制限手段を有するゲート駆動回路を提供できる。

【図面の簡単な説明】

【図１】第１の実施形態に係るゲート駆動回路を示す
図。

【図２】第２の実施形態に係るゲート駆動回路を示す
図。

【図３】第３の実施形態に係るゲート駆動回路を示す
図。

【図４】第４の実施形態に係るゲート駆動回路を示す
図。

【図５】第５の実施形態に係るゲート駆動回路を示す
図。

【図６】第６の実施形態に係るゲート駆動回路を示す
図。

【図７】従来のゲート駆動回路を示す図。

【符号の説明】

１、２、３、４、５、６…本発明に係るゲート駆動回
路。 １０…スイッチング素子 １６…電流源 １９…コンデンサ ２０…電界効果トランジスタ ２１…演算増幅器 ２２…電流制御型トランジスタ ２３…接合型電界効果トランジスタ ２４…バイアス電源 ２５…抵抗 ２６…電流設定端子 ２７…バイポーラトランジスタ ２８…ダイオード ２９…抵抗 ３０…光ファイバ ３１…電界効果トランジスタ ３２…抵抗 ３３…リセット入力端子 ３４…過電流通知制御装置

Claims (15)

【特許請求の範囲】
1. 【請求項１】 主電流から素子電流検出出力を分流する
   電流検出端子と制御入力端子を備えた電力用スイッチン
   グ素子と、 前記電流検出端子によって分流された該電流検出出力か
   ら一定電流を引き去る演算手段と、 前記演算手段によって一定電流を引き去られた電流検出
   出力の電流値が正の場合当該電流を積算する積算手段
   と、 前記積算手段の出力に基づき前記スイッチング素子の制
   御入力端子電圧を制御する制御手段と、 を具備するゲート駆動回路。
2. 【請求項２】 請求項１記載のゲート駆動回路におい
   て、 前記積算手段としてコンデンサを具備し、 前記コンデンサの電圧を当該積算手段の出力値として用
   いることを特徴とするゲート駆動回路。
3. 【請求項３】 請求項１記載のゲート駆動回路におい
   て、 前記制御手段として電界効果型能動素子を具備するゲー
   ト駆動回路。
4. 【請求項４】 請求項１記載のゲート駆動回路におい
   て、 前記電力用スイッチング素子の制御入力端子と並列に電
   流制御型能動素子を設け、 前記電流制御型能動素子を制御する制御電流を前記積算
   手段の出力値により決定することを特徴とするゲート駆
   動回路。
5. 【請求項５】 請求項１記載のゲート駆動回路におい
   て、 前記演算手段が電流検出出力から引き去る電流値を設定
   する電流値設定手段をさらに具備するゲート駆動回路。
6. 【請求項６】 請求項１記載のゲート駆動回路におい
   て、 前記制御手段の駆動開始を検出する検出手段をさらに具
   備するゲート駆動回路。
7. 【請求項７】 請求項１記載のゲート駆動回路におい
   て、 前記積算手段の出力値が、閾値を上回ったことを通知す
   る通知手段をさらに具備するゲート駆動回路。
8. 【請求項８】 請求項１記載のゲート駆動回路におい
   て、 前記積算手段の出力値を０にリセットするリセット手段
   をさらに具備するゲート駆動回路。
9. 【請求項９】 ゲート駆動回路の制御方法であって、 制御入力端子を備えた電力用スイッチング素子を流れる
   主電流から素子電流検出出力を分流し、 前記素子電流検出出力から一定電流を引き去って差電流
   を取り出し、 当該差電流を積算手段により積算し、 前記電力用スイッチング素子の制御入力端子に対して並
   列に設けた制御手段を前記積算手段の積算された出力に
   基づいて制御することにより前記制御入力端子電圧を制
   御することを特徴とするゲート駆動回路の制御方法。
10. 【請求項１０】 請求項９記載のゲート駆動回路の制御
    方法において、 前記積算手段をコンデンサとし、 当該コンデンサの電圧を前記積算手段の出力値として電
    力用スイッチング素子の制御入力端子電圧を制御するこ
    とを特徴とするゲート駆動回路の制御方法。
11. 【請求項１１】 請求項９記載のゲート駆動回路の制御
    方法において、 前記素子電流検出出力から引き去る一定電流の電流値を
    設定可能とすることにより、前記電力用スイッチング素
    子に流れる過電流を設定可能としたゲート駆動回路の制
    御方法。
12. 【請求項１２】 請求項９記載のゲート駆動回路の制御
    方法において、 前記制御手段を電界効果型能動素子として前記制御入力
    端子電圧を制御することことを特徴とするゲート駆動回
    路の制御方法。
13. 【請求項１３】 請求項１２記載のゲート駆動回路の制
    御方法において、 前記電界効果型能動素子に対して直列に電流制御型能動
    素子を設け、 当該電流制御型能動素子により前記電界効果型能動素子
    の増幅度の不足を補って電力用スイッチング素子の制御
    入力端子電圧を制御することを特徴とするゲート駆動回
    路の制御方法。
14. 【請求項１４】 請求項９記載のゲート駆動回路の制御
    方法において、 前記制御手段によって前記制御入力端子電圧を制御する
    とき、前記制御手段の電流導通を利用した通知手段によ
    って制御の開始を通知するゲート駆動回路の制御方法。
15. 【請求項１５】 請求項９記載のゲート駆動回路の制御
    方法において、 前記制御手段により前記制御入力端子電圧を制御した
    後、 リセット手段により前記積算手段の出力値を０にリセッ
    トして同様の動作を繰り返すゲート駆動回路の制御方
    法。