JP2000232109A - 半導体装置ならびにその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層配線を有する半導体装置において、すべ
ての層を形成した後に、しかも新たに半導体基板を露出
することなく効果的かつ効率的に水素化熱処理を行う。 【解決手段】 多層配線を有する半導体装置において、
各配線層を長チャネルトランジスタのゲート上部以外に
配置する、あるいは少なくとも長チャネルトランジスタ
のゲート上部においてスリット部を設け、すべての積層
工程終了後に水素化熱処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線層を有す
る半導体装置ならびにその製造方法、特に配線層の構造
及び形成方法に関する。

【０００２】

【従来の技術】従来、ＭＯＳ型半導体装置等、多層配線
層を有する半導体装置の製造工程においては、約４００
℃程度の水素含有雰囲気中において水素化熱処理を行う
ことが一般的である。その目的は、半導体装置の製造工
程において半導体基板とゲート酸化膜との界面に生じた
（酸素に対する）シリコン未反応手に対して水素を結合
させ、電気的に安定なゲート酸化膜を得ることに有る。

【０００３】従来このような水素化熱処理は、配線層や
絶縁層等すべての層を積層し終えた後に行われることが
一般的であり、約１μｍ以下のゲート長を有する短チャ
ンネルトランジスタについては十分な効果が得られてい
た。ところが、ゲート長が大となるにつれてその効果は
減少し、特に数十μｍ以上のゲート長を有するトランジ
スタにおいては効果が著しく減少する。その理由につい
て以下に説明する。

【０００４】ゲート長が小さい場合にはゲート面積が小
さいことや、上層である配線層において配線の面積が小
さいことから、水素は容易に拡散し、また、ゲート酸化
膜を効果的に改善することが可能となる。一方、長チャ
ネルトランジスタは半導体チップの周辺部に配置され、
その直上層は電源又は接地用の大面積配線層を設けるこ
とが一般的であり、しかもこのような配線層は、Ｔｉ、
ＴｉＮ、ＴｉＷ、Ｍｏ等バリアメタルやＡｌ等水素を透
過しにくい材料からなることが一般的である。従って、
ゲート長が大きい場合には、水素の拡散が妨げられ、ゲ
ート酸化膜の改善が十分になされないものである。

【０００５】そこで、このような問題を解決すべく種々
の研究開発がなされている。

【０００６】まず、すべての層を形成した後ではなく、
効果的に水素拡散を行うことができる段階において水素
化熱処理を行う方法として、例えば特開平１−２５１７
３９号公報において、配線層を形成する前に水素化熱処
理を行うことが開示されている。また特開平９−６４１
９４号公報においては、半導体基板表面に連通する配線
用コンタクトホールを絶縁層上に設けた段階で水素化熱
処理を行う方法が開示されている。

【０００７】また、すべての層を形成した後に効果的に
水素化熱処理を行う方法として、各層を形成した後に、
半導体装置の一部外部から半導体基板表面に連通する孔
を設け、その上で水素化熱処理を行う方法が特公昭４８
−２１４２４号公報において開示されている。

【０００８】

【発明が解決しようとする課題】しかしながら上記各方
法には以下のような問題があった。

【０００９】まず、特開平１−２５１７３９号及び特開
平９−６４１９４号公報において示された方法は、いず
れも製造工程の中途段階において水素化熱処理を行って
いるが、その後の工程においてプラズマエッチング法あ
るいはプラズマＣＶＤ法等プラズマプロセスを使用する
こと、また上層配線層とゲート酸化膜とが電気的にコン
タクトしていることから、プラズマによるゲート酸化膜
の損傷が起こってしまうという問題があった。従って、
すべての工程を終了した後に、しかも効果的に水素化熱
処理を行う方法の開発が望まれていた。

【００１０】また、特開平９−６４１９４号及び特公昭
４８−２１４２４号公報において示された方法は、いず
れも半導体基板表面に連通する孔を通じて水素を拡散さ
せることにより水素化熱処理の効果を高めることができ
るが、その一方、水素化熱処理時の大気巻き込み等によ
り孔底部に絶縁膜が形成される可能性があり、この絶縁
膜を改めて除去する必要が生じることから、製造効率上
望ましくない。特に半導体装置がシリサイド品である場
合には、シリサイド層に水素が接触することにより還元
反応が起こり、その結果オーミック接触が実現不可能と
なる可能性があることから、この方法を適用することが
できなかった。従って、このような孔を形成することな
くしかも効果的に水素化熱処理を行う方法の開発が望ま
れていた。

【００１１】そこで本発明の課題は、すべての層を形成
した後に、しかも新たに半導体基板を露出することな
く、効果的かつ効率的に水素化熱処理を行うことを可能
とする構造を有する半導体装置、ならびにその製造方法
を提供することである。

【００１２】

【課題を解決するための手段】上記課題を解決するため
の本発明の半導体装置は、多層配線を有する半導体装置
において、各配線層が長チャネルトランジスタのゲート
上部以外に配置された構造を有することを特徴とする。
これにより、水素化熱処理工程において水素の拡散を阻
害する配線層が長チャネルゲート上部に存在しないこと
から、すべての層を形成した後に水素化熱処理を行って
も水素がゲート酸化膜に十分に拡散され、ゲート酸化膜
の特性改善効果が向上する。

【００１３】また本発明の半導体装置は、多層配線を有
する半導体装置の各配線層が、少なくとも長チャネルト
ランジスタのゲート上部においてスリット部を設けてな
る構造を有することを特徴とする。これにより、すべて
の層を形成した後に水素化熱処理を行っても、配線層に
設けられたスリット部から長チャネルゲート酸化膜に水
素が十分に拡散され、ゲート酸化膜の特性改善効果が向
上する。

【００１４】また本発明の半導体装置製造方法は、多層
配線層を有する半導体装置の製造工程において、各配線
層を長チャネルトランジスタのゲート上部を避けて配置
し、かつすべての積層工程終了後に水素化熱処理を行う
ことを特徴とする。これにより、水素化熱処理工程にお
いて水素の拡散を阻害する配線層が長チャネルゲート上
部に存在しないことから、水素がゲート酸化膜に十分に
拡散され、ゲート酸化膜の特性改善効果が向上する。ま
た、ずべての積層工程終了後に水素化熱処理を行うこと
により、プラズマによるゲート酸化膜の損傷も回復さ
れ、製品の品質が向上する。

【００１５】また本発明の半導体装置製造方法は、多層
配線層を有する半導体装置の製造工程において、少なく
とも長チャネルトランジスタのゲート上部において各配
線層にスリット部を設け、かつすべての積層工程終了後
に水素化熱処理を行うことを特徴とする。これにより、
配線層に設けられたスリット部から長チャネルゲート酸
化膜に水素が十分に拡散され、ゲート酸化膜の特性改善
効果が向上する。また、すべての積層工程終了後に水素
化熱処理を行うことにより、プラズマによるゲート酸化
膜の損傷も回復され、製品の品質が向上する。

【００１６】従来、ゲート酸化膜の上層に形成される配
線層の配線パターンは、半導体装置の回路構成の観点か
ら設計されるものであった。しかるに本発明において
は、後に行う水素化熱処理の効果の向上という観点か
ら、特定の配線パターンの設計を行うものである。

【００１７】具体的には、水素化熱処理工程において水
素が半導体装置表面から長チャネルトランジスタのゲー
ト酸化膜まで拡散することが可能となるように、ゲート
上部において、配線層の存在しない領域を設けることで
ある。

【００１８】より具体的に説明すると、まず長チャネル
ゲート上部にはいかなる配線をも配置しないように配線
パターンを設計する方法がある。また、少なくとも長チ
ャネルゲート上部の配線にスリット部を設ける方法があ
る。後者の方法では、前者の方法において避けられない
問題である配線パターン設計の制限が緩和され、配線パ
ターンの自由度が増す点が好ましい。

【００１９】

【発明の実施形態】本発明の第一の実施形態について、
以下に説明する。図１は本発明の半導体装置の一実施形
態における上面図、図２は図１のＡ−Ａ’断面図であ
る。この半導体装置１００の構造について、その製造工
程に沿って説明する。

【００２０】半導体基板１１０上に、従来と同様のプロ
セスにより、長チャネルのトランジスタ１２０及び第一
層間絶縁層１３１を設ける。次いで第一配線層１４１を
設けるが、このとき第一配線層１４１の配線パターン
を、トランジスタ１２０のゲート１２１上部以外の場所
に配置する。すなわち、ゲート１２１上部には配線が存
在しないようにする。

【００２１】次いで、第二層間絶縁層１３２、第二配線
層１４２、及び第三層間絶縁層１３３を順に形成する
が、第二配線層１４２についても第一配線層１４１と同
様に、その配線パターンがゲート１２１の上部以外の場
所に配置する。

【００２２】このようにして各層を積層された半導体装
置１００について水素化熱処理を行う。水素化熱処理は
従来と同様に、４００℃程度の水素含有雰囲気において
行う。上述のとおり、ゲート１２１上部には配線層が存
在しないので、水素化熱処理工程において水素は半導体
装置１００外部からゲート１２１まで十分に拡散され、
半導体装置１００の電気的特性改善効果が高められる。

【００２３】次に本発明の第二の実施形態について説明
する。図３は本発明の半導体装置の一実施形態における
上面図である。

【００２４】本実施形態の半導体装置においては、第一
の実施形態とは異なり、ゲート上部にも配線が存在する
構造となっている。そして図３に示されるように、ゲー
ト上部の配線にスリット部３１０を設けている。このよ
うな構造とすることにより、各層の積層工程終了後に行
なわれる水素化熱処理において、スリット部３１０から
水素拡散がなされ、半導体装置の電気的特性改善効果が
高められる。

【００２５】なおスリット部１３０は、ゲート上部のみ
ではなくさらに広範囲にわたって設けてもよいが、エレ
クトロマイグレーション（以下ＥＭと記述する）やスト
レスマイグレーション（以下ＳＭと記述する）の影響を
考慮する必要がある。例えば、シミュレーションを用い
て事前に寿命計算を行う、あるいは実際にスリットを設
けた配線パターンについてＥＭ試験及びＳＭ試験を行っ
て、従来の配線パターンに比較して同等あるいはＴ５０
が１０年以上となることを確認する必要がある。

【００２６】

【実施例】（実施例１）本発明の第一の実施例について
説明する。本実施例は、図４に示されるｎ型半導体装置
４００に対して水素化熱処理を行うものである。シリコ
ン基板４１０上に、ゲート長２０μｍのｎ型トランジス
タ４２０を形成し、次いでＬＰＣＶＤによる絶縁酸化膜
すなわち第一層間絶縁層１３１を形成する。次にＡｌ合
金層をスパッタ法により堆積し、リソグラフィによるパ
ターニング及び ＣＦ4系のエッチングにより第一配線層
１４１を形成する。第一配線層１４１の配線パターンに
ついて、その上面図を図５に示した。この配線パターン
５００は、ｎ型トランジスタ４２０のゲート４２１上部
にＡｌ合金配線を配置しないようにしたものである。

【００２７】次いでプラズマＣＶＤ法により低温成長の
酸化膜すなわち第二層間絶縁層１３２を形成し、その後
Ａｌ合金層をスパッタ法により堆積し、リソグラフィに
よるパターニング及び ＣＦ₄系のエッチングにより第二
配線層１４２を形成する。第二配線層についても、第一
配線層と同じく図５の配線パターンを採用する。さらに
第三層間絶縁層１３３を形成し、すべての層の積層工程
を終了する。

【００２８】積層工程終了後、ｎ型半導体装置につい
て、ファーネス炉を用いて炉内処理温度４００℃程度の
水素雰囲気中で１０〜２０分間の水素化熱処理を行う。

【００２９】（実施例２）本発明の第二の実施例につい
て説明する。実施例１と同様にシリコン基板４１０上に
ゲート長２０μｍのｎ型トランジスタ４２０及び第一層
間絶縁層１３１を形成する。次にＡｌ合金層をスパッタ
法により堆積し、リソグラフィによるパターニング及び
ＣＦ₄系のエッチングにより第一配線層１４１を形成す
る。第一配線層１４１は、ゲート上部においてスリット
部を設けた構造とする。スリット部は、ＥＭ及びＳＭの
影響を考慮し、図６に示されるように電流の流れる方向
に対して垂直方向に配置した。またスリット３１０間を
含む配線幅が電源電流が流れる配線基準の幅を十分に満
たすように考慮し、ここでは０．８μｍ幅のスリット３
１０を６箇所に設けた。

【００３０】次いでＡｌ合金層をスパッタ法により堆積
し、リソグラフィによるパターニング及び ＣＦ₄系のエ
ッチングにより第二配線層１４２を形成する。第二配線
層１４２についても、第一配線層１４１と同じく図６に
示されるようなスリット部３１０を設ける。さらに第三
層間絶縁層１３３を形成し、すべての層の積層工程を終
了する。

【００３１】積層工程終了後、実施例１と同様の水素化
熱処理を行う。

【００３２】（比較例）次に上記各実施例に対する比較
例として、ゲート上部に配線が存在する従来型のｎ型半
導体装置を作成した。

【００３３】実施例１と同様に、シリコン基板４１０上
に、ゲート長２０μｍのｎ型トランジスタ４２０を及び
第一層間絶縁層１３１を形成した後に、Ａｌ合金層をス
パッタ法により堆積し、リソグラフィによるパターニン
グ及び ＣＦ₄系のエッチングにより第一配線層１４１を
形成する。このとき、第一配線層１４１の配線パターン
には何ら制限を設けず、また第二の実施例のようなスリ
ット部も設けない。従って図７に示されるように、ゲー
ト上部には配線が全面にわたって存在している。

【００３４】次いでＡｌ合金層をスパッタ法により堆積
し、リソグラフィによるパターニング及び ＣＦ₄系のエ
ッチングにより第二配線層１４２を形成する。第二配線
層１４２についても、第一配線層１４１と同じく特に制
限を設けない。さらに第三層間絶縁層１３３を形成し、
すべての層の積層工程を終了する。

【００３５】積層工程終了後、実施例１と同様の水素化
熱処理を行う。

【００３６】上記実施例１、実施例２及び比較例におい
て得られた各Ｎ型半導体装置について、ＩＯＨ、ＩＰ
Ｕ、及びＩＰＤそれぞれの回路における電流値をテスタ
により測定し、その結果を図８の表に示した。実施例１
では比較例に対して電流値が大幅に上昇し、水素化熱処
理による電気的特性の改善効果が顕著である。また、実
施例２においても電流値が上昇し、電気的特性の改善効
果が見られる。実施例２における効果は実施例１に比較
すると小さいが、配線パターンの制限を最小限にとどめ
ることが可能である点で実施例１よりも優れている。

【００３７】

【発明の効果】以上のように本発明によれば、すべての
層を形成した後に、しかも新たに半導体基板を露出する
ことなく、効果的かつ効率的に水素化熱処理を行うこと
が可能となる。

【図面の簡単な説明】

【図１】本発明の半導体装置第一の実施形態における上
面図である。

【図２】本発明の半導体装置第一の実施形態における側
面図である。

【図３】本発明の半導体装置第二の実施形態における上
面図である。

【図４】本発明の実施例１により得られるｎ型半導体装
置の断面図である。

【図５】本発明の実施例１における配線パターンの説明
図である。

【図６】本発明の実施例２における配線パターンの説明
図である。

【図７】比較例におけるｎ型半導体装置の断面図であ
る。

【図８】各実施例及び比較例におけるＮ型半導体装置の
電気的特性の測定結果を示す表である。

【符号の説明】

１００ 半導体装置 １１０ 半導体基板 １２０ トランジスタ １２１ ゲート １３１〜１３３ 層間絶縁層 １４１〜１４２ 配線層 ３１０ スリット部 ４００ ｎ型半導体装置 ４１０ シリコン基板 ４２０ ｎ型トランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多層配線を有する半導体装置において、
   各配線層が長チャネルトランジスタのゲート上部以外に
   配置された構造を有することを特徴とする半導体装置。
2. 【請求項２】 多層配線を有する半導体装置の各配線層
   が、少なくとも長チャネルトランジスタのゲート上部に
   おいてスリット部を設けてなる構造を有することを特徴
   とする半導体装置。
3. 【請求項３】 多層配線層を有する半導体装置の製造工
   程において、各配線層を長チャネルトランジスタのゲー
   ト上部を避けて配置し、かつすべての積層工程終了後に
   水素化熱処理を行うことを特徴とする半導体装置製造方
   法。
4. 【請求項４】 多層配線層を有する半導体装置の製造工
   程において、少なくとも長チャネルトランジスタのゲー
   ト上部において各配線層にスリット部を設け、かつすべ
   ての積層工程終了後に水素化熱処理を行うことを特徴と
   する半導体装置製造方法。