JP2000232235A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000232235A
JP2000232235A JP3171199A JP3171199A JP2000232235A JP 2000232235 A JP2000232235 A JP 2000232235A JP 3171199 A JP3171199 A JP 3171199A JP 3171199 A JP3171199 A JP 3171199A JP 2000232235 A JP2000232235 A JP 2000232235A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
light emitting
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3171199A
Other languages
English (en)
Inventor
Junichi Hikita
純一 疋田
Hiroo Mochida
博雄 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3171199A priority Critical patent/JP2000232235A/ja
Priority to US09/499,581 priority patent/US6285084B1/en
Publication of JP2000232235A publication Critical patent/JP2000232235A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
    • H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/255—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/496—Luminescent members, e.g. fluorescent sheets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

(57)【要約】 【課題】電気的に絶縁された状態で信号伝送を行うこと
ができる一対の素子を備える半導体装置を小型に構成す
る。 【解決手段】受光素子５０が形成された親チップ１の表
面２１に、発光素子５１が形成された子チップ２が重ね
て接合され、チップ・オン・チップ構造の半導体装置が
構成されている。発光素子５１は、チップ接続用パッド
ＰＤ１，ＰＤ２，ＰＭ１，ＰＭ２および配線Ｗ１，Ｗ２
を介して、親チップ１の表面２１に形成された外部接続
用パッドＥ１，Ｅ２に接続されている。配線Ｗ１，Ｗ２
は、受光素子５０とは絶縁された状態で設けられてい
る。 【効果】発光素子５１と受光素子５０とは、極近接して
対向することになるので、高い結合効率で結合される。
発光素子５１と受光素子５０との位置合わせも容易であ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、互いに電気的に
絶縁された状態で信号伝送のための結合が可能な一対の
素子を備えた半導体装置に関する。
【０００２】
【従来の技術】互いに電気的に絶縁された状態で、光や
磁気によって信号伝送のための結合が可能な送信素子お
よび受信素子の対を備えた装置は、アイソレータと呼ば
れる。このアイソレータの典型的な例は、フォトカプラ
であり、発光ダイオードなどの発光素子と、フォトＭＯ
Ｓトランジスタやフォトダイオードなどの受光素子とで
構成されている。
【０００３】図８および図９は、従来のフォトカプラの
構成例をそれぞれ示す断面図である。図８には、発光素
子が形成された半導体チップ１１０と、受光素子が形成
された半導体チップ１２０とを対向配置した対向型の構
成が示されている。また、図９には、発光素子が形成さ
れた半導体チップ１１０と、受光素子が形成された半導
体チップ１２０とをほぼ同一平面上に配置した平面型の
構成が示されている。
【０００４】いずれの構成においても、半導体チップ１
１０，１２０は、各別のリードフレーム１１１，１２１
上に装着されており、半導体チップ１１０，１２０の間
には、これらの間の光経路を確保する透明樹脂１０１が
設けられている。この状態で、半導体チップ１１０，１
２０は、モールド樹脂によってパッケージ１０３内に封
止され、リードフレーム１１１，１２１の各先端が、パ
ッケージ１０３外に引き出されている。
【０００５】対向型の場合には、対向配置された半導体
チップ１１０，１２０間の透明樹脂１０１を光が伝搬
し、半導体チップ１１０側の発光素子からの直接光が半
導体チップ１２０側の受光素子に入射する。これに対し
て、平面型の場合には、半導体チップ１１０側の発光素
子から発生した光は、透明樹脂１０１とモールド樹脂と
の界面で反射し、この反射光が半導体チップ１２０側の
受光素子に入射する。
【０００６】
【発明が解決しようとする課題】上述のようなフォトカ
プラでは、発光素子と受光素子とを透明樹脂１０１を介
して樹脂封止する構成であるので、小型化が困難であ
る。また、半導体チップ１１０，１２０が個別のリード
フレーム１１１，１２１に装着されており、発光素子お
よび受光素子のための各回路を集積化することができな
い。したがって、これによっても、小型化が阻害されて
いる。
【０００７】さらに、とくに対向型の構成の場合には、
別のリードフレーム１１１，１２１に装着された半導体
チップ１１０，１２０の相互間の位置合わせが困難であ
る。すなわち、発光素子と受光素子との位置合わせが困
難であり、発光素子と受光素子との結合効率が悪くなる
場合がある。また、上記の構成では、１つのパッケージ
内で発光素子および受光素子の対を複数個設けて多チャ
ンネル化を図ろうとすると、各チャンネル間の光信号の
分離の困難性の問題に遭遇することになり、多チャンネ
ル素子を実現することができない。
【０００８】そこで、この発明の目的は、上述の技術的
課題を解決し、電気的に絶縁された状態で信号伝送を行
うことができる一対の素子を備え、かつ、小型化に有利
な構成を有する半導体装置を提供することである。ま
た、この発明の他の目的は、電気的に絶縁された状態で
信号伝送を行う一対の素子の相互の位置合わせが容易な
半導体装置を提供することである。
【０００９】この発明のさらに他の目的は、電気的に絶
縁された状態での信号伝送の多チャンネル化に有利な構
成の半導体装置を提供することである。
【００１０】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、第１の半
導体チップの表面に第２の半導体チップを重ねて接合し
た半導体装置であって、互いに電気的に絶縁された状態
で信号伝送のための結合が可能な第１素子および第２素
子が、相対向する状態で、上記第１の半導体チップおよ
び第２の半導体チップにそれぞれ形成されており、上記
第１の半導体チップは、上記第１素子からは絶縁された
状態で上記第２素子と電気接続された外部接続部を備え
ていることを特徴とする半導体装置である。
【００１１】上記第１素子および第２素子は、光結合に
より信号伝送を行うものであってもよい。また、上記第
１素子および第２素子は、磁気結合（相互インダクタン
スによる結合）によって信号伝送を行うものであっても
よい。さらに、上記第１素子および第２素子は、いずれ
か一方が信号送信素子であり、他方が信号受信素子であ
ってもよく、この場合に、いずれが信号送信側であって
もよい。
【００１２】また、上記第１の半導体チップおよび第２
の半導体チップが、それぞれチップ接続部を有してい
て、このチップ接続部を介して、上記第２素子と上記外
部接続部との接続が達成されていてもよい。この場合
に、第１および第２の半導体チップの各チップ接続部
は、上記第１および第２素子が相対向させられて接合さ
れるときに、互いに対向する位置にそれぞれ形成されて
いることが好ましい。
【００１３】また、第１および第２の半導体チップの各
チップ接続部の間には、チップ間接続部材が介在されて
いてもよい。このチップ間接続部材は、たとえば、第１
および第２の半導体チップの各チップ接続部材の一方ま
たは両方に形成された金属隆起部であってもよい。この
金属隆起部は、めっきなどで厚膜状に形成されるバンプ
であってもよく、また、バンプよりもはるかに膜厚の薄
い金属膜（たとえば、金属蒸着膜）であってもよい。
【００１４】さらに、上記チップ接続部と上記外部接続
部との間の接続は、第１の半導体チップの内部配線によ
り達成されていてもよく、第１の半導体チップの表面に
形成された表面配線により達成されていてもよい。もし
も、第１の半導体チップにチップ間接続部材が形成され
るのであれば、表面配線は、上記チップ間接続部材と同
じ材料で構成されることが好ましく、このようにすれ
ば、チップ間接続部材の形成工程において、表面配線を
同時に形成することができる。
【００１５】また、上記第１および第２素子を取り囲む
ように上記第１および第２の半導体チップの表面間に形
成された壁状部材をさらに含むことが好ましい。これに
より、第１および第２の半導体チップを接合した状態で
樹脂封止したりする場合に、第１および第２素子の間の
結合空間（たとえば、光結合のための光伝送路）を確保
できる。
【００１６】請求項１記載の発明によれば、第１の半導
体チップの表面に第２の半導体チップが重ねて結合さ
れ、いわゆるチップ・オン・チップ構造の半導体装置が
構成されている。そして、第１の半導体チップおよび第
２の半導体チップに設けられた第１および第２素子が互
いに対向して配置されている。チップ・オン・チップ構
造を採用していることにより、第１素子および第２素子
は、極近接して配置されることになるので、高い結合効
率を実現できる。したがって、たとえば、第１素子およ
び第２素子が光信号により結合される場合であっても、
第１素子および第２素子の間に透明樹脂を配置しなくと
も、良好な光伝送路が確保される。これにより、小型化
されたアイソレータを実現できる。
【００１７】また、チップ・オン・チップ構造の半導体
装置は、実質的に１チップとして取り扱うことができ、
しかも、第２素子のための外部接続部は第１の半導体チ
ップに設けられているから、第１の半導体チップおよび
第２の半導体チップは、１つのリードフレームを共用す
ることができる。これによっても、小型化されたアイソ
レータの実現が図られている。しかも、第２の半導体チ
ップの外部接続を、第１の半導体チップに形成された外
部接続部を用いて行うことができるので、第２の半導体
チップの外部接続が容易になる。
【００１８】さらに、第１の半導体チップの表面に第２
の半導体チップを接合する構成であるため、２つのリー
ドフレームを用いていた従来技術に比較して、第１およ
び第２素子の互いの位置合わせが格段に容易になる。ま
た、信号送信素子および信号受信素子を、それぞれ最適
なデバイスプロセスで形成することができるから、結合
効率の良好なアイソレータを実現できる。たとえば、化
合物半導体で構成された高効率の発光素子と、シリコン
半導体で構成された受光素子とでアイソレータを構成す
ることができる。第１の半導体チップをシリコン半導体
で構成し、第２の半導体チップを化合物半導体で構成す
ることとすれば、第１の半導体チップ側において、必要
な回路をシリコンＬＳＩで容易に形成することができ
る。
【００１９】請求項２記載の発明は、上記第１の半導体
チップに、上記第１素子および第２素子の間の絶縁破壊
を防ぐための保護回路を形成したことを特徴とする請求
項１記載の半導体装置である。この発明の構成では、第
２素子のための外部接続部を第１の半導体チップに形成
してあるので、第１素子と第２素子との間の絶縁破壊に
対する対策を施すことが好ましい。そこで、この発明で
は、第１の半導体チップにこのような絶縁破壊を防止す
るための保護回路を設けてある。
【００２０】請求項３記載の発明は、上記第１の半導体
チップは、半導体基板表面に形成された絶縁膜を有して
おり、この絶縁膜の膜厚が最大の領域において、上記外
部接続部と上記第２素子との接続のための配線が形成さ
れていることを特徴とする請求項１または２記載の半導
体装置である。この構成により、第２素子と外部接続部
との接続のための配線が、第１の半導体チップの基体を
なす半導体基板の表面に形成された絶縁膜の膜厚が最大
の領域に形成されているので、第１素子と第２素子との
間の耐圧を向上でき、これらの素子間の絶縁破壊を効果
的に防止できる。
【００２１】なお、絶縁膜の膜厚が最大の領域は、たと
えば、素子形成領域間を分離するためのフィールド絶縁
膜上の領域であってもよい。この場合に、上記配線は、
フィールド酸化膜の表面に接触して形成されていてもよ
いが、さらに、別の層間絶縁膜や表面保護膜などの表面
に形成されていてもよい。請求項４記載の発明は、上記
第２素子のための回路が上記第１の半導体チップに形成
されていることを特徴とする請求項１ないし３のいずれ
かに記載の半導体装置である。
【００２２】上記第２素子のための回路は、たとえば、
第２素子を駆動するための駆動回路であってもよい。こ
の発明によれば、第１の半導体チップに第２素子のため
の回路を形成することができるので、第２の半導体チッ
プの構成を簡単にすることができる。とくに、たとえ
ば、第２の半導体チップが化合物半導体で構成され、第
１の半導体チップがシリコン半導体などで構成される場
合には、回路の形成が容易なシリコンＬＳＩによって第
２素子のための回路を形成することができるので、プロ
セス上のメリットがある。また、第２素子のための回路
を、外部接続部を介して接続された外部の装置（たとえ
ば、別の半導体チップ）において構成する必要がないの
で、アイソレータの全体の構成を小型にすることができ
る。
【００２３】請求項５記載の発明は、上記第２素子の機
能検査回路が上記第１の半導体チップに形成されている
ことを特徴とする請求項１ないし４のいずれかに記載の
半導体装置である。上記機能検査回路は、たとえば、第
２素子が発生する信号強度（たとえば、光強度）を検出
するための信号強度検出素子（たとえば、受光素子）を
含むものであってもよい。この場合に、機能検査回路の
出力信号を用いて、たとえば、第２素子の駆動回路をフ
ィードバック制御することにより、第２素子から必要な
強度の信号を安定して発生させることができ、第１素子
および第２素子の間の良好な結合が確保される。
【００２４】請求項６記載の発明は、上記第１素子が上
記第１の半導体チップに複数個設けられており、この複
数個の第１素子にそれぞれ対向する位置に複数個の上記
第２素子が上記第２の半導体チップに設けられているこ
とを特徴とする請求項１ないし５のいずれかに記載の半
導体装置である。この発明の構成では、第１の半導体チ
ップと第２の半導体チップとが、チップ・オン・チップ
構造で接合されているため、第１素子と第２素子とが極
近接しており、そのために、第１素子と第２素子との結
合効率が極めて高い。そのため、複数個の第１素子とそ
れらに対応する複数個の第２素子を第１および第２の半
導体チップに形成して多チャンネルのアイソレータを構
成した場合に、チャンネル間での信号の漏れが少ない。
すなわち、たとえば、第１素子および第２素子が光信号
により結合されるものである場合に、チャンネル間の遮
光のための構成を設けなくとも、チャンネル間での光信
号の混信が生じるおそれがない。
【００２５】しかも、第１の半導体チップの表面に第２
の半導体チップを接合することによって、各チャンネル
の第１素子および第２素子の位置合わせも良好に達成さ
れる。これにより、多チャンネル構成のアイソレータを
容易に構成することができる。
【００２６】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の分解斜視図であ
り、図２は、当該半導体装置の断面図である。この半導
体装置は、第１の半導体チップとしての親チップ１の表
面１１に、第２の半導体チップとしての子チップ２を重
ね合わせて接合した、いわゆるチップ・オン・チップ
（Chip-On-Chip）構造を有している。このチップ・オン
・チップ構造の半導体装置は、外部との接続のためのリ
ードフレーム１４が引き出された状態で樹脂モールドさ
れ、そのモールド樹脂からなるパッケージ４０に納めら
れている。
【００２７】親チップ１は、たとえばシリコンチップか
らなっている。表面１１は、親チップ１の基体をなす半
導体基板においてトランジスタなどの機能素子が形成さ
れた活性表層領域側の表面であり、最表面は、絶縁物の
表面保護膜で覆われている。この表面保護膜上には、所
定の位置において、外部接続用の複数のパッドＥ０，Ｅ
１，Ｅ２（以下、総称するときには「外部接続用パッド
Ｅ」という。）が、ほぼ矩形の平面形状を有する親チッ
プ１の表面１１の周縁付近に露出して配置されている。
この外部接続用パッドＥは、ボンディングワイヤ１３に
よってリードフレーム１４に接続されている。
【００２８】親チップ１の内方の領域には、子チップ２
の接合領域１５が設定されており、この接合領域１５に
は、フォトダイオードなどからなる受光素子５０（第１
素子）が設けられている。また、接合領域１５には、子
チップ２とのチップ間接続のためのチップ接続用パッド
ＰＭ１，ＰＭ２（チップ接続部。以下、総称するときに
は「チップ接続用パッドＰＭ」という。）が形成されて
いる。
【００２９】チップ接続用パッドＰＭ１，ＰＭ２は、そ
れぞれ、配線Ｗ１，Ｗ２を介して、外部接続用パッドＥ
１，Ｅ２（外部接続部）に接続されている。配線Ｗ１，
Ｗ２は、受光素子５０からは電気的に絶縁された状態で
形成されている。具体的には、たとえば、配線Ｗ１，Ｗ
２は、酸化シリコンなどの絶縁膜により絶縁された状態
で子チップ２の内部に形成された内部配線であってもよ
い。また、配線Ｗ１，Ｗ２は、耐酸化性の金属（たとえ
ば、金、鉛、プラチナ、銀またはイリジウム）からな
り、上記の表面保護膜上に形成された表面配線であって
もよい。
【００３０】子チップ２は、たとえばガリウム砒素化合
物半導体チップからなっていて、表面２１から光を発す
ることができる発光素子５１（第２素子）が形成されて
いる。表面２１は、子チップ２の基体をなす半導体基板
において上記発光素子５１などの機能素子が形成された
活性表層領域側の表面であり、最表面は、絶縁物の表面
保護膜で覆われている。この表面保護膜上には、親チッ
プ１とのチップ間接続のためのチップ接続用パッドＰＤ
１，ＰＤ２（チップ接続部。以下、総称するときには
「チップ接続用パッドＰＤ」という。）が、形成されて
いる。これらのチップ接続用パッドＰＤは、発光素子５
１の両端子にそれぞれ接続されている。
【００３１】子チップ２のチップ接続用パッドＰＤ上に
は、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀
またはイリジウムからなるバンプＢがそれぞれ形成され
ていて、チップ間接続部材をなす金属隆起部を構成して
いる。子チップ２は、表面２１を親チップ１の表面１１
に対向させた状態で親チップ１に接合されている。この
接合は、バンプＢを接合領域１５のチップ接続用パッド
ＰＭにそれぞれ当接させた状態で、親チップ１と子チッ
プ２とを相互に圧着することにより達成される。この圧
着の際、必要に応じて親チップ１および／または子チッ
プ２に超音波振動を与えることにより、バンプＢとチッ
プ接続用パッドＰＭとの確実な接合が達成される。
【００３２】チップ接続用パッドＰＭ，ＰＤおよびバン
プＢを介して親チップ１および子チップ２を相互に接合
した状態では、親チップ１に形成された受光素子５０
と、子チップ２に形成された発光素子５１とは、極近接
した状態で対向して、アイソレータの一種であるフォト
カプラを構成する。発光素子５１と受光素子５０との間
の距離は極わずかであるので、両者の結合効率は極めて
高い。
【００３３】親チップ１と子チップ２との表面間の距離
は極わずかなので、モールド樹脂が、発光素子５１と受
光素子５０との間の光経路を遮断することはないが、こ
の光経路を確保するためには、たとえば、図２において
二点鎖線で示す周縁壁部材５５（壁状部材）を、たとえ
ば、子チップ２の表面２１の周縁の全周にわたって設け
ておいてもよい。
【００３４】図３は、上記半導体装置の電気的構成を説
明するためのブロック図である。親チップ１には、受光
素子５０と、この受光素子５０の出力信号を検出したり
するための内部回路６０とが形成されており、この内部
回路６０は、配線６１，６２を介して外部接続用パッド
Ｅ０に接続されている。一方、子チップ２に形成された
発光素子５１は、チップ接続用パッドＰＤ，ＰＭおよび
バンプＢを介して、親チップ１に形成された配線Ｗ１，
Ｗ２に接続されており、これにより、親チップ１の表面
１１に形成された外部接続用パッドＥ１，Ｅ２に接続さ
れている。
【００３５】配線Ｗ１，Ｗ２は、上述のとおり、受光素
子５０に関連する構成部分とは電気的に絶縁された状態
で設けられているのであるが、受光素子５０と同じチッ
プに形成されているため、発光素子５１と受光素子５０
との間の絶縁破壊に対する対策が必要である。そこで、
この実施形態では、発光素子５１側の配線Ｗ１と受光素
子５１側のグランドに接続された配線６０との間に、保
護回路を構成するダイオード６５（配線６０側がアノー
ド）が接続されている。これにより、外部接続用パッド
Ｅ１にサージ電圧が印加された場合には、ダイオード６
５を介して親チップ１の基準電位にサージ電圧を逃がす
ことができるので、発光素子５１と受光素子５０との間
の電気絶縁構造が破壊されるのを防げるようになる。
【００３６】なお、ダイオード６５に代えて、たとえ
ば、カソードが配線６２側に接続され、アノードが配線
Ｗ１側に接続されるように直列に接続された複数のダイ
オードによって保護回路を構成することもできるし、ま
た、カソードを配線Ｗ１側に接続し、アノードを配線６
２側に接続したツェナーダイオードによって保護回路を
構成することもできる。
【００３７】図４は、配線Ｗ１，Ｗ２の配設状態を説明
するための断面図である。親チップ１の基体をなす半導
体基板ＳＵＢには、フィールド酸化膜７７によって分離
された複数の素子形成領域７１が形成されている。素子
形成領域７１においては、たとえば、半導体基板ＳＵＢ
上に薄いゲート絶縁膜７５を介してゲート電極７６を形
成したＭＯＳトランジスタなどの機能素子が形成されて
いる。
【００３８】配線Ｗ１，Ｗ２は、半導体基板ＳＵＢ上に
おいて、最も厚い絶縁膜が形成されている領域であるフ
ィールド酸化膜７７上に形成されている。これにより、
半導体基板ＳＵＢと配線Ｗ１，Ｗ２との間には、十分に
高い耐圧が確保される。このようにして、発光素子５１
と受光素子５０との間の耐圧の向上が図られている。な
お、図４では、図示を省略してあるが、フィールド酸化
膜７７などの上には、層間絶縁膜や上述の表面保護膜が
形成されている。配線Ｗ１，Ｗ２を、表面保護膜上に形
成された表面配線によって構成する場合にも、フィール
ド酸化膜７７の上方の領域に配線Ｗ１，Ｗ２を配置する
ことが好ましい。
【００３９】このようにこの実施形態によれば、チップ
・オン・チップ接合した親チップ１および子チップ２
に、それぞれ受光素子５０および発光素子５１が形成さ
れているので、これらは、極近接した状態で対向配置さ
れることになる。したがって、透明樹脂などを用いるこ
となく、極めて高い結合効率が達成される。そして、親
チップ１と子チップ２とは実質的に１チップとして扱う
ことができ、しかも、子チップ２のための外部接続部Ｅ
１，Ｅ２は、親チップ１に設けられているので、親チッ
プ１および子チップ２は、リードフレーム１４を共用す
ることができる。これらの結果、従来技術に比較して格
段に小型のフォトカプラを構成することができる。
【００４０】また、親チップ１と子チップ２との接合に
よって、受光素子５０と発光素子５１との位置合わせが
同時に達成されるので、素子相互間の位置合わせが容易
に行われるという利点もある。図５は、この発明の第２
の実施形態に係る半導体装置の構成を説明するためのブ
ロック図である。この図５において、上述の図３に示さ
れた各部に対応する部分には、図３の場合と同一の参照
符号を付すこととし、上述の図１、図２および図４を再
び参照する。
【００４１】この実施形態では、親チップ１には、発光
素子５１を駆動するための駆動回路７０が形成されてお
り、親チップ１のチップ接続用パッドＰＭは、この駆動
回路７０に接続されている。そして、発光素子５１のた
めの外部接続用パッドＥ１，Ｅ２は、配線Ｗ１，Ｗ２を
介して駆動回路７０に接続されている。この他の構成
は、上述の第１の実施形態の場合と同様である。
【００４２】ガリウム砒素化合物半導体チップからなる
子チップ２への回路の形成は比較的困難であるのに対し
て、シリコンチップからなる親チップ１への回路の形成
は比較的容易である。そこで、この実施形態では、親チ
ップ１に発光素子５１のための駆動回路７０を形成する
こととしている。たとえば、図３の構成の場合には、外
部接続用パッドＥ１，Ｅ２に外部の駆動回路を接続する
ことになるが、この実施形態の構成では、このような駆
動回路をも装置内に集積することができ、フォトカプラ
を用いる装置を一段と小型に構成することが可能にな
る。
【００４３】図６は、この発明の第３の実施形態に係る
半導体装置の構成を説明するためのブロック図である。
この図６において、上述の図３に示された各部に対応す
る部分には、図３の場合と同一の参照符号を付すことと
し、上述の図１、図２および図４を再び参照する。この
実施形態では、親チップ１には、子チップ２に形成され
た発光素子５１の機能（具体的には、発生光量）を検出
するための機能検査回路８０が形成されている。その他
の構成は、上述の第１の実施形態の場合と同様である。
【００４４】機能検査回路８０は、発光素子５１からの
光を受光することができるように配設された受光素子８
１と、この受光素子８１の出力信号を検出するための検
出回路８２とを有している。この検出回路８２は、受光
素子８１の受光光量に応じた信号を出力する。この出力
信号は、外部接続用パッドＥ３，Ｅ４を介して、装置外
に取り出すことができるようになっている。
【００４５】親チップ１に接合される子チップ２に形成
された発光素子５１は、必ずしも一定の発光効率を有し
ているとは限らない。そこで、外部接続用パッドＥ３，
Ｅ４から導出される出力信号をモニタし、この出力信号
の値に応じて、外部接続用パッドＥ１，Ｅ２から、発光
素子５１に適切な駆動信号を与えれば、発光素子５１か
ら適切な光量の光を発生させることができる。
【００４６】なお、この実施形態は、上述の第２の実施
形態の構成と組み合わせることも可能である。この場
合、親チップ１には、発光素子５１の駆動回路が組み込
まれることになるので、検出回路８２の出力信号を外部
に取り出す代わりに、この出力信号に基づいて駆動回路
をフィードバック制御し、発光素子５１から一定光量の
光信号が発生されるようにしてもよい。
【００４７】図７は、この発明の第４の実施形態に係る
半導体装置の構成を説明するための分解斜視図である。
この図７において、上述の図１に示された各部に対応す
る構成部分には、図１の場合と同一の参照符号を付して
示す。この実施形態では、ｎチャンネル（ｎは、２以上
の自然数）の多チャンネルフォトカプラが構成されてい
る。すなわち、親チップ１には、子チップ２の接合領域
１５に、ｎ個の受光素子Ｒ１，Ｒ２，・・・・・・，Ｒｎが並
列に形成されている。そして、子チップ２には、表面２
１からそれぞれ光を生成することができるｎ個の発光素
子Ｔ１，Ｔ２，・・・・・・，Ｔｎが並列に形成されている。
また、子チップ２の表面２１には、発光素子Ｔ１〜Ｔｎ
を個別に発光駆動するための駆動信号が入力されるｍ個
（ｍは、自然数）のチップ接続用パッドＰＤ１，ＰＤ
２，・・・・・・，ＰＤｍが形成されており、各チップ接続用
パッドＰＤ１〜ＰＤｍの表面には、バンプＢが形成され
ている。
【００４８】親チップ１の表面１１において、チップ接
続用パッドＰＤ１〜ＰＤｍに対応する位置には、チップ
接続用パッドＰＭ１，ＰＭ２，・・・・・・，ＰＭｍが設けら
れている。これらは、親チップ１の内部回路とは電気的
に絶縁された配線Ｗ１，Ｗ２，・・・・・・，Ｗｍを介して、
外部接続用パッドＥ１，Ｅ２，・・・・・・，Ｅｍに接続され
ている。これらの外部接続用パッドＥ１〜Ｅｍは、それ
ぞれ、ボンディングワイヤ１３により、リードフレーム
１４に接続されている。配線Ｗ１〜Ｗｍに関連する構成
は、上述の第１の実施形態における配線Ｗ１，Ｗ２に関
連する構成と同様である。
【００４９】バンプＢとチップ接続用パッドＰＭ１〜Ｐ
Ｍｍを接合することにより、親チップ１の表面１１への
子チップ２の接合が達成され、これにより、チップ・オ
ン・チップ構造の半導体装置が構成される。親チップ１
と子チップ２とが接合された状態では、発光素子Ｔ１〜
Ｔｎは、それぞれ、受光素子Ｒ１〜Ｒｎに対向し、光信
号によって、発光素子と受光素子との各対の結合が達成
される。
【００５０】この場合に、発光素子Ｔ１〜Ｔｎと受光素
子Ｒ１〜Ｒｎとは、それぞれ、極微小な間隔で対向して
いるため、発光素子と受光素子との各対の結合効率は極
めて高い。そのため、隣接するチャンネル間で特別な遮
光を行わなくとも、チャンネル間の混信が生じないよう
にすることができる。このようにして、簡単な構成で、
多チャンネルのフォトカプラを構成することができる。
【００５１】なお、この実施形態においても、上述の第
１ないし第３の実施形態に関して述べた各特徴を任意の
組合せで適用することができる。以上、この発明の４つ
の実施形態について説明したが、この発明は他の形態で
実施することも可能である。たとえば、上述の実施形態
では、親チップ１に受光素子５０，Ｒ１〜Ｒｎを設け、
子チップ２に発光素子５１，Ｔ１〜Ｔｎを設けている
が、親チップ１側に発光素子を設け、子チップ２側に受
光素子を設けるようにしてもよい。
【００５２】また、上述の実施形態では、光結合により
信号伝送が行われるアイソレータを例に挙げたが、たと
えば、磁気結合（相互インダクタンスによる結合）によ
って信号伝送が行われるアイソレータについても、上述
の各実施形態の場合とほぼ同様にして構成することが可
能である。さらに、上述の実施形態では、子チップ２に
バンプＢを設けているが、親チップ１側に同様のバンプ
を設けてもよく、親チップ１および子チップ２の両方に
バンプを設けて、バンプ同士を接合することによって親
チップ１および子チップ２のチップ・オン・チップ接合
を達成してもよい。
【００５３】また、親チップ１と子チップ２と接合する
金属隆起部は、さほどの高さを要しないので、一般に電
解めっきまたは無電解めっきによって形成されるバンプ
のほかにも、金属蒸着膜のような金属薄膜で構成するこ
ともできる。さらに、上記の実施形態では、親チップ１
の表面１１に１つの子チップ２が接合される場合につい
て説明したが、親チップ１の表面１１に２つ以上の子チ
ップを接合するようにしてもよい。
【００５４】さらに、上記の実施形態では、親チップ１
はシリコン半導体からなり、子チップ２はガリウム砒素
化合物半導体からなっている例を挙げたが、互いに接合
される２つの半導体チップは、シリコン半導体、ガリウ
ム砒素化合物半導体およびゲルマニウム半導体などの任
意の半導体材料を用いて構成することができる。この場
合に、互いに接合される複数の半導体チップの半導体材
料は、同じであってもよいし、異なっていてもよい。
【００５５】その他、特許請求の範囲に記載された事項
の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の
分解斜視図である。
【図２】上記半導体装置の断面図である。
【図３】上記半導体装置の電気的構成を説明するための
ブロック図である。
【図４】発光素子のための配線の配設状態を説明するた
めの断面図である。
【図５】この発明の第２の実施形態に係る半導体装置の
構成を説明するためのブロック図である。
【図６】この発明の第３の実施形態に係る半導体装置の
構成を説明するためのブロック図である。
【図７】この発明の第４の実施形態に係る半導体装置の
構成を説明するための分解斜視図である。
【図８】従来の対向型フォトカプラの構成を示す断面図
である。
【図９】従来の平面型フォトカプラの構成を示す断面図
である。
【符号の説明】
１ 親チップ ２ 子チップ ＰＭ，ＰＭ１，ＰＭ２，・・・・・・ チップ接続用パッド ＰＤ，ＰＤ１，ＰＤ２，・・・・・・ チップ接続用パッド Ｅ１，Ｅ２，・・・・・・ 外部接続用パッド Ｗ１，Ｗ２，・・・・・・ 配線 ５０ 受光素子 ５１ 発光素子 Ｔ１〜Ｔｎ 発光素子 Ｒ１〜Ｒｎ 受光素子 ＳＵＢ 半導体基板 ７０ 駆動回路 ７７ フィールド酸化膜 ８０ 機能検査回路 ８１ 受光素子 ８２ 検出回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１の半導体チップの表面に第２の半導体
    チップを重ねて接合した半導体装置であって、 互いに電気的に絶縁された状態で信号伝送のための結合
    が可能な第１素子および第２素子が、相対向する状態
    で、上記第１の半導体チップおよび第２の半導体チップ
    にそれぞれ形成されており、 上記第１の半導体チップは、上記第１素子からは絶縁さ
    れた状態で上記第２素子と電気接続された外部接続部を
    備えていることを特徴とする半導体装置。
  2. 【請求項２】上記第１の半導体チップに、上記第１素子
    および第２素子の間の絶縁破壊を防ぐための保護回路を
    形成したことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】上記第１の半導体チップは、半導体基板表
    面に形成された絶縁膜を有しており、この絶縁膜の膜厚
    が最大の領域において、上記外部接続部と上記第２素子
    との接続のための配線が形成されていることを特徴とす
    る請求項１または２記載の半導体装置。
  4. 【請求項４】上記第２素子のための回路が上記第１の半
    導体チップに形成されていることを特徴とする請求項１
    ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】上記第２素子の機能検査回路が上記第１の
    半導体チップに形成されていることを特徴とする請求項
    １ないし４のいずれかに記載の半導体装置。
  6. 【請求項６】上記第１素子が上記第１の半導体チップに
    複数個設けられており、 この複数個の第１素子にそれぞれ対向する位置に複数個
    の上記第２素子が上記第２の半導体チップに設けられて
    いることを特徴とする請求項１ないし５のいずれかに記
    載の半導体装置。
JP3171199A 1999-02-09 1999-02-09 半導体装置 Pending JP2000232235A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3171199A JP2000232235A (ja) 1999-02-09 1999-02-09 半導体装置
US09/499,581 US6285084B1 (en) 1999-02-09 2000-02-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3171199A JP2000232235A (ja) 1999-02-09 1999-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2000232235A true JP2000232235A (ja) 2000-08-22

Family

ID=12338668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3171199A Pending JP2000232235A (ja) 1999-02-09 1999-02-09 半導体装置

Country Status (2)

Country Link
US (1) US6285084B1 (ja)
JP (1) JP2000232235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
US6710376B2 (en) * 2001-09-04 2004-03-23 Eugene Robert Worley Opto-coupler based on integrated forward biased silicon diode LED
US6815832B2 (en) * 2001-09-28 2004-11-09 Rohm Co., Ltd. Semiconductor device having opposed and connected semiconductor chips with lateral deviation confirming electrodes
US7736070B2 (en) * 2005-08-31 2010-06-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Double mold optocoupler
WO2007147137A2 (en) * 2006-06-15 2007-12-21 Sitime Corporation Stacked die package for mems resonator system
KR100761860B1 (ko) * 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
US9035435B2 (en) 2012-11-14 2015-05-19 Power Integrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
US8976561B2 (en) * 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication
US8818296B2 (en) 2012-11-14 2014-08-26 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
JP2015050281A (ja) * 2013-08-30 2015-03-16 株式会社東芝 光結合装置
DE102013226386A1 (de) * 2013-12-18 2015-06-18 BSH Hausgeräte GmbH Haushaltsgerät mit galvanisch getrennten Schaltungsteilen
US9781800B2 (en) * 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
US9918367B1 (en) 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3713067A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement und verfahren zu dessen herstellung
DE3633251A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement
US5226052A (en) * 1990-05-08 1993-07-06 Rohm, Ltd. Laser diode system for cutting off the environment from the laser diode
EP0645827B1 (de) * 1993-09-23 1998-02-11 Siemens Aktiengesellschaft Optokoppler und Verfahren zu dessen Herstellung
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
US6005262A (en) * 1997-08-20 1999-12-21 Lucent Technologies Inc. Flip-chip bonded VCSEL CMOS circuit with silicon monitor detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US6285084B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
CN111211198B (zh) 光耦合装置
JPS63102379A (ja) 反射光障壁およびその製造方法
US6285084B1 (en) Semiconductor device
CN116458021A (zh) 半导体发光装置
JP2014063927A (ja) 光結合装置および半導体発光素子
CN101276807B (zh) 半导体装置及其制造方法
TW201334155A (zh) 半導體裝置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US12389731B2 (en) Semiconductor device, method for manufacturing same, and substrate
JP3505986B2 (ja) 半導体リレー
US20230238771A1 (en) Electronic device
JP3242476B2 (ja) 光半導体装置
JP2003229533A (ja) 半導体装置とその製造方法
JP3457593B2 (ja) 半導体装置
US20080296520A1 (en) Optical coupling device
US11824134B2 (en) Semiconductor device
CN116093057A (zh) 半导体器件、半导体芯片及其制造方法
CN118216001A (zh) 半导体装置
JP3684823B2 (ja) 半導体リレー
US20250022901A1 (en) Optical semiconductor package and method for producing optical semiconductor package
JPH11195973A (ja) 半導体装置及びそれを用いた双方向光ｍｏｓリレー
JP2001135783A (ja) 半導体装置
US6404060B1 (en) Semiconductor device having a chip-on-chip structure
JPH10284755A (ja) フォトカプラ
US11508698B2 (en) Semiconductor package and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081211