JP2000236058A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000236058A
JP2000236058A JP11035326A JP3532699A JP2000236058A JP 2000236058 A JP2000236058 A JP 2000236058A JP 11035326 A JP11035326 A JP 11035326A JP 3532699 A JP3532699 A JP 3532699A JP 2000236058 A JP2000236058 A JP 2000236058A
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
inner lead
sealing resin
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11035326A
Other languages
English (en)
Inventor
Masaji Funakoshi
正司 舩越
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP11035326A priority Critical patent/JP2000236058A/ja
Publication of JP2000236058A publication Critical patent/JP2000236058A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 基板型のＢＧＡでは基板の表面と裏面とをス
ルーホールを介して導通させているが、信号が通過する
回路長が長くなり、ノイズ、実効インダクタンスが増加
する。 【解決手段】 リードフレームのダイパッド部１上に搭
載された半導体素子２と、電気的に接続した金属細線４
と、半導体素子２の領域を封止した封止樹脂５とにより
構成されており、インナーリード部３の下面の一部分は
封止樹脂５除去されて開口部１０を構成し、インナーリ
ード部３の下面が露出し、その開口部１０を通してイン
ナーリード部３の下面には外部端子１１がアレイ状に設
けられているものである。この構成により、基板を用い
たＢＧＡ型の半導体装置ではなく、リードフレームより
なるＢＧＡ型の半導体装置であり、実効インダクタンス
の増加なく、またコストアップすることなく製造するこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部端子をアレイ
状に配置した構造とそれを実現する工法に特徴を有する
半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】電子産業の環境は常に変化し、近年にな
りその変化は顕著となり加速度を増してきた。従って、
その変化に対応できる半導体装置が絶えず要求され続け
ている。最近の電子機器の需要傾向が示唆するように、
半導体素子もＬＳＩあるいはＡＳＩＣに代表される高集
積化、高機能化及び小面積化が要求され、その開発が進
められ、そのような半導体素子を実装するため、半導体
装置（パッケージ）には以下のような事項が求められる
ようになった。
【０００３】すなわち、（１）半導体素子パッドの増加
に対応可能なパッケージ構造及び製造方法、（２）携帯
機器等からの要求に対応できる実装面積の縮小化、であ
る。これらの要求を満たし、従来パッケージの設備、材
料及び技術が利用可能であり、コスト的に有利であるパ
ッケージとして図１６に示すようなＱＦＰが広く用いら
れるようになった。
【０００４】ＱＦＰは外観四角のパッケージの各側面に
一定ピッチでガルウィング状にリード端子が配置された
構造となっている。図１６の断面図に図示するように、
リードフレームのダイパッド部１上に半導体素子２が搭
載され、その半導体素子２とリードフレームのインナー
リード部３とが金属細線４により電気的に接続されてい
るものである。そしてダイパッド部１を含む半導体素子
２の外囲領域は封止樹脂５によりフルモールドされてパ
ッケージを構成しているものである。またリードフレー
ムのうち、封止樹脂５より突出したリード部分はアウタ
ーリード部６を構成し、インナーリード部３と連続して
構成されているものであり、基板実装時の外部端子を構
成するものである。
【０００５】このようなＱＦＰの製造方法としては、銀
めっき等の表面処理が施されたリードフレームに設けら
れたダイパッド部に半導体素子を搭載する工程と、その
半導体素子とリードフレームのインナーリード部とを金
属細線で接続する工程と、リードフレーム、金属細線及
び半導体素子を含む外囲領域を絶縁部材である封止樹脂
でフルモールドする工程と、封止樹脂の領域外のインナ
ーリード部と連続したリード部分をガルウィング状に成
形してアウターリード部（外部端子）を形成し、リード
フレームの外枠と切り離す工程とから構成されるもので
ある。そして、更なる半導体素子の高機能化及び高集積
化に伴いより多くの端子数に対応するため、ＱＦＰでは
外部リードの狭ピッチ化、外部端子を構成するアウター
リード部自体のリード幅を細くすることにより、実装面
積の縮小化が図られてきた。
【０００６】しかしながら、近年は上記のような試みに
問題点が生じてきた。まず、外部端子であるアウターリ
ード部の狭ピッチ化であるが、これはピン間容量が大き
くなり出力遅延の原因となり、今後の高周波を扱う半導
体素子に対応できない恐れがある。一方、アウターリー
ド部の端子幅を細くすると、強度が低下し、スキューの
発生及びコープラナリティー維持が困難となり、製品歩
留りが低下するといった問題が考えられる。
【０００７】このようなＱＦＰが有する問題点を解決す
るため、図１７に示すようなＢＧＡと呼ばれる半導体装
置の開発が進められている。図示するようにＢＧＡは、
半導体素子２とその半導体素子２の電極パッドとを実装
基板のピッチにスケーリングするための両面配線基板７
と、半導体素子２と両面配線基板７の電極とを電気的に
接続する金属細線４と、両面配線基板７の両面を導通さ
せるためのスルーホール８と、実装基板に電気的に接続
するための球状の外部端子９から構成されている。そし
て両面配線基板７の上面領域の半導体素子２の外囲は封
止樹脂５によりモールドされている。このような構成で
あれば、外部リードの代替として機能する球状の外部端
子９は二次元的に配置され、端子ピッチの増加に対応で
き、また強度的にも問題はなく、外部リード変形の問題
をなくすことができる。
【０００８】
【発明が解決しようとする課題】しかしながら、近年の
半導体装置がＢＧＡ構造を有することにより以下のよう
な新たな問題が生じてきた。まず、両面配線基板の両面
に電極（端子）を設けており、その両面を電気的に接続
するためスルーホールを介して導通させているが、信号
が通過する回路長が長くなるためノイズ、実効インダク
タンスが増加する。また、製造方法上の問題としては、
ダイボンド剤として素子搭載用のエポキシ樹脂を用いて
半導体素子を両面配線基板上に接着させるために加熱
し、更に半導体素子の電極パッドと両面配線基板上の電
極とを金属細線で電気的に接続する工程で両面配線基板
に熱が加わることにより、基板自体に反りが発生し、水
平度が悪化し、後に設ける球状の外部端子に対して、そ
の高さが不均一となるなどの悪影響を及ぼしてしまう。
その結果として、実装工程で接続不良が発生したり、ま
た信頼性の問題として、両面配線基板とモールドする封
止樹脂との界面の密着力が弱いため、ＱＦＰと比較し、
耐久性が低下するといった問題が発生する恐れがある。
一方、コストの面ではＱＦＰ設備の兼用が困難であり、
更なる微細配線に伴うプリント基板コストの増加等で現
状としてトータルコストは増大する傾向となってしま
う。また、半導体素子の１チップ化が進むに従い、ＢＧ
Ａに放熱板を取付けることが重要であるが、封止工程の
際、放熱板を封止金型に固定し、封止樹脂により、半導
体素子、素子搭載部、金属細線等を含む領域を同時に封
止し、放熱板を具備する製造方法があるが、この製造方
法では放熱板が平行度を失い、位置ズレを起こすといっ
た問題点がある。
【０００９】本発明は以上のようなＢＧＡ構造の半導体
装置の諸問題を解消し、接続不良がなく、また実装歩留
まりがよく、コスト的にも増加を抑えたＢＧＡ型の半導
体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、以下のような構成を
有している。すなわち、ダイパッド部上に搭載された半
導体素子と、前記半導体素子とインナーリード部とを接
続した金属細線と、前記半導体素子、ダイパッド部およ
び金属細線領域を封止した封止樹脂とよりなる半導体装
置であって、前記封止樹脂の下面の一部は除去されて開
口部を有し、その開口部を通して前記インナーリード部
の下面に外部端子が設けられている半導体装置である。
【００１１】また、ダイパッド部上に搭載された半導体
素子と、前記半導体素子とインナーリード部とを接続し
た金属細線と、前記半導体素子、ダイパッド部および金
属細線領域を封止した封止樹脂とよりなる半導体装置で
あって、前記封止樹脂の下面の一部は除去されて前記イ
ンナーリード部の肉厚部下面が露出して外部端子を構成
している半導体装置である。
【００１２】そして、開口部の根本部分である封止樹脂
とインナーリード部との界面付近の形状はＲを有した曲
面が形成されていることを特徴とする請求項１に記載の
半導体装置。またインナーリード部はダイパッド部方向
に向いた矢印形状のストッパー部と孔部を有している半
導体装置である。また、ダイパッド部の下面には放熱板
が設けられている半導体装置である。
【００１３】本発明の半導体装置の製造方法において
は、フレーム枠内にダイパッド部と、前記ダイパッド部
の周囲にインナーリード部とを有したリードフレームに
対して、前記ダイパッド部上に半導体素子を搭載する工
程と、前記半導体素子と前記インナーリード部とを金属
細線により接続する工程と、前記半導体素子、ダイパッ
ド部および金属細線領域を封止樹脂で封止してパッケー
ジを形成する工程と、前記パッケージ部の底面にテープ
部材を密着させる工程と、前記テープ部材が密着された
パッケージに対してレーザー加工し、封止樹脂の一部を
除去して開口部を形成し、インナーリード部の下面を露
出させる工程と、前記開口部を通して前記インナーリー
ド部の露出した部分に外部端子を付設する工程とよりな
る半導体装置の製造方法である。
【００１４】また、フレーム枠内にダイパッド部と、前
記ダイパッド部の周囲にインナーリード部とを有したリ
ードフレームに対して、前記ダイパッド部上に半導体素
子を搭載する工程と、前記半導体素子と前記インナーリ
ード部とを金属細線により接続する工程と、前記半導体
素子、ダイパッド部および金属細線領域を封止樹脂で封
止してパッケージを形成する工程と、前記パッケージ部
の底面にテープ部材を密着させる工程と、前記テープ部
材が密着されたパッケージに対してレーザー加工し、封
止樹脂の一部を除去して開口部を形成し、インナーリー
ド部の下面を露出させる工程と、前記テープ部材が密着
されたパッケージに対してレーザー加工し、封止樹脂の
一部を除去して開口部を形成し、ダイパッド部の下面を
露出させて放熱板設置部を形成する工程と、前記開口部
を通して前記インナーリード部の露出した部分に外部端
子を付設する工程と、前記ダイパッド部の下面の放熱板
設置部に対して放熱板を設ける工程とよりなる半導体装
置の製造方法である。
【００１５】前記構成により、本発明の半導体装置は今
後更なる多ピン化に対応したパッケージ構造であり、外
部端子を二次元的に配置できるものである。また、半導
体素子をパッケージの中心に位置させることにより、封
止工程後には大きな反りが発生せず、内部リードは同一
平面に保持され、後工程で設置される外部端子の高さ調
整が容易になる。さらに半導体素子パッドと内部リード
を金属細線により接続し、外部端子までの距離が短いた
めノイズ、実効インダクタンスの低減に大きく貢献す
る。
【００１６】またインナーリード部の裏面を露出させる
手段については、レーザーを用いることにより精度よく
露出部を加工でき、外部端子の位置についての自由度が
大きくなる。また目的に応じた露出部の形状を加工で
き、実装工程の際、外部端子根元への熱応力集中を緩和
するような形状にすることも可能である。
【００１７】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法について、その一実施形態について図面を参
照しながら説明する。
【００１８】まず本実施形態の半導体装置について説明
する。図１は本実施形態他の半導体装置を示す断面図で
ある。
【００１９】図１に示すように本実施形態の半導体装置
は、リードフレームのダイパッド部１上に搭載された半
導体素子２と、その半導体素子２とインナーリード部３
とを電気的に接続した金属細線４と、半導体素子２、金
属細線４の領域およびダイパッド部１の下面領域、イン
ナーリード部３を封止した絶縁性の封止樹脂５とにより
構成されているものである。そしてインナーリード部３
の下面の一部分は封止樹脂５が除去されて開口部１０を
構成し、インナーリード部３の下面が露出し、その開口
部１０を通してインナーリード部３の下面には外部端子
１１が設けられているものである。本実施形態において
は、外部端子１１は半導体装置の裏面領域においてアレ
イ状に配置されているものであり、多端子化を実現して
いる。また外部との接続は外部端子１１により行うた
め、従来のＱＦＰのアウターリード部とは異なり、リー
ド強度上の問題もない。また本実施形態の半導体装置で
は基板を用いたＢＧＡ型の半導体装置ではなく、リード
フレームよりなるＢＧＡ型の半導体装置であり、従来設
備や工法を取り入れてコストアップすることなく製造す
ることができる。
【００２０】次に本実施形態の半導体装置の製造方法に
ついて図面を参照しながら説明する。図２は本実施形態
の半導体装置の製造方法を示す工程フロー図である。図
３〜図９は本実施形態の半導体装置の製造方法を各工程
ごとに示した断面図である。
【００２１】まず図２に従って本実施形態の半導体装置
の製造方法をフローで説明すると、複数の半導体素子が
形成された半導体ウェハーを個々の半導体素子に分割す
るダイシング工程と、ダイシングにより分割した個々の
半導体素子をリードフレームのダイパッド部上に搭載す
るダイボンド工程と、搭載した半導体素子とリードフレ
ームのインナーリード部とを電気的に金属細線により接
続するワイヤーボンド工程と、半導体素子、金属細線領
域、ダイパッド部領域を封止樹脂で封止する封止工程
と、インナーリード部の下面の一部を露出させるために
封止樹脂の一部を除去して開口部を形成するレーザー加
工工程と、露出したインナーリード部の下面部分に開口
部を通して外部端子を設ける外部端子取付工程と、リー
ドフレームから半導体装置を分離するために半導体装置
と接続したリード部分を切断するレーザー切断工程とよ
りなるものであり、半導体装置を構成後はさらに製品の
動作、外観等の検査を行う検査工程と、出荷用の梱包、
出荷という流れになる。
【００２２】以上のような製造フローにより本実施形態
の半導体装置が製造されるが、その各工程について詳細
を図３〜図９を参照して以下、説明する。
【００２３】まず図３に示すように、リードフレームの
ダイパッド部１上に導電性ペーストにより半導体素子２
を接合する。そして搭載した半導体素子２の電極パッド
とリードフレームのインナーリード部３とを金属細線４
により電気的に接続する。ここでリードフレームを形成
する材料は導電性に優れた金属が望ましく、所定のリー
ドフレーム形状にエッチングもしくはプレス加工で形成
される。また金属細線４は耐酸化性であり延性に富み、
半導体素子２の電極パッドの材料と固相拡散する材料と
して、例えば金線を選択する。
【００２４】次に図４に示すように、半導体素子２の外
囲としてダイパッド部１の下面領域、金属細線４の接続
領域を含む領域を封止樹脂５によりモールドし、パッケ
ージを構成する。一般的に封止プロセスはトランスファ
ーモールド工法により行われるが、本実施形態では製造
コスト、歩留り等を考慮した封止工法を選択する。
【００２５】次に図５に示すように、封止樹脂５による
パッケージの下面領域にレーザー加工用として、テープ
部材１２を密着させる。このテープ部材１２を密着させ
ることにより、冷却作用が働き、レーザーによる加工精
度を更に向上させることができる。また加工時に発生す
る封止材の屑がパッケージ本体に付着するのを防ぐ効果
もある。図５では、レーザー加工面の全面にテープ部材
を施しているが、加工領域のみテープ部材１２を施す方
がコスト的に有利である。また熱放散性を考えた上でテ
ープ厚の最適化を図ることにより、更なる形状精度の向
上を望むことができる。
【００２６】次に図６に示すように、封止樹脂５による
パッケージの下面領域のテープ部材１２を密着させた部
分に対して、レーザー加工を行う。これにより、一部の
封止樹脂５を除去して、インナーリード部３の下面部分
を露出させる開口部１０を形成するものである。用いる
レーザーとしては、Ａｒレーザー、ＣＯ2レーザー等、
寸法精度のよいレーザーを用いる。
【００２７】また図７に示すように、開口部１０の根本
部分に対しては、Ｒを有した曲面１３を形成するように
レーザー加工するものである。これは実装工程の際、後
工程で具備する凸状の外部端子の一点に応力集中が発生
しないようにするための形状である。しかしながらレー
ザーにより露出部を加工するには時間、精度を考慮する
と限界があり、そのレーザー能力に応じてインナーリー
ド部３の裏面の封止樹脂５における厚みをディメンジョ
ンで薄くする。なお図７において、開口部１０の拡大部
分を円内に示している。
【００２８】次に図８に示すように、開口部１０から露
出したインナーリード部３の下面に対して外部端子１１
を設けることにより、半導体装置を構成するものであ
る。
【００２９】最後に図９に示すように、外枠と半導体装
置を切り離す工程については、インナーリード部３裏面
の露出部を加工するレーザー設備を併用することにより
設備コストの低減となる。また切断箇所にテープ部材１
２を密着させることにより切断形状の精度向上及び切断
屑の付着防止が可能となる。さらに図示するように、レ
ーザーによる切断時間の短縮を、切断すべきリード部分
に薄肉部を設けることにより実現する。例えば、現状の
レーザー装置を用いた場合、銅材リードフレームの厚み
が０．２０［ｍｍ］の場合において切断可能である。従
って、切断箇所は０．２０［ｍｍ］よりも薄く、搬送時
のリードフレーム強度を十分満たした肉厚にするといっ
た考えで設計することができる。
【００３０】次に本実施形態の半導体装置について他の
実施形態を説明する。
【００３１】図１０は前記同様に半導体装置を示す断面
図であり、インナーリード部３の露出すべき下面部分が
他の部分よりも厚い部分、肉厚部１４を有した場合の例
である。このインナーリード部構成により、開口部１０
を形成するレーザー加工の際、深さ方向を浅くし、精度
のよいレーザー加工を可能にするものである。
【００３２】図１１は図１０に示した肉厚部１４を有し
たリードフレームを用いた場合の半導体装置を示す断面
図であり、レーザー加工で封止樹脂５を除去し、インナ
ーリード部３の肉厚部１４の裏面を露出させ、外部端子
１５として用いる例である。この時、インナーリード部
３の外部端子１５に相当する部分の厚みについては、レ
ーザー加工時間を考慮した上で設計を行う。
【００３３】図１２は同様に半導体装置を示す断面図で
あり、多ピン化に対応するために、１本のインナーリー
ド部３に、複数の外部端子１５を具備するパッケージ構
造を示している。この場合、同じインナーリード部３の
外部端子１５と外部端子１５とを分離するため、レーザ
ーにより切断部１６を形成して切断する。レーザーによ
る切断部１６については、リードフレームの設計図面を
参考に座標を合わせれば可能である。また以上のように
製造方法は上記した例に関わらず１本のインナーリード
部が複数の外部端子を有し、分離する場合は有効な製造
方法であり、切断箇所にテープを密着させると、更に精
度が向上する。
【００３４】次に図１３は半導体装置を示す断面図であ
り、発熱性の強いパワー系半導体素子に対応するために
ダイパッド部１の裏面に放熱板設置部１７を設けた場合
の構成である。放熱板設置部１７の加工については、レ
ーザーで行うことにより形状寸法精度が向上する。
【００３５】次に図１４は放熱板を設けた場合の半導体
装置を示す断面図である。放熱板１８を設けることによ
り、放熱性を向上させ、半導体特性を損なうのを防止で
きる。また図１３に示したように放熱板設置部を設けて
から放熱板１８を付設するため、封止による放熱板の位
置ずれ、傾きを抑制することができる。また放熱板１８
を取付ける際に、ダイパッド部１の裏面に耐リフロー性
を有し導電性に優れた接着剤を用いることにより固定で
きる。
【００３６】次に本実施形態の半導体装置で用いるリー
ドフレームについて説明する。図１５はリードフレーム
を示す平面図である。
【００３７】図１５に示すリードフレームにおいては、
フレーム枠１９とそのフレーム枠１９内に吊りリード部
２０により連接された半導体素子が搭載されるダイパッ
ド部１と、ダイパッド部１の周囲にインナーリード部３
が配置されているものである。本実施形態のリードフレ
ームでは、特にインナーリード部３にストッパー部２１
と、孔部２２を設けている。ストッパー部２１は矢印形
状であり、ダイパッド部１方向に向いた矢印形状であ
る。このストッパー部２１、孔部２２により、封止樹脂
により封止して半導体装置を構成した際、封止樹脂の食
いつきを良好にして密着性を向上させ、耐パッケージク
ラック等の信頼性を向上させることができるものであ
る。なお、本実施形態では、ストッパー部２１と孔部２
２との両者を設けたが、パッケージサイズ等の条件によ
りどちらか一方でも可能である。またストッパー部２１
は、金属細線とインナーリード部との接続部と併用した
構造にすることにより、接続面積の拡大で実効インダク
タンス低減に寄与する。また多ピン化に対応するため金
属細線との接続部分を併用したストッパー部２１を１本
のインナーリード部３に複数箇所設けることもできる。
また、この場合上述したように、封止工程後にレーザー
により内部リードの切断が必要となる。
【００３８】以上のように本実施形態の半導体装置は、
リードフレームに対して半導体素子を搭載し、電気的な
接続を行い、封止樹脂でモールドした後、インナーリー
ド部の裏面の所定箇所に対してレーザー加工により開口
部を形成してリード面を露出させることにより、インナ
ーリード部に外部端子を形成することができ、効率よく
外部端子をアレイ状に配置することができる。また半導
体装置としては、インナーリード部の金属細線の接続部
が幅広の矢印形状のストッパー部を有し、ストッパー部
が封止樹脂との密着性を向上させるため、信頼性の高い
半導体装置を実現できるものである。
【００３９】
【発明の効果】本発明の半導体装置は、精度よくインナ
ーリード部の形状に応じてアレイ状に外部端子を設ける
ことができ、ＢＧＡ型の半導体装置を実現できるもので
ある。また製造方法においては、テープ部材を密着さ
せ、レーザーを用いて封止樹脂を除去して開口部を形成
できるため、冷却作用による形状精度の向上及び切削屑
の付着防止とともに、精度よく開口部を形成して外部端
子を付設できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体装置を示す
断面図
【図２】本発明の一実施形態における半導体装置の製造
方法を示すフロー図
【図３】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図４】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図５】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図６】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図７】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図８】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図９】本発明の一実施形態における半導体装置の製造
方法を示す断面図
【図１０】本発明の一実施形態における半導体装置を示
す断面図
【図１１】本発明の一実施形態における半導体装置を示
す断面図
【図１２】本発明の一実施形態における半導体装置を示
す断面図
【図１３】本発明の一実施形態における半導体装置を示
す断面図
【図１４】本発明の一実施形態における半導体装置を示
す断面図
【図１５】本発明の一実施形態におけるリードフレーム
を示す平面図
【図１６】従来の半導体装置を示す断面図
【図１７】従来の半導体装置を示す断面図
【符号の説明】
１ ダイパッド部 ２ 半導体素子 ３ インナーリード部 ４ 金属細線 ５ 封止樹脂 ６ アウターリード部 ７ 両面配線基板 ８ スルーホール ９ 外部端子 １０ 開口部 １１ 外部端子 １２ テープ部材 １３ 曲面 １４ 肉厚部 １５ 外部端子 １６ 切断部 １７ 放熱板設置部 １８ 放熱板 １９ フレーム枠 ２０ 吊りリード部 ２１ ストッパー部 ２２ 孔部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッド部上に搭載された半導体素子
    と、前記半導体素子とインナーリード部とを接続した金
    属細線と、前記半導体素子、ダイパッド部および金属細
    線領域を封止した封止樹脂とよりなる半導体装置であっ
    て、前記封止樹脂の下面の一部は除去されて開口部を有
    し、その開口部を通して前記インナーリード部の下面に
    外部端子が設けられていることを特徴とする半導体装
    置。
  2. 【請求項２】 ダイパッド部上に搭載された半導体素子
    と、前記半導体素子とインナーリード部とを接続した金
    属細線と、前記半導体素子、ダイパッド部および金属細
    線領域を封止した封止樹脂とよりなる半導体装置であっ
    て、前記封止樹脂の下面の一部は除去されて前記インナ
    ーリード部の肉厚部下面が露出して外部端子を構成して
    いることを特徴とする半導体装置。
  3. 【請求項３】 開口部の根本部分である封止樹脂とイン
    ナーリード部との界面付近の形状はＲを有した曲面が形
    成されていることを特徴とする請求項１に記載の半導体
    装置。
  4. 【請求項４】 インナーリード部はダイパッド部方向に
    向いた矢印形状のストッパー部と孔部を有していること
    を特徴とする請求項１または請求項２のいずれかに記載
    の半導体装置。
  5. 【請求項５】 ダイパッド部の下面には放熱板が設けら
    れていることを特徴とする請求項１または請求項２のい
    ずれかに記載の半導体装置。
  6. 【請求項６】 フレーム枠内にダイパッド部と、前記ダ
    イパッド部の周囲にインナーリード部とを有したリード
    フレームに対して、前記ダイパッド部上に半導体素子を
    搭載する工程と、前記半導体素子と前記インナーリード
    部とを金属細線により接続する工程と、前記半導体素
    子、ダイパッド部および金属細線領域を封止樹脂で封止
    してパッケージを形成する工程と、前記パッケージ部の
    底面にテープ部材を密着させる工程と、前記テープ部材
    が密着されたパッケージに対してレーザー加工し、封止
    樹脂の一部を除去して開口部を形成し、インナーリード
    部の下面を露出させる工程と、前記開口部を通して前記
    インナーリード部の露出した部分に外部端子を付設する
    工程とよりなることを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 フレーム枠内にダイパッド部と、前記ダ
    イパッド部の周囲にインナーリード部とを有したリード
    フレームに対して、前記ダイパッド部上に半導体素子を
    搭載する工程と、前記半導体素子と前記インナーリード
    部とを金属細線により接続する工程と、前記半導体素
    子、ダイパッド部および金属細線領域を封止樹脂で封止
    してパッケージを形成する工程と、前記パッケージ部の
    底面にテープ部材を密着させる工程と、前記テープ部材
    が密着されたパッケージに対してレーザー加工し、封止
    樹脂の一部を除去して開口部を形成し、インナーリード
    部の下面を露出させる工程と、前記テープ部材が密着さ
    れたパッケージに対してレーザー加工し、封止樹脂の一
    部を除去して開口部を形成し、ダイパッド部の下面を露
    出させて放熱板設置部を形成する工程と、前記開口部を
    通して前記インナーリード部の露出した部分に外部端子
    を付設する工程と、前記ダイパッド部の下面の放熱板設
    置部に対して放熱板を設ける工程とよりなることを特徴
    とする半導体装置の製造方法。
JP11035326A 1999-02-15 1999-02-15 半導体装置及びその製造方法 Pending JP2000236058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11035326A JP2000236058A (ja) 1999-02-15 1999-02-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11035326A JP2000236058A (ja) 1999-02-15 1999-02-15 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006114188A Division JP4409528B2 (ja) 2006-04-18 2006-04-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2000236058A true JP2000236058A (ja) 2000-08-29

Family

ID=12438710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11035326A Pending JP2000236058A (ja) 1999-02-15 1999-02-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000236058A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659628A1 (en) * 2004-11-23 2006-05-24 Optium Care International Tech. Inc. High lead density electronic device
JP2010245468A (ja) * 2009-04-10 2010-10-28 Denso Corp モールドパッケージの実装構造および実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659628A1 (en) * 2004-11-23 2006-05-24 Optium Care International Tech. Inc. High lead density electronic device
JP2010245468A (ja) * 2009-04-10 2010-10-28 Denso Corp モールドパッケージの実装構造および実装方法

Similar Documents

Publication Publication Date Title
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
JP3526788B2 (ja) 半導体装置の製造方法
US8102035B2 (en) Method of manufacturing a semiconductor device
CN100499052C (zh) 平面栅格阵列封装器件及其制作方法
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
US8618641B2 (en) Leadframe-based semiconductor package
JP4602350B2 (ja) ランド・グリッド・アレイ実装デバイスおよびその形成方法
US20110074016A1 (en) Semiconductor device and manufacturing method therefor
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP3664045B2 (ja) 半導体装置の製造方法
CN108074901A (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000286375A (ja) 半導体装置
JPH08241940A (ja) 半導体装置およびその製造方法
JP4409528B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP2000286372A (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829