JP2000236245A

JP2000236245A - 電源供給制御装置及び電源供給制御方法

Info

Publication number: JP2000236245A
Application number: JP11034941A
Authority: JP
Inventors: Koyo Matsuura; 公洋松浦
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-12
Filing date: 1999-02-12
Publication date: 2000-08-29

Abstract

(57)【要約】【課題】シャント抵抗を不要として装置の熱損失を抑
え、ランプの断線が発生した場合でもランプ点灯１回目
から確実にランプの断線を検出するとともに一定の点滅
周期を出力し、集積化が容易で安価な電源供給制御装置
及び電源供給制御方法を提供する。【解決手段】サーマルＦＥＴＱＡは、ゲート端子へ供
給される制御信号に応じてスイッチング制御され電源１
０１からランプ１０２への電力供給を制御し、ＦＥＴＱ
Ｂは、ゲート端子へ供給される制御信号に応じてスイッ
チング制御され電源１０１から突入電流に近似した電流
が流れるようにインピーダンスが設定されてなる直列抵
抗Ｒｒ１，Ｒｒ２への電力供給を制御し、コンパレータ
ＣＭＰ２は、サーマルＦＥＴＱＡの端子間電圧とＦＥＴ
ＱＢの端子間電圧との差電圧を検出し検出された差電圧
に基づきランプ１０２の断線の有無を判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御信号に応じて
スイッチング制御により、電源から負荷への電力供給を
制御する半導体スイッチを備え、負荷の断線の有無を検
出する電源供給制御装置及び電源供給制御方法に関す
る。

【０００２】

【従来の技術】従来の半導体スイッチを備えた電源供給
制御装置としては、例えば図１３に示すようなものがあ
る。本従来例の電源供給制御装置は、自動車においてバ
ッテリからの電源を選択的に各負荷に供給して、負荷へ
の電力供給を制御する装置である。

【０００３】同図において、本従来例の電源供給制御装
置は、電源１０１の出力電圧ＶＢをヘッドライトやパワ
ーウィンドウの駆動モータ等々の負荷１０２に供給する
経路にシャント抵抗ＲＳおよびサーマルＦＥＴＱＦのド
レインＤ−ソースＳを直列接続した構成である。また、
シャント抵抗ＲＳを流れる電流を検出してハードウェア
回路によりサーマルＦＥＴＱＦの駆動を制御するドライ
バ９０１と、ドライバ９０１でモニタした電流値に基づ
いてサーマルＦＥＴＱＦの駆動信号をオン／オフ制御す
るＡ／Ｄ変換器９０２およびマイコン（ＣＰＵ）９０３
とを備えている。

【０００４】半導体スイッチとしてのサーマルＦＥＴＱ
Ｆは、図示しない温度センサを内蔵してサーマルＦＥＴ
ＱＦが規定以上の温度まで上昇した場合には、内蔵する
ゲート遮断回路によってサーマルＦＥＴＱＦを強制的に
オフ制御する過熱遮断機能を備えている。また、図中の
ＲＧは内蔵抵抗であり、ＺＤ１はゲートＧ−ソースＳ間
を１２［Ｖ］に保ってゲートＧに過電圧が印加されよう
とした場合にこれをバイパスさせるツェナーダイオード
である。

【０００５】また、本従来例の電源供給制御装置では、
負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソ
ースＳ間における過電流に対する保護機能をも備えてい
る。即ち、ドライバ９０１は、電流モニタ回路としての
差動増幅器９１１，９１３と、電流制限回路としての差
動増幅器９１２と、チャージポンプ回路９１５と、マイ
コン９０３からのオン／オフ制御信号および電流制限回
路からの過電流判定結果に基づき、内部抵抗ＲＧを介し
てサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９
１４を備えて構成されている。

【０００６】シャント抵抗ＲＳの電圧降下に基づき差動
増幅器９１２を介して、電流が判定値（上限）を超えた
として過電流が検出された場合には、駆動回路９１４に
よってサーマルＦＥＴＱＦをオフ動作とし、その後電流
が低下して判定値（下限）を下回ったらサーマルＦＥＴ
ＱＦをオン動作させる。

【０００７】一方、マイコン９０３は、電流モニタ回路
（差動増幅器９１１，９１３）を介して電流を常時モニ
タしており、正常値を上回る異常電流が流れていれば、
サーマルＦＥＴＱＦの駆動信号をオフすることによりサ
ーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９
０３からオフ制御の駆動信号が出力される前に、サーマ
ルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断
機能によってサーマルＦＥＴＱＦはオフ動作となる。

【０００８】また、従来の半導体スイッチを備えた他の
電源供給制御装置としては、例えば図１４に示すような
ものがある。この電源供給制御装置は、自動車において
バッテリからの電源を負荷としての各ランプに供給し
て、各ランプへの電力供給を制御する。

【０００９】また、この電源供給制御装置は、電源１０
１の出力電圧をヘッドライトやストップランプ等の各ラ
ンプ１０２ａ，１０２ｂ，１０２ｃに供給する経路に電
界効果トランジスタ（ＦＥＴ）ＱＢのドレインＤ−ソー
スＳ及びシャント抵抗ＲＳを直列に接続して構成され
る。

【００１０】また、電源供給制御装置は、ＦＥＴＱＢを
オン／オフ制御することによりランプ１０２ａ等を点滅
させるための一定の点滅周期からなる点滅信号を出力す
るマイクロコンピュータ（以下、マイコン）５１と、こ
のマイコン５１からの制御信号によりＦＥＴＱＢを駆動
する駆動回路５３と、シャント抵抗ＲＳの端子間電圧を
検出し検出された端子間電圧をしきい値と比較すること
によりランプの断線の有無を判定するコンパレータＣＯ
ＭＰ１０とを備えてなる。

【００１１】以上の構成において、例えば、ランプ１０
２ｃが断線した場合には、シャント抵抗ＲＳに流れる電
流が減少し、シャント抵抗ＲＳの両端電圧が低下する。
このため、コンパレータＣＯＭＰ１０は、シャント抵抗
ＲＳの両端電圧がしきい値を下回った場合には、いずれ
かのランプに断線があったと判定する。

【００１２】

【発明が解決しようとする課題】しかしながら、図１３
に示す従来の電源供給制御装置にあっては、電流検出を
行うために電力の供給経路に直列接続されるシャント抵
抗ＲＳを必要とした構成であり、近年のサーマルＦＥＴ
ＱＦのオン抵抗の低減に伴う負荷の大電流化により、シ
ャント抵抗の熱損失が無視できないという問題点があ
る。

【００１３】また、上述の過熱遮断機能や過電流制限回
路は、負荷１０２や配線にほぼ完全な短絡状態が発生し
て大電流が流れる場合には機能するが、ある程度の短絡
抵抗を持つ不完全短絡などのレアショートが発生して小
さい短絡電流が流れた場合には機能せず、電流のモニタ
回路を介してマイコン９０３により異常電流を検出して
サーマルＦＥＴＱＦをオフ制御するしかなく、このよう
な異常電流に対するマイコン制御による応答性が悪いと
いう事情もあった。

【００１４】また、シャント抵抗ＲＳやＡ／Ｄ変換器９
０２、マイコン９０３等が必要であるため、大きな実装
スペースが必要であり、またこれらの比較的高価な部品
により装置コストが高くなってしまうという問題点もあ
る。

【００１５】さらに、図１４に示す従来の他の電源供給
制御装置にあっては、電流検出を行うために電力の供給
経路に直列接続されるシャント抵抗ＲＳを設けているた
め、シャント抵抗ＲＳの熱損失が無視できないという問
題点がある。

【００１６】また、ランプを点灯させた時には比較的大
きなラッシュ電流が流れるが、このラッシュ電流がおさ
まって定常電流値になったときに、コンパレータＣＯＭ
Ｐ１０は、シャント抵抗ＲＳの両端電圧により、ランプ
の断線有りと判定していたが、図１５のタイミングチャ
ートに示すように、ランプ点灯１回目のラッシュ電流が
特に大きく時刻ｔ₁から断線時の定常電流になる時刻ｔ₂
までの時間が例えば、３５０ｍｓと長くなる場合もあ
る。なお、ランプ点灯２回目以降のラッシュ電流は、２
００ｍｓと一定時間である。

【００１７】ランプ点灯１回目の場合には、断線時点滅
周期（時刻ｔ₁から時刻ｔ₁₁までの時間で２００ｍｓ）
にランプの断線判定が間に合わない。このため、ランプ
点灯１回目は非断線周期（例えば、８５回／分）で点滅
信号を出力し、ランプ点灯２回目以降は、断線周期で点
滅信号を出力していた。このため、ランプの断線検出に
おいて、ランプ点灯１回目から確実にランプの断線を検
出し、点滅周期を断線時の短い周期（ランプ点灯２回目
以降の周期）となるようにすることが望まれていた。

【００１８】本発明の目的は、上記従来の問題点や事情
を解決することにあり、電流検出を行うために電力の供
給経路に直列接続されるシャント抵抗を不要として装置
の熱損失を抑え、ランプの断線が発生した場合でもラン
プ点灯１回目から確実にランプの断線を検出するととも
に一定の点滅周期を出力し、集積化が容易で安価な電源
供給制御装置及び電源供給制御方法を提供することにあ
る。

【００１９】

【課題を解決するための手段】上記目的を解決するため
に、本発明の請求項１の電源供給制御装置は、第１制御
信号入力端子へ供給される制御信号に応じてスイッチン
グ制御され電源から負荷への電力供給を制御する第１半
導体スイッチと、第２制御信号入力端子へ供給される前
記制御信号に応じてスイッチング制御され前記電源から
基準負荷への電力供給を制御する第２半導体スイッチ
と、前記第１半導体スイッチの端子間電圧と前記第２半
導体スイッチの端子間電圧との差電圧を検出する検出手
段と、この検出手段で検出された差電圧に基づき前記負
荷の断線の有無を判定する判定手段とを備えることを特
徴とする。

【００２０】請求項１の発明によれば、検出手段が第１
半導体スイッチの端子間電圧と第２半導体スイッチの端
子間電圧との差電圧を検出し、判定手段が検出手段で検
出された差電圧に基づき負荷の断線の有無を判定するた
め、シャント抵抗を不要として装置の熱損失を抑え、ラ
ンプの断線が発生した場合でも確実にランプの断線を検
出することができる。

【００２１】請求項２の発明は、前記基準負荷は、前記
第１半導体スイッチがオフ時からオン時に遷移したとき
に該第１半導体スイッチに流れる突入電流に近似した電
流が流れるようにインピーダンスが設定されてなること
を特徴とする。

【００２２】請求項２の発明によれば、基準負荷が、第
１半導体スイッチがオフ時からオン時に遷移したときに
該第１半導体スイッチに流れる突入電流に近似した電流
が流れるようにインピーダンスが設定されているため、
点灯１回目からラッシュ電流が定常電流になる前に確実
に負荷の断線検出を行え、しかも点灯１回目から点滅周
期を点灯２回目以降の周期と同一周期とすることがで
き、断線の検出精度が向上する。

【００２３】請求項３の発明は、前記第１半導体スイッ
チ、前記第２半導体スイッチ、前記検出手段、及び前記
判定手段は、同一チップ上に形成されることを特徴とす
る。

【００２４】請求項３の発明によれば、第１半導体スイ
ッチ、第２半導体スイッチ、検出手段、及び判定手段
は、同一チップ上に形成されるため、安価で小型な回路
を構成することができる。

【００２５】請求項４の発明は、前記第１半導体スイッ
チが過熱した場合に該第１半導体スイッチをオフ制御し
て保護する過熱保護手段を有することを特徴とする。

【００２６】請求項４の発明によれば、過熱保護手段
は、第１半導体スイッチが過熱した場合に該第１半導体
スイッチをオフ制御して保護するため、第１半導体スイ
ッチの遮断を速めることができる。

【００２７】請求項５の発明では、前記基準負荷は、複
数個の抵抗を備え、前記基準負荷の抵抗値は、前記複数
個の抵抗の選択接続により可変設定されることを特徴と
する。

【００２８】請求項５の発明によれば、基準負荷は、複
数個の抵抗を備え、基準負荷の抵抗値は、前記複数個の
抵抗の選択接続により可変設定されることで、第２半導
体スイッチの端子間電圧を目標の仕様に設定することが
できる。

【００２９】請求項６の発明は、前記判定手段は、前記
負荷が断線していると判定した場合には、前記制御信号
の周期を変更することを特徴とする。

【００３０】請求項６の発明によれば、判定手段は、負
荷が断線していると判定した場合には、制御信号の周期
を変更するため、負荷が点滅周期が変更されることで負
荷が断線していることが容易にわかる。

【００３１】請求項７の発明の電源供給制御方法は、第
１制御信号入力端子へ供給される制御信号に応じてスイ
ッチング制御され電源から負荷への電力供給を制御する
第１半導体スイッチの端子間電圧と、第２制御信号入力
端子へ供給される前記制御信号に応じてスイッチング制
御され前記電源から基準負荷への電力供給を制御する第
２半導体スイッチの端子間電圧との差電圧を検出する検
出ステップと、この検出ステップで検出された差電圧に
基づき前記負荷の断線の有無を判定する判定ステップと
を備えることを特徴とする。

【００３２】請求項８の発明の電源供給制御方法では、
前記基準負荷は、前記第１半導体スイッチがオフ時から
オン時に遷移したときに該第１半導体スイッチに流れる
突入電流に近似した電流が流れるようにインピーダンス
が設定されてなることを特徴とする。

【００３３】請求項９の発明の電源供給制御方法では、
前記第１半導体スイッチが過熱した場合に該第１半導体
スイッチをオフ制御して保護する過熱保護ステップを有
することを特徴とする。

【００３４】請求項１０の発明の電源供給制御方法で
は、前記基準負荷は、複数個の抵抗を備え、前記基準負
荷の抵抗値は、前記複数個の抵抗の選択接続により可変
設定されることを特徴とする。

【００３５】請求項１１の発明の電源供給制御方法で
は、前記判定ステップは、前記負荷が断線していると判
定した場合には、前記制御信号の周期を変更することを
特徴とする。

【００３６】

【発明の実施の形態】以下、本発明に係る電源供給制御
装置及び電源供給制御方法の実施の形態例について、
［第１の実施形態］、［第２の実施形態］、［第３の実
施形態］、［第４の実施形態］、［第５の実施形態］、
［変形例］を、順に図１乃至図１２を参照して詳細に説
明する。以下の説明では、電源供給制御装置及び電源供
給制御方法は、例えば自動車においてバッテリからの電
源を選択的にランプ等の各負荷に供給して、負荷への電
力供給を制御する装置に適用した実施の形態例について
説明するが、本発明はこのような形態に限定されるもの
ではなく、電源から負荷への電力供給をスイッチング制
御する電源供給制御装置および電源供給制御方法であれ
ばどのような形態であっても適用可能である。

【００３７】ここで、図１は本発明の第１の実施形態の
電源供給制御装置の回路構成図、図２は実施形態で使用
する半導体スイッチ（サーマルＦＥＴ）の詳細な回路構
成図、図３は実施形態の電源供給制御装置でのランプ断
線時のランプ電流波形を示す図、図４、図５および図６
は実施形態の電源供給制御装置及び電源供給制御方法が
利用する原理を説明する説明図、図７は短絡故障時およ
び通常動作時の実施形態の電源供給制御装置における半
導体スイッチの電流と電圧を例示する波形図、図８は本
発明の第２の実施形態の電源供給制御装置の回路構成
図、図９は本発明の第３の実施形態の電源供給制御装置
の回路構成図、図１０は本発明の第４の実施形態の電源
供給制御装置の回路構成図、図１１は本発明の第５の実
施形態の電源供給制御装置の回路構成図、図１２は変形
例の電源供給制御装置における第２負荷（抵抗）の構成
を説明する回路図である。

【００３８】［第１の実施形態］本発明の第１の実施形
態の電源供給制御装置について、図１を参照して説明す
ると、本実施形態の電源供給制御装置は、電源１０１の
出力電圧ＶＢを負荷１０２に供給する経路に、半導体ス
イッチとしてのサーマルＦＥＴＱＡのドレインＤ−ソー
スＳを直列接続した構成である。ここで、サーマルＦＥ
ＴＱＡにはＤＭＯＳ構造のＮＭＯＳ型を使用しているが
ＰＭＯＳ型でも実現可能である。

【００３９】また同図において、サーマルＦＥＴＱＡを
駆動制御する部分については、ＦＥＴＱＢ、抵抗Ｒ１〜
Ｒ１０、ツェナーダイオードＺＤ１、ダイオードＤ１、
コンパレータＣＭＰ１、駆動回路１１１およびスイッチ
ＳＷ１を備えた構成である。なお、参照符号として抵抗
には“Ｒ”とそれに続く数字を使用しているが、以下の
説明では参照符号として使用すると共に、それぞれ該抵
抗の抵抗値をも表すものとする。また、図１中の点線で
囲った部分である電流振動型遮断機能付きスイッチング
回路１１０ａはアナログ集積化されるチップ部分を示
す。

【００４０】負荷１０２ａ〜１０２ｃは例えばヘッドラ
ンプ、バックランプ等のランプであり、ユーザ等がスイ
ッチＳＷ１をオンさせることにより機能する。駆動回路
１１１には、コレクタ側が電位ＶＰに接続されたソース
トランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）
に接続されたシンクトランジスタＱ６とを直列接続して
備え、スイッチＳＷ１のオン／オフ切換えによる切換え
信号に基づき、ソーストランジスタＱ５およびシンクト
ランジスタＱ６をオン／オフ制御して、サーマルＦＥＴ
ＱＡを駆動制御する信号を出力する。なお図中、ＶＢは
電源１０１の出力電圧であり、例えば１２［Ｖ］であ
る。

【００４１】半導体スイッチとしてのサーマルＦＥＴＱ
Ａは、より詳しくは図２に示すような構成を備えてい
る。図２において、サーマルＦＥＴＱＡは、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２及び過熱遮断
用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−
ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印
加されようとした場合にこれをバイパスさせるツェナー
ダイオードである。

【００４２】つまり、本実施形態で使用するサーマルＦ
ＥＴＱＡは、サーマルＦＥＴＱＡが規定以上の温度まで
上昇したことが温度センサ１２１によって検出された場
合には、その旨の検出情報がラッチ回路１２２に保持さ
れ、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオ
ン動作となることによって、サーマルＦＥＴＱＡを強制
的にオフ制御する過熱遮断機能を備えている。

【００４３】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１はサーマ
ルＦＥＴＱＡの近傍に配置形成されている。サーマルＦ
ＥＴＱＡの温度が上昇するにつれて温度センサ１２１の
各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１の
ゲート電位が“Ｌ”レベルとされる電位まで下がると、
ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これ
により、ＦＥＴＱ５４のゲート電位がサーマルＦＥＴＱ
Ａのゲート制御端子（Ｇ）の電位にプルアップされ、Ｆ
ＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ
回路１２２に“１”がラッチされることとなる。このと
き、ラッチ回路１２２の出力が“Ｈ”レベルとなって過
熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移する
ので、サーマルＦＥＴＱＡの真のゲート（ＴＧ）の電位
レベルが“Ｌ”レベルとなって、サーマルＦＥＴＱＡが
オン状態からオフ状態に遷移して、過熱遮断されること
となる。

【００４４】また、本実施形態の電源供給制御装置で
は、負荷１０２またはサーマルＦＥＴＱＡのドレインＤ
−ソースＳ間において発生する短絡故障による過電流、
或いは不完全短絡故障による異常電流に対する保護機
能、あるいはランプの断線検出機能をも備えている。以
下、図１を参照して、この保護機能及び断線検出機能を
実現する構成について説明する。

【００４５】まず、基準電圧発生手段は、ＦＥＴ（第２
半導体スイッチ）ＱＢ、抵抗Ｒｒ１、抵抗Ｒｒ２及びコ
ンデンサＣ１により構成されている。ＦＥＴＱＢのドレ
インおよびゲートはそれぞれサーマルＦＥＴＱＡのドレ
イン（Ｄ）および真のゲート（ＴＧ）に接続され、ＦＥ
ＴＱＢのソース（ＳＢ）は直列に接続された抵抗Ｒｒ１
及び抵抗Ｒｒ２を介して接地電位（ＧＮＤ）に接続され
ている。抵抗Ｒｒ２にはコンデンサＣ１が並列に接続さ
れている。ランプ１０２ａ等の点灯１回目より確実にラ
ンプの断線を検出するために、抵抗Ｒｒ１及び抵抗Ｒｒ
２の直列抵抗値は、ランプ突入電流に近似した電流が流
れるようなインピーダンスに設定されている。

【００４６】このように、ＦＥＴＱＢおよびサーマルＦ
ＥＴＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通
化することにより同一チップである電流振動型遮断機能
付きスイッチング回路（１１０ａ）への集積化を容易に
することができる。

【００４７】また、ＦＥＴＱＢおよびサーマルＦＥＴＱ
Ａは同一プロセスで同一チップである電流振動型遮断機
能付きスイッチング回路（１１０ａ）上に形成されたも
のを使用することとして、温度ドリフトやロット間のバ
ラツキの影響を除去（削減）するようにしている。ま
た、ＦＥＴＱＢの電流容量がサーマルＦＥＴＱＡの電流
容量よりも小さくなるように、それぞれのＦＥＴを構成
する並列接続のトランジスタ数を（ＦＥＴＱＢのトラン
ジスタ数：１個）＜（サーマルＦＥＴＱＡのトランジス
タ数：１０００個）となるように構成している。

【００４８】さらに、過電流を検出するために、抵抗Ｒ
ｒ（抵抗Ｒｒ１と抵抗Ｒｒ２との直列合成抵抗値）の抵
抗値は、後述のように負荷１０２の抵抗値×（ＦＥＴＱ
Ｂのトランジスタ数：１個／サーマルＦＥＴＱＡのトラ
ンジスタ数：１０００個）の値となるように設定され
る。この抵抗Ｒｒの設定により、サーマルＦＥＴＱＡに
正常動作の負荷電流（５［ｍＡ］）が流れたときと同じ
ドレイン−ソース間電圧ＶDSをＦＥＴＱＢに発生させる
ことができる。また、以上のような回路規定により、Ｆ
ＥＴＱＢおよび抵抗Ｒｒで構成される基準電圧発生手段
の構成を極力小型化することができ、実装スペースを縮
小して装置コストを低減することができる。

【００４９】可変抵抗ＲＶはサーマルＦＥＴＱＡのソー
スＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に負荷１０２に対
して直列に接続されている。可変抵抗ＲＶの抵抗値を変
えることにより第２負荷の抵抗値を等価的に可変設定す
る。即ち、電流振動遮断型素子１１０ａの外部に可変抵
抗ＲＶを設置し、該可変抵抗ＲＶを調整することにより
基準電圧生成手段の設定値（基準）を目標の仕様に設定
することが可能となる。これにより、アナログ集積化す
る場合でも１種類の電流振動遮断型素子１１０ａで複数
の仕様をカバーすることが可能となる。

【００５０】また、前述したように抵抗Ｒｒの抵抗値
は、ランプ突入電流に近似した電流が流れるようなイン
ピーダンスに設定するか、抵抗Ｒｒの抵抗値は、負荷１
０２の抵抗値×（ＦＥＴＱＢのトランジスタ数：１個／
サーマルＦＥＴＱＡのトランジスタ数：１０００個）の
値となるように設定するかは、目的に応じて適宜いずれ
かに設定する。

【００５１】コンパレータＣＭＰ１及びコンパレータＣ
ＭＰ２の“＋”入力端子には、サーマルＦＥＴＱＡのド
レインＤ−ソースＳ間電圧ＶDSを抵抗Ｒ１と抵抗Ｒ２お
よび可変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧し
た電圧が抵抗Ｒ５を介して供給されている。また、コン
パレータＣＭＰ１の“−”入力端子には、ＦＥＴＱＢの
ソース電圧ＶＳが供給されている。つまり、これら
“＋”および“−”の両入力端子に供給される電位がほ
ぼ一致したときに出力は有効（“Ｈ”レベル）となり、
一致しないときに無効（“Ｌ”レベル）となる。コンパ
レータＣＭＰ１は、過電流判定を行い、コンパレータＣ
ＭＰ２は、ランプの断線の有無の判定を行うようになっ
ている。なお、後述のように、コンパレータＣＭＰ１は
一定のヒステリシスを持っている。マイクロコンピュー
タ（マイコン）１０は、中央処理装置（ＣＰＵ）を内蔵
し、コンパレータＣＭＰ２によるランプの断線検出結果
に応じて、ランプを点滅するための点滅信号の周期を決
定するようになっている。

【００５２】次に、以上説明した本実施形態の電源供給
制御装置の回路構成を踏まえて、電源供給制御方法を説
明する。具体的な動作説明を行う前に、図４、図５およ
び図６を参照して、本実施形態の電源供給制御装置およ
び電源供給制御方法が利用する原理について説明する。
ここで、図４はオフ状態からオン状態への遷移時のドレ
イン−ソース間電圧の立ち下がり特性の説明図、図５は
概念的回路図、図６はサーマルＦＥＴのドレイン電流と
ゲート−ソース間電圧との特性を説明する説明図であ
る。

【００５３】半導体スイッチとしてサーマルＦＥＴＱＡ
を使用した場合、電源１０１から負荷１０２への電力供
給経路は、概念的に図５に示すような回路として表され
る。負荷１０２には電力供給経路の配線インダクタンス
Ｌ０と配線抵抗Ｒ０とを含む。なお、経路または負荷１
０２において短絡故障が発生した場合にはＲ０には短絡
抵抗も含まれることとなる。ここで短絡抵抗は、本実施
形態が適用対象としている自動車において負荷１０２を
ヘッドライトと仮定した場合には、上述の完全短絡（デ
ッドショート）の場合に約４０［ｍΩ］以下であり、不
完全短絡の場合は約４０〜５００［ｍΩ］である。

【００５４】このような電力供給経路の一部を成すサー
マルＦＥＴＱＡのドレイン−ソース間電圧ＶDSは、サー
マルＦＥＴＱＡがオフ状態からオン状態へ遷移する際の
立ち下がり電圧特性として、図４に示す如くなる。即
ち、短絡の場合、基準負荷（通常動作）の場合、負荷１
０２が抵抗１［ＫΩ］の場合についての立ち下がり電圧
特性である。このように、立ち下がり特性は、電力供給
経路および負荷の状態、即ち、経路が持つ配線インダク
タンス並びに配線抵抗および短絡抵抗に基づく時定数に
応じて変化する。

【００５５】このようなドレイン−ソース間電圧ＶDSの
特性の変化を利用して過電流検出を行う手法として、以
下で説明する手法の他に、所定タイミングで所定しきい
値との比較を行って過電流検出を行う手法が考えられる
が、所定タイミングを規定する手段および所定しきい値
との比較手段を構成するために、コンデンサや複数の抵
抗といった部品を必要とし、これらの部品がばらつくと
検出誤差となってしまうという問題がある。また、コン
デンサが必要であり、該コンデンサはチップ内に搭載で
きないことから、外付け部品が必要となり、装置コスト
のアップ要因となってしまうという問題もあった。

【００５６】図４において、サーマルＦＥＴＱＡがオン
状態に遷移してドレイン−ソース間電圧ＶDSが飽和する
までの期間は、サーマルＦＥＴＱＡはピンチオフ領域で
動作する。

【００５７】また、負荷１０２の抵抗が１［ＫΩ］のと
きのドレイン−ソース間電圧ＶDSの変化について、次の
ように考察できる。つまり、第１に、例えば、サーマル
ＦＥＴＱＡに日立製の「ＨＡＦ２００１］を使用した場
合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート−
ソース間電圧ＶTGSは、ほぼしきい値電圧１．６［Ｖ］
に維持される。第２に、駆動回路１１１によるゲート
（Ｇ）への充電は継続されるから、このまま行くとゲー
ト−ソース間電圧ＶTGSは上昇して行ってしまうが、ド
レイン−ソース間電圧ＶDSが低下して、ゲート−ドレイ
ン間の容量値ＣGDを増大させるので、ゲート−ソース間
電圧ＶTGSに達する電荷を吸収してしまうことになる。
即ち、ドレイン−ソース間電圧ＶDSはゲート−ソース間
電圧ＶTGSに達した電荷が電位上昇を生じさせないだけ
の容量を発生させるような速度で降下することになる。
これにより、ゲート−ソース間電圧ＶTGSは約１．６
［Ｖ］に維持される。

【００５８】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶDSの変化について、次のような解釈も
可能である。つまり、サーマルＦＥＴＱＡがオン状態に
遷移した後の各経過時点で、駆動回路１１１によってゲ
ート（Ｇ）の送られる充電電荷を吸収し、真のゲート
（ＴＧ）の電圧ＶTGSを一定に保つうようなドレイン−
ソース間電圧ＶDSの値を表わしている。したがって、あ
る経過時間の後にドレイン−ソース間電圧ＶDSが図４の
負荷抵抗＝１［ＫＧ］時の曲線より上側にあれば、ゲー
ト−ソース間電圧ＶTGSは１．６［Ｖ］よりも高くなっ
ていることを意味する。なお、ドレイン−ソース間電圧
ＶDSは図４の負荷抵抗＝１［ＫΩ］時の曲線より下側に
来ることはない。

【００５９】さらに、図４の負荷抵抗＝１［ＫΩ］時の
曲線からの距離をΔＶDSGAPとすると、ΔＶDSGAP×ＣGD
分の電荷をゲート−ソース間電圧ＶTGSから引き去れ
ば、ゲート−ソース間電圧電圧ＶTGSは１．６［Ｖ］に
なることを意味する。換言すれば、ゲート−ソース間電
圧ＶTGSは１．６［Ｖ］からこの電荷分だけ電位が上昇
していることを意味する。このことを式で示せば次式と
なる。

【００６０】ＶTGS−１．６＝ΔＶDSGAP×ＣGD／（ＣGS×ＣGD）即ち、ΔＶDSGAPは（ゲート−ソース間電圧ＶTGS −
１．６［Ｖ］に比例する。

【００６１】また、ゲート−ソース間電圧ＶTGSとドレ
イン電流ＩＤとの間には、図６の特性に示すように、比
例に近い１対１の関係がある。ここで、図６の特性は日
立製の「ＨＡＦ２００１」のものであり、図中のＶGSは
ここではゲート−ソース間電圧ＶTGSに相当する。した
がって、ΔＶDSGAPは図６の特性に示されるような対応
関係に基づいてドレイン電流ＩＤを表すということがで
きる。図６において、ドレイン電流ＩＤ＝１０［Ａ］近
辺の分解能は約８０［ｍＶ／Ａ］である。即ち、１
［Ａ］のドレイン電流ＩＤが８０［ｍＶ］のゲート−ソ
ース間電圧ＶTGS に対応し、±５［Ａ］のドレイン電流
ＩＤの変化に対して±０．４［Ｖ］のゲート−ソース間
電圧ＶTGS の変化が対応する。なお、この分解能は従来
例においてシャント抵抗ＲＳ＝８０［ｍΩ］相当の分解
能に相当します。

【００６２】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶDSの曲線は決まるが、ドレイン電流ＩＤが
流れると、回路のインダクタンスＬｃおよび回路全体の
抵抗Ｒｃの影響を受けることになる。完全短路（デッド
ショート）のようにドレイン電流ＩＤが大きくなると、
ドレイン電流ＩＤの立ち上り勾配はインダクタンスＬｃ
及び抵抗Ｒｃでほぼ決まるので、ドレイン電流ＩＤの立
上がり勾配は一定値に収れんし、したがって、ゲート−
ソース間電圧ＶTGSの曲線も収れんすることとなる。

【００６３】図６に示される特性には温度の特異点が存
在する。日立製の「ＨＡＦ２００１」の場合、ドレイン
電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶTGS ＝
３．３〜３．４［Ｖ］の付近である。通常の正常負荷電
流はほぼ１５［Ａ］以下なので、特異点の下側に来るこ
とになる。この下側の領域では、同じドレイン電流ＩＤ
に対し、温度上昇に応じてゲート−ソース間電圧ＶTGS
は小さくなる。したがって、高温条件下でも誤作動が低
減されることになり有利といえる。

【００６４】また、ゲートを充電する回路が異なると、
同じ負荷電流に対してドレイン−ソース間電圧ＶDSの曲
線は変わってくる。したがって、ゲート充電電流は常に
同じ条件を保つ必要がある。なお、ゲート充電電流を減
らせばドレイン−ソース間電圧ＶDSの曲線は上方にシフ
トすることになる。この性質を利用して、同じドレイン
電流ＩＤに対してドレイン−ソース間電圧ＶDSを増大さ
せるようにすれば、過熱遮断保護機能による過熱遮断を
促進させることができる。後述の過熱遮断促進回路（過
熱遮断促進回路）はこれを利用したものである。

【００６５】次に、以上の考察を踏まえて、本実施形態
の電源供給制御装置の動作を説明する。先ず、サーマル
ＥＦＴＱＡおよび基準電圧生成手段（ＦＥＴＱＢ、抵抗
Ｒｒ）について説明する。サーマルＦＥＴＱＡおよびＦ
ＥＴＱＢがピンチオフ領域で動作しているときは、カレ
ントミラー（Current mirror）回路が構成され、ドレイ
ン電流ＩＤGA＝１０００×ドレイン電流ＩＤGSとなる。

【００６６】したがって、サーマルＦＥＴＱＡのドレイ
ン電流としてＩＤQA＝５［Ａ］、ＦＥＴＱＢのドレイン
電流としてＩＤQB＝５［ｍＡ］がそれぞれ流れていると
きは、サーマルＦＥＴＱＡおよびＦＥＴＱＢのそれぞれ
のドレイン−ソース間電圧ＶDSとゲート−ソース間電圧
ＶTGSは一致する。即ち、ＶDSA ＝ＶDSB ，ＶTGSA＝ＶT
GSBとなる。ここで、ＶDSA ＝ＶDSB はそれぞれサーマ
ルＦＥＴＱＡ、ＦＥＴＱＢのドレイン−ソース間電圧で
あり、ＶTGSA＝ＶTGSBはそれぞれサーマルＦＥＴＱＡ、
ＦＥＴＱＢのゲート−ソース間電圧である。

【００６７】したがって、ＦＥＴＱＢが完全にオン状態
に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電圧
ＶＢが印加されるから、サーマルＦＥＴＱＡに接続する
５［Ａ］負荷に等価なＦＥＴＱＢの負荷として、抵抗Ｒ
ｒの抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］−１．４
［ＫΩ］として決定される。

【００６８】このように、ここでは、サーマルＦＥＴＱ
Ａに５［Ａ］の負荷電流が流れたときのドレイン−ソー
ス間電圧ＶDSの値（曲線）を基準とするが、サーマルＦ
ＥＴＱＡに対してトランジスタ数比（＝電流容量比）の
小さいＦＥＴＱＢを用いて基準電圧生成手段を構成する
ことにより、基準電圧生成手段をより小型化して、小さ
なチップ占有面積で要求機能を実現できるわけである。
さらに、上述のように、ＦＥＴＱＢとサーマルＦＥＴＱ
Ａと同一プロセスで、同一チップ上に構成することによ
り、ロット間ばらつき、温度ドリフトの影響を除去する
ことができて、検出精度を大幅に改善できる。

【００６９】次に、ピンチオフ領域における動作につい
て説明する。サーマルＦＥＴＱＡがオン状態に遷移する
と、ドレイン電流はＩＤQAは回路抵抗で決まる最終負荷
電流値を目指して立ち上がっていく。また、サーマルＦ
ＥＴＱＡのゲート−ソース間電圧ＶTGSAは、ドレイン電
流ＩＤQAで決まる値を取り、ドレイン−ソース間電圧Ｖ
DSAの低下によるコンデンサ容量ＣGDのミラー効果でブ
レーキをかけられながら、これも立ち上がっていく。さ
らに、ＦＥＴＱＢのゲート−ソース間電圧ＶTGSBは、ド
レイン電流ＩＤQB＝５［ｍＡ］（ドレイン電流ＩＤQA＝
５［Ａ］に相当）までは、ゲート−ソース間電圧ＶTGSB
＝ＶTGSAで増加していくが、それ以降はドレイン電流Ｉ
ＤQB＝５［ｍＡ］一定になるため（ピンチオフ領域内で
一定になる）、ゲート−ソース間電圧ＶTGSBも一定にな
り、日立製の「ＨＡＦ２００１」の場合は、約２．７
［Ｖ］一定になる。

【００７０】また、サーマルＦＥＴＱＡのゲート−ソー
ス間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加に応じて
大きくなっていくので、ゲート−ソース間電圧はＶTGSB
＜ＶTGSAとなる。また、ＶDSA ＝ＶTGSB＋ＶTGD ，ＶDS
B ＝ＶTGSB＋ＶTGD の関係があるから、ＶDSA −ＶDSB
＝ＶTGSA−ＶTGSBとなる。ここで、ゲート−ソース間電
圧の差ＶTGSA−ＶTGSBは、ドレイン電流ＩＤQA−５
［Ａ］を表わすから、ドレイン−ソース間電圧の差ＶDS
A−ＶDSBを検出することにより、ドレイン電流ＩＤQA−
５［Ａ］を得ることができる。

【００７１】ＦＥＴＱＢのドレイン−ソース間電圧ＶDS
BはコンパレータＣＭＰ１に直接入力され、サーマルＦ
ＥＴＱＡのドレイン−ソース間電圧ＶDSAはＲ１と抵抗
Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて考慮
に入れないものとする）がコンパレータＣＭＰ１に入力
される。即ち、ＶDSA×Ｒ１／（Ｒ１＋Ｒ２）………（１）がコンパレータＣＭＰ１に入力されることになる。サー
マルＦＥＧＱＡがオン状態に遷移した直後は、ＦＥＴＱ
Ｂのドレイン−ソース間電圧ＶDSB＞（１）であるが、
サーマルＦＥＴＱＡのドレイン電流ＩＤQAが増加するに
連れて（１）は増加し、ついにはＦＥＴＱＢのドレイン
−ソース間電圧ＶDSBより大きくなり、この時、コンパ
レータＣＭＰ１の出力は“Ｈ”レベルから“Ｌ”レベル
に変化して、サーマルＦＥＴＱＡをオフ状態に遷移させ
る。

【００７２】なお、コンパレータＣＭＰ１では、ダイオ
ードＤ１と抵抗Ｒ５でヒステリシスが形成されている。
サーマルＦＥＴＱＡがオフ状態に遷移したとき、駆動回
路１１１のシンクトランジスタＱ６によりゲート電位は
接地され、ダイオードＤ１のカソード側電位は、ＶDSB
−０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向電
圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１
の経路で電流が流れ、コンパレータＣＭＰ１の“＋”入
力端子の電位は、駆動回路１１１がオン制御していると
きより低下する。したがって、オフ状態に遷移したとき
より小さいドレイン−ソース間電圧の差ＶDSA−ＶDSBま
でサーマルＦＥＴＱＡはオフ状態を維持し、その後オン
状態に遷移することとなる。なお、ヒステリシス特性の
付け方にはいろいろな方法があるが、これはその一例で
ある。

【００７３】サーマルＦＥＴＱＡがオフ状態に遷移する
ときのドレイン−ソース間電圧ＶDSAをしきい値ＶDSAth
とすると、次式が成立する。

【００７４】ＶDSAth−ＶDSA＝Ｒ２／Ｒ１×ＶDSB（at ５［ｍＡ］）………（２）過電流判定値は（２）式で決まることになる。なお、過
電流判定値を変更するには、チップ１１０ａ外部に接地
されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整す
る。この調整により過電流判定値を下方にシフトさせる
ことができる。

【００７５】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、サーマルＦＥＴＱＡ
がオン状態に遷移すると、サーマルＦＥＴＱＡは連続的
にオン状態を維持することとなるので、ゲート−ソース
間電圧ＶTGSA、ＶTGSBは１０［Ｖ］近くまで達し、サー
マルＦＥＴＱＡ，ＦＥＴＱＢともオーミック領域で動作
する。

【００７６】この領域ではドレイン−ソース間電圧ＶDS
とドレイン電流ＩＤの間には１対１の関係は無くなる。
日立製の「ＨＡＦ２００１」の場合、オン抵抗がドレイ
ン−ソース間電圧ＶDS＝１０［Ｖ］のとき、ＲDS（ON）
＝３０［ｍΩ］であるので、次式となる。

【００７７】ＶDSB＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ＶDSA＝ＩＤQA×３０［ｍΩ］ＶDSA−ＶDSB＝３０［ｍΩ］×（ＩＤQA−５［Ａ］）……（３）また、配線の短絡等でドレイン電流ＩＤQAが増加すると
式（３）の値が大きくなり、過電流判定値を超えるとサ
ーマルＦＥＴＱＡをオフ状態に遷移させる。この後は上
記ピンチオフ領域の状態に移り、サーマルＦＥＴＱＡは
オン状態およびオフ状態への遷移を繰り返して、最終的
に過熱遮断に至る。なお、過熱遮断に至る前に、配線が
正常に復帰すれば、（間欠的短絡故障の例）、サーマル
ＦＥＴＱＡは連続的にオン状態を維持するようになり、
オーミック領域の動作に戻る。

【００７８】図７には、本実施形態の電源供給制御装置
におけるサーマルＦＥＴＱＡの電流と電圧の波形図を例
示している。ここで、図７（ａ）はドレイン電流ＩＤ
（Ａ）を、図７（ｂ）ドレイン−ソース間電圧ＶDSをそ
れぞれ示し、図中、は完全短絡（デッドショート）の
場合、は通常動作の場合、は不完全短絡の場合であ
る。

【００７９】完全短絡（デッドショート）が発生してい
る場合（図中）には、サーマルＦＥＴＱＡがオフ状態
からオン状態に遷移したとき、ドレイン電流ＩＤが急激
に流れるが、サーマルＦＥＴＱＡのオン状態を継続し
て、サーマルＦＥＴＱＡを過熱させ、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴＱＡを過熱遮断する。

【００８０】また、ある程度の短絡抵抗を持つ不完全短
絡が発生している場合（図中）には、上述のようにサ
ーマルＦＥＴＱＡのオン／オフ制御を繰り返して行っ
て、ドレイン電流ＩＤを大きく変動させ、サーマルＦＥ
ＴＱＡの周期的な発熱作用によって、過熱遮断の保護機
能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によ
ってサーマルＦＥＴＱＡを過熱遮断を速めている。

【００８１】次に、図３を参照してランプ断線時のラン
プ断線検出動作について説明する。まず、抵抗Ｒｒ１と
抵抗Ｒｒ２との合成抵抗値がランプ突入電流に近似した
電流が流れるようなインピーダンスに設定されていて、
ランプの内の例えば、ランプ１０２ｃが断線したとす
る。

【００８２】ランプ点灯１回目の電流は、図３に示すよ
うに時刻ｔ₁において、比較的大きいラッシュ電流とな
るが、この電流は時間の経過とともに、定常電流Ｉ₀に
移行して行く。実施形態では、ＦＥＴＱＢ及び抵抗Ｒｒ
１及び抵抗Ｒｒ２を設け、抵抗Ｒｒ１と抵抗Ｒｒ２との
合成抵抗値がランプ突入電流に近似した電流が流れるよ
うなインピーダンスに設定されているため、ランプ点灯
１回目の電流の時間が短くなり、点灯１回目の点滅信号
の点滅周期を点灯２回目以降の点滅信号の点滅周期Ｔと
同一周期または略同一周期とすることができる。例え
ば、図３に示すように、点灯時間を２００ｍｓとするこ
とができる。

【００８３】また、従来では、シャント抵抗ＲＳを用い
て、シャント抵抗ＲＳに流れる電流が定常電流Ｉ₀にな
ったときにランプの断線を検出していたが、実施形態で
は、ランプの断線が発生した場合には、抵抗Ｒｒ１に接
続されるＦＥＴＱＢのソース電圧とサーマルＦＥＴＱＡ
のソース電圧との間に差電圧が発生し、コンパレータＣ
ＭＰ２がこの差電圧を検出することによりランプの断線
を検出することができる。

【００８４】この場合には、シャント抵抗ＲＳを用いる
ことなく、しかも差電圧で断線を検出するため、図３に
示すように定常電流Ｉ₀に至る前の比較的大きな電流が
流れている時刻ｔ₁₂においてランプの断線を検出するこ
とができる。すなわち、点灯１回目より確実にランプの
断線を検出することができ、検出精度が良いので、信頼
性も向上する。

【００８５】なお、マイコン１０は、コンパレータＣＯ
ＭＰふからのランプ断線有り信号に基づき、より短い周
期を持つ点滅信号を駆動回路１１１に送出するため、ラ
ンプ１０２ａ，１０２ｂがより短い周期で点滅するた
め、ランプの断線があったことを確認することができ
る。

【００８６】以上説明したように、本実施形態の電源供
給制御装置および電源供給制御方法では、電流検出を行
うために電力の供給経路に直列接続される従来のような
シャント抵抗を不要とし、シャント抵抗を用いずに高精
度の過電流検出、ランプ断線検出が可能であり、装置全
体としての熱損失を抑えることができ、また、完全短絡
による過電流検出のみならず、ある程度の短絡抵抗を持
つ不完全短絡などのレアショートが発生した場合の異常
電流をもハードウェア回路によって連続的に検出可能で
ある。

【００８７】また、不完全短絡の場合、サーマルＦＥＴ
ＱＡのオン／オフ制御を繰り返し行って電流を大きく変
動させ、半導体スイッチの周期的な発熱作用によって過
熱保護機能によるサーマルＦＥＴＱＡの遮断（オフ制
御）を速めることができる。さらに、マイコンを用いな
いハードウェア回路のみで構成して半導体スイッチのオ
ン／オフ制御を行えるため、電源供給制御装置の実装ス
ペースを縮小でき、装置コストを大幅に削減することが
できる。

【００８８】また、本実施形態と同様に、ドレイン−ソ
ース間電圧ＶDSの特性の変化を利用するものの所定タイ
ミングで所定しきい値との比較を行って過電流検出を行
う他の手法と比較して、コンデンサや複数の抵抗といっ
た部品が不要になるので、該部品のバラツキによる検出
誤差がより低減できるとともに、電流振動型遮断機能付
きスイッチング回路１１０ａに対する外付けコンデンサ
も不要であることから、実装スペースおよび装置コスト
をより削減することができる。

【００８９】さらに、可変抵抗ＲＶの調整により、負荷
１０２の種別（ヘッドランプ、駆動モータ等）に応じた
完全短絡、不完全短絡の切り分けを確実に検出すること
が可能となり、短絡故障に対する保護を精度良く行うこ
とができる。

【００９０】また、ランプ断線時に点灯１回目から確実
にランプの断線を検出でき、点滅周期を断線時の周期で
出力することができる。また、コンパレータＣＯＭＰ
１、コンパレータＣＯＭＰ２、サーマルＦＥＴＱＡ等を
電流振動型遮断機能付きスイッチング回路１１０ａに内
蔵できるため、安価で小型な回路を構成することができ
る。

【００９１】なお、過電流検出を行わずに、ランプの断
線検出のみを行う場合には、サーマルＦＥＴＱＡを用い
る代わりに、通常のＦＥＴを用いても、ランプの断線検
出を容易に行うことができる。

【００９２】〔第２の実施形態〕次に、第２の実施形態
の電源供給制御装置および電源供給制御方法について、
図８を参照して説明する。本実施形態の電源供給制御装
置の構成は、図１の第１の実施形態の構成に対して、抵
抗Ｒ３，Ｒ４，Ｒ６，Ｒ９、ＦＥＴＱｌ，Ｑ２およびツ
ェナーダイオードＺＤ２を付加した構成である。なお、
図中の点線で囲った電流振動型遮断機能付きスイッチン
グ回路１１０ｂはアナログ集積化されるチップ部分を示
す。

【００９３】即ち、ゲート−ソース間を抵抗Ｒ９で接続
したＦＥＴＱｌのゲートに、ツェナーダイオードＺＤ２
および抵抗Ｒ６を介してサーマルＦＥＴＱＡの真のゲー
トＴＧを接続し、ＦＥＴＱｌのドレインを抵抗Ｒ４を介
してＶＢ＋５〔Ｖ］に接続し、ＦＥＴＱｌのソースをサ
ーマルＦＥＴＱＡのソースＳＡに接続している。また、
抵抗Ｒｌに対して並列に、抵抗Ｒ３とＦＥＴＱ２のドレ
インとを接続した回路を接続し、ＦＥＴＱ２のオン／オ
フ制御によってサーマルＦＥＴＱＡのドレイン−ソース
間電圧ＶDSの分圧を変えるように構成している。

【００９４】次に、本実施形態の電源供給制御装置の動
作を説明する。先ず、ピンチオフ領域における動作につ
いて説明する。第１の実施形態と同様に、ＦＥＴＱＢの
ドレイン−ソース間電圧ＶDSB はコンパレータＣＭＰｌ
に直接入力され、サーマルＦＥＴＱＡのドレイン−ソー
ス間電圧ＶDSA は抵抗Ｒｌ，Ｒ３の並列抵抗（Ｒｌ‖Ｒ
３）と抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶに
ついて考慮に入れないものとする）がコンパレータＣＭ
Ｐｌに入力される。

【００９５】即ち、次式の値がコンパレー夕ＣＭＰｌに
入力されることになる。

【００９６】ＶDSA ×（Ｒ１‖Ｒ３）／（（Ｒ１‖Ｒ３）＋Ｒ２）‥‥‥（１′）サーマルＦＥＴＱＡがオン状態に遷移した直後は、ＦＥ
ＴＱＢのドレイン−ソース間電圧ＶDSB ＞（１′）であ
るが、サーマルＦＥＴＱＡのドレイン電流ＩＤQAが増加
するに連れて（１′）は増加し、ついにはＦＥＴＱＢの
ドレイン−ソース間電圧ＶDSB より大きくなり、この
時、コンパレータＣＭＰｌの出力は“Ｈ”レベルから
“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ状
態に遷移させる。

【００９７】サーマルＦＥＴＱＡがオフ状態に遷移する
ときのドレイン−ソース間電圧ＶDSA をしきい値ＶDSAt
h とすると、次式が成立する。

【００９８】ＶDSAth−ＶDSA＝Ｒ２／（Ｒ１‖Ｒ３）×ＶDSB ……（２′）過電流判定値は（２′）式で決まることになる。なお、
過電流判定値を変更するには、第１の実施形態と同様
に、電流振動型遮断機能付きスイッチング回路１１０ａ
の外部に接地されている抵抗Ｒ２に並列接続の可変抵抗
ＲＶを調整する。この調整により過電流判定値を下方に
シフトさせることができる。

【００９９】オーミック領域における動作や図７を参照
して説明した動作等については第１の実施形態と同様で
あるので省略する。

【０１００】次に、過電流判定値について考察する。こ
こでは、過電流判定値はピンチオフ領域、オーミック領
域とも同一の値を用いるとする。

【０１０１】先ず、ピンチオフ領域における△（ＶDSA
−ＶDSB ）／△ＩＤを求める。ＨＡＦ２００１の特性曲
線より、次式が得られる。

【０１０２】 △ＶTGSA／△ＩＤQA＝８０［ｍＶ／Ａ］ ……（４） △ＶTGSA＝△（ＶDSA−ＶDSB ）×ＣTGD ／（ＣTGS＋ＣTGD ）＝△（ＶDSA−ＶDSB ） ×１２００ｐＦ／（１８００ｐＦ＋１２００ｐＦ）＝△（ＶDSA−ＶDSB ）×０．４ ……（５）式（４），（５）より、 △（ＶDSA−ＶDSB ）／△ＩＤ＝２００［ｍＶ／Ａ〕……（６）となる。

【０１０３】また、オーミック領域における△（ＶDSA
−ＶDSB ）／△ＩＤは、式（３）より、 △（ＶDSA−ＶDSB ）／△ＩＤ＝３０［ｍＶ／Ａ〕……（７）となる。

【０１０４】式（６），（７）を比較すると、ピンチオ
フ領域ではオーミック領域より電流感度が敏感になり、
オーミック領域で適切な過電流判定値でも、ピンチオフ
領域では低すぎて引っ掛かり過ぎる恐れがある。この対
策としては、ピンチオフ領域とオーミック領域で過電流
判定値を変える方法がある。第１の実施形態の構成に対
して本実施形態で付加された回路がこの対策回路であ
る。

【０１０５】ピンチオフ領域かオーミック領域かの判定
は、ゲート−ソース間電圧ＶTGSAの大きさで行う。ドレ
イン電流ＩＤが増えるに連れてピンチオフ領域のゲート
−ソース間電圧ＶTGSAは大きくなるが、完全短絡（デッ
ドショート）の場合でも５［Ｖ］を超えることはない。
したがって、ゲート−ソース間電圧ＶTGSA＞５〔Ｖ］で
あればオーミック領域にあると判定できる。

【０１０６】サーマルＦＥＴＱＡがオン状態に遷移した
直後は、ＦＥＴＱｌはオフ状態で、ＦＥＴＱ２はオン状
態にある。ＦＥＴＱ２をオン状態に遷移させるために
は、電源電圧ＶＢ以上の電圧、例えばＶＢ＋５［Ｖ］が
必要となる。

【０１０７】ツェナーダイオードＺＤ２のツェナー降伏
電圧を５［Ｖ〕−１．６［Ｖ］（ＦＥＴＱｌのしきい値
電圧）に設定すれば、ゲート−ソース間電圧ＶTGSA＞５
〔Ｖ］になるとＦＥＴＱｌがオン状態に遷移し、ＦＥＴ
Ｑ２がオフ状態に遷移するので、抵抗Ｒ２に並列に入っ
ていた抵抗Ｒ３が回路的に除去されることとなる。

【０１０８】ドレイン−ソース間電圧ＶDSA の圧縮率が
小さくなるので、過電流と判定されるドレイン−ソース
間電圧の差ＶDSA−ＶDSB がより小さくなる。これによ
りオーミック領域では対策前より少ない電流値で過電流
判定されるようになる。

【０１０９】しかし、本実施形態における付加回路によ
る対策を行わなくても、実用的には問題ない可能性があ
る。つまり、ピンチオフ領域では最終負荷電流値が小さ
いときは、ピンチオフ領域内で完全に立ち上がってしま
う。即ち、ピンチオフ領域内で最終負荷電流値に達する
が、最終負荷電流値が大きい場合には、ピンチオフ領域
内ではまだ立ち上がり途上にあり、ピンチオフ領域の電
流値は、完全短絡（デッドショート）の場合でも最大４
０［Ａ］位に制限される。

【０１１０】つまり、最終負荷電流値が大きくなるに連
れて、ある一定の勾配を持った電流立ち上がり特性に収
れんし、最終負荷電流値の差ほどドレイン−ソース間電
圧ＶDSA の差がつかなくなる。この現象があるため、ピ
ンチオフ領域の電流感度が大きくても、ドレイン−ソー
ス間電圧の差ＶDSA−ＶDSB が大きくならず、基準電圧
生成回路における電流値の選択しだいで本実施形態のよ
うな付加回路による対策を用いなくても、第１の実施形
態の構成によって、実用的な過電流検出保護を行う電源
供給制御装置を実現できる。

【０１１１】本実施形態の電源供給制御装置および電源
供給制御方法では、第１の実施形態で詳述したものと同
等の効果を奏することができる。

【０１１２】ここで最後に、過電流制御の考え方につい
て整理しておく。基本構想としては次の通りである。先
ず、配線が正常なときはサーマルＦＥＴＱＡがオン状態
に遷移するとオーミック領域に入り、配線が正常である
限り、オーミック領域に留まり、サーマルＦＥＴＱＡは
オン状態を維持し続ける。次に、配線に異常が発生し
て、電流が増えドレイン−ソース間電圧の差ＶDSA−ＶD
SB が過電流判定値を超えると、サーマルＦＥＴＱＡは
オフ状態に遷移し、ピンチオフ領域に入る。配線異常が
続く限り、サーマルＦＥＴＱＡはオン状態／オフ状態の
遷移を繰り返し続けて、ピンチオフ領域に留まり、最終
的に過熱遮断に至る。

【０１１３】上記基本構想を実現し、かつ制御を最適化
するために、過電流判定値は次の２つの条件を満足しな
ければならない。第１に、正常電流範囲ではサーマルＦ
ＥＴＱＡを絶対にオフさせないことである。第２に、オ
ーミック領域で過電流と判定した後は、配線異常が改善
されない限り、ピンチオフ領域でサーマルＦＥＴＱＡは
オン状態／オフ状態への遷移を繰り返し行い続けること
である。これはオン／オフ制御の周期を安定させるため
に必要である。オン／オフ制御の周期を安定させること
は制御の安定性につながるし、オン／オフ制御の周期を
用いてタイマを設定する（後述の第５の実施形態を参
照）ので、そのためにも周期の安定化は必要である。

【０１１４】上記第１および第２の条件を満足させるた
めには、オーミック領域の過電流判定値を「正常電流最
大値＋α」の電流値（相当するＶDSA−ＶDSB ）に設定
し、ピンチオフ領域の過電流判定値を「正常電流最大値
＋β」に設定する必要がある。このときα＞βとする。
つまり、α−βがピンチオフ領域に留まらせるために必
要なオフセット量である。

【０１１５】なお、第２実施形態においても、マイコン
１０を設け、コンパレータＣＭＰ１は、ランプ断線検出
機能を有するため、ランプ断線時に点灯１回目から確実
にランプの断線を検出でき、点滅周期を断線時の周期で
出力することができる。また、コンパレータＣＯＭＰ
１、サーマルＦＥＴＱＡ等を電流振動型遮断機能付きス
イッチング回路１１０ｂに内蔵できるため、安価で小型
な回路を構成することができる。

【０１１６】〔第３の実施形態〕次に、第３の実施形態
の電源供給制御装置および電源供給制御方法について、
図９を参照して説明する。第２の実施形態の電源供給制
御装置における回路構成（図８）との違いは、ＦＥＴＱ
ＢのゲートをサーマルＦＥＴＱＡの真のゲートＴＧに接
続せず、ＦＥＴＱＢのゲート抵抗としてＲ４１を追加
し、該抵抗Ｒ４１の他端をサーマルＦＥＴＱＡのゲート
Ｇに接続している。それ以外は第２の実施形態の回路構
成と同じである。なお、図９中の点線で囲った電流振動
型遮断機能付きスイッチング回路１１０ｃはアナログ集
積化されるチッブ部分を示す。

【０１１７】また、抵抗Ｒ４１の抵抗値は、Ｒ４１＝１
０００×Ｒ７に設定する必要がある。例えば、Ｒ７＝１
０〔ＫΩ］とした場合にはＲ４１＝１０［ＭΩ］とな
る。非常に高い抵抗値になるので、コスト、生産性を考
慮するトランジスタ数比を１：１００位にして、Ｒ４１
＝１〔ＭΩ］位になるようにすることが望ましい。

【０１１８】なお、本実施形態の電源供給制御装置の動
作は第２の実施形態と同等であり、第１の実施形態と同
等の効果を奏する。

【０１１９】〔第４の実施形態〕次に、第４の実施形態
の電源供給制御装置および電源供給制御方法について、
図１０を参照して説明する。本実施形態の電源供給制御
装置は、第１の実施形態の電源供給制御装置における回
路構成（図１）に対して、突入電流マスク回路１０５お
よび過熱促進回路１０６を付加した構成である。なお、
図１０中の点線で囲った電流振動型遮断機能付きスイッ
チング回路１１０ｄはアナログ集積化されるチップ部分
を示す。

【０１２０】負荷１０２（例えばヘッドライト）をオン
させると、安定状態の数倍から数十倍の突入電流が流れ
る。その突入電流が流れる期間は負荷１０２の種類や容
量（大きさ）によって異なり、だいたい３［msec］から
２０〔msec〕である。この突入電流が流れる期間に、上
記第１、第２または第３の実施形態で説明したような過
電流制御が行われると、負荷１０２が定常状態に至るま
でに時間を要してしまい、ライトの点灯が遅れるなどの
負荷自身の応答が悪くなる場合がある。本実施形態で
は、突入電流マスク回路１０５を図１の構成に付加する
ことによってこのような問題を解消する。

【０１２１】また、上記第１，第２または第３の実施形
態では、完全短絡による過電流が検出された場合には、
すぐに過熱遮断による保護が機能してサーマルＦＥＴＱ
Ａを過熱遮断（オフ制御）することが可能であるが、不
完全短絡の場合には、サーマルＦＥＴＱＡのオン／オフ
制御を繰り返し行って、サーマルＦＥＴＱＡの周期的な
発熱作用によって過熱遮断を機能させるので、過熱遮断
までの時間が相対的に長くなることが考えられる。本実
施形態では、過熱遮断促進回路１０６によって不完全短
絡の場合でもサーマルＦＥＴＱＡの遮断を速めるように
している。

【０１２２】図１０において、突入電流マスク回路１０
５は、ＦＥＴＱ１１，Ｑ１２、ダイオードＤｌｌ、抵抗
Ｒｌｌ〜Ｒ１３およびコンデンサＣ１１を備えて構成さ
れている。

【０１２３】次に、突入電流マスク回路１０５の動作に
ついて説明する。サーマルＦＥＴＱＡがオン状態に遷移
すると、ゲート−ソース間電圧ＶGSA がダイオードＤ
１１および抵抗Ｒ１２を介してＦＥＴＱ１２のゲートに
供給され、また同じくゲート−ソース間電圧ＶGSAがダ
イオードＤ１１および抵抗Ｒ１１を介してＦＥＴＱ１１
のゲートに供給される。

【０１２４】ＦＥＴＱ１２のゲートはコンデンサＣ１１
を介してサーマルＦＥＴＱＡのソースＳＡに接続されて
おり、サーマルＦＥＴＱＡがオン状態に遷移した直後は
コンデンサＣ１１が未充電であるため、ＦＥＴＱ１２の
ゲート電位が十分に上がらずＦＥＴＱｌ２はオン状態に
遷移できない。また、ＦＥＴＱ１１はＦＥＴＱ１２がオ
フ状態にある間はオン状態にあり、コンパレータＣＭＰ
ｌの＋端子に供給される分圧点をサーマルＦＥＴＱＡの
ソースＳＡに結合させる。そのため、コンパレータＣＭ
Ｐ１の出力は“Ｈ”レベルに保たれて、大きな突入電流
が流れてもサーマルＦＥＴＱＡはオフ状態に遷移しない
ことになる。

【０１２５】時間の経過により、コンデンサＣ１１は抵
抗Ｒ１２を介して充電されていき、ついにはＦＥＴＱ１
２がオン状態に遷移する。これに伴ってＦＥＴＱ１１が
オフ状態に遷移し上記マスク状態が終了して、過電流検
出制御が機能することとなる。

【０１２６】なお、抵抗Ｒ１３はサーマルＦＥＴＱＡが
オフ状態に遷移した後、コンデンサＣ１１をリセットす
るための放電抵抗である。Ｒ１２〓Ｒ１３となるように
設定してマスク時間に影響しないようにするのが望まし
い。また、マスク時間はＲｌ２×Ｃ１１の時定数で決定
されるので、１チップ化する場合には外付けのコンデン
サＣ１１の容量値を任意に変更することにより、マスク
時間の調整が可能となる。

【０１２７】次に、過熱遮断促進回路１０６は、ＦＥＴ
Ｑ２１、ダイオードＤ２１、抵抗Ｒ２１〜Ｒ２３および
コンデンサＣ２１を備えて構成されている。

【０１２８】次に、過熱遮断促進回路１０６の動作につ
いて鋭明する。過電流制御に入り、サーマルＦＥＴＱＡ
のゲート電位が周期的に“Ｈ”レベルになる度にコンデ
ンサＣ２１は抵抗Ｒ２１および逆流阻止用ダイオードＤ
２１を介して充電される。ＦＥＴＱ２１のゲート電位は
最初はしきい値以下なのでオフ状態にあるが、コンデン
サＣ２１の充電に伴ってゲート電位が上昇するとＦＥＴ
Ｑ２１はオン状態に遷移する。

【０１２９】抵抗Ｒ２１を介して端子ＴＧ（サーマルＦ
ＥＴＱＡの真のゲート）から接地電位（ＧＮＤ）に電流
が流れ、端子ＴＧに蓄積される電荷量が減少する。この
ため、同じドレイン電流ＩＤに対してもドレイン−ソー
ス間電圧ＶDSA が大きくなり、サーマルＦＥＴＱＡの
電力消費が増大して過熱遮断が早まることとなる。な
お、抵抗Ｒ２１が小さいほど過熱遮断は早まる。また、
抵抗Ｒ２３はコンデンサＣ２１の放電抵抗であり、Ｒ２
２〓Ｒ２３となるように設定するのが望ましい。

【０１３０】なお、第４実施形態においても、マイコン
１０を設け、コンパレータＣＭＰ１は、ランプ断線検出
機能を有するため、ランプ断線時に点灯１回目から確実
にランプの断線を検出でき、点滅周期を断線時の周期で
出力することができる。また、コンパレータＣＯＭＰ
１、コンパレータＣＯＭＰ２、サーマルＦＥＴＱＡ等を
電流振動型遮断機能付きスイッチング回路１１０ｄに内
蔵できるため、安価で小型な回路を構成することができ
る。

【０１３１】〔第５の実施形態〕次に、第５の実施形態
の電源供給制御装置および電源供給制御方法について、
図１１を参照して説明する。本実施形態の電源供給制御
装置は、第１の実施形態の電源供給制御装置における回
路構成（図１）に対して、オン／オフ回数積算回路１０
７を付加した構成である。なお、図１０中の点線で囲っ
た電流振動型遮断機能付きスイッチング回路１１０ｅは
アナログ集積化されるチップ部分を示す。

【０１３２】上記第１、第２または第３の実施形態にお
いて、不完全短絡の場合に、サーマルＦＥＴＱＡのオン
／オフ制御を繰り返し行って、サーマルＦＥＴＱＡの周
期的な発熱作用によって過熱遮断を機能させることか
ら、過熱遮断までの時間が相対的に長くなるという問題
点を、本実施形態では次のようにして解消する。即ち、
サーマルＦＥＴＱＡのオン／オフ制御回数が所定回数に
達したときにオフ制御させるオン／オフ回数積算回路１
０７を付加することにより、サーマルＦＥＴＱＡの遮断
を速める。

【０１３３】図１１において、オン／オフ回数積算回路
１０７は、ＦＥＴＱ３１、ダイオードＤ３１，Ｄ３２、
抵抗Ｒ３１〜Ｒ３３およびコンデンサＣ３１を備えて構
成されている。

【０１３４】次に、オン／オフ回数積算回路１０７の動
作について説明する。過電流制御に入り、サーマルＦＥ
ＴＱＡのゲート電位が周期的に“Ｈ”レベルになる度に
コンデンサＣ３１は抵抗Ｒ３１および逆流阻止用ダイオ
ードＤ３１を介して充電される。ＦＥＴＱ３１のゲート
電位は最初はしきい値以下なのでオフ状態にあるが、コ
ンデンサＣ３１の充電に伴ってゲート電位が上昇すると
ＦＥＴＱ３１はオン状態に遷移する。この時、温度セン
サ１２１（４個のダイオード）のアノード側が引き下げ
られるので、高温状態と同じ条件となって過熱遮断用Ｆ
ＥＴＱＳがオン状態に遷移して、サーマルＦＥＴＱＡを
遮断（オフ制御）する。

【０１３５】なお、回数積算による遮断時間は約１［se
c ］程度が望ましい。また、オン／オフ回数積算回路１
０７を安定に動作させるためには、さらに、サーマルＦ
ＥＴＱＡのオン／オフ制御の周期を安定させることが必
要である。本実施形態においては、負荷電流の変化に対
するサーマルＦＥＴＱＡのドレイン−ソース間電圧ＶDS
A の変化はピンチオフ領域の方がオーミック領域より大
きいので、サーマルＦＥＴＱＡがオン／オフ制御の間は
ピンチオフ領域でオフ状態に遷移する（ピンチオフ領域
をパスしてオーミック領域でオフ状態に遷移することは
ない）こととなり、したがって、サーマルＦＥＴＱＡの
オン／オフ制御の周期が安定したものとなる。

【０１３６】なお、第５実施形態においても、マイコン
１０を設け、コンパレータＣＭＰ１は、ランプ断線検出
機能を有するため、ランプ断線時に点灯１回目から確実
にランプの断線を検出でき、点滅周期を断線時の周期で
出力することができる。また、コンパレータＣＯＭＰ
１、コンパレータＣＯＭＰ２、サーマルＦＥＴＱＡ等を
電流振動型遮断機能付きスイッチング回路１１０ｅに内
蔵できるため、安価で小型な回路を構成することができ
る。

【０１３７】〔変形例〕次に、名実施形態の電源供給制
御装置および電源供給制御方法の変形例について、図１
２を参照して説明する。以上の各実施形態の説明では、
基準電圧生成手段を固定（上述の説明では、５［Ａ］負
荷相当に固定）しておき、第２負荷（抵抗Ｒｒ）の変更
には過電流判定値を変化させて対応していた。即ち、使
用最大負荷に合わせて抵抗Ｒｌ，Ｒ２，Ｒ３を設定して
チップを作成し、負荷１０２が小さい場合はチップ外部
に抵抗Ｒ２に並列に可変抵抗ＲＶを追加して、過電流判
定値を下げていた。

【０１３８】この方法では次のような問題点がある。第
１に、過電流判定値が大きくなるほど制御精度は低下す
る。第２に、ピンチオフ領域とオーミック領域では過電
流判定値を変える必要がある。この場合ピンチオフ領域
の過電流判定値は、厳密にはドレイン電流ＩＤの立ち上
がり勾配に合わせて設定する必要があるが、ドレイン電
流ＩＤ立ち上がり勾配は、配線インダクタンスおよび配
線抵抗が変わると変化するので、ぴったりに設定するこ
とは難しい。

【０１３９】この対策として、基準電圧生成手段を負荷
１０２に合わせて設定することが有効である。即ち、先
ず、負荷１０２の最大電流値に相当する基準電圧生成手
段を設定する。次に、基準電圧生成手段におけるドレイ
ン−ソース間電圧ＶDS（即ち、ＦＥＴＱＢのドレイン−
ソース間電圧ＶＤSB）を、負荷駆動トランジスタ（即
ち、サーマルＦＥＴＱＡのドレイン−ソース間電圧ＶDS
A ）が少しでも越えれば過電流値と判定する。

【０１４０】この手法では、過電流判定値をピンチオフ
領域とオーミック領域で変える必要はない。基準電圧生
成手段のドレイン−ソース間電圧ＶDSを越えたか杏かで
判定すれば良いから、検出精度はコンパレータＣＭＰｌ
の分解能だけで決まることになる。

【０１４１】また、温度ドリフト、ＩＣロット間ばらつ
き、配線インダクタンスおよび配線抵抗の影響を除去で
き、電源電圧の変動に対してもコンパレータＣＭＰｌが
正常に作動する限り影響を受けない。したがって、誤差
要素の少ない（ほとんど無い）電源供給制御装置および
電源供給制御方法を実現することができる。

【０１４２】なお、基準電圧生成手段の設定変更は、抵
抗Ｒｒに並列に外部に可変抵抗ＲＶを追加接続して行っ
てもよいが、チップ内の抵抗Ｒｒを変えることにより行
ってもよい。

【０１４３】図１２に示すように、チップ内部に数種類
の抵抗Ｒｒ１〜Ｒｒ４を並列に配置しておき、チップを
パッケージするとき、またはべアチップ実装するとき
に、抵抗Ｒｒｌ〜Ｒｒ４の中からスイッチＳＷ２により
選択接続することにより、基準電圧生成手段の設定値
（基準）を目標の仕様に設定することが可能となる。こ
れにより、電源供給制御装置を集積化する場合でも１種
類のチップで複数の仕様をカバーすることが可能とな
る。また抵抗の可変設定により、負荷の種別（ヘッドラ
ンプ、駆動モータ等）に応じた完全短絡、不完全短絡の
切り分けを確実に検出することが可能となり、短絡故障
に対する保護を精度良く行うことができる。

【０１４４】以上説明した第１、第２、第３、第４およ
び第５の実施形態並びに変形例に係る電源供給制御装置
の回路構成においては、スイッチング素子、即ちサーマ
ルＦＥＴＱＡ，ＦＥＴＱＢ、トランジスタＱ５，Ｑ６、
過熱遮断用ＦＥＴＱＳおよびＦＥＴＱｌｌ〜Ｑ５４とし
てｎチャネル型のものを使用したが、本発明に係る電源
供給制御装置の回路構成はこれに限定されるものではな
く、Ｐチャネル型のものを使用してもよい。但し、各ス
イッチング素子のオン／オフ制御を行うゲート電位が
“Ｌ”／“Ｈ”レベルに逆転することに伴う回路変更が
必要となる。

【０１４５】

【発明の効果】請求項１の発明、請求項７の発明によれ
ば、第１半導体スイッチの端子間電圧と第２半導体スイ
ッチの端子間電圧との差電圧を検出し、検出手段で検出
された差電圧に基づき負荷の断線の有無を判定するた
め、シャント抵抗を不要として装置の熱損失を抑え、ラ
ンプの断線が発生した場合でも確実にランプの断線を検
出することができる。

【０１４６】請求項２の発明、請求項８によれば、基準
負荷が、第１半導体スイッチがオフ時からオン時に遷移
したときに該第１半導体スイッチに流れる突入電流に近
似した電流が流れるようにインピーダンスが設定されて
いるため、点灯１回目からラッシュ電流が定常電流にな
る前に確実に負荷の断線検出を行え、しかも点灯１回目
から点滅周期を点灯２回目以降の周期と同一周期とする
ことができ、断線の検出精度が向上する。

【０１４７】請求項３の発明によれば、第１半導体スイ
ッチ、第２半導体スイッチ、検出手段、及び判定手段
は、同一チップ上に形成されるため、安価で小型な回路
を構成することができる。

【０１４８】請求項４の発明、請求項９の発明によれ
ば、第１半導体スイッチが過熱した場合に該第１半導体
スイッチをオフ制御して保護するため、第１半導体スイ
ッチの遮断を速めることができる。

【０１４９】請求項５の発明、請求項１０の発明によれ
ば、基準負荷は、複数個の抵抗を備え、基準負荷の抵抗
値は、前記複数個の抵抗の選択接続により可変設定され
ることで、第２半導体スイッチの端子間電圧を目標の仕
様に設定することができる。

【０１５０】請求項６の発明、請求項１１の発明によれ
ば、負荷が断線していると判定した場合には、制御信号
の周期を変更するため、負荷が点滅周期が変更されるこ
とで負荷が断線していることが容易にわかる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の電源供給制御装置の
回路構成図である。

【図２】実施形態で使用する半導体スイッチ（サーマル
ＦＥＴ）の詳細な回路構成図である。

【図３】実施形態の電源供給制御装置でのランプ断線時
のランプ電流波形を示す図である。

【図４】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その１）であ
り、オフ状態からオン状態への遷移時のドレイン−ソス
間電圧の立ち下がり特性の説明図である。

【図５】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その２）であ
り、概念的回路図である。

【図６】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その３）であ
り、サーマルＦＥＴのドレイン電流とゲート−ソース間
電圧との特性を説明する説明図である。

【図７】短絡故障時および通常動作時の実施形態の電源
供給制御装置における半導体スイッチの電流（ａ）と電
圧（ｂ）を例示する波形図である。

【図８】本発明の第２の実施形態の電源供給制御装置の
回路構成図である。

【図９】本発明の第３の実施形態の電源供給制御装置の
回路構成図である。

【図１０】本発明の第４の実施形態の電源供給制御装置
の回路構成図である。

【図１１】本発明の第５の実施形態の電源供給制御装置
の回路構成図である。

【図１２】変形例の電源供給制御装置における第２負荷
（抵抗）の構成を説明する回路図である。

【図１３】従来の半導体スイッチを備えた電源供給制御
装置の回路構成図である。

【図１４】従来の半導体スイッチを備えた他の電源供給
制御装置の回路構成図である。

【図１５】従来の他の電源供給制御装置でのランプ断線
時のランプ電流波形を示す図である。

【符号の説明】

１０マイコン１０１電源１０２負荷１０５突入電流マスク回路（禁止手段）１０６過熱遮断促進回路（過熱遮断促進手段）１０７オン／オフ回数積算回路（回数制御手段）１１０ａ〜１１０ｅチップ構成部分１１１駆動回路（制御手段）ＱＡ，ＱＦサーマルＦＥＴ（半導体スイッチ）ＲＧ内部抵抗ＱＢＦＥＴ（第２半導体スイッチ）Ｒｒ，Ｒｒｌ〜Ｒｒ４抵抗（第２負荷）Ｑ５，Ｑ６トランジスタＱｌｌ〜Ｑ５４ＦＥＴＣＭＰｌ，ＣＯＭＰ２コンパレータ（検出手段）Ｒｌ〜Ｒ５５拡抗ＲＶ可変抵抗ＺＤｌ，ＺＤ２ツェナーダイオードＤｌ〜Ｄ５１ダイオードＣｌｌ〜Ｃ３１コンデンサ１２１温度センサ１２２ラッチ回路ＱＳ過熱遮断用ＦＥＴＳＷｌ，ＳＷ２スイッチＶＢ電源電圧ＶＰチャージポンプ出力電圧

フロントページの続きＦターム(参考） 5G004 AA04 AB02 BA03 BA04 BA05 CA05 DA02 DA04 DC04 EA01 5G065 BA04 BA05 BA07 DA07 EA02 GA09 LA01 LA02 MA04 MA09 MA10 NA01 NA02 NA05 NA07 5J055 AX12 AX31 AX47 AX55 BX16 CX22 CX28 DX13 DX14 DX22 DX53 DX54 DX73 EX04 EX06 EX11 EX23 EY01 EY02 EY05 EY10 EY12 EY13 EY21 EZ04 EZ07 EZ10 EZ31 EZ39 EZ57 EZ61 FX04 FX06 FX32 GX01 GX04 GX06

Claims

【特許請求の範囲】

【請求項１】第１制御信号入力端子へ供給される制御
信号に応じてスイッチング制御され電源から負荷への電
力供給を制御する第１半導体スイッチと、第２制御信号入力端子へ供給される前記制御信号に応じ
てスイッチング制御され前記電源から基準負荷への電力
供給を制御する第２半導体スイッチと、前記第１半導体スイッチの端子間電圧と前記第２半導体
スイッチの端子間電圧との差電圧を検出する検出手段
と、この検出手段で検出された差電圧に基づき前記負荷の断
線の有無を判定する判定手段と、を備えることを特徴と
する電源供給制御装置。
【請求項２】前記基準負荷は、前記第１半導体スイッ
チがオフ時からオン時に遷移したときに該第１半導体ス
イッチに流れる突入電流に近似した電流が流れるように
インピーダンスが設定されてなることを特徴とする請求
項１記載の電源供給制御装置。
【請求項３】前記第１半導体スイッチ、前記第２半導
体スイッチ、前記検出手段、及び前記判定手段は、同一
チップ上に形成されることを特徴とする請求項１記載の
電源供給制御装置。
【請求項４】前記第１半導体スイッチが過熱した場合
に該第１半導体スイッチをオフ制御して保護する過熱保
護手段を有することを特徴とする請求項１記載の電源供
給制御装置。
【請求項５】前記基準負荷は、複数個の抵抗を備え、
前記基準負荷の抵抗値は、前記複数個の抵抗の選択接続
により可変設定されることを特徴とする請求項１または
請求項２記載の電源供給制御装置。
【請求項６】前記判定手段は、前記負荷が断線してい
ると判定した場合には、前記制御信号の周期を変更する
ことを特徴とする請求項１記載の電源供給制御装置。
【請求項７】第１制御信号入力端子へ供給される制御
信号に応じてスイッチング制御され電源から負荷への電
力供給を制御する第１半導体スイッチの端子間電圧と、
第２制御信号入力端子へ供給される前記制御信号に応じ
てスイッチング制御され前記電源から基準負荷への電力
供給を制御する第２半導体スイッチの端子間電圧との差
電圧を検出する検出ステップと、この検出ステップで検出された差電圧に基づき前記負荷
の断線の有無を判定する判定ステップと、を備えること
を特徴とする電源供給制御方法。
【請求項８】前記基準負荷は、前記第１半導体スイッ
チがオフ時からオン時に遷移したときに該第１半導体ス
イッチに流れる突入電流に近似した電流が流れるように
インピーダンスが設定されてなることを特徴とする請求
項７記載の電源供給制御方法。
【請求項９】前記第１半導体スイッチが過熱した場合
に該第１半導体スイッチをオフ制御して保護する過熱保
護ステップを有することを特徴とする請求項７記載の電
源供給制御方法。
【請求項１０】前記基準負荷は、複数個の抵抗を備
え、前記基準負荷の抵抗値は、前記複数個の抵抗の選択
接続により可変設定されることを特徴とする請求項７ま
たは請求項８記載の電源供給制御方法。
【請求項１１】前記判定ステップは、前記負荷が断線
していると判定した場合には、前記制御信号の周期を変
更することを特徴とする請求項７記載の電源供給制御方
法。