JP2000299923A - 過電流動作点を自動変更できる電流振動型遮断機能付きスイッチング回路 - Google Patents

Abstract

(57)【要約】 【課題】 シャント抵抗がなくとも異常電流を検出でき
ると共に、自動的に負荷に応じたレファレンス抵抗値に
可変及び小型に集積化できる自動レファレンス抵抗変更
ができる電流振動型遮断機能付きスイッチング回路を得
る。 【解決手段】 マイコン１３０により、負荷１０２のオ
ンオフをさせる動作信号を送出させ、同時に所定後に切
換信号を送出させ、この切換信号でリファレンス抵抗の
抵抗値を所定の間、変更する。起動初期時にはリファレ
ンス抵抗Ｒｒ１、Ｒｒ２を高くしてラッシュ電流に伴う
電流制御を行い、その後にリファレンス抵抗Ｒｒ１、Ｒ
ｒ２を抵くして電流制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電流振動型遮断機能
付きスイッチング回路に関し、より詳しくは、制御信号
に応じてスイッチング制御により、電源から負荷への電
力供給時において過電流を遮断するときの動作点の自動
変更に関する。

【０００２】

【従来の技術】従来の半導体スイッチを備えた電源供給
制御装置としては、例えば図１６に示すようなものがあ
る。本従来例の電源供給制御装置は、自動車においてバ
ッテリからの電源を選択的に各負荷に供給して、負荷へ
の電力供給を制御する装置である。

【０００３】同図において、本従来例の電源供給制御装
置は、電源１０１の出力電圧ＶＢをヘッドライトやパワ
ーウィンドウの駆動モータ等々の負荷１０２に供給する
経路にシャント抵抗ＲＳおよび温度センサ内蔵ＦＥＴＱ
ＦのドレインＤ−ソースＳを直列接続した構成である。
また、シャント抵抗ＲＳを流れる電流を検出してハード
ウェア回路により温度センサ内蔵ＦＥＴＱＦの駆動を制
御するドライバ９０１と、ドライバ９０１でモニタした
電流値に基づいて温度センサ内蔵ＦＥＴＱＦの駆動信号
をオン／オフ制御するＡ／Ｄ変換器９０２およびマイコ
ン（ＣＰＵ）９０３とを備えている。

【０００４】半導体スイッチとしての温度センサ内蔵Ｆ
ＥＴＱＦは、図示しない温度センサを内蔵して温度セン
サ内蔵ＦＥＴＱＦが規定以上の温度まで上昇した場合に
は、内蔵するゲート遮断回路によって温度センサ内蔵Ｆ
ＥＴＱＦを強制的にオフ制御する過熱遮断機能を備えて
いる。また、図中のＲＧは内蔵抵抗であり、ＺＤ１はゲ
ートＧ−ソースＳ間を１２［Ｖ］に保ってゲートＧに過
電圧が印加されようとした場合にこれをバイパスさせる
ツェナーダイオードである。

【０００５】また、本従来例の電源供給制御装置では、
負荷１０２または温度センサ内蔵ＦＥＴＱＦのドレイン
Ｄ−ソースＳ間における過電流に対する保護機能をも備
えている。即ち、ドライバ９０１は、電流モニタ回路と
しての差動増幅器９１１，９１３と、電流制限回路とし
ての差動増幅器９１２と、チャージポンプ回路９１５
と、マイコン９０３からのオン／オフ制御信号および電
流制限回路からの過電流判定結果に基づき、内部抵抗Ｒ
Ｇを介して温度センサ内蔵ＦＥＴＱＦのゲートＧを駆動
する駆動回路９１４を備えて構成されている。

【０００６】シャント抵抗ＲＳの電圧降下に基づき差動
増幅器９１２を介して、電流が判定値（上限）を超えた
として過電流が検出された場合には、駆動回路９１４に
よって温度センサ内蔵ＦＥＴＱＦをオフ動作とし、その
後電流が低下して判定値（下限）を下回ったら温度セン
サ内蔵ＦＥＴＱＦをオン動作させる。

【０００７】一方、マイコン９０３は、電流モニタ回路
（差動増幅器９１１，９１３）を介して電流を常時モニ
タしており、正常値を上回る異常電流が流れていれば、
温度センサ内蔵ＦＥＴＱＦの駆動信号をオフすることに
より温度センサ内蔵ＦＥＴＱＦをオフ動作させる。な
お、マイコン９０３からオフ制御の駆動信号が出力され
る前に、温度センサ内蔵ＦＥＴＱＦの温度が規定値を超
えていれば、過熱遮断機能によって温度センサ内蔵ＦＥ
ＴＱＦはオフ動作となる。

【０００８】このような電源供給制御装置においては、
負荷１０２が変わる毎に、可変抵抗ＲＸを調整してい
た。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の電源供給制御装置にあっては、負荷に応じて可変抵
抗ＲＸの値を変えて基準電位を変更しているので、集積
化が困難であるという課題があった。

【００１０】また、可変抵抗ＲＸによって、負荷に応じ
た抵抗値を得たとしても、負荷が車両用のランプ等にお
いては、起動時において初期電流が定格の３倍から１０
倍流れる。

【００１１】このような初期電流（ラッシュ電流ともい
う）が流れても基準電位を維持できる抵抗値にしたとし
ても、通常時における定格電流を維持できないことにな
る。

【００１２】また、従来の電源供給制御装置は、電流検
出を行うために電力の供給経路に直列接続されるシャン
ト抵抗ＲＳを必要とした構成であり、近年の温度センサ
内蔵ＦＥＴＱＦのオン抵抗の低減に伴う負荷の大電流化
により、シャント抵抗の熱損失が無視できないという課
題があった。

【００１３】本発明は以上の課題を解決するためになさ
れたもので、シャント抵抗がなくとも異常電流を検出で
きると共に、自動的に負荷に応じたレファレンス抵抗値
に可変及び小型に集積化できる自動レファレンス抵抗変
更ができる電流振動型遮断機能付きスイッチング回路を
得ることを目的とする。

【００１４】

【課題を解決するための手段】本発明の請求項１の過電
流動作点を自動変更できる電流振動型遮断機能付きスイ
ッチング回路は、外部からの負荷の動作指示に従って前
記負荷に電源からの電力を供給する電流振動型遮断機能
付きスイッチング回路である。

【００１５】半導体スイッチは、制御信号入力端子へ供
給される制御信号に応じてスイッチング制御され電源か
ら負荷への電力供給を制御する。

【００１６】基準電圧生成手段は、半導体スイッチに所
定の負荷を接続した状態における該半導体スイッチの端
子間電圧の電圧特性とほぼ等価な電圧特性を持つ基準電
圧を生成する。検出手段は、半導体スイッチの端子間電
圧と基準電圧との差を検出する。

【００１７】制御手段は、検出された端子間電圧と基準
電圧との差に応じて前記半導体スイッチをオン／オフ制
御する制御信号を送出する。

【００１８】基準電圧変更手段は、動作指示の入力に伴
って基準電圧を第１所定値まで上昇させ、負荷への電力
が安定してきたときに前記基準電圧を第２所定値まで下
降させる。

【００１９】また、基準電圧生成手段は、半導体スイッ
チおよび負荷に並列接続され、制御信号に応じてスイッ
チング制御される第２半導体スイッチと第２負荷とを直
列接続した回路を備え、第２半導体スイッチの端子間電
圧を基準電圧として生成する。

【００２０】また、半導体スイッチ、基準電圧生成手
段、検出手段、基準電圧変更手段、遮断促進手段、制御
手段は、同一チップ上に形成する。

【００２１】

【発明の実施の形態】以下、本発明に係る電流振動型遮
断機能付きスイッチング回路の形態例について、図１乃
至図９を参照して詳細に説明する。以下の説明では、例
えば自動車においてバッテリからの電源を選択的にラン
プ等の各負荷に供給して、負荷への電力供給を制御する
装置に適用した実施の形態例について説明するが、本発
明はこのような形態に限定されるものではなく、電源か
ら負荷への電力供給をスイッチング制御する電流振動型
遮断機能付きスイッチング回路であればどのような形態
であっても適用可能である。また、本実施の形態の電流
振動型遮断機能付きスイッチング回路は、集積化して用
いることが望ましい。そして、集積化した電流振動型遮
断機能付きスイッチング回路を本実施の形態では電流振
動型遮断機能付きスイッチング・デバイスと言う場合も
ある。

【００２２】＜実施の形態１＞図１は実施の形態１の電
流振動型遮断機能付きスイッチング回路の概略構成図で
ある。本実施の形態１の電流振動型遮断機能付きスイッ
チング回路１２０は、後述するマイコン１３０により、
負荷１０２のオンオフをさせる動作信号を送出させ、同
時に切換信号を送出させ、この切換信号でリファレンス
抵抗の抵抗値を所定の間、変更する。

【００２３】例えば、起動初期時にはリファレンス抵抗
Ｒｒ１、Ｒｒ２を高くしてラッシュ電流に伴う電流制御
を行い、その後にリファレンス抵抗Ｒｒ１、Ｒｒ２を抵
くして電流制御を行う。

【００２４】電流振動型遮断機能付きスイッチング回路
１２０は、図１に示すように、温度センサ内蔵半導体素
子（以下単に主制御ＦＥＴＱＡという）に併設されたリ
ファレンスＦＥＴＱＢ（以下単にＦＥＴＱＢという）の
ソースＳＢにラッシュ電流用のリファレンス抵抗Ｒｒ１
の一方を接続し、このリファレンス抵抗Ｒｒ１の他方を
アースに接続している。

【００２５】また、リファレンス抵抗Ｒｒ２とトランジ
スタＴｒ１（ベースはアース、コレクタにＲｒ２）とか
らなる回路をリファレンス抵抗Ｒｒ１に並列接続してい
る。さらに、トランジスタＴｒ１のベースには抵抗Ｒ
ａ、Ｒｂの分圧値が加わるようにしている。

【００２６】また、抵抗Ｒａには、マイコン１３０から
の切換信号が直接入力するようにしている。

【００２７】マイコン１３０、自動車においてはフロン
トパネル内に設けられ、負荷１０２（例えばランプ）の
オン、オフ時に所定のパルス信号（動作信号ともいう）
をＳＷ１ａに送出する。

【００２８】また、マイコン１３０は、動作信号の送出
後に所定時間経過した後に切り換え信号（ラッシュ電流
を流す時間）を送出する。つまり、ＣＭＰ１の動作点が
変わる。

【００２９】すなわち、動作信号が送出されている所定
間は、トランジスタＴｒ１をオフ状態にすることで、リ
ファレンス抵抗Ｒｒ１成分のみとして、ＳＢの電位を上
昇させる。この電位は、高すぎても低すぎてもいけな
い。例えば、負荷１０２がモータ、ランプ等である場合
は、有る程度のラッシュ電流が必要である。このため、
負荷における電力供給が安定した電力を得るための電位
より、起動に最低必要な電力を供給できる電位にされて
いる。例えば、通常時の１．７倍程度が望ましい。

【００３０】そして、所定時間経過後に切換信号を送出
して抵抗Ｒａ、ｒｂを介してトランジスタＴｒ１をオン
させることになり、リファレンスＲｒはリファレンス抵
抗Ｒｒ１、Ｒｒ２との並列抵抗成分となり、ＳＢの電位
を下降させる。この下降による電位は、負荷に安定した
電力を供給させるための電位となる。

【００３１】＜実施の形態２＞このようにリファレンス
抵抗Ｒｒ１、Ｒｒ２とを並列接続して動作点を変更する
ようにしたが、図２に示すようにリファレンス抵抗Ｒｒ
１、Ｒｒ２とを直列接続し、リファレンス抵抗Ｒｒ２に
トランジスタＴｒ１を並列接続した構成にして、切り換
え信号が入力したときにリファレンス抵抗Ｒｒ１成分と
して、動作点を下げてもよい。

【００３２】＜実施の形態３＞しかし、上記実施の形態
１及び実施の形態２においては、切り換え信号をマイコ
ン１３０によって送出させているので、集積化すること
が困難である。そこで、図３に示すように動作信号を直
接入力してトランジスタＴｒ１に対する切り換え信号を
生成する回路を設ける。

【００３３】この回路は、図３に示すように、リファレ
ンス抵抗Ｒｒ１、Ｒｒ２とからなる直列回路の一方をＦ
ＥＴＱＢのソースＳＢに接続し、他方をアースに接続し
ている。

【００３４】そして、トランジスタＴｒ１をリファレン
ス抵抗Ｒｒ１に並列接続し、このトランジスタＴｒ１の
ベースに抵抗ＲｃとコンデンサＣａとを並列接続し、か
つ抵抗Ｒｄをベースに直列接続している。この抵抗Ｒｄ
には、ダイオードＤａが並列接続されている。

【００３５】すなわち、切り換え信号を生成する回路
は、動作信号が入力するとコンデンサＣａに充電させ、
Ｔｒ１をオフさせることで、動作信号に対して所定の間
遅延させてリファレンス抵抗値を切り換えている。リフ
ァレンス抵抗Ｒｒ１、Ｒｒ２の直列接続となる。

【００３６】また、コンデンサＣａの充電が完了する
と、トランジスタＴｒ１はオン状態になり、リファレン
ス抵抗Ｒｒ１成分のみとなる。

【００３７】ここで、駆動回路１１１、ＣＭＰ１、ＦＥ
ＴＱＡ等を含めて説明する。図３は実施の形態３の概略
構成図、図４は実施形態で使用する温度センサ内蔵半導
体素子であるＦＥＴＱＡの詳細な回路構成図、図５、図
６および図７は実施形態の原理を説明する説明図、図８
は短絡故障時および通常動作時の実施形態の半導体スイ
ッチの電流と電圧を例示する波形図、図９は本発明の第
４の実施形態の電流振動型遮断機能付きスイッチング回
路の回路構成図、図１０は第５の実施形態の回路構成
図、図１１は第６の実施形態の回路構成図、図１２は第
７の実施の形態の回路構成図である。

【００３８】本発明の第１の実施形態の電流振動型遮断
機能付きスイッチング回路１２０について、図１を参照
して説明すると、電源１０１の出力電圧ＶＢを負荷１０
２に供給する経路に、半導体スイッチとしての主制御Ｆ
ＥＴＱＡのドレインＤ−ソースＳを直列接続した構成で
ある。ここで、主制御ＦＥＴＱＡにはＤＭＯＳ構造のＮ
ＭＯＳ型を使用しているがＰＭＯＳ型でも実現可能であ
る。

【００３９】また同図において、主制御ＦＥＴＱＡを駆
動制御する部分については、ＦＥＴＱＢ、抵抗Ｒ１，Ｒ
２，Ｒ５，Ｒ８，Ｒ１０，ＲＧ、ツェナーダイオードＺ
Ｄ１、ダイオードＤ１、コンパレータＣＭＰ１、駆動回
路１１１およびスイッチＳＷ１ａを備えた構成である。
なお、参照符号として抵抗には“Ｒ”とそれに続く数字
および文字を使用しているが、以下の説明では参照符号
として使用すると共に、それぞれ該抵抗の抵抗値をも表
すものとする。また、図１中の点線で囲った部分１２０
はアナログ集積化されるチップ部分を示す。

【００４０】負荷１０２は例えばヘッドライトやパワー
ウィンドウの駆動モータ等々であり、ユーザ等が負荷１
０２を動作させると、マイコン１３０が動作信号をスイ
ッチＳＷ１ａに送出してこのスイッチＳＷ１ａをオンさ
せることにより機能する。駆動回路１１１には、コレク
タ側が電位ＶＰに接続されたソーストランジスタＱ５
と、エミッタ側が接地電位（ＧＮＤ）に接続されたシン
クトランジスタＱ６とを直列接続して備え、スイッチＳ
Ｗ１ａのオン／オフ切換えによる切換え信号に基づき、
ソーストランジスタＱ５およびシンクトランジスタＱ６
をオン／オフ制御して、ＦＥＴＱＡを駆動制御する信号
を出力する。

【００４１】なお図中、ＶＢは電源１０１の出力電圧で
あり、例えば１２［Ｖ］である。また、ＶＰはチャージ
ポンプの出力電圧であり、例えばＶＢ＋１０［Ｖ］であ
る。

【００４２】半導体スイッチとしての主制御ＦＥＴＱＡ
は、より詳しくは図４に示すような接続構成となってい
る。図４において、主制御ＦＥＴＱＡは、内蔵抵抗Ｒ
Ｇ、温度センサ１２１、ラッチ回路１２２及び過熱遮断
用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−
ソースＳＡ間を１２［Ｖ］に保ってゲートＧに過電圧が
印加されようとした場合にこれをバイパスさせるツェナ
ーダイオードである。

【００４３】つまり、本実施形態で使用する主制御ＦＥ
ＴＱＡは、主制御ＦＥＴＱＡが規定以上の温度まで上昇
したことが温度センサ１２１によって検出された場合に
は、その旨の検出情報がラッチ回路１２２に保持され、
ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動
作となることによって、ＦＥＴＱＡを強制的にオフ制御
する過熱遮断機能を備えている。

【００４４】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１は主制御
ＦＥＴＱＡの近傍に配置形成されている。主制御ＦＥＴ
ＱＡの温度が上昇するにつれて温度センサ１２１の各ダ
イオードの抵抗値が減少するので、ＦＥＴＱ５１のゲー
ト電位が“Ｌ”レベルとされる電位まで下がると、ＦＥ
ＴＱ５１がオン状態からオフ状態に遷移する。これによ
り、ＦＥＴＱ５４のゲート電位がＦＥＴＱＡのゲート制
御端子（Ｇ）の電位にプルアップされ、ＦＥＴＱ５４が
オフ状態からオン状態に遷移して、ラッチ回路１２２に
“１”がラッチされることとなる。このとき、ラッチ回
路１２２の出力が“Ｈ”レベルとなって過熱遮断用ＦＥ
ＴＱＳがオフ状態からオン状態に遷移するので、ＦＥＴ
ＱＡの真のゲート（ＴＧ）とＦＥＴＱＡのソース（Ｓ
Ａ）が同電位になって、ＦＥＴＱＡがオン状態からオフ
状態に遷移して、過熱遮断されることとなる。

【００４５】また、本実施形態では、負荷１０２または
ＦＥＴＱＡのソース（ＳＡ）と負荷１０２間において発
生する短絡故障による過電流、或いは不完全短絡故障に
よる異常電流に対する保護機能をも備えている。以下、
図１を参照して、この保護機能を実現する構成について
説明する。

【００４６】先ず、ＦＥＴ（第２半導体スイッチ）ＱＢ
および抵抗（第２負荷）Ｒｒで構成されている基準電圧
発生手段は、ＦＥＴＱＢのドレインおよびゲートはそれ
ぞれ主制御ＦＥＴＱＡのドレイン（Ｄ）および真のゲー
ト（ＴＧ）に接続され、ＦＥＴＱＢのソース（ＳＢ）は
抵抗Ｒｒの一方の端子に接続され、抵抗Ｒｒの他の端子
は接地電位（ＧＮＤ）に接続されている。このように、
ＦＥＴＱＢおよび主制御ＦＥＴＱＡのドレイン（Ｄ）お
よびゲート（ＴＧ）を共通化することにより同一チップ
（１２０）への集積化を容易にすることができる。

【００４７】また、ＦＥＴＱＢおよび主制御ＦＥＴＱＡ
は同一プロセスで同一チップ（１２０）上に形成された
ものを使用している。本実施形態における電流検出手法
は、コンパレータＣＭＰ１によるＦＥＴＱＡのドレイン
−ソース間電圧ＶDSAと基準電圧との差の検出によって
行われることから、同一チップ上にＦＥＴＱＢおよび主
制御ＦＥＴＱＡを形成することにより、電流検出におけ
る同相的誤差要因、即ち電源電圧、温度ドリフトやロッ
ト間のバラツキの影響を除去（削減）するようにしてい
る。更に、抵抗Ｒｒ（第２負荷）をチップの外部に設置
しているので、基準電圧へのチップの温度変化の影響を
受け難くすることができ、高精度の電流検出を実現する
ことが可能となる。また、ＦＥＴＱＢの電流容量がＦＥ
ＴＱＡの電流容量よりも小さくなるように、それぞれの
ＦＥＴを構成する並列接続のトランジスタ比を（ＦＥＴ
ＱＢのトランジスタ数：１個）＜（主制御ＦＥＴＱＡの
トランジスタ数：１０００個）となるように構成してい
る。

【００４８】さらに、抵抗Ｒｒの抵抗値は、後述のよう
に負荷１０２の抵抗値×（ＦＥＴＱＢのトランジスタ
数：１個／主制御ＦＥＴＱＡのトランジスタ数：１００
０個）の値となるように設定される。この抵抗Ｒｒの設
定により、ＦＥＴＱＡに正常動作の負荷電流（５［ｍ
Ａ］）が流れたときに抵抗Ｒｒに５［ｍＡ］の電流が流
れると、主制御ＦＥＴＱＡと同じドレイン−ソース間電
圧ＶDSをＦＥＴＱＢに発生させることができる。また、
以上のような回路規定により、ＦＥＴＱＢおよび抵抗Ｒ
ｒで構成される基準電圧発生手段の構成を極力小型化す
ることができ、実装スペースを縮小して装置コストを低
減することができる。

【００４９】可変抵抗ＲＶは主制御ＦＥＴＱＡのソース
ＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に、負荷１０２に対
して直列に接続されている。可変抵抗ＲＶの抵抗値を変
えることにより抵抗Ｒ２の抵抗値を等価的に可変設定す
る。即ち、チップ１２０の外部に可変抵抗ＲＶを設置
し、該可変抵抗ＲＶを調整することにより基準電圧生成
手段の設定値（基準）を目標の仕様に設定することが可
能となる。つまり、抵抗Ｒ１，Ｒ２，ＲＶは、主制御Ｆ
ＥＴＱＡのドレイン−ソース間電圧ＶDSAの抵抗値の比
に基づく分圧比で分圧してコンパレータＣＭＰ１に供給
する分圧手段に該当しており、該分圧比を抵抗ＲＶの可
変設定により調整する。これにより、基準電圧生成手段
の固定された設定値（基準）に対してコンパレータＣＭ
Ｐ１の出力を“Ｈ”レベルから“Ｌ”レベルに切替える
ドレイン−ソース間電圧ＶDSのしきい値を変えることが
可能となる。これにより、アナログ集積化する場合でも
１種類のチップ１２０で複数の仕様をカバーすることが
可能となる。

【００５０】コンパレータＣＭＰ１（検出手段ともい
う）の一部を成す、コンパレータＣＭＰ１の“＋”入力
端子には、ＦＥＴＱＡのドレインＤ−ソースＳＡ間電圧
ＶDSAを抵抗Ｒ１と抵抗Ｒ２および可変抵抗ＲＶの並列
抵抗（Ｒ２‖ＲＶ）とで分圧した電圧が抵抗Ｒ５を介し
て供給されている。また、コンパレータＣＭＰ１の
“−”入力端子には、ＦＥＴＱＢのドレイン−ソース間
電圧ＶDSBが供給されている。つまり、“−”入力端子
に供給される電位より“＋”入力端子に供給される電位
が大きいときに出力は有効（“Ｈ”レベル）となり、
“−”入力端子に供給される電位より“＋”入力端子に
供給される電位が小さいときに無効（“Ｌ”レベル）と
なる。なお、後述のように、コンパレータＣＭＰ１は一
定のヒステリシスを持っている。

【００５１】次に、以上説明した本実施形態の電流振動
型遮断機能付きスイッチング回路の回路構成を踏まえて
説明する。具体的な動作説明を行う前に、図５、図６お
よび図７を参照して、本実施形態の原理について説明す
る。ここで、図５はオフ状態からオン状態への遷移時の
ドレイン−ソース間電圧の立ち下がり特性の説明図、図
６は概念的回路図、図７はＦＥＴのドレイン電流とゲー
ト−ソース間電圧との特性を説明する説明図である。

【００５２】半導体スイッチとしてＦＥＴＱＡを使用し
た場合、電源１０１から負荷１０２への電力供給経路
は、概念的に図６に示すような回路として表される。負
荷１０２には電力供給経路の配線インダクタンスＬ０と
配線抵抗Ｒ０とを含む。なお、経路または負荷１０２に
おいて短絡故障が発生した場合にはＲ０には短絡抵抗も
含まれることとなる。ここで短絡抵抗は、本実施形態が
適用対象としている自動車において負荷１０２をヘッド
ライトと仮定した場合には、上述の完全短絡（デッドシ
ョート）の場合に約４０［ｍΩ］以下であり、不完全短
絡の場合は約４０〜５００［ｍΩ］である。

【００５３】このような電力供給経路の一部を成す主制
御ＦＥＴＱＡのドレイン−ソース間電圧ＶDSは、主制御
ＦＥＴＱＡがオフ状態からオン状態へ遷移する際の立ち
下がり電圧特性として、図５に示す如くなる。即ち、短
絡の場合、基準負荷（通常動作）の場合、負荷１０２が
抵抗１［ＫΩ］の場合についての立ち下がり電圧特性で
ある。このように、立ち下がり特性は、電力供給経路お
よび負荷の状態、即ち、経路が持つ配線インダクタンス
並びに配線抵抗および短絡抵抗に基づく時定数に応じて
変化する。

【００５４】このようなドレイン−ソース間電圧ＶDSの
特性の変化を利用して過電流検出を行う手法として、以
下で説明する手法の他に、所定タイミングで所定しきい
値との比較を行って過電流検出を行う手法が考えられる
が、所定タイミングを規定する手段および所定しきい値
との比較手段を構成するために、コンデンサや複数の抵
抗といった部品を必要とし、これらの部品がばらつくと
検出誤差となってしまうという問題がある。また、コン
デンサが必要であり、該コンデンサはチップ内に搭載で
きないことから、外付け部品が必要となり、装置コスト
のアップ要因となってしまうという問題もあった。

【００５５】図５において、ＦＥＴＱＡがオン状態に遷
移してドレイン−ソース間電圧ＶDSが飽和するまでの期
間は、主制御ＦＥＴＱＡはピンチオフ領域で動作する。

【００５６】また、負荷１０２の抵抗が１［ＫΩ］のと
きのドレイン−ソース間電圧ＶDSの変化について、次の
ように考察できる。つまり、第１に、例えば、ＦＥＴＱ
Ａに日立製の「ＨＡＦ２００１］を使用した場合、電源
電圧１２［Ｖ］のとき、ドレイン電流ＩＤ＝１２［ｍ
Ａ］だから、ゲート−ソース間電圧ＶTGSは、ほぼしき
い値電圧１．６［Ｖ］に維持される。第２に、駆動回路
１１１によるゲート（Ｇ）への充電は継続されるから、
このまま行くとゲート−ソース間電圧ＶTGSは上昇して
行ってしまうが、ドレイン−ソース間電圧ＶDSが低下し
て、ゲート−ドレイン間の容量値ＣGDの電荷を放電させ
るので、ゲート−ソース間電圧ＶTGSに達する電荷を吸
収してしまうことになる。即ち、ドレイン−ソース間電
圧ＶDSはゲート−ソース間電圧ＶTGSに達した電荷が電
位上昇を生じさせないだけの電荷をゲート−ドレイン間
の容量ＣGDから放電を発生させるような速度で降下する
ことになる。これにより、ゲート−ソース間電圧ＶTGS
は約１．６［Ｖ］に維持される。

【００５７】そして、ゲート−ドレイン間電圧ＶTGDの
低下につられてドレイン−ソース間電圧ＶDSも低下す
る。なお、この時、電荷を吸収する要因は２つあり、第
１はゲート−ドレイン間電圧ＶTGDの低下によるゲート
−ドレイン間容量ＣGDの放電（ミラー容量）であり、第
２はｎ領域の空乏層減少によるゲート−ドレイン間容量
ＣGDの容量増大である。

【００５８】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶDSの変化について、次のような解釈も
可能である。つまり、主制御ＦＥＴＱＡがオン状態に遷
移した後の各経過時点で、駆動回路１１１によってゲー
ト（Ｇ）の送られる充電電荷を吸収し、真のゲート（Ｔ
Ｇ）の電圧ＶTGSを一定に保つうようなドレイン−ソー
ス間電圧ＶDSの値を表わしている。したがって、ある経
過時間の後にドレイン−ソース間電圧ＶDSが図５の負荷
抵抗＝１［ＫＧ］時の曲線より上側にあれば、ゲート−
ソース間電圧ＶTGSは１．６［Ｖ］よりも高くなってい
ることを意味する。なお、ドレイン−ソース間電圧ＶDS
は図３の負荷抵抗＝１［ＫΩ］時の曲線より下側に来る
ことはない。

【００５９】さらに、同一経過時間における図５の負荷
抵抗＝１［ＫΩ］時の曲線からの距離をΔＶDSGAPとす
ると、ΔＶDSGAP×ＣGD分の電荷をゲート−ソース間電
圧ＶTGSから引き去れば、ゲート−ソース間電圧電圧ＶT
GSは１．６［Ｖ］になることを意味する。換言すれば、
ゲート−ソース間電圧ＶTGSは１．６［Ｖ］からこの電
荷分だけ電位が上昇していることを意味する。このこと
を式で示せば次式となる。

【００６０】

【数１】 ＶTGS−１．６＝ΔＶDSGAP×２ＣGD／（ＣGS×２ＣGD） 即ち、ΔＶDSGAPは（ゲート−ソース間電圧ＶTGS−１．
６［Ｖ］に比例する。

【００６１】また、ゲート−ソース間電圧ＶTGSとドレ
イン電流ＩＤとの間には、図５の特性に示すように、比
例に近い１対１の関係がある。ここで、図７の特性は日
立製の「ＨＡＦ２００１」のものであり、図中のＶGSは
ここではゲート−ソース間電圧ＶTGSに相当する。した
がって、ΔＶDSGAPは図７の特性に示されるような対応
関係に基づいてドレイン電流ＩＤを表すということがで
きる。図７において、ドレイン電流ＩＤ＝１０［Ａ］近
辺の分解能は約６０［ｍＶ／Ａ］である。即ち、１
［Ａ］のドレイン電流ＩＤの変化が６０［ｍＶ］のゲー
ト−ソース間電圧ＶTGSの変化に対応し、±５［Ａ］の
ドレイン電流ＩＤの変化に対して±０．３［Ｖ］のゲー
ト−ソース間電圧ＶTGSの変化が対応する。なお、この
分解能は従来例においてシャント抵抗ＲＳ＝６０［ｍ
Ω］相当の分解能に相当します。

【００６２】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶDSの曲線は決まるが、ドレイン電流ＩＤが
流れると、回路のインダクタンスＬｃおよび回路全体の
抵抗Ｒｃの影響を受けることになる。ドレイン電流ＩＤ
が増大するに連れてドレイン−ソース間電圧ＶDSの曲線
は浮き上がって行くが、完全短路（デッドショート）の
ようにドレイン電流ＩＤが大きくなると、ドレイン電流
ＩＤの立ち上り勾配はゲートを充電する回路による充電
速度で決まる一定値に収れんし、したがって、ゲート−
ソース間電圧ＶTGSの曲線も収れんすることとなる。

【００６３】次に、再び図４に示す概念的回路図を参照
しながら、駆動回路１１１がオフ制御を行う時の主制御
ＦＥＴＱＡにおける動作（ドレイン−ソース間電圧ＶDS
およびドレイン電流ＩＤの力関係）について詳細に説明
する。

【００６４】駆動回路１１１のソーストランジスタＱ５
がオフ状態に遷移してシンクトランジスタＱ６がオン状
態に遷移すると、真のゲート（ＴＧ）に蓄積された電荷
は抵抗ＲＧおよびＲ８並びにシンクトランジスタＱ６を
介して放電する。

【００６５】この時、主制御ＦＥＴＱＡがオーミック領
域にある間は、ゲート電荷が放電し、ゲート−ソース間
電圧ＶTGSが低下してもドレイン電流ＩＤには殆ど影響
を受けない。またドレイン−ソース間電圧ＶDSも殆ど変
化しない。

【００６６】主制御ＦＥＴＱＡがピンチオフ領域に入る
と、ゲート電荷の放電はゲート−ソース間電圧ＶTGSを
低下させてドレイン電流ＩＤを減少させようとするが、
ドレイン電流ＩＤは外部回路で決まる条件で動作を続け
ようとするので、ドレイン−ソース間電圧ＶDSが増加し
てゲート−ドレイン間容量ＣGDを充電することにより、
ゲートの放電電荷量をキャンセルしてドレイン電流ＩＤ
への影響を無くす働きをする。なお、ドレイン−ソース
間電圧ＶDSが変化できる範囲でこのようなカバー動作が
続くことになる。また、この現象は、ドレイン電流ＩＤ
を変化させる力とドレイン−ソース間電圧ＶDSを変化さ
せる力の大小関係から生じるものであり、ドレイン電流
ＩＤを変化させる力に比べてドレイン−ソース間電圧Ｖ
DSを変化させる力が圧倒的に弱いことによるものであ
る。

【００６７】ドレイン電流ＩＤの増加過程で駆動回路１
１１がオフ制御を行うようになっても、ドレイン電流Ｉ
Ｄはドレイン−ソース間電圧ＶDSが変化（増加）できる
間は、該ドレイン−ソース間電圧ＶDSの変化によってカ
バー去れ、ドレイン電流ＩＤは増加し続ける。ドレイン
−ソース間電圧ＶDSが増加できなくなった時点で、ドレ
イン電流ＩＤはゲート電荷の放電のみで決まる電位（ゲ
ート−ソース間電圧ＶTGS）に従って減少する。すなわ
ち、駆動回路１１１がオフ制御を行うようになっても、
ドレイン電流ＩＤはドレイン−ソース間電圧ＶDSの変化
が終わるまではあまり影響を受けないこととなる。以上
のメカニズムが主制御ＦＥＴＱＡのオン／オフ動作の根
源になっている。

【００６８】図７に示される特性には温度の特異点が存
在する。日立製の「ＨＡＦ２００１」の場合、ドレイン
電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶTGS＝
３．３〜３．４［Ｖ］の付近である。通常の正常負荷電
流はほぼ１５［Ａ］以下なので、特異点の下側に来るこ
とになる。この下側の領域では、同じドレイン電流ＩＤ
に対し、温度上昇に応じてゲート−ソース間電圧ＶTGS
は小さくなる。したがって、高温条件下でも誤作動が低
減されることになり有利といえる。

【００６９】また、ゲートを充電する回路が異なると、
同じ負荷電流に対してドレイン−ソース間電圧ＶDSの曲
線は変わってくる。したがって、ゲート充電電流は常に
同じ条件を保つ必要がある。なお、ゲート充電電流を減
らせばドレイン−ソース間電圧ＶDSの曲線は上方にシフ
トすることになる。この性質を利用して、同じドレイン
電流ＩＤに対してドレイン−ソース間電圧ＶDSを増大さ
せるようにすれば、過熱遮断保護機能による過熱遮断を
促進させることができる。前述の過熱遮断促進回路（遮
断促進回路）はこれを利用したものである。

【００７０】次に、以上の考察を踏まえて、本実施形態
の動作を説明する。先ず、主制御ＦＥＴＱＡおよび基準
電圧生成手段（ＦＥＴＱＢ、抵抗Ｒｒ）について説明す
る。主制御ＦＥＴＱＡおよびＦＥＴＱＢは１０００：１
のカレントミラー（Currentmirror）回路を構成し、両
者のソース電位が等しいときはドレイン電流ＩＤGA＝１
０００×ドレイン電流ＩＤGSとなる。

【００７１】したがって、主制御ＦＥＴＱＡのドレイン
電流としてＩＤQA＝５［Ａ］、ＦＥＴＱＢのドレイン電
流としてＩＤQB＝５［ｍＡ］がそれぞれ流れているとき
は、ＦＥＴＱＡおよびＦＥＴＱＢのそれぞれのドレイン
−ソース間電圧ＶDSとゲート−ソース間電圧ＶTGSは一
致する。即ち、ＶDSA ＝ＶDSB ，ＶTGSA＝ ＶTGSBとな
る。ここで、ＶDSA ＝ＶDSB は主制御ＦＥＴＱＡ、ＦＥ
ＴＱＢのドレイン−ソース間電圧であり、ＶTGSA＝ＶTG
SBはそれぞれ主制御ＦＥＴＱＡ、ＦＥＴＱＢのゲート−
ソース間電圧である。

【００７２】したがって、ＦＥＴＱＢが完全にオン状態
に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電圧
ＶＢが印加されるから、主制御ＦＥＴＱＡに接続する５
［Ａ］負荷に等価なＦＥＴＱＢの負荷として、抵抗Ｒｒ
の抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］−１．４
［ＫΩ］として決定される。

【００７３】このように、ここでは、ＦＥＴＱＡに５
［Ａ］の負荷電流が流れたときのドレイン−ソース間電
圧ＶDSの値（曲線）を基準とするが、主制御ＦＥＴＱＡ
に対してトランジスタ数比（＝電流容量比）の小さいＦ
ＥＴＱＢを用いて基準電圧生成手段を構成することによ
り、基準電圧生成手段をより小型化して、小さなチップ
占有面積で要求機能を実現できるわけである。さらに、
上述のように、ＦＥＴＱＢと主制御ＦＥＴＱＡと同一プ
ロセスで、同一チップ上に構成することにより、ロット
間ばらつき、温度ドリフトの影響を除去することができ
て、検出精度を大幅に改善できる。

【００７４】次に、ピンチオフ領域における動作につい
て説明する。ＦＥＴＱＡがオフ状態からオン状態に遷移
すると、ドレイン電流はＩＤQAは回路抵抗で決まる最終
負荷電流値を目指して立ち上がっていく。また、ＦＥＴ
ＱＡのゲート−ソース間電圧ＶTGSAは、ドレイン電流Ｉ
ＤQAで決まる値を取り、ドレイン−ソース間電圧ＶDSA
の低下によるコンデンサ容量ＣGDのミラー効果でブレー
キをかけられながら、これも立ち上がっていく。さら
に、ＦＥＴＱＢのゲート−ソース間電圧ＶTGSBは、リフ
ァレンスＦＥＴＱＢが抵抗Ｒｒ＝１．４［ＫΩ］を負荷
とするソースフォロアとして動作することにより決ま
る。

【００７５】また、主制御ＦＥＴＱＡのゲート−ソース
間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加に応じて大
きくなっていくので、ゲート−ソース間電圧はＶTGSB＜
ＶTGSAとなる。また、ＶDSA ＝ＶTGSB＋ＶTGD ，ＶDSB
＝ＶTGSB＋ＶTGD の関係があるから、ＶDSA −ＶDSB ＝
ＶTGSA−ＶTGSBとなる。ここで、ゲート−ソース間電圧
の差ＶTGSA−ＶTGSBは、ドレイン電流ＩＤQA−ＩＤQBを
表すから、ＶTGSA−ＶTGSBを検出することにより、ＩＤ
QAと基準電圧発生手段を流れる電流ＩＤQBとの差を得る
ことができる。基準電圧発生手段を流れる電流ＩＤQB
は、ＶDSBが小さくなるにつれて（このときはＶDSAも小
さくなっている）ＩＤQA＝５［Ａ］に想到する５［ｍ
Ａ］に近づく。

【００７６】ＦＥＴＱＢのドレイン−ソース間電圧ＶDS
BはコンパレータＣＭＰ１に直接入力され、主制御ＦＥ
ＴＱＡのドレイン−ソース間電圧ＶDSAはＲ１と抵抗Ｒ
２で分圧した値（ここでは可変抵抗ＲＶについて考慮に
入れないものとする）がコンパレータＣＭＰ１に入力さ
れる。即ち、 ＶDSA×Ｒ１／（Ｒ１＋Ｒ２）………（１） がコンパレータＣＭＰ１に入力されることになる。ＦＥ
ＧＱＡがオン状態に遷移した直後は、ＦＥＴＱＢのドレ
イン−ソース間電圧ＶDSB＞（１）であるが、ＦＥＴＱ
Ａのドレイン電流ＩＤQAが増加するに連れて（１）は増
加し、ついにはＦＥＴＱＢのドレイン−ソース間電圧Ｖ
DSBより大きくなり、この時、コンパレータＣＭＰ１の
出力は“Ｈ”レベルから“Ｌ”レベルに変化して、駆動
回路１１１のオフ制御により主制御ＦＥＴＱＡをオフ状
態に遷移させる。

【００７７】なお、コンパレータＣＭＰ１では、ダイオ
ードＤ１と抵抗Ｒ５でヒステリシスが形成されている。
ＦＥＴＱＡがオフ状態に遷移したとき、駆動回路１１１
のシンクトランジスタＱ６によりゲート電位は接地さ
れ、ダイオードＤ１のカソードと主制御ＦＥＴＱＡのド
レインＤ間の電位差は、ＶDSA±０．７［Ｖ］（ツェナ
ーダイオードＺＤ１の順方向電圧）になるので、抵抗Ｒ
１→抵抗Ｒ５→ダイオードＤ１の経路で電流が流れ、コ
ンパレータＣＭＰ１の“＋”入力端子の電位は、駆動回
路１１１がオン制御しているときより低下する。したが
って、オフ状態に遷移したときより小さいドレイン−ソ
ース間電圧の差ＶDSA−ＶDSBまで主制御ＦＥＴＱＡはオ
フ状態を維持し、その後オン状態に遷移することとな
る。なお、ヒステリシス特性の付け方にはいろいろな方
法があるが、これはその一例である。

【００７８】主制御ＦＥＴＱＡがオフ状態に遷移すると
きのドレイン−ソース間電圧ＶDSAをしきい値ＶDSAthと
すると、次式が成立する。

【００７９】

【数２】 ＶDSAth−ＶDSA＝Ｒ２／Ｒ１×ＶDSB（at ５［ｍＡ］）……（２） 過電流判定値は（２）式で決まることになる。なお、過
電流判定値を変更するには、チップ１２０外部に接地さ
れている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整す
る。この調整により可変抵抗ＲＶの抵抗値を小さくする
ことにより過電流判定値を下方にシフトさせることがで
きる。

【００８０】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、ＦＥＴＱＡがオン状
態に遷移すると、主制御ＦＥＴＱＡは連続的にオン状態
を維持することとなるので、ゲート−ソース間電圧ＶTG
SA、ＶTGSBは１０［Ｖ］近くまで達し、ＦＥＴＱＡ，Ｆ
ＥＴＱＢともオーミック領域で動作する。

【００８１】この領域ではドレイン−ソース間電圧ＶGS
とドレイン電流ＩＤの間には１対１の関係は無くなる。
日立製の「ＨＡＦ２００１」の場合、オン抵抗がゲート
−ソース間電圧ＶGS＝１０［Ｖ］のとき、ＲDS（ON）＝
３０［ｍΩ］であるので、次式となる。

【００８２】

【数３】 ＶDSB＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ ＶDSA＝ＩＤQA×３０［ｍΩ］ ＶDSA−ＶDSB＝３０［ｍΩ］×（ＩＤQA−５［Ａ］）……（３） また、配線の短絡等でドレイン電流ＩＤQAが増加すると
式（３）の値が大きくなり、過電流判定値を超えるとＦ
ＥＴＱＡをオフ状態に遷移させる。この後は上記ピンチ
オフ領域の状態に移り、主制御ＦＥＴＱＡはオン状態お
よびオフ状態への遷移を繰り返して、最終的に過熱遮断
に至る。なお、過熱遮断に至る前に、配線が正常に復帰
すれば、（間欠的短絡故障の例）、主制御ＦＥＴＱＡは
連続的にオン状態を維持するようになり、オーミック領
域の動作に戻る。

【００８３】図８には、本実施形態の電源供給制御装置
における主制御ＦＥＴＱＡの電流と電圧の波形図を例示
している。ここで、図８（ａ）はドレイン電流ＩＤ
（Ａ）を、図８（ｂ）ドレイン−ソース間電圧ＶDSをそ
れぞれ示し、図中、は通常動作の場合、は過負荷
（ソース〜負荷間の配線短絡抵抗を含む）の場合であ
る。

【００８４】また、過負荷状態の場合（図中）は、上
述のようにＦＥＴＱＡのオン／オフ制御を繰り返して行
って、主制御ＦＥＴＱＡの周期的な発熱作用によって、
過熱遮断の保護機能、即ち過熱遮断用ＦＥＴＱＳのオン
状態への遷移によってＦＥＴＱＡを過熱遮断を速めてい
る。

【００８５】以上説明したように、本実施形態では、電
流検出を行うために電力の供給経路に直列接続される従
来のようなシャント抵抗を不要とし、シャント抵抗を用
いずに高精度の過電流検出が可能であり、装置全体とし
ての熱損失を抑えることができ、また、完全短絡による
過電流検出のみならず、ある程度の短絡抵抗を持つ不完
全短絡などのレアショートが発生した場合の異常電流を
もハードウェア回路によって連続的に検出可能である。

【００８６】また、マイコンを用いないハードウェア回
路のみで構成して半導体スイッチのオン／オフ制御を行
えるため、電源供給制御装置の実装スペースを縮小で
き、装置コストを大幅に削減することができる。

【００８７】また、本実施形態と同様に、ドレイン−ソ
ース間電圧ＶDSの特性の変化を利用するものの所定タイ
ミングで所定しきい値との比較を行って過電流検出を行
う他の手法と比較して、コンデンサや複数の抵抗といっ
た部品が不要になるので、該部品のバラツキによる検出
誤差がより低減できるとともに、チップ１２０に対する
外付けコンデンサも不要であることから、実装スペース
および装置コストをより削減することができる。

【００８８】さらに、可変抵抗ＲＶの調整により、負荷
１０２の種別（ヘッドランプ、駆動モータ等）に応じた
完全短絡、不完全短絡の切り分けを確実に検出すること
が可能となり、短絡故障に対する保護を精度良く行うこ
とができる。

【００８９】＜実施の形態４＞次に、第４の実施形態に
ついて図９を参照して説明する。本実施形態２の構成
は、図１の第１の実施形態の構成に対して、抵抗Ｒ３，
Ｒ４，Ｒ６，Ｒ９、ＦＥＴＱｌ，Ｑ２およぴツェナーダ
イオードＺＤ２を付加した構成（但し、カウンタ１３
０、ワンショットマルチバイブレータ１３１については
省略する）である。なお、図９中の点線で囲った部分は
アナログ集積化されるチップ部分を示す。

【００９０】即ち、ゲート−ソース間を抵抗Ｒ９で接続
したＦＥＴＱｌのゲートに、ツェナーダイオードＺＤ２
およぴ抵抗Ｒ６を介してＦＥＴＱＡの真のゲートＴＧを
接続し、ＦＥＴＱｌのドレインを抵抗Ｒ４を介してＶＢ
＋５［Ｖ］に接続し、ＦＥＴＱｌのソースをＦＥＴＱＡ
のソースＳＡに接続している。また、抵抗Ｒｌに対して
並列に、抵抗Ｒ３とＦＥＴＱ２のドレインとを接続した
回路を接続し、ＦＥＴＱ２のオン／オフ制御によってＦ
ＥＴＱＡのドレイン−ソース間電圧ＶDSAの分圧を変え
るように構成している。

【００９１】次に、本実施形態の動作を説明する。先
ず、ピンチオフ領域における動作について説明する。第
１の実施形態と同様に、ＦＥＴＱＢのドレイン−ソース
間電圧ＶDSB はコンパレータＣＭＰｌに直接入力され、
ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA は抵抗Ｒ
ｌ，Ｒ３の並列抵抗（Ｒｌ‖Ｒ３）と抵抗Ｒ２で分圧し
た値（ここでは可変抵抗ＲＶについて考慮に入れないも
のとする）がコンパレータＣＭＰｌに入力される。

【００９２】即ち、次式の値がコンパレー夕ＣＭＰｌに
入力されることになる。

【００９３】

【数４】 ＶDSA ×（Ｒ１‖Ｒ３）／（（Ｒ１‖Ｒ３）＋Ｒ２）……（１′） ＦＥＴＱＡがオン状態に遷移した直後は、ＦＥＴＱＢの
ドレイン−ソース間電圧ＶDSB＞（１′）であるが、過
負荷状態では主制御ＦＥＴＱＡのドレイン電流ＩＤQAが
増加するに連れて（１′）は増加し、ついにはＦＥＴＱ
Ｂのドレイン−ソース間電圧ＶDSBより大きくなり、こ
の時、コンパレータＣＭＰ１の出力は“Ｈ”レベルから
“Ｌ”レベルに変化して、ＦＥＴＱＡをオフ状態に遷移
させる。

【００９４】ＦＥＴＱＡがオフ状態に遷移するときのド
レイン−ソース間電圧ＶDSAをしきい値ＶDSAthとする
と、次式が成立する。

【００９５】

【数５】 ＶDSAth−ＶDSB＝Ｒ2／（Ｒ１‖Ｒ3）×ＶDSB ……（２′） 過電流判定値は（２′）式で決まることになる。なお、
過電流判定値を変更するには、第１の実施形態と同様
に、チップ外部に接地されている抵抗Ｒ２に並列接続の
可変抵抗ＲＶを調整する。この調整により過電流判定値
を下方にシフトさせることができる。

【００９６】オーミック領域における動作や図８を参照
して説明した動作等については第１の実施形態と同様で
あるので省略する。

【００９７】次に、過電流判定値について考察する。こ
こでは、過電流判定値はピンチオフ領域、オーミック領
域とも同一の値を用いるとする。

【００９８】先ず、ピンチオフ領域における△（ＶDSA
−ＶDSB）／△ＩＤを求める。ＨＡＦ２００１の特性曲
線より、次式が得られる。

【００９９】

【数６】 △ＶTGSA／△ＩＤQA＝６０［ｍＶ／Ａ］ ……（４） △ＶTGSA＝△（ＶDSA−ＶDSB）×２ＣTGD／（ＣGS＋２ＣGD） ＝△（ＶDSA−ＶDSB）×２ ×１２００ｐＦ／（１８００ｐＦ＋２×１２００ｐＦ） ＝△（ＶDSA−ＶDSB）×０．５７ ……（５） 式（４），（５）より、

【数７】 △（ＶDSA−ＶDSB）／△ＩＤ＝１０５［ｍＶ／Ａ］ ……（６） となる。

【０１００】また、オーミック領域における△（ＶDSA
−ＶDS8）／△ＩＤは、式（３）より、

【数８】 △（ＶDSA−ＶDSB）／△ＩＤ＝３０［ｍＶ／Ａ］ ……（７） となる。

【０１０１】式（６），（７）を比較すると、ピンチオ
フ領域ではオーミック領域より電流感度が敏感になり、
オーミック領域で適切な過電流判定値でも、ピンチオフ
領域では低すぎて引っ掛かり過ぎる恐れがある。この対
策としては、ピンチオフ領域とオーミック領域で過電流
判定値を変える方法がある。第１の実施形態の構成に対
して本実施形態で付加された回路がこの対策回路であ
る。

【０１０２】ピンチオフ領域かオーミック領域かの判定
は、ゲートーソース間電圧ＶTGSAの大きさで行う。ドレ
イン電流ＩＤが増えるに連れてピンチオフ領域のゲート
−ソース問電圧ＶTGSAは大きくなるが、完全短絡（デッ
ドショート）の場合でも５［Ｖ］を超えることはない。
したがって、ゲート−ソース間電圧ＶTGSA＞５［Ｖ］で
あればオーミック領域にあると判定できる。

【０１０３】ＦＥＴＱＡがオン状態に遷移した直後は、
ＦＥＴＱ１はオフ状態で、ＦＥＴＱ２はオン状態にあ
る。ＦＥＴＱ２をオン状態に遷移させるためには、電源
電圧ＶＢ以上の電圧、例えばＶＢ＋５［Ｖ］が必要とな
る。

【０１０４】ツェナーダイオードＺＤ２のツェナー降伏
電圧を５［Ｖ］−１．６［Ｖ］（ＦＥＴＱ１のしきい値
電圧）に設定すれば、ゲート−ソース間電圧ＶTGSA＞５
〔Ｖ］になるとＦＥＴＱ１がオン状態に遷移し、ＦＥＴ
Ｑ２がオフ状態に遷移するので、抵抗Ｒ２に並列に入っ
ていた抵抗Ｒ３が回路的に除去されることとなる。

【０１０５】ドレイン−ソース間電圧ＶDSAの圧縮率が
小さくなるので、過電流と判定されるドレイン−ソース
間電圧の差ＶDSA−ＶDSBがより小さくなる。これにより
オーミック領域では対策前より少ない電流値で過電流判
定されるようになる。

【０１０６】しかし、本実施形態における付加回路によ
る対策を行わなくても、実用的には問題ない可能性があ
る。つまり、ピンチオフ領域では最終負荷電流値が小さ
いときは、ピンチオフ領域内で完全に立ち上がってしま
う。即ち、ピンチオフ領域内で最終負荷電流値に達する
が、最終負荷電流値が大きい場合には、ピンチオフ領域
内ではまだ立ち上がり途上にあり、ピンチオフ領域の電
流値は、完全短絡（デッドショート）の場合でも最大４
０［Ａ］位に制限される。

【０１０７】つまり、最終負荷電流値が大きくなるに連
れて、ある一定の勾配を持った電流立ち上がり特性に収
れんし、最終負荷電流値の差ほどドレイン−ソース間電
圧ＶDSAの差がつかなくなる。この現象があるため、ピ
ンチオフ領域の電流感度が大きくても、ドレイン−ソー
ス間電圧の差ＶDSA−ＶDSBが大きくならず、基準電圧生
成回路における電流値の選択しだいで本実施形態のよう
な付加回路による対策を用いなくても、第１の実施形態
の構成によって、実用的な過電流検出保護を行う電源供
給制御基置を実現できる。

【０１０８】本実施形態では、第１の実施形態で詳述し
たものと同等の効果を奏することができる。

【０１０９】ここで最後に、過電流制御の考え方につい
て整理しておく。基本構想としては次の通りである。先
ず、配線が正常なときはＦＥＴＱＡがオン状態に遷移す
るとオーミック傾域に入り、配線が正常である限り、オ
ーミック領域に留まり、主制御ＦＥＴＱＡはオン状態を
維持し続ける。次に、配線に異常が発生して、電流が増
えドレイン−ソース間電圧の差ＶDSA−ＶDSBが過電流判
定値を超えると、主制御ＦＥＴＱＡはオフ状態に遷移
し、ピンチオフ領域に入る。配線異常が続く限り、主制
御ＦＥＴＱＡはオン状態／オフ状態の遷移を繰り返し続
けて、ピンチオフ領域に留まり、最終的に過熱遮断に至
る。

【０１１０】上記基本構想を実現し、かつ制御を最適化
するために、過電流判定値は次の２つの条件を満足しな
ければならない。第１に、正常電流範囲ではＦＥＴＱＡ
を絶対にオフさせないことである。第２に、オーミック
領域で過電流と判定した後は、配線異常が改善されない
限り、ピンチオフ領域で主制御ＦＥＴＱＡはオン状態／
オフ状態への遷移を繰り返し行い続けることである。こ
れはオン／オフ制御の周期を安定させるために必要であ
る。オン／オフ制御の周期を安定させることは制御の安
定性につながるし、オン／オフ制御の周期を用いてタイ
マを設定するので、そのためにも周期の安定化は必要で
ある。

【０１１１】上記第１および第２の条件を満足させるた
めには、オーミック領域の過電流判定値を「正常電流最
大値＋α」の電流値（相当するＶDSA−ＶDSB）に設定
し、ピンチオフ領域の過電流判定値を「正常電流最大値
＋β」に設定する必要がある。このときα＞βとする。
つまり、α−βがピンチオフ領域に留まらせるために必
要なオフセット量である。

【０１１２】＜実施の形態５＞次に、第５の実施形態に
ついて、図１０を参照して説明する。第４の実施形態の
回路構成（図９）との違いは、ＦＥＴＱＢのゲートを主
制御ＦＥＴＱＡの真のゲートＴＱに接続せず、ＦＥＴＱ
Ｂのゲート抵抗としてＲ４１を追加し、該抵抗Ｒ４１の
他端をＦＥＴＱＡのゲートＧに接続している（但し、カ
ウンタ１３０、ワンショットマルチバイブレータ１３１
については図示せず）。それ以外は第２の実施形態の回
路構成と同じである。なお、図１０中の点線で囲った部
分はアナログ集積化されるチップ部分を示す。

【０１１３】また、抵抗Ｒ４１の抵抗値は、Ｒ４１＝１
０００×ＲＧに設定する必要がある。例えば、ＲＧ＝１
０［ＫΩ］とした場合にはＲ４１＝１０［ＭΩ］とな
る。非常に高い抵抗値になるので、コスト、生産性を考
慮するトランジスタ数比を１：１００位にして、Ｒ４１
＝１［ＭΩ］位になるようにすることが望ましい。

【０１１４】＜第６の実施形態＞次に、第６の実施形態
について、図１１を参照して説明する。以上の各実施形
態の説明では、基準電圧生成手段を固定（上述の説明で
は、５［Ａ］負荷相当に固定）しておき、第２負荷（抵
抗Ｒｒ）の変更には過電流判定値を変化させて対応して
いた。即ち、使用最大負荷に合わせて抵抗Ｒ１，Ｒ２，
Ｒ３を設定してチップを作成し、負荷１０２が小さい場
合はチップ外部に抵抗Ｒ２に並列に可変抵抗ＲＶを追加
して、過電流判定値を下げていた。

【０１１５】この方法では次のような問題点がある．第
１に、過電流判定値が大きくなるほど制御精度は低下す
る。第２に、ピンチオフ領域とオーミック領域では過電
流判定値を変える必要がある。この場合ピンチオフ領域
の過電流判定値は、厳密にはドレイン電流ＩＤの立ち上
がり勾配に合わせて設定する必要があるが、ドレイン電
流ＩＤ立ち上がり勾配は、配線インダクタンスおよび配
線抵抗が変わると変化するので、ぴったりに設定するこ
とは難しい。

【０１１６】この対策として、基準電圧生成手段を負荷
１０２に合わせて設定することが有効である。即ち、先
ず、負荷１０２の最大電流値に相当する基準電圧生成手
段を設定する。次に、基準電圧生成手段におけるドレイ
ン−ソース間電圧ＶDS（即ち、ＦＥＴＱＢのドレイン−
ソース間電圧ＶDSB）を、負荷駆動トランジスタ（即
ち、ＦＥＴＱＡのドレイン−ソース間電圧ＶDSA）が少
しでも越えれば過電流値と判定する。

【０１１７】この手法では、過電流判定値をピンチオフ
領域とオーミック領域で変える必要はない。基準電圧生
成手段のドレイン−ソース間電圧ＶDSを越えたか杏かで
判定すれば良いから、検出精度はコンパレータＣＭＰ１
の分解能だけで決まることになる。

【０１１８】また、温度ドリフト、ＩＣロット間ばらつ
き、配線インダクタンスおよび配線抵抗の影響を除去で
き、電源電圧の変動に射してもコンパレータＣＭＰ１が
正常に作動する限り影響を受けない。したがって、誤差
要素の少ない（ほとんど無い）電流振動型遮断スイッチ
ング回路を実現することができる。

【０１１９】なお、基準電圧生成手段の設定変更をまと
めて列挙すれば、次のようなものが考えられる。

【０１２０】（ａ）抵抗Ｒｒに並列に外部可変抵抗ＲＶ
を追加接続する。

【０１２１】（ｂ）抵抗Ｒｒをチップ外部に設置して、
仕様に合わせて選択・設定する。

【０１２２】（ｃ）チップ内部の抵抗Ｒｒの抵抗値を変
える。

【０１２３】図１１に示すように、チップ内部に数種類
の抵抗Ｒｒ１〜Ｒｒ４を並列に配置しておき、チップを
パッケージするとき、またはベアチップ実装するとき
に、抵抗Ｒｒ１〜Ｒｒ４の中からスイッチＳＷ２により
選択接続することにより、基準電圧生成手段の設定値
（基準）を目標の仕様に設定することが可能となる。こ
れにより、電源供給制御装置を集積化する場合でも１種
類のチップで複数の仕様をカバーすることが可能とな
る。また抵抗の可変設定により、負荷の種別（ヘッドラ
ンプ、騒動モータ等）に応じた完全短絡、不完全短絡切
り分けを確実に検出することが可能となり、短絡故障に
対する保護を精度良く行うことができる。

【０１２４】以上鋭明した各実施の形態においては、ス
イッチング素子、即ち主制御ＦＥＴＱＡ，ＦＥＴＱＢ、
トランジスタＱ５，Ｑ６、としてｎチャネル型のものを
使用したが、ｐチャネル型のものを使用してもよい。但
し、各スイッチング素子のオン／オフ制御を行うゲート
電位が“Ｌ”／“Ｈ”レベルに逆転することに伴う回路
変更が必要となる。

【０１２５】＜実施の形態７＞また、上記の実施形態で
は、完全短絡による過電流が検出された場合には、すぐ
に過熱遮断による保護が機能してＦＥＴＱＡを過熱遮断
（オフ制御）することが可能であるが、不完全短絡の場
合には、ＦＥＴＱＡのオン／オフ制御を繰り返し行っ
て、ＦＥＴＱＡの周期的な発熱作用によって過熱遮断を
機能させるので、過熱遮断までの時間が相対的に長くな
ることが考えられる。本実施形態では、図１２に示す遮
断促進回路（過熱遮断促進手段）１０６によって不完全
短絡の場合でもＦＥＴＱＡの遮断を速めるようにしてい
る。

【０１２６】つまり、カウンタ１４０は、ＣＭＰ１の出
力信号を入力し、この出力信号が入力する毎に波形整形
（デジタルカウントができるようにする）して計数し、
該計数値に応じた信号（例えば、２ｍｓ以内に２０カウ
ントで）をデコーダ１４１に送出する。

【０１２７】このデコーダ１４１がカウンタ１４０から
の計数値が一定時間内に所定値に達したとき、レアーシ
ョートと判定して駆動回路１１１に制御信号を送出し、
駆動回路１１１側でトランジスタＱ６をオンさせる。

【０１２８】これにより、端子ＴＧ（主制御ＦＥＴＱＡ
の真のゲート）から接地電位（ＧＮＤ）に電流が流れ、
端子ＴＧに蓄積される電荷量が減少する。このため、同
じドレイン電流ＩＤに対してもドレイン−ソース間電圧
ＶDSAが大きくなり、サーマルＦＥＴＱＡの電力消費が
増大して過熱遮断が早まることとなる。

【０１２９】従って、負荷１０２に主電流を流す主制御
ＦＥＴＱＡ、ＦＥＴＱＢのゲート電位差が生じたとき、
出力信号を送出するＣＭＰ１の出力が一定時間内に所定
値に達したとき、ＦＥＴＱＢのゲートＴＧの電位を下降
させることで、過電流になる前にＦＥＴＱＡを遮断させ
ている。

【０１３０】例えば、負荷１０２（例えばヘッドライ
ト）をオンさせると、安定状態の数倍から数十倍の突入
電流が流れる。その突入電流が流れる期間は負荷１０２
の種類や容量（大きさ）によって異なり、だいたい３
［msec］から２００［msec］である。この突入電流が流
れる期間に、上記で鋭明したような過電流制御が行われ
る。

【０１３１】

【発明の効果】以上のように本発明によれば、起動時に
大電流（ラッシュ電流）を必要とする負荷を動作させる
動作指令の入力に伴って、電源から負荷への電力供給を
半導体スイッチによってスイッチング制御するために、
半導体スイッチに所定の負荷を接続した状態における該
半導体スイッチの端子間電圧の電圧特性と等価な電圧特
性を持つ基準電圧を生成する。この基準電圧は基準電圧
変更手段により、第１の所定値（ラッシュ電圧を例えば
１．５倍程度にする値）まで上昇させられている。

【０１３２】すなわち、負荷起動時に負荷が最低必要と
する電流を供給させることが可能となる。

【０１３３】そして、基準電圧変更手段は、負荷への電
流供給が安定するまで時間経過後に基準電圧を第２の所
定値（安定した電力を供給させ、かつ過電流を検出でき
る値）まで下降させる。

【０１３４】同時に、半導体スイッチの端子間電圧と基
準電圧との差を検出し、この検出された端子間電圧と基
準電圧との差に応じて半導体スイッチをオン／オフ制御
する。

【０１３５】このため、負荷起動時に３倍から１０倍の
ラッシュ電流を負荷に流れるのを抑えて、起動に最低必
要とする電流を供給させることが可能となると共に、起
動初期後に安定した電力を供給させ、かつ過電流を検出
させることができるという効果が得られている。

【０１３６】また、従来のシャント抵抗を不要として装
置の熱損失を抑え、また、完全短絡による過電流のみな
らず、ある程度の短絡抵抗を持つ不完全短絡などのレア
ショートが発生した場合に、完全ショートになる前に事
前に負荷への異常電流を遮断させることができるという
効果が得られている。

【０１３７】さらに、実装スペースを縮小できるととも
に、装置コストを大幅に削減することができる。

【０１３８】また、本発明によれば、第２半導体スイッ
チの電流容量が半導体スイッチの電流容量よりも小さく
なるように設定し、負荷および第２負荷の抵抗値比が半
導体スイッチおよび第２半導体スイッチの電流容量比と
等価となるように設定することとしたので、第２半導体
スイッチおよび第２負荷を持つ基準電圧生成手段の回路
構成を小型化でき、実装スペースを縮小できるととも
に、装置コストを削減できる。

【０１３９】また、本発明によれば、大容量のコンデン
サを有しないで集積化をできることにより、実装スペー
スを縮小できるとともに、温度ドリフトやロット間のバ
ラツキによる影響を除去（削減）することができる。

【図面の簡単な説明】

【図１】第１の実施の形態の電流振動型遮断機能付きス
イッチ回路の回路構成図である。

【図２】実施の形態２の概略構成図である。

【図３】実施の形態３の概略構成図である。

【図４】本実施形態で使用する半導体スイッチ（ＦＥ
Ｔ）の詳細な回路構成図である。

【図５】実施形態の原理を説明する説明図（その１）で
あり、オフ状態からオン状態への遷移時のドレイン−ソ
ース間電圧の立ち上がり特性の説明図である。

【図６】実施形態の原理を説明する説明図（その２）で
あり、概念的回路図である。

【図７】実施形態の原理を説明する説明図（その３）で
あり、ＦＥＴのドレイン電流とゲート−ソース間電圧と
の特性を説明する説明図である。

【図８】短絡故障時及び通常動作時の実施の形態の半導
体スイッチの電流（ａ）と電圧（ｂ）を例示する波形図
である。

【図９】第４の実施の形態の電流振動型遮断機能付きス
イッチング回路の回路構成図である。

【図１０】第５の実施の形態の回路構成図である。

【図１１】第６の実施の形態の回路構成図である。

【図１２】第７の実施の形態の回路構成図である。

【図１３】従来の電源供給制御装置の回路構成図であ
る。

【符号の説明】

１０１ 電源 １０２ 負荷 １１１ 駆動回路 １２０ 電流振動型遮断機能付きスイッチング回路 ＱＡ ＦＥＴ ＱＢ ＦＥＴ Ｑ５ トランジスタ Ｑ６ トランジスタ ＶＢ 電源電圧 ＶＰ チャージポンプ出力電圧 Ｔｒ１ トランジスタ Ｒｒ１ リファレンス抵抗 Ｒｒ２ リファレンス抵抗

Claims (9)

【特許請求の範囲】
1. 【請求項１】 外部からの負荷の動作指示に従って前記
   負荷に電源からの電力を供給する電流振動型遮断機能付
   きスイッチング回路であって、 制御信号入力端子へ供給される制御信号に応じてスイッ
   チング制御され電源から負荷への電力供給を制御する半
   導体スイッチと、 前記半導体スイッチに所定の負荷を接続した状態におけ
   る該半導体スイッチの端子間電圧の電圧特性とほぼ等価
   な電圧特性を持つ基準電圧を生成する基準電圧生成手段
   と、 前記半導体スイッチの端子間電圧と前記基準電圧との差
   を検出する検出手段と、 検出された端子間電圧と基準電圧との差に応じて前記半
   導体スイッチをオン／オフ制御する前記制御信号を送出
   する制御手段と、 前記動作指示の入力に伴って前記基準電圧を第１所定値
   まで上昇させ、前記負荷への電力が安定してきたときに
   前記基準電圧を第２所定値まで下降させる基準電圧変更
   手段とを有することを特徴とする過電流動作点を自動変
   更できる電流振動型遮断機能付きスイッチング回路。
2. 【請求項２】 前記負荷は、所定以上のインダクタンス
   成分を有していることを特徴とする請求項１記載の過電
   流動作点を自動変更できる電流振動型遮断機能付きスイ
   ッチング回路。
3. 【請求項３】 前記基準電圧変更手段は、複数の抵抗素
   子を並列又は直列に組み合わせた回路を有し、前記動作
   指示に伴って前記基準電圧が前記第１の所定値まで上昇
   させる第１の組合せを生成した後に、前記負荷の安定す
   る時間経過後に前記第１の組合せを前記基準電圧が前記
   第２の所定値になる組合せに切り換えすることを特徴と
   する請求項１又は２記載の過電流動作点を自動変更でき
   る電流振動型遮断機能付きスイッチング回路。
4. 【請求項４】 前記基準電圧生成手段は、前記半導体ス
   イッチおよび前記負荷に並列接続され、前記制御信号に
   応じてスイッチング制御される第２半導体スイッチと第
   ２負荷とを直列接続した回路を備え、 前記第２半導体スイッチの端子間電圧を前記基準電圧と
   して生成することを特徴とする請求項１乃至３のいずれ
   かに記載の過電流動作点を自動変更できる電流振動型遮
   断機能付きスイッチング回路。
5. 【請求項５】 前記基準電圧生成手段の基準電圧が持つ
   電圧特性は、前記半導体スイッチおよび前記負荷に正常
   動作範囲での最大電流を超える目標電流が流れる状態に
   おける電圧特性とほぼ等価であることを特徴とする請求
   項１乃至４のいずれかに記載の過電流動作点を自動変更
   できる電流振動型遮断機能付きスイッチング回路。
6. 【請求項６】 前記半導体スイッチと前記第２半導体ス
   イッチは、オフ状態からオン状態へ遷移する際の端子間
   電圧の過渡的な電圧特性について等価な特性を持つこと
   を特徴とする請求項１乃至５のいずれかに記載の過電流
   動作点を自動変更できる電流振動型遮断機能付きスイッ
   チング回路。
7. 【請求項７】 前記第２半導体スイッチの電流容量は前
   記半導体スイッチの電流容量よりも小さく、前記負荷お
   よび前記第２負荷の抵抗値比は前記半導体スイッチおよ
   び第２半導体スイッチの電流容量比と極力反比例するよ
   うに設定することを特徴とする請求項４、５又は６に記
   載の過電流動作点を自動変更できる電流振動型遮断機能
   付きスイッチング回路。
8. 【請求項８】 前記差の出力を波形整形して計数し、該
   計数値が所定時間内に所定値に到達したとき、前記基準
   電位を強制的に所定期間、引き下げる遮断促進手段とを
   有することを特徴とする請求項１乃至７記載の過電流動
   作点を自動変更できる電流振動型遮断機能付きスイッチ
   ング回路。
9. 【請求項９】 前記半導体スイッチ、前記基準電圧生成
   手段、前記検出手段、前記基準電圧変更手段、前記遮断
   促進手段、制御手段は、同一チップ上に形成されること
   を特徴とする請求項１乃至８のいずれかに記載の過電流
   動作点を自動変更できる電流振動型遮断機能付きスイッ
   チング回路。