JP2000244536A - 遅延変動測定方法及び装置 - Google Patents
遅延変動測定方法及び装置Info
- Publication number
- JP2000244536A JP2000244536A JP2000038669A JP2000038669A JP2000244536A JP 2000244536 A JP2000244536 A JP 2000244536A JP 2000038669 A JP2000038669 A JP 2000038669A JP 2000038669 A JP2000038669 A JP 2000038669A JP 2000244536 A JP2000244536 A JP 2000244536A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- delay variation
- value
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 再生したデータ・クロックＦｓと、関連した
データ・パケットとの遅延変動を測定する。 【解決手段】 ＦＩＦＯバッファ１２は、データ・パケ
ットからの入力クロックに応じてデータをロードする。
クロック再生器１４は、基準周波数信号ＦＲＥＦ及び周
期制御パラメータＫＮＯＢからデータ・クロックＦｓを
発生し、コンバータ１３がＦＩＦＯの読み出し用クロッ
クｆｓを発生する。アップ・ダウン・カウンタ１６によ
り、入力クロックをＦｓと比較して、ＦＩＦＯ用のバッ
ファ占有値ＯＣＣを求める。ＰＬＬ２０は、ＯＣＣから
ＫＮＯＢを発生する。ＣＰＵ２２は、ＫＮＯＢ及びＯＣ
Ｃに応じて、Ｆｓ及び関連したデータ・パケットの遅延
変動を計算する。
データ・パケットとの遅延変動を測定する。 【解決手段】 ＦＩＦＯバッファ１２は、データ・パケ
ットからの入力クロックに応じてデータをロードする。
クロック再生器１４は、基準周波数信号ＦＲＥＦ及び周
期制御パラメータＫＮＯＢからデータ・クロックＦｓを
発生し、コンバータ１３がＦＩＦＯの読み出し用クロッ
クｆｓを発生する。アップ・ダウン・カウンタ１６によ
り、入力クロックをＦｓと比較して、ＦＩＦＯ用のバッ
ファ占有値ＯＣＣを求める。ＰＬＬ２０は、ＯＣＣから
ＫＮＯＢを発生する。ＣＰＵ２２は、ＫＮＯＢ及びＯＣ
Ｃに応じて、Ｆｓ及び関連したデータ・パケットの遅延
変動を計算する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、時間遅延
の測定に関し、特に、再生したデータ・クロック及び関
連したデータ・パケットの遅延変動の測定に関する。
の測定に関し、特に、再生したデータ・クロック及び関
連したデータ・パケットの遅延変動の測定に関する。
【０００２】
【従来の技術】公称的には一定のクロック周波数で発生
されたデータを有するパケットを転送するのに必要な時
間が変動することに関する理解により、ユーザは、確か
なＱＯＳ（Quality of Service: サービス品質）パラメ
ータを求めることができると共に、サービス・プロバイ
ダ（サービス提供者）は、資源を一層効率的に割り当て
ることにより、要求されたＱＯＳを提供できるようにネ
ットワークを管理できる。データ・パケットの伝達遅延
の測定や、かかる遅延の変動の測定は、通常、ラウンド
・ロビン（round-robin）のアウト・オブ・サービス
（非運用状態での測定）により行われるか、又は、埋め
込み（エンベデッド）タイム・スタンプ及びある種の共
通クロックを用いて行われる。なお、この共通クロック
は、ソース（信号源）及びデスティネイション（宛先）
の両方で利用可能である。しかし、これら両方の方法に
は、後述の欠点がある。
されたデータを有するパケットを転送するのに必要な時
間が変動することに関する理解により、ユーザは、確か
なＱＯＳ（Quality of Service: サービス品質）パラメ
ータを求めることができると共に、サービス・プロバイ
ダ（サービス提供者）は、資源を一層効率的に割り当て
ることにより、要求されたＱＯＳを提供できるようにネ
ットワークを管理できる。データ・パケットの伝達遅延
の測定や、かかる遅延の変動の測定は、通常、ラウンド
・ロビン（round-robin）のアウト・オブ・サービス
（非運用状態での測定）により行われるか、又は、埋め
込み（エンベデッド）タイム・スタンプ及びある種の共
通クロックを用いて行われる。なお、この共通クロック
は、ソース（信号源）及びデスティネイション（宛先）
の両方で利用可能である。しかし、これら両方の方法に
は、後述の欠点がある。
【０００３】
【発明が解決しようとする課題】第１の方法（ラウンド
・ロビンのアウト・オブ・サービスよる方法）では、単
方向性の測定ができず、戻り経路で別の遅延変動が生じ
ることを避けることができない。第２の方法（埋め込み
タイム・スタンプ及び共通クロックを用いる方法）で
は、ペイロード保全性（payload integrity）に妥協し
ない方法でタイム・スタンプを付加し、その後削除する
必要があると共に、また、ソース及びデスティネイショ
ンの両方で利用可能なクロックを発生しなければならな
いという問題がある。
・ロビンのアウト・オブ・サービスよる方法）では、単
方向性の測定ができず、戻り経路で別の遅延変動が生じ
ることを避けることができない。第２の方法（埋め込み
タイム・スタンプ及び共通クロックを用いる方法）で
は、ペイロード保全性（payload integrity）に妥協し
ない方法でタイム・スタンプを付加し、その後削除する
必要があると共に、また、ソース及びデスティネイショ
ンの両方で利用可能なクロックを発生しなければならな
いという問題がある。
【０００４】単方向性であるが、ソース及びデスティネ
イションの両方で利用可能なクロックを必要としない
で、再生データ・クロックの遅延変動と、関連したデー
タ・パケットの遅延変動を測定する方法が望まれてい
る。
イションの両方で利用可能なクロックを必要としない
で、再生データ・クロックの遅延変動と、関連したデー
タ・パケットの遅延変動を測定する方法が望まれてい
る。
【０００５】
【課題を解決するための手段】したがって、本発明は、
再生したデータ・クロックの遅延変動と、関連したデー
タ・パケットの遅延変動とを測定する方法を提供する。
このため、本発明は、レシーバ（受信器）にて基準周波
数信号及び周波数制御パラメータからデータ・クロック
を再生して再生クロックとし；データ・パケットに関連
した入力クロックを再生クロック又はこれから導出した
クロックと比較して、データ・パケットからのデータが
バッファをどの程度占有したかを示す値、即ち、占有値
を求め；この占有値から周期制御パラメータＫＮＯＢを
求めるている。なお、この周期制御パラメータＫＮＯＢ
は、再生（データ）クロックにおける遅延変動に関連す
る。バッファの占有値及び周期制御パラメータを用い
て、データ・パケットのセルが到着する際の変動を求め
て、これから再生クロック及びデータ・パケットの遅延
変動を推断する。
再生したデータ・クロックの遅延変動と、関連したデー
タ・パケットの遅延変動とを測定する方法を提供する。
このため、本発明は、レシーバ（受信器）にて基準周波
数信号及び周波数制御パラメータからデータ・クロック
を再生して再生クロックとし；データ・パケットに関連
した入力クロックを再生クロック又はこれから導出した
クロックと比較して、データ・パケットからのデータが
バッファをどの程度占有したかを示す値、即ち、占有値
を求め；この占有値から周期制御パラメータＫＮＯＢを
求めるている。なお、この周期制御パラメータＫＮＯＢ
は、再生（データ）クロックにおける遅延変動に関連す
る。バッファの占有値及び周期制御パラメータを用い
て、データ・パケットのセルが到着する際の変動を求め
て、これから再生クロック及びデータ・パケットの遅延
変動を推断する。
【０００６】本発明のその他の目的、利点及び新規な特
徴は、添付図を参照した以下の詳細説明から明らかにな
ろう。
徴は、添付図を参照した以下の詳細説明から明らかにな
ろう。
【０００７】
【発明の実施の形態】本発明の動作は、データ・サンプ
リング周波数が、レシーバにてほぼ既知であり、且つ、
ソースにて公称的に一定であり；データを既知のフォー
マットに応じてパケットにし；ペイロードしたパケット
・セルを一時的に蓄積する先入れ先出し（ＦＩＦＯ：fi
rst-in first-out）バッファと、このバッファの占有値
を求める手段とをレシーバにて用い；ＦＩＦＯバッファ
の占有値に応答するクロック再生器を用い；占有値と、
クロック再生に関するパラメータ（周期制御パラメー
タ）とに基づいて比較的簡単な数学的計算を実行する手
段を設けることを基本としている。なお、クロック再生
器は、例えば、１９９７年３月２１日に出願されたフィ
リップ・エス・クロスビーのアメリカ合衆国特許出願第
０８／８２２９６４号「デジタル・クロック・シンセサ
イザ」（特開平１０−２７６０８７号に対応）などにも
記載されている従来技術である。
リング周波数が、レシーバにてほぼ既知であり、且つ、
ソースにて公称的に一定であり；データを既知のフォー
マットに応じてパケットにし；ペイロードしたパケット
・セルを一時的に蓄積する先入れ先出し（ＦＩＦＯ：fi
rst-in first-out）バッファと、このバッファの占有値
を求める手段とをレシーバにて用い；ＦＩＦＯバッファ
の占有値に応答するクロック再生器を用い；占有値と、
クロック再生に関するパラメータ（周期制御パラメー
タ）とに基づいて比較的簡単な数学的計算を実行する手
段を設けることを基本としている。なお、クロック再生
器は、例えば、１９９７年３月２１日に出願されたフィ
リップ・エス・クロスビーのアメリカ合衆国特許出願第
０８／８２２９６４号「デジタル・クロック・シンセサ
イザ」（特開平１０−２７６０８７号に対応）などにも
記載されている従来技術である。
【０００８】ＳＭＰＴＥ２９２Ｍビデオ信号の如きデジ
タル・ビデオ信号をソースから送信器の入力端に供給す
る。なお、このソースは、一定周波数のビデオ・クロッ
クも発生する。このビデオ・クロックをレシーバ内のク
ロック再生器と共に用いて、送信器の入力端からレシー
バまでの経路の時間における遅延の変動を測定する。
タル・ビデオ信号をソースから送信器の入力端に供給す
る。なお、このソースは、一定周波数のビデオ・クロッ
クも発生する。このビデオ・クロックをレシーバ内のク
ロック再生器と共に用いて、送信器の入力端からレシー
バまでの経路の時間における遅延の変動を測定する。
【０００９】図１は、本発明により、再生したデータ・
クロック（再生クロック）と、関連したデータ・パケッ
トとの遅延変動を測定するシステムのブロック図であ
る。分離したデータ及び関連したクロックを有するＡＴ
Ｍ（asynchronous transfer mode：非同期通信モード）
ストリームを先入れ先出し（ＦＩＦＯ）バッファ１２に
入力する。この際、この関連クロックを用いて、データ
をＦＩＦＯバッファ１２にロードする。送信器のソース
における公称的に一定な周波数のクロックに対応する再
生クロック（再生したクロック）Ｆｓを適切なコンバー
タ回路（周波数変換器）１３に供給して導出したサンプ
リング・クロックｆｓをＦＩＦＯバッファ１２の出力ク
ロック端に供給して、このバッファ１２からデータを出
力する。サンプリング・クロックｆｓは、再生したデー
タ・クロックに等しくてもよく、なお、本実施例では、
コンバータ回路１３は、入力周波数比を１２／１９にし
て出力する。この場合、ＦＩＦＯバッファ１２のワード
・サイズは、ペイロード・データ・ワードのサイズに等
しい。上述のアメリカ合衆国特許出願に記載されている
ように、クロック再生器１４は、位相が制御されてお
り、一定周波数の基準周波数信号ＦＲＥＦと、本明細書
ではＫＮＯＢと呼ぶ周期制御パラメータ（信号）とに応
答して、再生したクロックＦｓを発生する。
クロック（再生クロック）と、関連したデータ・パケッ
トとの遅延変動を測定するシステムのブロック図であ
る。分離したデータ及び関連したクロックを有するＡＴ
Ｍ（asynchronous transfer mode：非同期通信モード）
ストリームを先入れ先出し（ＦＩＦＯ）バッファ１２に
入力する。この際、この関連クロックを用いて、データ
をＦＩＦＯバッファ１２にロードする。送信器のソース
における公称的に一定な周波数のクロックに対応する再
生クロック（再生したクロック）Ｆｓを適切なコンバー
タ回路（周波数変換器）１３に供給して導出したサンプ
リング・クロックｆｓをＦＩＦＯバッファ１２の出力ク
ロック端に供給して、このバッファ１２からデータを出
力する。サンプリング・クロックｆｓは、再生したデー
タ・クロックに等しくてもよく、なお、本実施例では、
コンバータ回路１３は、入力周波数比を１２／１９にし
て出力する。この場合、ＦＩＦＯバッファ１２のワード
・サイズは、ペイロード・データ・ワードのサイズに等
しい。上述のアメリカ合衆国特許出願に記載されている
ように、クロック再生器１４は、位相が制御されてお
り、一定周波数の基準周波数信号ＦＲＥＦと、本明細書
ではＫＮＯＢと呼ぶ周期制御パラメータ（信号）とに応
答して、再生したクロックＦｓを発生する。
【００１０】公称的には、ＦＩＦＯバッファ１２の占有
値を約５０％に維持する。アップ・ダウン・カウンタ１
６は、ダウン端子ＤＷＮに再生クロックＦｓを受けて計
数値をダウン（降下）させ、アップ端子ＵＰにデータ・
パケットに関連した入力クロックを受けて計数値を上昇
（アップ）させる。これにより、再生クロックＦｓと入
力クロックとの比較が行える。経路遅延に変動がない場
合、即ち、到着時間に変動がない場合、再生クロックＦ
ｓの計数と入力クロックの計数との間の比（計数比）
は、ＦＩＦＯバッファ１２の占有の値（ＯＣＣ）を公称
値である５０％であり、この値を維持する。なお、占有
値ＯＣＣは、アップ・ダウン・カウンタ１２の計数値出
力であり、この状態の計数値を５０％に対応させる。例
えば、経路が追加されて、伝送経路における遅延に変動
があると、バッファの占有値ＯＣＣが変動する。よっ
て、占有値ＯＣＣは、再生クロックの遅延変動に関連す
る。この占有値ＯＣＣの変動は、ロウパス・フィルタ
（ＬＰＦ）１８によって低域ろ波される。このろ波され
た占有値ＯＣＣ（ｆ）を位相拘束ループ（ＰＬＬ）回路
２０の第１段に入力する。なお、ＰＬＬ全体は、このＰ
ＬＬ回路２０及びクロック再生器１４を含んで構成さ
れ、入力クロックに位相同期した再生クロックＦＳがク
ロック再生器１４から発生する。ＰＬＬ２０内のループ
・フィルタからの出力（現在のクロック再生器１４から
の再生クロックと、入力クロックとの位相差、即ち、再
生クロックの遅延変動に対応）は、周期制御（パラメー
タ）信号ＫＮＯＢであり、この周期制御信号ＫＮＯＢを
クロック再生器１４に供給する。周期制御信号ＫＮＯＢ
は、例えば、１００ミリ秒ごとの特定周期期間毎に更新
される。クロック再生器１４は、基準周波数信号ＲＲＥ
Ｆ及び周期制御信号ＫＮＯＢに応じて再生クロックＦｓ
を発生するので、周期制御信号ＫＮＯＢは、再生クロッ
クＦｓの周期を変更して、再生クロックとビデオ・デー
タ（入力パケット・データ）との相対関係を、送信器ソ
ースにおける公称一定周波数クロックとビデオ・データ
との相対関係と同じに維持する。
値を約５０％に維持する。アップ・ダウン・カウンタ１
６は、ダウン端子ＤＷＮに再生クロックＦｓを受けて計
数値をダウン（降下）させ、アップ端子ＵＰにデータ・
パケットに関連した入力クロックを受けて計数値を上昇
（アップ）させる。これにより、再生クロックＦｓと入
力クロックとの比較が行える。経路遅延に変動がない場
合、即ち、到着時間に変動がない場合、再生クロックＦ
ｓの計数と入力クロックの計数との間の比（計数比）
は、ＦＩＦＯバッファ１２の占有の値（ＯＣＣ）を公称
値である５０％であり、この値を維持する。なお、占有
値ＯＣＣは、アップ・ダウン・カウンタ１２の計数値出
力であり、この状態の計数値を５０％に対応させる。例
えば、経路が追加されて、伝送経路における遅延に変動
があると、バッファの占有値ＯＣＣが変動する。よっ
て、占有値ＯＣＣは、再生クロックの遅延変動に関連す
る。この占有値ＯＣＣの変動は、ロウパス・フィルタ
（ＬＰＦ）１８によって低域ろ波される。このろ波され
た占有値ＯＣＣ（ｆ）を位相拘束ループ（ＰＬＬ）回路
２０の第１段に入力する。なお、ＰＬＬ全体は、このＰ
ＬＬ回路２０及びクロック再生器１４を含んで構成さ
れ、入力クロックに位相同期した再生クロックＦＳがク
ロック再生器１４から発生する。ＰＬＬ２０内のループ
・フィルタからの出力（現在のクロック再生器１４から
の再生クロックと、入力クロックとの位相差、即ち、再
生クロックの遅延変動に対応）は、周期制御（パラメー
タ）信号ＫＮＯＢであり、この周期制御信号ＫＮＯＢを
クロック再生器１４に供給する。周期制御信号ＫＮＯＢ
は、例えば、１００ミリ秒ごとの特定周期期間毎に更新
される。クロック再生器１４は、基準周波数信号ＲＲＥ
Ｆ及び周期制御信号ＫＮＯＢに応じて再生クロックＦｓ
を発生するので、周期制御信号ＫＮＯＢは、再生クロッ
クＦｓの周期を変更して、再生クロックとビデオ・デー
タ（入力パケット・データ）との相対関係を、送信器ソ
ースにおける公称一定周波数クロックとビデオ・データ
との相対関係と同じに維持する。
【００１１】ダイレクト・デジタル・シンセサイザ（Ｄ
ＤＳ）形式のクロック再生器１４の細分性は、２０ｐｐ
Ｂ／ｌｓｂのオーダである。なお、ｐｐＢ／ｌｓｂは、
１０億分の１／最小桁ビットである。ＤＤＳにおける周
期は、最終的には、周期制御パラメータＫＮＯＢで調整
する。ＤＤＳにおける発振器は、いわゆるデジタル制御
可変周期発振器（Digital Controlled Variable Period
Oscillator:ＤＣＶＰＯ）がより好ましい。異なるパケ
ット・セルの各々の開始にて、ＦＩＦＯバッファの占有
値をアップ・ダウン・カウンタ１６の計数値に応じて求
める。これら占有値（３２ビットのペイロード・ワー
ド）ＯＣＣを、上述の如く、無限インパルス応答（ＩＩ
Ｒ）ロウパス・フィルタ１８に供給するが、２１８サン
プルの「時間定数」は、約１００ミリ秒と等化である。
この場合、ろ波した占有値ＯＣＣ（ｆ）は、１００ミリ
秒として読み取られる。この値が、２次位相拘束ループ
への入力のインターバル（間隔）であり、２次位相拘束
ループの入力を形成する。なお、この２次位相拘束ルー
プは、ＰＬＬ２０と、ＤＣＶＰＯを用いたクロック再生
器１４とを含んでいる。周期制御パラメータＫＮＯＢ
と、占有値ＯＣＣ（ｆ）とをプロセッサ（ＣＰＵ）２２
にも入力して、再生したデータ・クロックの遅延変動
と、関連したデータ・パケットの遅延変動との測定を行
う。実際の測定は、到達時間の変動に関してである。こ
の測定により、プロセッサ２２は、後述のように遅延変
動を推断する。
ＤＳ）形式のクロック再生器１４の細分性は、２０ｐｐ
Ｂ／ｌｓｂのオーダである。なお、ｐｐＢ／ｌｓｂは、
１０億分の１／最小桁ビットである。ＤＤＳにおける周
期は、最終的には、周期制御パラメータＫＮＯＢで調整
する。ＤＤＳにおける発振器は、いわゆるデジタル制御
可変周期発振器（Digital Controlled Variable Period
Oscillator:ＤＣＶＰＯ）がより好ましい。異なるパケ
ット・セルの各々の開始にて、ＦＩＦＯバッファの占有
値をアップ・ダウン・カウンタ１６の計数値に応じて求
める。これら占有値（３２ビットのペイロード・ワー
ド）ＯＣＣを、上述の如く、無限インパルス応答（ＩＩ
Ｒ）ロウパス・フィルタ１８に供給するが、２１８サン
プルの「時間定数」は、約１００ミリ秒と等化である。
この場合、ろ波した占有値ＯＣＣ（ｆ）は、１００ミリ
秒として読み取られる。この値が、２次位相拘束ループ
への入力のインターバル（間隔）であり、２次位相拘束
ループの入力を形成する。なお、この２次位相拘束ルー
プは、ＰＬＬ２０と、ＤＣＶＰＯを用いたクロック再生
器１４とを含んでいる。周期制御パラメータＫＮＯＢ
と、占有値ＯＣＣ（ｆ）とをプロセッサ（ＣＰＵ）２２
にも入力して、再生したデータ・クロックの遅延変動
と、関連したデータ・パケットの遅延変動との測定を行
う。実際の測定は、到達時間の変動に関してである。こ
の測定により、プロセッサ２２は、後述のように遅延変
動を推断する。
【００１２】プロセッサ２２は、例えば、データがビデ
オ・データの場合、次のようにビデオ遅延変動を推断す
る。 １．観察期間ＴにわたるパラメータＫＮＯＢの平均値Ｋ
ａを計算する。 ２．Ｓ＝ΔＴ／Ｔを求める（例えば、約２０ナノ秒／
［最小桁ビット・秒］）。なお、ΔＴ＝０．１秒であ
る。 ３．累積値Ａｃｃを０に初期化し、サンプリング数ｎを
０に初期化する。 ４．Ａｃｃ＋＝Ｓ＊ΔＴ＊［Ｋｎ−Ｋａ］、VidDelay
［ｎ］＝Ａｃｃ。 なお、＋＝は、増分値を表すので、Ａｃｃ＋＝Ｓ＊ΔＴ
＊［Ｋｎ−Ｋａ］は、Ａｃｃの増分値がＳ＊ΔＴ＊［Ｋ
ｎ−Ｋａ］であることを示す。Ｋｎは、ｎ番目のサンプ
リング点でのパラメータＫＮＯＢの実際の値を示し、Vi
dDelay［ｎ］は、ｎ番目のサンプリング点でのビデオ遅
延である。バックグラウンド動作によって、占有値から
セルの到達変動を計算する。 １．Ｒ＝Ｆｓ＊１２／１９（約４６．８９ＭＨｚ） Ｏｃｃ＿Ｔａｒ＝３２７６８ なお、Ｏｃｃ＿Ｔａｒは、占有値のターゲット（目標
値）であり、５０％が、３２７６８となる。 ２．CellDelay［ｎ］＝VidDelay［ｎ］＊（Occ_Tar−Oc
c［ｎ］）／Ｒ なお、CellDelay［ｎ］は、ｎ番目のサンプリング点の
セル遅延であり、Occ［ｎ］は、ｎ番目のサンプリング
点の実際の占有値である。１９個のビデオ・サンプル
（クロミナンスＣ及びルミナンスＹ）をペイロード・セ
ル（１２個の３２ビット・ワード）の各々にまとめる
（パックする）。その結果、バッファ１２の出力用のク
ロックｆｓは、再生データ・クロックＦｓの１２／１９
となる。
オ・データの場合、次のようにビデオ遅延変動を推断す
る。 １．観察期間ＴにわたるパラメータＫＮＯＢの平均値Ｋ
ａを計算する。 ２．Ｓ＝ΔＴ／Ｔを求める（例えば、約２０ナノ秒／
［最小桁ビット・秒］）。なお、ΔＴ＝０．１秒であ
る。 ３．累積値Ａｃｃを０に初期化し、サンプリング数ｎを
０に初期化する。 ４．Ａｃｃ＋＝Ｓ＊ΔＴ＊［Ｋｎ−Ｋａ］、VidDelay
［ｎ］＝Ａｃｃ。 なお、＋＝は、増分値を表すので、Ａｃｃ＋＝Ｓ＊ΔＴ
＊［Ｋｎ−Ｋａ］は、Ａｃｃの増分値がＳ＊ΔＴ＊［Ｋ
ｎ−Ｋａ］であることを示す。Ｋｎは、ｎ番目のサンプ
リング点でのパラメータＫＮＯＢの実際の値を示し、Vi
dDelay［ｎ］は、ｎ番目のサンプリング点でのビデオ遅
延である。バックグラウンド動作によって、占有値から
セルの到達変動を計算する。 １．Ｒ＝Ｆｓ＊１２／１９（約４６．８９ＭＨｚ） Ｏｃｃ＿Ｔａｒ＝３２７６８ なお、Ｏｃｃ＿Ｔａｒは、占有値のターゲット（目標
値）であり、５０％が、３２７６８となる。 ２．CellDelay［ｎ］＝VidDelay［ｎ］＊（Occ_Tar−Oc
c［ｎ］）／Ｒ なお、CellDelay［ｎ］は、ｎ番目のサンプリング点の
セル遅延であり、Occ［ｎ］は、ｎ番目のサンプリング
点の実際の占有値である。１９個のビデオ・サンプル
（クロミナンスＣ及びルミナンスＹ）をペイロード・セ
ル（１２個の３２ビット・ワード）の各々にまとめる
（パックする）。その結果、バッファ１２の出力用のク
ロックｆｓは、再生データ・クロックＦｓの１２／１９
となる。
【００１３】ネットワーク・オーバーヘッドにおける変
動によりデータ・ストリームを乱すので、競合するトラ
フィックがなくても、待ち時間（latency）は、一定で
はない。しかし、これにより、セル及びビデオの遅延変
動の測定に対する現実的なベースラインが得られる。図
２に示す測定結果は、記録用に捕捉したデータから、Ｋ
ＮＯＢ値の平均を求める必要がある。この平均値を求め
るには、ＩＩＲフィルタ１８によりＫＮＯＢのサンプル
値を低域ろ波すればよく、長い間隔にわたって、上述の
平均値を安定させる。ピーク・ピーク（波高値）ビデオ
・クロックの待ち時間変動Ｌ＿ＶＩＤは、１マイクロ秒
よりも長く、セル待ち時間Ｌ＿ＡＴＭは、約１／３だけ
長い。
動によりデータ・ストリームを乱すので、競合するトラ
フィックがなくても、待ち時間（latency）は、一定で
はない。しかし、これにより、セル及びビデオの遅延変
動の測定に対する現実的なベースラインが得られる。図
２に示す測定結果は、記録用に捕捉したデータから、Ｋ
ＮＯＢ値の平均を求める必要がある。この平均値を求め
るには、ＩＩＲフィルタ１８によりＫＮＯＢのサンプル
値を低域ろ波すればよく、長い間隔にわたって、上述の
平均値を安定させる。ピーク・ピーク（波高値）ビデオ
・クロックの待ち時間変動Ｌ＿ＶＩＤは、１マイクロ秒
よりも長く、セル待ち時間Ｌ＿ＡＴＭは、約１／３だけ
長い。
【００１４】図３及び図４は、ＯＣ（optical carrie
r）−３のデータの追加用４チャンネルの如きトラフィ
ックを、ＡＴＭストリーム内のＯＣ−４８のチャンネル
に追加して、オフにしたときのパラメータＫＮＯＢの値
の影響を示す。追加したトラフィックにより約１マイク
ロ秒だけシステムの待ち時間が変化すると、ＫＮＯＢ値
に対応した変化が生じ、待ち時間の変化方向を示す変化
方向は、時間が長くなるか又は短くなる方向である。
r）−３のデータの追加用４チャンネルの如きトラフィ
ックを、ＡＴＭストリーム内のＯＣ−４８のチャンネル
に追加して、オフにしたときのパラメータＫＮＯＢの値
の影響を示す。追加したトラフィックにより約１マイク
ロ秒だけシステムの待ち時間が変化すると、ＫＮＯＢ値
に対応した変化が生じ、待ち時間の変化方向を示す変化
方向は、時間が長くなるか又は短くなる方向である。
【００１５】
【発明の効果】上述の如く、本発明は、パケット・クロ
ック及び再生クロックから周期制御パラメータＫＮＯＢ
を導き出し、このパラメータＫＮＯＢをバッファ占有値
パラメータと共に用いて、パケットから導出したデータ
の待ち時間と、パケット・セル自体の待ち時間との変動
を比較している。この比較は、実施例では、アップ・ダ
ウン・カウンタを入力クロック及び再生クロックで制御
することにより行っている。よって、本発明は、再生し
たデータ・クロックと、関連したデータ・パケットとの
遅延変動を測定できる。
ック及び再生クロックから周期制御パラメータＫＮＯＢ
を導き出し、このパラメータＫＮＯＢをバッファ占有値
パラメータと共に用いて、パケットから導出したデータ
の待ち時間と、パケット・セル自体の待ち時間との変動
を比較している。この比較は、実施例では、アップ・ダ
ウン・カウンタを入力クロック及び再生クロックで制御
することにより行っている。よって、本発明は、再生し
たデータ・クロックと、関連したデータ・パケットとの
遅延変動を測定できる。
【図１】本発明により、再生したデータ・クロックと、
関連したデータ・パケットとの遅延変動を測定するシス
テムのブロック図である。
関連したデータ・パケットとの遅延変動を測定するシス
テムのブロック図である。
【図２】本発明による遅延変動測定結果を示す図であ
り、定常トラフィック系における遅延変動を示す。
り、定常トラフィック系における遅延変動を示す。
【図３】本発明による遅延変動測定結果を示す図であ
り、追加トラフィックを付加した際の遅延変動を示す。
り、追加トラフィックを付加した際の遅延変動を示す。
【図４】本発明による遅延変動測定結果を示す図であ
り、追加トラフィックを中断した際の遅延変動を示す。
り、追加トラフィックを中断した際の遅延変動を示す。
１２ 先読み先出し（ＦＩＦＯ）バッファ １３ コンバータ回路 １４ クロック再生器 １６ アップ・ダウン・カウンタ １８ ロウパス・フィルタ ２０ 位相拘束ループ回路 ２２ プロセッサ
Claims (2)
- 【請求項１】 再生したデータ・クロック及び関連した
データ・パケットの遅延変動を測定する方法であって、 基準周波数信号及び周期制御パラメータから上記データ
・クロックを再生し、 上記関連したデータ・パケット用の入力クロックを、上
記再生したデータ・クロックと比較して、バッファの占
有値を判断し、 上記バッファの占有値に応じて、上記周期制御パラメー
タを発生し、 上記周期制御パラメータ及び上記バッファの占有値か
ら、上記再生したデータ・クロック及び上記関連したデ
ータ・パケットの遅延変動を計算することを特徴とする
遅延変動測定方法。 - 【請求項２】 再生したデータ・クロック及び関連した
データ・パケットの遅延変動を測定する装置であって、 上記データ・パケットからの入力クロック及びデータを
受ける入力端を有する先入れ先出しバッファと、 基準周波数信号及び周期制御パラメータからデータ・ク
ロックを再生して、上記再生したデータ・クロックとす
る手段と、 上記入力クロックを上記再生したデータ・クロックと比
較して、上記先入れ先出しバッファ用のバッファ占有値
を発生する手段と、 上記バッファ占有値から、上記周期制御パラメータを発
生する手段と、 上記周期制御パラメータ及び上記バッファ占有値に応じ
て、上記再生したデータ・クロック及び上記関連したデ
ータ・パケットの遅延変動を計算する手段とを具えた遅
延変動測定装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/251946 | 1999-02-17 | ||
| US09/251,946 US6574246B1 (en) | 1999-02-17 | 1999-02-17 | Measuring delay variation of regenerated data clock and of associated data packets |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244536A true JP2000244536A (ja) | 2000-09-08 |
| JP3670921B2 JP3670921B2 (ja) | 2005-07-13 |
Family
ID=22954039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000038669A Expired - Fee Related JP3670921B2 (ja) | 1999-02-17 | 2000-02-16 | 遅延変動測定方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6574246B1 (ja) |
| EP (1) | EP1030476B1 (ja) |
| JP (1) | JP3670921B2 (ja) |
| DE (1) | DE60022927T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511088A (ja) * | 2011-08-05 | 2014-05-01 | リアルハブ コープ，．エルティーディ | 映像入力機器の接続障害判別装置および接続障害判別方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7289538B1 (en) * | 2001-08-14 | 2007-10-30 | Atrica Israel Ltd. | Clock reconstruction for time division multiplexed traffic transported over asynchronous ethernet networks |
| US7646836B1 (en) * | 2005-03-01 | 2010-01-12 | Network Equipment Technologies, Inc. | Dynamic clock rate matching across an asynchronous network |
| US8203961B2 (en) * | 2008-08-11 | 2012-06-19 | Qualcomm Incorporated | Methods and apparatus for providing modified timestamps in a communication system |
| CN102947829B (zh) * | 2010-06-18 | 2016-03-16 | 三菱电机株式会社 | 数据处理装置以及数据处理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942593A (en) * | 1989-03-16 | 1990-07-17 | Dallas Semiconductor Corporation | Telecommunications interface with improved jitter reporting |
| GB9410943D0 (en) * | 1994-06-01 | 1994-07-20 | Newbridge Networks Corp | Clock recovery unit |
| DE4442654C1 (de) * | 1994-11-30 | 1996-05-23 | Siemens Ag | Verfahren zur Reduktion von Laufzeitschwankungen von ATM-Zellen |
| US5563891A (en) * | 1995-09-05 | 1996-10-08 | Industrial Technology Research Institute | Waiting time jitter reduction by synchronizer stuffing threshold modulation |
| US5790543A (en) * | 1995-09-25 | 1998-08-04 | Bell Atlantic Network Services, Inc. | Apparatus and method for correcting jitter in data packets |
| US5761203A (en) * | 1996-04-04 | 1998-06-02 | Lucent Technologies Inc. | Synchronous and asynchronous recovery of signals in an ATM network |
| EP0876016B1 (en) * | 1997-05-02 | 2006-03-22 | Lsi Logic Corporation | Adaptive digital clock recovery |
| US6330285B1 (en) * | 1998-02-11 | 2001-12-11 | Tektronix, Inc. | Video clock and framing signal extraction by transport stream “snooping” |
-
1999
- 1999-02-17 US US09/251,946 patent/US6574246B1/en not_active Expired - Lifetime
-
2000
- 2000-02-15 DE DE60022927T patent/DE60022927T2/de not_active Expired - Lifetime
- 2000-02-15 EP EP00301146A patent/EP1030476B1/en not_active Expired - Lifetime
- 2000-02-16 JP JP2000038669A patent/JP3670921B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014511088A (ja) * | 2011-08-05 | 2014-05-01 | リアルハブ コープ，．エルティーディ | 映像入力機器の接続障害判別装置および接続障害判別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1030476A3 (en) | 2003-04-09 |
| JP3670921B2 (ja) | 2005-07-13 |
| EP1030476A2 (en) | 2000-08-23 |
| DE60022927T2 (de) | 2006-07-20 |
| US6574246B1 (en) | 2003-06-03 |
| DE60022927D1 (de) | 2005-11-10 |
| EP1030476B1 (en) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6363073B2 (en) | Circuit and method for service clock recovery | |
| US6301604B1 (en) | Multimedia server | |
| EP1724960A1 (en) | Data reception device and data reception method | |
| US7411970B2 (en) | Adaptive clock recovery | |
| EP0895378B1 (en) | Method and system for transmitting audio data with time stamp | |
| US5929921A (en) | Video and audio signal multiplex sending apparatus, receiving apparatus and transmitting apparatus | |
| US6347119B2 (en) | Communication apparatus, communication method and storage medium | |
| EP1936625A2 (en) | Recording device, recording method and reproducing device | |
| US6757304B1 (en) | Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock | |
| US7035272B2 (en) | Method and apparatus for transferring data, and storage medium | |
| JPH09224008A (ja) | オーディオ再生時刻調整回路 | |
| US6381660B1 (en) | Clock generating system generating clock based on value obtained by adding second time information and difference between first time information and second time information | |
| JP3670921B2 (ja) | 遅延変動測定方法及び装置 | |
| US7176928B1 (en) | Recovery of a serial bitstream clock at a receiver in serial-over-packet transport | |
| KR100457508B1 (ko) | 타임 스탬프 옵셋 설정 장치 및 그 방법 | |
| JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
| US6094420A (en) | Burst correlation dispersion mechanism for a packet switched communications system | |
| US7039825B2 (en) | Clock reproducing method and receiving clock producing apparatus allowing for absorption of transmission channel jitter | |
| JP3018335B2 (ja) | ＭＰＥＧ ｏｖｅｒ ＡＴＭのプログラムクロックレファレンスジッタ低減方法及び低減装置並びにＭＰＥＧ復号化装置 | |
| JP2001156760A (ja) | 通信装置、通信方法、および記録媒体 | |
| JPH11261573A (ja) | マルチメディアデータ入出力インタフェース装置及び同装置に適用される一定レートストリーム出力方法 | |
| US8081664B2 (en) | Method and arrangement for regenerating a timing signal in digital data communication | |
| JP2000312147A (ja) | Ｐｌｌ回路 | |
| JP2026016936A (ja) | データ伝送システム、送信装置、受信装置およびデータ伝送方法 | |
| JPH10224336A (ja) | 位相同期回路及び位相同期方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |