JP2000249572A - 変位検出器 - Google Patents
変位検出器Info
- Publication number
- JP2000249572A JP2000249572A JP11056159A JP5615999A JP2000249572A JP 2000249572 A JP2000249572 A JP 2000249572A JP 11056159 A JP11056159 A JP 11056159A JP 5615999 A JP5615999 A JP 5615999A JP 2000249572 A JP2000249572 A JP 2000249572A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- reference voltage
- displacement
- core
- transient response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【課題】 変位検出値がリニアで、外乱ノイズに強く、
高感度な変位検出器を提供する。 【解決手段】 変位可能なコア３と、コア３の近傍に配
置され、コア３の変位に対応してインダクタンスＬが変
化する検出コイル２と、検出コイル２に直列に接続され
る基準抵抗器ＲFと、比較手段１３、基準電圧設定手段
１６、反転手段１４、単一パルス発生手段１７、論理積
演算手段１８、イッチング素子１５からなるパルス発生
手段２２とを備えた変位検出器２１。
高感度な変位検出器を提供する。 【解決手段】 変位可能なコア３と、コア３の近傍に配
置され、コア３の変位に対応してインダクタンスＬが変
化する検出コイル２と、検出コイル２に直列に接続され
る基準抵抗器ＲFと、比較手段１３、基準電圧設定手段
１６、反転手段１４、単一パルス発生手段１７、論理積
演算手段１８、イッチング素子１５からなるパルス発生
手段２２とを備えた変位検出器２１。
Description
【０００１】
【発明の属する技術分野】この発明は検出コイルのイン
ダクタンス変化に基づいて変位を検出する変位検出器に
係り、特に過渡応答電圧が基準電圧値に達するまでの時
間に基づいて変位を検出する変位検出器に関する。
ダクタンス変化に基づいて変位を検出する変位検出器に
係り、特に過渡応答電圧が基準電圧値に達するまでの時
間に基づいて変位を検出する変位検出器に関する。
【０００２】
【従来の技術】従来の変位検出器は、本願出願人が特開
平７−３３２９１０号公報で開示したように、変位可能
なコア、コアの変位量に対応してインダクタンスが変化
する検出コイル、基準抵抗を備え、パルス電源を印加し
てインダクタンスと基準抵抗に対応した過渡応答電圧を
検出することにより、インダクタンスの絶対値を検出で
きるので、コアの変位量に対するインダクタンスの変化
を過渡応答電圧で検出することができる。
平７−３３２９１０号公報で開示したように、変位可能
なコア、コアの変位量に対応してインダクタンスが変化
する検出コイル、基準抵抗を備え、パルス電源を印加し
てインダクタンスと基準抵抗に対応した過渡応答電圧を
検出することにより、インダクタンスの絶対値を検出で
きるので、コアの変位量に対するインダクタンスの変化
を過渡応答電圧で検出することができる。
【０００３】これにより、コアの変位量を検出コイルの
インダクタンスの変化量に変換し、パルス電源を印加し
てから一定時間後のインダクタンスの変化量に対応した
過渡応答電圧を検出するので、過渡応答電圧に対応した
精度の高い変位検出を実現することができる。
インダクタンスの変化量に変換し、パルス電源を印加し
てから一定時間後のインダクタンスの変化量に対応した
過渡応答電圧を検出するので、過渡応答電圧に対応した
精度の高い変位検出を実現することができる。
【０００４】
【発明が解決しようとする課題】特開平７−３３２９１
０号公報で開示した変位検出器は、変位の検出をパルス
電源応答の過渡応答電圧（アナログ量）で行うため、過
渡応答電圧にノイズが混入する場合には変位の検出精度
に影響を及ぼす課題がある。
０号公報で開示した変位検出器は、変位の検出をパルス
電源応答の過渡応答電圧（アナログ量）で行うため、過
渡応答電圧にノイズが混入する場合には変位の検出精度
に影響を及ぼす課題がある。
【０００５】この発明はこのような課題を解決するため
なされたもので、その目的はノイズの影響が少なく検出
精度が高い変位検出器を提供することにある。
なされたもので、その目的はノイズの影響が少なく検出
精度が高い変位検出器を提供することにある。
【０００６】
【課題を解決するための手段】前記課題を解決するため
この発明に係る変位検出器は、変位可能なコアと、この
コアの近傍に配置され、コアの変位に対応してインダク
タンスが変化する検出コイルと、この検出コイルに直列
に接続される基準抵抗器と、直列接続された検出コイル
と基準抵抗器の両端に印加されるパルス電源とを備え、
インダクタンスの変化に伴い基準抵抗器の両端に発生す
る過渡応答電圧が基準電圧値に達するまでの時間に基づ
いてコアの変位を検出することを特徴とする。
この発明に係る変位検出器は、変位可能なコアと、この
コアの近傍に配置され、コアの変位に対応してインダク
タンスが変化する検出コイルと、この検出コイルに直列
に接続される基準抵抗器と、直列接続された検出コイル
と基準抵抗器の両端に印加されるパルス電源とを備え、
インダクタンスの変化に伴い基準抵抗器の両端に発生す
る過渡応答電圧が基準電圧値に達するまでの時間に基づ
いてコアの変位を検出することを特徴とする。
【０００７】この発明に係る変位検出器は、コアの変位
に対応して変化する検出コイルのインダクタンスによる
パルス応答の過渡応答電圧が基準電圧値に達するまでの
時間に基づいてコアの変位を検出するので、検出コイル
のインダクタンスの変化に比例した（線形の）時間でコ
アの変位を検出することができる。
に対応して変化する検出コイルのインダクタンスによる
パルス応答の過渡応答電圧が基準電圧値に達するまでの
時間に基づいてコアの変位を検出するので、検出コイル
のインダクタンスの変化に比例した（線形の）時間でコ
アの変位を検出することができる。
【０００８】また、この発明に係る変位検出器は、変位
可能なコアと、このコアの近傍に配置され、コアの変位
に対応してインダクタンスが変化する検出コイルと、こ
の検出コイルに直列に接続される基準抵抗器と、インダ
クタンスの変化に伴い発生する過渡応答電圧が基準電圧
値に達するまでの時間をパルス幅としたパルスを発生す
るパルス発生手段とを備え、パルス発生手段が発生する
パルス幅に基づいてコアの変位を検出することを特徴と
する。
可能なコアと、このコアの近傍に配置され、コアの変位
に対応してインダクタンスが変化する検出コイルと、こ
の検出コイルに直列に接続される基準抵抗器と、インダ
クタンスの変化に伴い発生する過渡応答電圧が基準電圧
値に達するまでの時間をパルス幅としたパルスを発生す
るパルス発生手段とを備え、パルス発生手段が発生する
パルス幅に基づいてコアの変位を検出することを特徴と
する。
【０００９】この発明に係る変位検出器は、インダクタ
ンスの変化に伴い発生する過渡応答電圧が基準電圧値に
達するまでの時間をパルス幅としたパルスを発生するパ
ルス発生手段とを備えたので、コアの変位をパルスのパ
ルス幅とするディジタル量で検出することができる。
ンスの変化に伴い発生する過渡応答電圧が基準電圧値に
達するまでの時間をパルス幅としたパルスを発生するパ
ルス発生手段とを備えたので、コアの変位をパルスのパ
ルス幅とするディジタル量で検出することができる。
【００１０】さらに、この発明に係るパルス発生手段
は、過渡応答電圧と基準電圧値を比較する比較手段と、
２つの基準電圧値を交互に設定する基準電圧設定手段
と、比較手段からの比較信号を反転する反転手段と、こ
の反転手段からの反転信号に基づいて検出コイルを接地
または開放するスイッチング素子を備え、過渡応答電圧
が２つの基準電圧値に達する時間を周期としたパルスを
発生することを特徴とする。
は、過渡応答電圧と基準電圧値を比較する比較手段と、
２つの基準電圧値を交互に設定する基準電圧設定手段
と、比較手段からの比較信号を反転する反転手段と、こ
の反転手段からの反転信号に基づいて検出コイルを接地
または開放するスイッチング素子を備え、過渡応答電圧
が２つの基準電圧値に達する時間を周期としたパルスを
発生することを特徴とする。
【００１１】この発明に係るパルス発生手段は、検出コ
イルを接地または開放してインダクタンスの変化に対応
した過渡応答電圧が２つの基準電圧値に達するそれぞれ
の時間をパルス幅とした周期のパルスを発生するので、
このパルス周期に基づいてコアの変位を検出することが
できる。
イルを接地または開放してインダクタンスの変化に対応
した過渡応答電圧が２つの基準電圧値に達するそれぞれ
の時間をパルス幅とした周期のパルスを発生するので、
このパルス周期に基づいてコアの変位を検出することが
できる。
【００１２】また、この発明に係るパルス発生手段は、
過渡応答電圧と基準電圧値を比較する比較手段と、２つ
の基準電圧値を交互に設定する基準電圧設定手段と、比
較手段からの比較信号を反転する反転手段と、この反転
手段からの反転信号をトリガとして単一パルスを発生す
る単一パルス発生手段と、この単一パルス発生手段から
の単一パルスと反転信号の論理積を演算する論理積演算
手段と、この論理積演算手段からの論理積信号に基づい
て検出コイルを接地または開放するスイッチング素子を
備え、過渡応答電圧が２つの基準電圧値の低電位に達す
る時間と単一パルスのパルス幅を周期としたパルスを発
生することを特徴とする。
過渡応答電圧と基準電圧値を比較する比較手段と、２つ
の基準電圧値を交互に設定する基準電圧設定手段と、比
較手段からの比較信号を反転する反転手段と、この反転
手段からの反転信号をトリガとして単一パルスを発生す
る単一パルス発生手段と、この単一パルス発生手段から
の単一パルスと反転信号の論理積を演算する論理積演算
手段と、この論理積演算手段からの論理積信号に基づい
て検出コイルを接地または開放するスイッチング素子を
備え、過渡応答電圧が２つの基準電圧値の低電位に達す
る時間と単一パルスのパルス幅を周期としたパルスを発
生することを特徴とする。
【００１３】この発明に係るパルス発生手段は、検出コ
イルを接地または開放してインダクタンスの変化に対応
した過渡応答電圧が２つの基準電圧値の低電位に達する
時間と単一パルスのパルス幅を周期としたパルスを発生
するので、このパルス周期に基づいてコアの変位を検出
することができる。
イルを接地または開放してインダクタンスの変化に対応
した過渡応答電圧が２つの基準電圧値の低電位に達する
時間と単一パルスのパルス幅を周期としたパルスを発生
するので、このパルス周期に基づいてコアの変位を検出
することができる。
【００１４】さらに、この発明に係るパルス発生手段
は、過渡応答電圧と基準電圧値を比較する比較手段と、
２つの基準電圧値を交互に設定する基準電圧設定手段
と、比較手段からの比較信号を反転する反転手段と、こ
の反転手段からの反転信号に基づいて検出コイルを電源
に接続または電源から開放するスイッチング素子とを備
え、過渡応答電圧が２つの基準電圧値に達する時間を周
期としたパルスを発生することを特徴とする。
は、過渡応答電圧と基準電圧値を比較する比較手段と、
２つの基準電圧値を交互に設定する基準電圧設定手段
と、比較手段からの比較信号を反転する反転手段と、こ
の反転手段からの反転信号に基づいて検出コイルを電源
に接続または電源から開放するスイッチング素子とを備
え、過渡応答電圧が２つの基準電圧値に達する時間を周
期としたパルスを発生することを特徴とする。
【００１５】この発明に係るパルス発生手段は、検出コ
イルを電源に接続または電源から開放してインダクタン
スの変化に対応した過渡応答電圧が２つの基準電圧値に
達するそれぞれの時間をパルス幅とした周期のパルスを
発生するので、このパルス周期に基づいてコアの変位を
検出することができる。
イルを電源に接続または電源から開放してインダクタン
スの変化に対応した過渡応答電圧が２つの基準電圧値に
達するそれぞれの時間をパルス幅とした周期のパルスを
発生するので、このパルス周期に基づいてコアの変位を
検出することができる。
【００１６】また、この発明に係るパルス発生手段は、
過渡応答電圧と基準電圧値を比較する比較手段と、２つ
の基準電圧値を交互に設定する基準電圧設定手段と、比
較手段からの比較信号をトリガとして単一パルスを発生
する単一パルス発生手段と、この単一パルス発生手段か
らの単一パルスと比較信号の否定論理積を演算する否定
論理積演算手段と、この否定論理積演算手段からの否定
論理積信号に基づいて検出コイルを電源に接続または電
源から開放するスイッチング素子と、を備え、過渡応答
電圧が２つの基準電圧値の高電位に達する時間と単一パ
ルスのパルス幅を周期としたパルスを発生することを特
徴とする。
過渡応答電圧と基準電圧値を比較する比較手段と、２つ
の基準電圧値を交互に設定する基準電圧設定手段と、比
較手段からの比較信号をトリガとして単一パルスを発生
する単一パルス発生手段と、この単一パルス発生手段か
らの単一パルスと比較信号の否定論理積を演算する否定
論理積演算手段と、この否定論理積演算手段からの否定
論理積信号に基づいて検出コイルを電源に接続または電
源から開放するスイッチング素子と、を備え、過渡応答
電圧が２つの基準電圧値の高電位に達する時間と単一パ
ルスのパルス幅を周期としたパルスを発生することを特
徴とする。
【００１７】この発明に係るパルス発生手段は、検出コ
イルを電源に接続または電源から開放してインダクタン
スの変化に対応した過渡応答電圧が２つの基準電圧値の
高電位に達する時間と単一パルスのパルス幅を周期とし
たパルスを発生するので、このパルス周期に基づいてコ
アの変位を検出することができる。
イルを電源に接続または電源から開放してインダクタン
スの変化に対応した過渡応答電圧が２つの基準電圧値の
高電位に達する時間と単一パルスのパルス幅を周期とし
たパルスを発生するので、このパルス周期に基づいてコ
アの変位を検出することができる。
【００１８】さらに、この発明に係る変位検出器は、中
立位置から両方向に変位可能なコアと、中立位置からコ
アの変位方向に対称に配置され、コアの変位に対応して
インダクタンスが差動で変化する２個の検出コイルと、
この２個の検出コイルのそれぞれに直列に接続される２
個の基準抵抗器と、差動で変化するインダクタンスに伴
い発生する過渡応答電圧が基準電圧値に達するまでの時
間をパルス幅としたパルスを発生する２個のパルス発生
手段とを備え、２個のパルス発生手段が発生するパルス
幅の偏差に基づいてコアの変位を検出することを特徴と
する。
立位置から両方向に変位可能なコアと、中立位置からコ
アの変位方向に対称に配置され、コアの変位に対応して
インダクタンスが差動で変化する２個の検出コイルと、
この２個の検出コイルのそれぞれに直列に接続される２
個の基準抵抗器と、差動で変化するインダクタンスに伴
い発生する過渡応答電圧が基準電圧値に達するまでの時
間をパルス幅としたパルスを発生する２個のパルス発生
手段とを備え、２個のパルス発生手段が発生するパルス
幅の偏差に基づいてコアの変位を検出することを特徴と
する。
【００１９】この発明に係る変位検出器は、コアの変位
に対応してインダクタンスが差動で変化する２個の検出
コイルの過渡応答電圧が基準電圧値に達するまでの時間
をパルス幅とした２つのパルスを発生するので、それぞ
れのパルス幅の偏差に基づいてコアの変位を差動で検出
することができ、変位を高感度で検出することができ
る。
に対応してインダクタンスが差動で変化する２個の検出
コイルの過渡応答電圧が基準電圧値に達するまでの時間
をパルス幅とした２つのパルスを発生するので、それぞ
れのパルス幅の偏差に基づいてコアの変位を差動で検出
することができ、変位を高感度で検出することができ
る。
【００２０】また、この発明に係る２個のパルス発生手
段は、基準電圧値をそれぞれ異なる値に設定することを
特徴とする。
段は、基準電圧値をそれぞれ異なる値に設定することを
特徴とする。
【００２１】この発明に係る２個のパルス発生手段は、
基準電圧値をそれぞれ異なる値に設定するので、出力信
号から変位検出器の短絡を検出することができる。
基準電圧値をそれぞれ異なる値に設定するので、出力信
号から変位検出器の短絡を検出することができる。
【００２２】さらに、この発明に係る変位検出器は、加
えられるトルクに応じてコアを変位可能とし、トルクセ
ンサに適用することを特徴とする。
えられるトルクに応じてコアを変位可能とし、トルクセ
ンサに適用することを特徴とする。
【００２３】この発明に係る変位検出器は、加えられる
トルクに応じてコアを変位可能とするので、トルクセン
サに適用することができる。
トルクに応じてコアを変位可能とするので、トルクセン
サに適用することができる。
【００２４】
【発明の実施の形態】以下、この発明の実施の形態を添
付図面に基づいて説明する。なお、本発明は、コアの変
位に伴い変化する検出コイルのインダクタンスに対応し
た過渡応答電圧が基準電圧値に達するまでの時間に基づ
いて変位をノイズの影響が少なく、高精度に検出するも
のである。
付図面に基づいて説明する。なお、本発明は、コアの変
位に伴い変化する検出コイルのインダクタンスに対応し
た過渡応答電圧が基準電圧値に達するまでの時間に基づ
いて変位をノイズの影響が少なく、高精度に検出するも
のである。
【００２５】図１はこの発明に係る変位検出器の基本構
成説明図である。（ａ）図に変位検出器の基本構成図、
（ｂ）図に等価回路図、（ｃ）図に過渡応答電圧（Ｖ
O）波形図を示す。
成説明図である。（ａ）図に変位検出器の基本構成図、
（ｂ）図に等価回路図、（ｃ）図に過渡応答電圧（Ｖ
O）波形図を示す。
【００２６】（ａ）図において、変位検出器１は、検出
コイル２、検出コイル２の内部に対象物の変位量に対応
した変位（Ｘ１、Ｘ２）をする非磁性体よりなるコア
３、基準抵抗器ＲFを備える。
コイル２、検出コイル２の内部に対象物の変位量に対応
した変位（Ｘ１、Ｘ２）をする非磁性体よりなるコア
３、基準抵抗器ＲFを備える。
【００２７】検出コイル２の一方の端子２ａにパルス電
源５を接続し、検出コイル２の他方の端子２ｂには基準
抵抗器ＲFの一端を接続するとともに、基準抵抗器ＲFの
他端は接地（ＧＮＤ）する。また、端子２ｂからＬＲ回
路のパルス応答電圧である過渡応答電圧ＶOを検出す
る。
源５を接続し、検出コイル２の他方の端子２ｂには基準
抵抗器ＲFの一端を接続するとともに、基準抵抗器ＲFの
他端は接地（ＧＮＤ）する。また、端子２ｂからＬＲ回
路のパルス応答電圧である過渡応答電圧ＶOを検出す
る。
【００２８】（ａ）図において、コア３が検出コイル２
の中立位置にある状態の検出コイル２のインダクタンス
をＬ、基準抵抗器ＲFを検出コイル２の内部抵抗ｒより
充分大きな値に設定すると、内部抵抗ｒは無視でき、
（ｂ）図の等価回路（積分回路）が得られる。
の中立位置にある状態の検出コイル２のインダクタンス
をＬ、基準抵抗器ＲFを検出コイル２の内部抵抗ｒより
充分大きな値に設定すると、内部抵抗ｒは無視でき、
（ｂ）図の等価回路（積分回路）が得られる。
【００２９】（ｂ）図の等価回路において、半周期（Ｔ
／２）がインダクタンスＬと基準抵抗ＲFで決定される
時定数τ（＝Ｌ／ＲF）よりも充分大きなパルス電源
（波高値ＶI）で駆動すると、（ｃ）図に示す過渡応答
電圧ＶOの波形となる。
／２）がインダクタンスＬと基準抵抗ＲFで決定される
時定数τ（＝Ｌ／ＲF）よりも充分大きなパルス電源
（波高値ＶI）で駆動すると、（ｃ）図に示す過渡応答
電圧ＶOの波形となる。
【００３０】（ｃ）図に示す過渡応答電圧の波形は、立
下りパルス幅（０〜Ｔ／２の時間）および立上がりパル
ス幅（Ｔ／２〜Ｔの時間）のパルス電源５で駆動した時
の基準抵抗器ＲF両端間の過渡応答電圧ＶO（ＶOK，ＶO
L）である。なお、過渡応答電圧ＶOKはコア３が検出コ
イル２の中立位置にあり、インダクタンスＬの状態の波
形であり、過渡応答電圧ＶOLはコア３が変位して検出コ
イル２のインダクタンスが増加（Ｌ1＞Ｌ）した状態の
波形である。
下りパルス幅（０〜Ｔ／２の時間）および立上がりパル
ス幅（Ｔ／２〜Ｔの時間）のパルス電源５で駆動した時
の基準抵抗器ＲF両端間の過渡応答電圧ＶO（ＶOK，ＶO
L）である。なお、過渡応答電圧ＶOKはコア３が検出コ
イル２の中立位置にあり、インダクタンスＬの状態の波
形であり、過渡応答電圧ＶOLはコア３が変位して検出コ
イル２のインダクタンスが増加（Ｌ1＞Ｌ）した状態の
波形である。
【００３１】パルス幅（０〜Ｔ／２の時間）で、過渡応
答電圧ＶOKおよび過渡応答電圧ＶOLが基準電圧値ＶK1に
到達する時間をそれぞれｔDO，ｔD1とすると、時間ｔD
O，ｔD1は数１で表わされる。
答電圧ＶOKおよび過渡応答電圧ＶOLが基準電圧値ＶK1に
到達する時間をそれぞれｔDO，ｔD1とすると、時間ｔD
O，ｔD1は数１で表わされる。
【００３２】
【数１】ｔDO＝−（Ｌ／ＲF）＊ｌｎ（ＶK1／ＶI） ｔD1＝−（Ｌ1／ＲF）＊ｌｎ（ＶK1／ＶI）
【００３３】一方、パルス幅（Ｔ／２〜Ｔの時間）で、
過渡応答電圧ＶOKおよび過渡応答電圧ＶOLが基準電圧値
ＶK2に到達する時間をそれぞれｔUO，ｔU1とすると、時
間ｔUO，ｔU1は数２で表わされる。
過渡応答電圧ＶOKおよび過渡応答電圧ＶOLが基準電圧値
ＶK2に到達する時間をそれぞれｔUO，ｔU1とすると、時
間ｔUO，ｔU1は数２で表わされる。
【００３４】
【数２】ｔUO＝−（Ｌ／ＲF）＊ｌｎ（１−ＶK2／ＶI） ｔU1＝−（Ｌ1／ＲF）＊ｌｎ（１−ＶK2／ＶI）
【００３５】数１および数２から明らかなように、ｌｎ
（ＶK1／ＶI）またはｌｎ（１−ＶK2／ＶI）は一定値で
あるから、時間ｔDOおよび時間ｔUOはインダクタンスＬ
に比例し、時間ｔD1および時間ｔU1はインダクタンスＬ
1に比例する。
（ＶK1／ＶI）またはｌｎ（１−ＶK2／ＶI）は一定値で
あるから、時間ｔDOおよび時間ｔUOはインダクタンスＬ
に比例し、時間ｔD1および時間ｔU1はインダクタンスＬ
1に比例する。
【００３６】コア３の変位は、数１または数２より、時
間ｔD1と時間ｔDOとの偏差（＝ｔD1−ｔDO）あるいは時
間ｔU1と時間ｔUOとの偏差（＝ｔU1−ｔUO）から検出す
ることができる。
間ｔD1と時間ｔDOとの偏差（＝ｔD1−ｔDO）あるいは時
間ｔU1と時間ｔUOとの偏差（＝ｔU1−ｔUO）から検出す
ることができる。
【００３７】なお、コア３が変位して検出コイル２のイ
ンダクタンスが減少（Ｌ２＜Ｌ）した時の過渡応答電圧
（図示せず）が基準電圧値ＶK1、基準電圧値ＶK2に到達
する時間をｔD2，ｔU2とすると、時間ｔD2または時間ｔ
U2は、数１または数２のインダクタンスＬ1に代えてイ
ンダクタンスＬ2（＜Ｌ1）とすることで算出することが
できる。
ンダクタンスが減少（Ｌ２＜Ｌ）した時の過渡応答電圧
（図示せず）が基準電圧値ＶK1、基準電圧値ＶK2に到達
する時間をｔD2，ｔU2とすると、時間ｔD2または時間ｔ
U2は、数１または数２のインダクタンスＬ1に代えてイ
ンダクタンスＬ2（＜Ｌ1）とすることで算出することが
できる。
【００３８】このように、この発明に係る変位検出器
は、コアの変位に対応して変化する検出コイルのインダ
クタンスによるパルス応答の過渡応答電圧Ｖが基準電圧
値に達するまでの時間に基づいてコアの変位を検出する
ので、検出コイルのインダクタンスの変化に比例した
（線形の）時間でコアの変位を検出することができる。
は、コアの変位に対応して変化する検出コイルのインダ
クタンスによるパルス応答の過渡応答電圧Ｖが基準電圧
値に達するまでの時間に基づいてコアの変位を検出する
ので、検出コイルのインダクタンスの変化に比例した
（線形の）時間でコアの変位を検出することができる。
【００３９】図１に示す変位検出器１は、パルス電源５
を独立したパルス発振器、またはマイクロプロセッサに
設け、基準クロックを分周したパルス発生器で構成しな
ければならないが、次に過渡応答電圧が基準電圧値に到
達する時間をパルス幅としてパルス発信するパルス発生
手段を用いることにより、変位検出の時間をディジタル
値として検出する実施の形態について説明する。
を独立したパルス発振器、またはマイクロプロセッサに
設け、基準クロックを分周したパルス発生器で構成しな
ければならないが、次に過渡応答電圧が基準電圧値に到
達する時間をパルス幅としてパルス発信するパルス発生
手段を用いることにより、変位検出の時間をディジタル
値として検出する実施の形態について説明する。
【００４０】図２はこの発明に係る変位検出器の一実施
の形態要部ブロック構成図である。図２において、変位
検出器１１は、変位可能なコア３（図１参照）と、コア
３の近傍に配置され、コア３の変位に対応してインダク
タンスＬが変化する検出コイル２と、検出コイル２に直
列に接続される基準抵抗器ＲFと、ダイオードＤと、イ
ンダクタンスＬの変化に伴い発生する過渡応答電圧ＶA
が基準電圧値ＶBに達するまでの時間をパルス幅とした
パルスを発生するパルス発生手段１２を備える。
の形態要部ブロック構成図である。図２において、変位
検出器１１は、変位可能なコア３（図１参照）と、コア
３の近傍に配置され、コア３の変位に対応してインダク
タンスＬが変化する検出コイル２と、検出コイル２に直
列に接続される基準抵抗器ＲFと、ダイオードＤと、イ
ンダクタンスＬの変化に伴い発生する過渡応答電圧ＶA
が基準電圧値ＶBに達するまでの時間をパルス幅とした
パルスを発生するパルス発生手段１２を備える。
【００４１】基準抵抗ＲFは、一端を電源ＶP（例えば、
５Ｖ）に接続するとともに、他端を検出コイル２（イン
ダクタンスＬ）に直列接続する。検出コイル２は、他端
をパルス発生手段１２を介して接地（ＧＮＤ）するか開
放するように構成する。ダイオードＤは、検出コイル２
の他端と電源ＶP間に接続し、後述するパルス発生手段
１２のスイッチング素子１５がオフ動作した時に検出コ
イル２のインダクタンスＬに発生するサージ電圧を吸収
して電源ＶPの電圧（５Ｖ）に抑制する。なお、過渡応
答電圧ＶAは図１の（ｃ）図に示すＶOK，ＶOLに相当す
る。
５Ｖ）に接続するとともに、他端を検出コイル２（イン
ダクタンスＬ）に直列接続する。検出コイル２は、他端
をパルス発生手段１２を介して接地（ＧＮＤ）するか開
放するように構成する。ダイオードＤは、検出コイル２
の他端と電源ＶP間に接続し、後述するパルス発生手段
１２のスイッチング素子１５がオフ動作した時に検出コ
イル２のインダクタンスＬに発生するサージ電圧を吸収
して電源ＶPの電圧（５Ｖ）に抑制する。なお、過渡応
答電圧ＶAは図１の（ｃ）図に示すＶOK，ＶOLに相当す
る。
【００４２】パルス発生手段１２は、過渡応答電圧ＶA
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて検
出コイル２を接地または開放するスイッチング素子１５
を備える。
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて検
出コイル２を接地または開放するスイッチング素子１５
を備える。
【００４３】比較手段１３は、演算増幅器等のコンパレ
ータで構成し、基準電圧値ＶBが非反転入力（＋入力）
に供給され、過渡応答電圧ＶAが反転入力（−入力）に
供給される。また、比較手段１３は、過渡応答電圧ＶA
と基準電圧値ＶBを比較し、比較信号ＶCを反転手段１４
および抵抗器Ｒ3を介して反転入力（＋入力）に帰還
（フィードバック）する。
ータで構成し、基準電圧値ＶBが非反転入力（＋入力）
に供給され、過渡応答電圧ＶAが反転入力（−入力）に
供給される。また、比較手段１３は、過渡応答電圧ＶA
と基準電圧値ＶBを比較し、比較信号ＶCを反転手段１４
および抵抗器Ｒ3を介して反転入力（＋入力）に帰還
（フィードバック）する。
【００４４】基準電圧設定手段１６は、比較手段１３、
抵抗器Ｒ1〜Ｒ3を備え、電源電圧ＶP（５Ｖ）、比較信
号ＶC（５Ｖまたは０Ｖ）を抵抗器Ｒ1〜Ｒ3で分圧して
数３で表される比較的高い（高電位の）基準電圧値ＶTH
および比較的低い（低電位の）基準電圧値ＶTLを交互に
比較手段１３の反転入力（＋入力）に供給する。なお、
基準電圧設定手段１６は、過渡応答電圧ＶAに対して２
つの基準電圧値ＶTHおよび基準電圧値ＶTLのヒステリシ
ス特性を有する。
抵抗器Ｒ1〜Ｒ3を備え、電源電圧ＶP（５Ｖ）、比較信
号ＶC（５Ｖまたは０Ｖ）を抵抗器Ｒ1〜Ｒ3で分圧して
数３で表される比較的高い（高電位の）基準電圧値ＶTH
および比較的低い（低電位の）基準電圧値ＶTLを交互に
比較手段１３の反転入力（＋入力）に供給する。なお、
基準電圧設定手段１６は、過渡応答電圧ＶAに対して２
つの基準電圧値ＶTHおよび基準電圧値ＶTLのヒステリシ
ス特性を有する。
【００４５】
【数３】ＶTH＝Ｒ2（Ｒ1＋Ｒ3）＊ＶP／Ｒ ＶTL＝Ｒ2Ｒ3＊ＶP／Ｒ ただし、Ｒ＝Ｒ1Ｒ2＋Ｒ2Ｒ3＋Ｒ3Ｒ1
【００４６】反転手段１４は、インバータ等で構成し、
比較手段１３から供給される比較信号ＶCの極性を反転
させた反転信号ＶDを抵抗器ＲBを介してスイッチング素
子１５を構成するＮＰＮトランジスタのベースに供給す
る。
比較手段１３から供給される比較信号ＶCの極性を反転
させた反転信号ＶDを抵抗器ＲBを介してスイッチング素
子１５を構成するＮＰＮトランジスタのベースに供給す
る。
【００４７】また、反転信号ＶDは、インダクタンスＬ
の変化に対応した過渡応答電圧ＶAが２つの基準電圧値
ＶTHおよび基準電圧値ＶTLのそれぞれに到達する時間を
それぞれのパルス幅としたパルス発振の出力となる。
の変化に対応した過渡応答電圧ＶAが２つの基準電圧値
ＶTHおよび基準電圧値ＶTLのそれぞれに到達する時間を
それぞれのパルス幅としたパルス発振の出力となる。
【００４８】スイッチング素子１５は、ＮＰＮトランジ
スタで構成し、反転手段１４から供給される反転信号Ｖ
Dに基づいてオン／オフ動作を行い、インダクタンスＬ
の検出コイル２を接地（ＧＮＤ）したり、開放したりす
る。なお、スイッチング素子１５は、ＮチャネルＭＯＳ
ＦＥＴ（電界効果トランジスタ）で構成してもよい。
スタで構成し、反転手段１４から供給される反転信号Ｖ
Dに基づいてオン／オフ動作を行い、インダクタンスＬ
の検出コイル２を接地（ＧＮＤ）したり、開放したりす
る。なお、スイッチング素子１５は、ＮチャネルＭＯＳ
ＦＥＴ（電界効果トランジスタ）で構成してもよい。
【００４９】次に、図２のパルス発生手段の動作を図３
の波形図に基づいて説明する。図３は図２に示すパルス
発生手段の各部動作波形図である。図３において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
反転信号（パルス発振出力）ＶDの波形を示す。
の波形図に基づいて説明する。図３は図２に示すパルス
発生手段の各部動作波形図である。図３において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
反転信号（パルス発振出力）ＶDの波形を示す。
【００５０】初期状態で比較信号ＶCがＨレベルの場
合、基準電圧値ＶBは基準電圧値ＶTHに設定されてお
り、過渡応答電圧ＶAはＬレベルから時間経過とともに
指数関数的に上昇する。この状態では、比較信号ＶCは
Ｈレベル、反転信号ＶDはＬレベルであり、ＮＰＮトラ
ンジスタ（スイッチング素子１５）はオフ状態にある。
合、基準電圧値ＶBは基準電圧値ＶTHに設定されてお
り、過渡応答電圧ＶAはＬレベルから時間経過とともに
指数関数的に上昇する。この状態では、比較信号ＶCは
Ｈレベル、反転信号ＶDはＬレベルであり、ＮＰＮトラ
ンジスタ（スイッチング素子１５）はオフ状態にある。
【００５１】過渡応答電圧ＶAが上昇して基準電圧値ＶT
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベルとなり、このＨレベルの反転信号ＶDが抵抗
器ＲBを介してＮＰＮトランジスタをオン状態に駆動す
る。なお、比較信号ＶCがＬレベルになると、基準電圧
値ＶBは基準電圧値ＶTLに設定が変更される。
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベルとなり、このＨレベルの反転信号ＶDが抵抗
器ＲBを介してＮＰＮトランジスタをオン状態に駆動す
る。なお、比較信号ＶCがＬレベルになると、基準電圧
値ＶBは基準電圧値ＶTLに設定が変更される。
【００５２】ＮＰＮトランジスタがオン状態になると、
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、反転信号ＶDはＨレベルを保つ。
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、反転信号ＶDはＨレベルを保つ。
【００５３】過渡応答電圧ＶAが下降して設定変更され
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなり、このＬレベルの反
転信号ＶDが抵抗器ＲBを介してＮＰＮトランジスタをオ
フ状態に駆動する。なお、比較信号ＶCがＨレベルにな
ると、基準電圧値ＶBは再び基準電圧値ＶTHに設定され
る。
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなり、このＬレベルの反
転信号ＶDが抵抗器ＲBを介してＮＰＮトランジスタをオ
フ状態に駆動する。なお、比較信号ＶCがＨレベルにな
ると、基準電圧値ＶBは再び基準電圧値ＶTHに設定され
る。
【００５４】続いて、ＮＰＮトランジスタがオフ状態に
なると、過渡応答電圧ＶAは再び上昇し、この上昇は基
準電圧値ＶTHに到達するまで継続する。なお、この状態
では、比較信号ＶCはＨレベル、反転信号ＶDはＬレベル
を保持する。
なると、過渡応答電圧ＶAは再び上昇し、この上昇は基
準電圧値ＶTHに到達するまで継続する。なお、この状態
では、比較信号ＶCはＨレベル、反転信号ＶDはＬレベル
を保持する。
【００５５】過渡応答電圧ＶAが基準電圧値ＶTHに到達
すると、比較信号ＶCがＬレベル、反転信号ＶDがＨレベ
ルとなり、Ｈレベルの反転信号ＶDが抵抗器ＲBを介して
ＮＰＮトランジスタをオン状態に駆動する。なお、比較
信号ＶCがＬレベルになると、基準電圧値ＶBは基準電圧
値ＶTHに設定される。
すると、比較信号ＶCがＬレベル、反転信号ＶDがＨレベ
ルとなり、Ｈレベルの反転信号ＶDが抵抗器ＲBを介して
ＮＰＮトランジスタをオン状態に駆動する。なお、比較
信号ＶCがＬレベルになると、基準電圧値ＶBは基準電圧
値ＶTHに設定される。
【００５６】以降、過渡応答電圧ＶAが基準電圧値ＶTH
から基準電圧値ＶTLに到達する時間を経由し、過渡応答
電圧ＶAが基準電圧値ＶTLから基準電圧値ＶTHに到達す
る時間までを周期としたパルス発振を継続し、反転信号
ＶD（パルス発振出力）を出力信号ＶDとして検出するこ
とができる。
から基準電圧値ＶTLに到達する時間を経由し、過渡応答
電圧ＶAが基準電圧値ＶTLから基準電圧値ＶTHに到達す
る時間までを周期としたパルス発振を継続し、反転信号
ＶD（パルス発振出力）を出力信号ＶDとして検出するこ
とができる。
【００５７】過渡応答電圧ＶAが基準電圧値ＶTHから基
準電圧値ＶTLに達する時間をｔU、過渡応答電圧ＶAが基
準電圧値ＶTLから基準電圧値ＶTHに達する時間をｔDと
すると、時間ｔUと時間ｔDの和ＴOS（＝ｔU＋ｔD）がパ
ルス発振の周期となる。
準電圧値ＶTLに達する時間をｔU、過渡応答電圧ＶAが基
準電圧値ＶTLから基準電圧値ＶTHに達する時間をｔDと
すると、時間ｔUと時間ｔDの和ＴOS（＝ｔU＋ｔD）がパ
ルス発振の周期となる。
【００５８】コア３の変位に対応して変化した検出コイ
ル２のインダクタンスＬ1に対するパルス発振の周期ＴO
S1と、コア３が検出コイル２の中立位置にある状態の検
出コイル２のインダクタンスＬに対するパルス発振の周
期ＴOSLの偏差（＝ＴOS1−ＴOSL）を演算することによ
り、コア３の変位に対応した時間（＝ＴOS1−ＴOSL）を
検出することができる。
ル２のインダクタンスＬ1に対するパルス発振の周期ＴO
S1と、コア３が検出コイル２の中立位置にある状態の検
出コイル２のインダクタンスＬに対するパルス発振の周
期ＴOSLの偏差（＝ＴOS1−ＴOSL）を演算することによ
り、コア３の変位に対応した時間（＝ＴOS1−ＴOSL）を
検出することができる。
【００５９】なお、予めコア３が検出コイル２の中立位
置にある状態のパルス発振の周期ＴOSLを記憶してお
き、コア３に変位がある時のパルス発振の周期ＴOS1を
検出し、周期ＴOS1と周期ＴOSLの偏差を演算してコア３
の変位に対応した時間（＝ＴOS1−ＴOSL）を検出しても
よい。
置にある状態のパルス発振の周期ＴOSLを記憶してお
き、コア３に変位がある時のパルス発振の周期ＴOS1を
検出し、周期ＴOS1と周期ＴOSLの偏差を演算してコア３
の変位に対応した時間（＝ＴOS1−ＴOSL）を検出しても
よい。
【００６０】また、周期ＴOS1はパルスでディジタル値
として検出するので、図２に示すパルス発生手段１２
と、演算系を構成するマイクロプロセッサ等を有する制
御部が距離的に離れて配線されていても、外乱ノイズな
どの影響を少なくして変位検出を実行することができ
る。
として検出するので、図２に示すパルス発生手段１２
と、演算系を構成するマイクロプロセッサ等を有する制
御部が距離的に離れて配線されていても、外乱ノイズな
どの影響を少なくして変位検出を実行することができ
る。
【００６１】このように、この発明に係る変位検出器
は、インダクタンスの変化に伴い発生する過渡応答電圧
が基準電圧値に達するまでの時間をパルス幅としたパル
スを発生するパルス発生手段とを備えたので、コアの変
位をパルスのパルス幅とするディジタル量で検出するこ
とができる。
は、インダクタンスの変化に伴い発生する過渡応答電圧
が基準電圧値に達するまでの時間をパルス幅としたパル
スを発生するパルス発生手段とを備えたので、コアの変
位をパルスのパルス幅とするディジタル量で検出するこ
とができる。
【００６２】また、この発明に係るパルス発生手段は、
検出コイルを接地または開放してインダクタンスの変化
に対応した過渡応答電圧が２つの基準電圧値に達するそ
れぞれの時間をパルス幅とした周期のパルスを発生する
ので、このパルス周期に基づいてコアの変位を検出する
ことができる。
検出コイルを接地または開放してインダクタンスの変化
に対応した過渡応答電圧が２つの基準電圧値に達するそ
れぞれの時間をパルス幅とした周期のパルスを発生する
ので、このパルス周期に基づいてコアの変位を検出する
ことができる。
【００６３】図４はこの発明に係る変位検出器の別実施
の形態要部ブロック構成図である。図４において、変位
検出器２１は、図２に示す変位検出器１１と較べてパル
ス発生手段２２のみが異なる。
の形態要部ブロック構成図である。図４において、変位
検出器２１は、図２に示す変位検出器１１と較べてパル
ス発生手段２２のみが異なる。
【００６４】パルス発生手段２２は、過渡応答電圧ＶA
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて一
定パルス幅の単一パルスを発生する単一パルス発生手段
１７、反転信号ＶDおよび単一パルス発生手段１７から
の出力信号ＶDOの論理積を演算する論理積演算手段１
８、この論理積演算手段１８からの論理積信号ＶEに基
づいて検出コイル２を接地または開放するスイッチング
素子１５を備える。
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて一
定パルス幅の単一パルスを発生する単一パルス発生手段
１７、反転信号ＶDおよび単一パルス発生手段１７から
の出力信号ＶDOの論理積を演算する論理積演算手段１
８、この論理積演算手段１８からの論理積信号ＶEに基
づいて検出コイル２を接地または開放するスイッチング
素子１５を備える。
【００６５】なお、比較手段１３、基準電圧設定手段１
６、反転手段１４およびスイッチング素子１５は、図２
に示すパルス発生手段１２と同一の構成ならびに作用を
有するので、説明を省略する。
６、反転手段１４およびスイッチング素子１５は、図２
に示すパルス発生手段１２と同一の構成ならびに作用を
有するので、説明を省略する。
【００６６】単一パルス発生手段１７は、例えばワンシ
ョットマルチバイブレータで構成し、反転手段１４から
供給される反転信号ＶDの立下りをトリガとして一定パ
ルス幅のＬレベル単一パルスを発生し、この単一パルス
を出力信号ＶDOとして論理積演算手段１８に供給すると
ともに、インダクタンスＬの変化に対応した過渡応答電
圧ＶAが電源ＶP（例えば、５Ｖ）から基準電圧値ＶTLに
到達する時間と単一パルス幅をそれぞれのパルス幅とし
たパルス発振の出力となる。
ョットマルチバイブレータで構成し、反転手段１４から
供給される反転信号ＶDの立下りをトリガとして一定パ
ルス幅のＬレベル単一パルスを発生し、この単一パルス
を出力信号ＶDOとして論理積演算手段１８に供給すると
ともに、インダクタンスＬの変化に対応した過渡応答電
圧ＶAが電源ＶP（例えば、５Ｖ）から基準電圧値ＶTLに
到達する時間と単一パルス幅をそれぞれのパルス幅とし
たパルス発振の出力となる。
【００６７】論理積演算手段１８は、ＡＮＤ回路で構成
し、反転手段１４から供給される反転信号ＶDと単一パ
ルス発生手段１７から供給される出力信号ＶDOの論理積
を演算し、論理積信号ＶE（＝ＶD＊ＶDO）を抵抗器ＲB
を介してスイッチング素子１５を構成するＮＰＮトラン
ジスタのベースに供給する。
し、反転手段１４から供給される反転信号ＶDと単一パ
ルス発生手段１７から供給される出力信号ＶDOの論理積
を演算し、論理積信号ＶE（＝ＶD＊ＶDO）を抵抗器ＲB
を介してスイッチング素子１５を構成するＮＰＮトラン
ジスタのベースに供給する。
【００６８】論理積演算手段１８から供給される論理積
信号ＶEにより、ＮＰＮトランジスタはオン／オフ駆動
され、検出コイル２を接地あるいは開放する。
信号ＶEにより、ＮＰＮトランジスタはオン／オフ駆動
され、検出コイル２を接地あるいは開放する。
【００６９】次に、図４のパルス発生手段の動作を図５
の波形図に基づいて説明する。図５は図４に示すパルス
発生手段の各部動作波形図である。図５において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
反転信号ＶDの波形、は出力信号ＶDOの波形、は論
理積信号ＶEの波形を示す。
の波形図に基づいて説明する。図５は図４に示すパルス
発生手段の各部動作波形図である。図５において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
反転信号ＶDの波形、は出力信号ＶDOの波形、は論
理積信号ＶEの波形を示す。
【００７０】初期状態で比較信号ＶCがＨレベルの場
合、基準電圧値ＶBは基準電圧値ＶTHに設定されてお
り、過渡応答電圧ＶAはＬレベルから時間経過とともに
指数関数的に上昇する。この状態では、比較信号ＶCは
Ｈレベル、反転信号ＶDはＬレベル、出力信号ＶDOはＨ
レベル、論理積信号ＶEはＬレベルにあり、ＮＰＮトラ
ンジスタ（スイッチング素子１５）はオフ状態にある。
合、基準電圧値ＶBは基準電圧値ＶTHに設定されてお
り、過渡応答電圧ＶAはＬレベルから時間経過とともに
指数関数的に上昇する。この状態では、比較信号ＶCは
Ｈレベル、反転信号ＶDはＬレベル、出力信号ＶDOはＨ
レベル、論理積信号ＶEはＬレベルにあり、ＮＰＮトラ
ンジスタ（スイッチング素子１５）はオフ状態にある。
【００７１】過渡応答電圧ＶAが上昇して基準電圧値ＶT
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベル、出力信号ＶDOはＨレベル、論理積信号ＶE
はＨレベルとなり、このＨレベルの論理積信号ＶEが抵
抗器ＲBを介してＮＰＮトランジスタをオン状態に駆動
する。なお、比較信号ＶCがＬレベルになると、基準電
圧値ＶBは基準電圧値ＶTLに設定が変更される。
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベル、出力信号ＶDOはＨレベル、論理積信号ＶE
はＨレベルとなり、このＨレベルの論理積信号ＶEが抵
抗器ＲBを介してＮＰＮトランジスタをオン状態に駆動
する。なお、比較信号ＶCがＬレベルになると、基準電
圧値ＶBは基準電圧値ＶTLに設定が変更される。
【００７２】ＮＰＮトランジスタがオン状態になると、
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、反転信号ＶDはＨレベル、出力信号ＶDOは
Ｈレベル、論理積信号ＶEはＨレベルを保つ。
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、反転信号ＶDはＨレベル、出力信号ＶDOは
Ｈレベル、論理積信号ＶEはＨレベルを保つ。
【００７３】過渡応答電圧ＶAが下降して設定変更され
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなるが、反転信号ＶDの立
下り（の下向き矢印表示）をトリガにして単一パルス
発生手段１７が一定パルス幅（時間Ｔ01）のＬレベル単
一パルスの出力信号ＶDOを発生するため、出力信号ＶDO
はＬレベル、論理積信号ＶEはＬレベルとなり、このＬ
レベルの論理積信号ＶEが抵抗器ＲBを介してＮＰＮトラ
ンジスタをオフ状態に駆動する。なお、比較信号ＶCが
Ｈレベルになると、基準電圧値ＶBは再び基準電圧値ＶT
Hに設定される。
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなるが、反転信号ＶDの立
下り（の下向き矢印表示）をトリガにして単一パルス
発生手段１７が一定パルス幅（時間Ｔ01）のＬレベル単
一パルスの出力信号ＶDOを発生するため、出力信号ＶDO
はＬレベル、論理積信号ＶEはＬレベルとなり、このＬ
レベルの論理積信号ＶEが抵抗器ＲBを介してＮＰＮトラ
ンジスタをオフ状態に駆動する。なお、比較信号ＶCが
Ｈレベルになると、基準電圧値ＶBは再び基準電圧値ＶT
Hに設定される。
【００７４】続いて、ＮＰＮトランジスタがオフ状態に
なると、過渡応答電圧ＶAは再び上昇し、基準電圧値ＶT
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベルとなるが、出力信号ＶDOは単一パルスの一定
パルス幅（時間Ｔ01）を充分長く設定してＬレベルを保
持するため、論理積信号ＶEもＬレベルを保持する。Ｌ
レベルの論理積信号ＶEにより、ＮＰＮトランジスタが
オフ状態を保持するため、過渡応答電圧ＶAは基準電圧
値ＶTHを超えて（ＶA＞ＶTH）も上昇を続け、電源ＶP
（例えば、５Ｖ）に限りなく近い値となる。なお、比較
信号ＶCがＬレベルになった時点で、基準電圧値ＶBは基
準電圧値ＶTLに設定が変更される。
なると、過渡応答電圧ＶAは再び上昇し、基準電圧値ＶT
Hに到達すると、比較信号ＶCはＬレベル、反転信号ＶD
はＨレベルとなるが、出力信号ＶDOは単一パルスの一定
パルス幅（時間Ｔ01）を充分長く設定してＬレベルを保
持するため、論理積信号ＶEもＬレベルを保持する。Ｌ
レベルの論理積信号ＶEにより、ＮＰＮトランジスタが
オフ状態を保持するため、過渡応答電圧ＶAは基準電圧
値ＶTHを超えて（ＶA＞ＶTH）も上昇を続け、電源ＶP
（例えば、５Ｖ）に限りなく近い値となる。なお、比較
信号ＶCがＬレベルになった時点で、基準電圧値ＶBは基
準電圧値ＶTLに設定が変更される。
【００７５】過渡応答電圧ＶAが基準電圧値ＶTHを超え
て電源ＶP（例えば、５Ｖ）に近付いてる状態では、比
較信号ＶCはＬレベル、反転信号ＶDはＨレベルを保持す
る。
て電源ＶP（例えば、５Ｖ）に近付いてる状態では、比
較信号ＶCはＬレベル、反転信号ＶDはＨレベルを保持す
る。
【００７６】過渡応答電圧ＶAが電源ＶP（例えば、５
Ｖ）に限りなく近い値の状態で、出力信号ＶDOがＬレベ
ルの単一パルスから復旧（一定パルス幅：時間Ｔ01経過
後）してＨレベルになると論理積信号ＶEがＨレベルと
なり、抵抗器ＲBを介してＮＰＮトランジスタをオン駆
動する。
Ｖ）に限りなく近い値の状態で、出力信号ＶDOがＬレベ
ルの単一パルスから復旧（一定パルス幅：時間Ｔ01経過
後）してＨレベルになると論理積信号ＶEがＨレベルと
なり、抵抗器ＲBを介してＮＰＮトランジスタをオン駆
動する。
【００７７】ＮＰＮトランジスタがオン駆動されると、
過渡応答電圧ＶA（ほぼ５Ｖ）は指数関数的に下降して
基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなる。一方、反転信号ＶC
の立下りをトリガにして単一パルス発生手段１７がＬレ
ベルの単一パルス（一定パルス幅：時間Ｔ01）の出力信
号ＶDOを発生するため、反転信号ＶDと出力信号ＶDOの
論理積である論理積信号ＶEはＬレベルとなってＮＰＮ
トランジスタをオフ駆動する。過渡応答電圧ＶAがほぼ
５Ｖから基準電圧値ＶTLに到達する時間をＴL1とする
と、この時間ＴL1はコア３の変位に伴う検出コイル２の
インダクタンスの変化（例えば、Ｌ→Ｌ1）に対応した
値となる。
過渡応答電圧ＶA（ほぼ５Ｖ）は指数関数的に下降して
基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ル、反転信号ＶDはＬレベルとなる。一方、反転信号ＶC
の立下りをトリガにして単一パルス発生手段１７がＬレ
ベルの単一パルス（一定パルス幅：時間Ｔ01）の出力信
号ＶDOを発生するため、反転信号ＶDと出力信号ＶDOの
論理積である論理積信号ＶEはＬレベルとなってＮＰＮ
トランジスタをオフ駆動する。過渡応答電圧ＶAがほぼ
５Ｖから基準電圧値ＶTLに到達する時間をＴL1とする
と、この時間ＴL1はコア３の変位に伴う検出コイル２の
インダクタンスの変化（例えば、Ｌ→Ｌ1）に対応した
値となる。
【００７８】この状態以降については、上述した動作を
繰り返し、出力信号ＶDOは時間Ｔ01がＬレベルのパルス
幅、時間ＴL1がＨレベルのパルス幅の周期ＴOS1（＝Ｔ0
1＋ＴL1）のパルス発振としてコア３の変位を検出する
ことができる。
繰り返し、出力信号ＶDOは時間Ｔ01がＬレベルのパルス
幅、時間ＴL1がＨレベルのパルス幅の周期ＴOS1（＝Ｔ0
1＋ＴL1）のパルス発振としてコア３の変位を検出する
ことができる。
【００７９】コア３の変位に対応する時間は、コア３の
変位に対応して変化した検出コイル２のインダクタンス
Ｌ1に対するパルス発振の周期ＴOS1（＝Ｔ01＋ＴL1）
と、コア３が検出コイル２の中立位置にある状態の検出
コイル２のインダクタンスをＬに対するパルス発振の周
期（例えば、ＴOSL＝Ｔ01＋ＴL）との偏差（＝ＴOS−Ｔ
OSL）を演算することにより、コア３の変位に対応した
時間（＝ＴOS1−ＴOSL＝ＴL1−ＴL）を検出することが
できる。
変位に対応して変化した検出コイル２のインダクタンス
Ｌ1に対するパルス発振の周期ＴOS1（＝Ｔ01＋ＴL1）
と、コア３が検出コイル２の中立位置にある状態の検出
コイル２のインダクタンスをＬに対するパルス発振の周
期（例えば、ＴOSL＝Ｔ01＋ＴL）との偏差（＝ＴOS−Ｔ
OSL）を演算することにより、コア３の変位に対応した
時間（＝ＴOS1−ＴOSL＝ＴL1−ＴL）を検出することが
できる。
【００８０】また、コア３の変位に対応する時間は、周
期ＴOS1（＝Ｔ01＋ＴL1）および周期ＴOSL（＝Ｔ01＋Ｔ
L）をそれぞれＮ倍した値の偏差（＝Ｎ＊ＴOS1−Ｎ＊Ｔ
OSL）から検出してもよい。
期ＴOS1（＝Ｔ01＋ＴL1）および周期ＴOSL（＝Ｔ01＋Ｔ
L）をそれぞれＮ倍した値の偏差（＝Ｎ＊ＴOS1−Ｎ＊Ｔ
OSL）から検出してもよい。
【００８１】なお、時間ＴLおよび時間ＴL1は、過渡応
答電圧ＶAが電源ＶP（５Ｖ）から基準電圧値ＶTLに到達
するまでの時間であり、それぞれ数１に示す時間ｔDOお
よび時間ｔD1に相当する。
答電圧ＶAが電源ＶP（５Ｖ）から基準電圧値ＶTLに到達
するまでの時間であり、それぞれ数１に示す時間ｔDOお
よび時間ｔD1に相当する。
【００８２】このように、この発明に係るパルス発生手
段は、検出コイルを接地または開放してインダクタンス
の変化に対応した過渡応答電圧が２つの基準電圧値の低
電位に達する時間と単一パルスのパルス幅を周期とした
パルスを発生するので、このパルス周期に基づいてコア
の変位を検出することができる。
段は、検出コイルを接地または開放してインダクタンス
の変化に対応した過渡応答電圧が２つの基準電圧値の低
電位に達する時間と単一パルスのパルス幅を周期とした
パルスを発生するので、このパルス周期に基づいてコア
の変位を検出することができる。
【００８３】図２または図４の変位検出器１１，２１
は、基準抵抗器ＲFを電源ＶPに接続し、検出コイル２
（インダクタンスＬ）を接地（ＧＮＤ）または開放とし
た構成のものであるが、次に基準抵抗器ＲFを接地（Ｇ
ＮＤ）し、検出コイル２を電源ＶPに接続または電源ＶP
から開放する変位検出器について説明する。
は、基準抵抗器ＲFを電源ＶPに接続し、検出コイル２
（インダクタンスＬ）を接地（ＧＮＤ）または開放とし
た構成のものであるが、次に基準抵抗器ＲFを接地（Ｇ
ＮＤ）し、検出コイル２を電源ＶPに接続または電源ＶP
から開放する変位検出器について説明する。
【００８４】図６はこの発明に係る変位検出器の別実施
の形態要部ブロック構成図である。図６において、変位
検出器２５は、変位可能なコア３（図１参照）と、コア
３の近傍に配置され、コア３の変位に対応してインダク
タンスＬが変化する検出コイル２と、検出コイル２に直
列に接続される基準抵抗器ＲFと、ダイオードＤと、イ
ンダクタンスＬの変化に伴い発生する過渡応答電圧ＶA
が基準電圧値ＶBに達するまでの時間をパルス幅とした
パルスを発生するパルス発生手段２６を備える。
の形態要部ブロック構成図である。図６において、変位
検出器２５は、変位可能なコア３（図１参照）と、コア
３の近傍に配置され、コア３の変位に対応してインダク
タンスＬが変化する検出コイル２と、検出コイル２に直
列に接続される基準抵抗器ＲFと、ダイオードＤと、イ
ンダクタンスＬの変化に伴い発生する過渡応答電圧ＶA
が基準電圧値ＶBに達するまでの時間をパルス幅とした
パルスを発生するパルス発生手段２６を備える。
【００８５】基準抵抗ＲFは、一端を接地（ＧＮＤ）す
るとともに、他端を検出コイル２（インダクタンスＬ）
に直列接続する。検出コイル２は、他端をパルス発生手
段２６を介して電源ＶP（５Ｖ）に接続するか電源ＶP
（５Ｖ）から開放するように構成する。ダイオードＤ
は、検出コイル２の他端と接地（ＧＮＤ）間に接続し、
後述するパルス発生手段２６のスイッチング素子１９が
オフ動作した時に検出コイル２のインダクタンスＬに発
生する負のサージ電圧を吸収して接地電位（０Ｖ）に抑
制する。なお、過渡応答電圧ＶAは図１の（ｃ）図に示
すＶOK，ＶOLに相当する。
るとともに、他端を検出コイル２（インダクタンスＬ）
に直列接続する。検出コイル２は、他端をパルス発生手
段２６を介して電源ＶP（５Ｖ）に接続するか電源ＶP
（５Ｖ）から開放するように構成する。ダイオードＤ
は、検出コイル２の他端と接地（ＧＮＤ）間に接続し、
後述するパルス発生手段２６のスイッチング素子１９が
オフ動作した時に検出コイル２のインダクタンスＬに発
生する負のサージ電圧を吸収して接地電位（０Ｖ）に抑
制する。なお、過渡応答電圧ＶAは図１の（ｃ）図に示
すＶOK，ＶOLに相当する。
【００８６】パルス発生手段２６は、過渡応答電圧ＶA
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて検
出コイル２を電源ＶP（５Ｖ）に接続または電源ＶP（５
Ｖ）から開放するスイッチング素子１９を備える。な
お、比較手段１３、反転手段１４および基準電圧設定手
段１６は、図２に示すものと同一構成、作用を有するの
で説明を省略する。
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較信号ＶCを反転する反転手
段１４、反転手段１４からの反転信号ＶDに基づいて検
出コイル２を電源ＶP（５Ｖ）に接続または電源ＶP（５
Ｖ）から開放するスイッチング素子１９を備える。な
お、比較手段１３、反転手段１４および基準電圧設定手
段１６は、図２に示すものと同一構成、作用を有するの
で説明を省略する。
【００８７】スイッチング素子１９は、ＰＮＰトランジ
スタで構成し、反転手段１４から供給される反転信号Ｖ
Dに基づいてオン／オフ動作を行い、インダクタンスＬ
の検出コイル２を電源ＶP（５Ｖ）に接続したり、電源
ＶP（５Ｖ）から開放したりする。なお、スイッチング
素子１９は、ＰチャネルＭＯＳＦＥＴ（電界効果トラン
ジスタ）で構成してもよい。
スタで構成し、反転手段１４から供給される反転信号Ｖ
Dに基づいてオン／オフ動作を行い、インダクタンスＬ
の検出コイル２を電源ＶP（５Ｖ）に接続したり、電源
ＶP（５Ｖ）から開放したりする。なお、スイッチング
素子１９は、ＰチャネルＭＯＳＦＥＴ（電界効果トラン
ジスタ）で構成してもよい。
【００８８】パルス発生手段２６の過渡応答電圧ＶA、
比較信号ＶCおよび反転信号（パルス発振出力）ＶDは、
図３に示す波形と同じなので説明を省略する。
比較信号ＶCおよび反転信号（パルス発振出力）ＶDは、
図３に示す波形と同じなので説明を省略する。
【００８９】図３に示すように、パルス発生手段２６
は、コア３の変位に対応して変化した検出コイル２のイ
ンダクタンスＬ1に対するパルス発振の周期ＴOS1と、コ
ア３が検出コイル２の中立位置にある状態の検出コイル
２のインダクタンスをＬに対するパルス発振の周期ＴOS
Lの偏差（＝ＴOS1−ＴOSL）を演算することにより、コ
ア３の変位に対応した時間（＝ＴOS1−ＴOSL）を検出す
ることができる。
は、コア３の変位に対応して変化した検出コイル２のイ
ンダクタンスＬ1に対するパルス発振の周期ＴOS1と、コ
ア３が検出コイル２の中立位置にある状態の検出コイル
２のインダクタンスをＬに対するパルス発振の周期ＴOS
Lの偏差（＝ＴOS1−ＴOSL）を演算することにより、コ
ア３の変位に対応した時間（＝ＴOS1−ＴOSL）を検出す
ることができる。
【００９０】なお、予めコア３が検出コイル２の中立位
置にある状態のパルス発振の周期ＴOSLを記憶してお
き、コア３に変位がある時のパルス発振の周期ＴOS1を
検出し、周期ＴOS1と周期ＴOSLの偏差を演算してコア３
の変位に対応した時間（＝ＴOS1−ＴOSL）を検出しても
よい。
置にある状態のパルス発振の周期ＴOSLを記憶してお
き、コア３に変位がある時のパルス発振の周期ＴOS1を
検出し、周期ＴOS1と周期ＴOSLの偏差を演算してコア３
の変位に対応した時間（＝ＴOS1−ＴOSL）を検出しても
よい。
【００９１】このように、この発明に係るパルス発生手
段は、検出コイルを電源に接続または電源から開放して
インダクタンスの変化に対応した過渡応答電圧が２つの
基準電圧値に達するそれぞれの時間をパルス幅とした周
期のパルスを発生するので、このパルス周期に基づいて
コアの変位を検出することができる。
段は、検出コイルを電源に接続または電源から開放して
インダクタンスの変化に対応した過渡応答電圧が２つの
基準電圧値に達するそれぞれの時間をパルス幅とした周
期のパルスを発生するので、このパルス周期に基づいて
コアの変位を検出することができる。
【００９２】図７はこの発明に係る変位検出器の別実施
の形態要部ブロック構成図である。図７において、変位
検出器２７は、図６に示す変位検出器２５と較べてパル
ス発生手段２８のみが異なる。
の形態要部ブロック構成図である。図７において、変位
検出器２７は、図６に示す変位検出器２５と較べてパル
ス発生手段２８のみが異なる。
【００９３】パルス発生手段２８は、過渡応答電圧ＶA
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較ＶCに基づいて一定パルス
幅の単一パルスを発生する単一パルス発生手段１７、比
較信号ＶCおよび単一パルス発生手段１７からの出力信
号ＶDOの否定論理積を演算する否定論理積演算手段３
０、この否定論理積演算手段３０からの否定論理積信号
ＶEに基づいて検出コイル２を電源ＶP（５Ｖ）に接地ま
たは電源ＶP（５Ｖ）から開放するスイッチング素子１
９を備える。
と基準電圧値ＶBを比較する比較手段１３、２つの基準
電圧値ＶTH，ＶTLを交互に設定する基準電圧設定手段１
６、比較手段１３からの比較ＶCに基づいて一定パルス
幅の単一パルスを発生する単一パルス発生手段１７、比
較信号ＶCおよび単一パルス発生手段１７からの出力信
号ＶDOの否定論理積を演算する否定論理積演算手段３
０、この否定論理積演算手段３０からの否定論理積信号
ＶEに基づいて検出コイル２を電源ＶP（５Ｖ）に接地ま
たは電源ＶP（５Ｖ）から開放するスイッチング素子１
９を備える。
【００９４】なお、比較手段１３、基準電圧設定手段１
６およびスイッチング素子１９は、図６に示すパルス発
生手段２６と同一の構成ならびに作用を有するので、説
明を省略する。
６およびスイッチング素子１９は、図６に示すパルス発
生手段２６と同一の構成ならびに作用を有するので、説
明を省略する。
【００９５】単一パルス発生手段１７は、例えばワンシ
ョットマルチバイブレータで構成し、比較手段１３から
供給される比較信号ＶCの立下りをトリガとして一定パ
ルス幅のＬレベル単一パルスを発生し、この単一パルス
を出力信号ＶDOとして否定論理積演算手段３０に供給す
るとともに、インダクタンスＬの変化に対応した過渡応
答電圧ＶAが接地電圧（０Ｖ）から基準電圧値ＶTHに到
達する時間と単一パルス幅をそれぞれのパルス幅とした
パルス発振の出力となる。
ョットマルチバイブレータで構成し、比較手段１３から
供給される比較信号ＶCの立下りをトリガとして一定パ
ルス幅のＬレベル単一パルスを発生し、この単一パルス
を出力信号ＶDOとして否定論理積演算手段３０に供給す
るとともに、インダクタンスＬの変化に対応した過渡応
答電圧ＶAが接地電圧（０Ｖ）から基準電圧値ＶTHに到
達する時間と単一パルス幅をそれぞれのパルス幅とした
パルス発振の出力となる。
【００９６】否定論理積演算手段３０は、ＮＡＮＤ回路
で構成し、比較手段１３から供給される比較信号ＶCと
単一パルス発生手段１７から供給される出力信号ＶDOの
否定論理積を演算し、否定論理積信号ＶE（＝ＶC＊ＶD
O）を抵抗器ＲBを介してスイッチング素子１９を構成す
るＰＮＰトランジスタのベースに供給する。
で構成し、比較手段１３から供給される比較信号ＶCと
単一パルス発生手段１７から供給される出力信号ＶDOの
否定論理積を演算し、否定論理積信号ＶE（＝ＶC＊ＶD
O）を抵抗器ＲBを介してスイッチング素子１９を構成す
るＰＮＰトランジスタのベースに供給する。
【００９７】否定論理積演算手段３０から供給される否
定論理積信号ＶEにより、ＰＮＰトランジスタはオン／
オフ駆動され、検出コイル２を電源ＶP（５Ｖ）に接続
または電源ＶP（５Ｖ）から開放する。
定論理積信号ＶEにより、ＰＮＰトランジスタはオン／
オフ駆動され、検出コイル２を電源ＶP（５Ｖ）に接続
または電源ＶP（５Ｖ）から開放する。
【００９８】次に、図７のパルス発生手段の動作を図８
の波形図に基づいて説明する。図８は図７に示すパルス
発生手段の各部動作波形図である。図８において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
出力信号ＶDOの波形、は否定論理積信号ＶEの波形を
示す。
の波形図に基づいて説明する。図８は図７に示すパルス
発生手段の各部動作波形図である。図８において、は
過渡応答電圧ＶAの波形、は比較信号ＶCの波形、は
出力信号ＶDOの波形、は否定論理積信号ＶEの波形を
示す。
【００９９】初期状態で比較信号ＶCおよび出力信号ＶD
OがＨレベルの場合、否定論理積信号ＶEがＬレベルとな
ってスイッチング素子１９を構成するＰＮＰトランジス
タはオン状態で、基準電圧値ＶBは基準電圧値ＶTHに設
定されており、過渡応答電圧ＶAはＬレベルから時間経
過とともに指数関数的に上昇する。
OがＨレベルの場合、否定論理積信号ＶEがＬレベルとな
ってスイッチング素子１９を構成するＰＮＰトランジス
タはオン状態で、基準電圧値ＶBは基準電圧値ＶTHに設
定されており、過渡応答電圧ＶAはＬレベルから時間経
過とともに指数関数的に上昇する。
【０１００】過渡応答電圧ＶAが上昇して基準電圧値ＶT
Hに到達すると、比較信号ＶCはＬレベルとなるが、比較
信号ＶCの立下り（の下向き矢印表示）をトリガにし
て単一パルス発生手段１７が一定パルス幅（時間Ｔ02）
のＬレベル単一パルスの出力信号ＶDOを発生するため、
出力信号ＶDOはＬレベル、否定論理積信号ＶEはＬレベ
ルの比較信号ＶCとＬレベルの出力信号ＶDOの否定論理
積であるＨレベルとなり、このＨレベルの否定論理積信
号ＶEが抵抗器ＲBを介してＰＮＰトランジスタをオフ状
態に駆動する。なお、比較信号ＶCがＬレベルになる
と、基準電圧値ＶBは基準電圧値ＶTLに設定が変更され
る。
Hに到達すると、比較信号ＶCはＬレベルとなるが、比較
信号ＶCの立下り（の下向き矢印表示）をトリガにし
て単一パルス発生手段１７が一定パルス幅（時間Ｔ02）
のＬレベル単一パルスの出力信号ＶDOを発生するため、
出力信号ＶDOはＬレベル、否定論理積信号ＶEはＬレベ
ルの比較信号ＶCとＬレベルの出力信号ＶDOの否定論理
積であるＨレベルとなり、このＨレベルの否定論理積信
号ＶEが抵抗器ＲBを介してＰＮＰトランジスタをオフ状
態に駆動する。なお、比較信号ＶCがＬレベルになる
と、基準電圧値ＶBは基準電圧値ＶTLに設定が変更され
る。
【０１０１】ＰＮＰトランジスタがオフ状態になると、
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、出力信号ＶDOはＬレベル、否定論理積信号
ＶEはＨレベルを保つ。
過渡応答電圧ＶAは基準電圧値ＶTHから時間経過ととも
に指数関数的に下降する。この状態では、比較信号ＶC
はＬレベル、出力信号ＶDOはＬレベル、否定論理積信号
ＶEはＨレベルを保つ。
【０１０２】過渡応答電圧ＶAが下降して設定変更され
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ルとなるが、出力信号ＶDOは一定パルス幅（時間Ｔ02）
までＬレベルを保持する。なお、出力信号ＶDOの一定パ
ルス幅（時間Ｔ02）は、単一パルス発生手段１７の単一
パルス幅を過渡応答電圧ＶAが０Ｖに限りなく近付く時
間に設定する。また、過渡応答電圧ＶAが基準電圧値ＶT
Lに到達した時点で、基準電圧値ＶBは基準電圧値ＶTHに
設定される。
た基準電圧値ＶTLに到達すると、比較信号ＶCはＨレベ
ルとなるが、出力信号ＶDOは一定パルス幅（時間Ｔ02）
までＬレベルを保持する。なお、出力信号ＶDOの一定パ
ルス幅（時間Ｔ02）は、単一パルス発生手段１７の単一
パルス幅を過渡応答電圧ＶAが０Ｖに限りなく近付く時
間に設定する。また、過渡応答電圧ＶAが基準電圧値ＶT
Lに到達した時点で、基準電圧値ＶBは基準電圧値ＶTHに
設定される。
【０１０３】一定パルス幅（時間Ｔ02）まで時間が経過
すると、出力信号ＶDOはＨレベルに復旧し、この時に比
較信号ＶCはＨレベルであるから、否定論理積信号ＶEは
Ｌレベルとなり、抵抗器ＲBを介してＰＮＰトランジス
タをオン状態に駆動する。
すると、出力信号ＶDOはＨレベルに復旧し、この時に比
較信号ＶCはＨレベルであるから、否定論理積信号ＶEは
Ｌレベルとなり、抵抗器ＲBを介してＰＮＰトランジス
タをオン状態に駆動する。
【０１０４】ＰＮＰトランジスタがオン状態になると、
過渡応答電圧ＶAは、ほぼ０Ｖから指数関数的に上昇し
て基準電圧値ＶTHに到達すると、比較信号ＶCはＬレベ
ル、出力信号ＶDOは再び比較信号ＶCの立下りをトリガ
としたＬレベルの単一パルスを発生してＬレベル、否定
論理積信号ＶEはＨレベルとなってＰＮＰトランジスタ
はオフ状態に駆動される。過渡応答電圧ＶAがほぼ０Ｖ
から基準電圧値ＶTHに到達する時間をＴL2とすると、こ
の時間ＴL2はコア３の変位に伴う検出コイル２のインダ
クタンスの変化（例えば、Ｌ→Ｌ1）に対応した値とな
る。なお、過渡応答電圧ＶAが基準電圧値ＶTHに到達し
た時点で、基準電圧値ＶBは基準電圧値ＶTLに設定変更
される。
過渡応答電圧ＶAは、ほぼ０Ｖから指数関数的に上昇し
て基準電圧値ＶTHに到達すると、比較信号ＶCはＬレベ
ル、出力信号ＶDOは再び比較信号ＶCの立下りをトリガ
としたＬレベルの単一パルスを発生してＬレベル、否定
論理積信号ＶEはＨレベルとなってＰＮＰトランジスタ
はオフ状態に駆動される。過渡応答電圧ＶAがほぼ０Ｖ
から基準電圧値ＶTHに到達する時間をＴL2とすると、こ
の時間ＴL2はコア３の変位に伴う検出コイル２のインダ
クタンスの変化（例えば、Ｌ→Ｌ1）に対応した値とな
る。なお、過渡応答電圧ＶAが基準電圧値ＶTHに到達し
た時点で、基準電圧値ＶBは基準電圧値ＶTLに設定変更
される。
【０１０５】この状態以降については、上述した動作を
繰り返し、出力信号ＶDOは時間Ｔ02がＬレベルのパルス
幅、時間ＴL2がＨレベルのパルス幅の周期ＴOS2（＝Ｔ0
2＋ＴL2）のパルス発振としてコア３の変位を検出する
ことができる。
繰り返し、出力信号ＶDOは時間Ｔ02がＬレベルのパルス
幅、時間ＴL2がＨレベルのパルス幅の周期ＴOS2（＝Ｔ0
2＋ＴL2）のパルス発振としてコア３の変位を検出する
ことができる。
【０１０６】コア３の変位に対応する時間は、コア３の
変位に対応して変化した検出コイル２のインダクタンス
Ｌ1に対するパルス発振の周期ＴOS2（＝Ｔ02＋ＴL2）
と、コア３が検出コイル２の中立位置にある状態の検出
コイル２のインダクタンスをＬに対するパルス発振の周
期（例えば、ＴOSL＝Ｔ02＋ＴL）との偏差（＝ＴOS2−
ＴOSL）を演算することにより、コア３の変位に対応し
た時間（＝ＴOS2−ＴOSL＝ＴL2−ＴL）を検出すること
ができる。
変位に対応して変化した検出コイル２のインダクタンス
Ｌ1に対するパルス発振の周期ＴOS2（＝Ｔ02＋ＴL2）
と、コア３が検出コイル２の中立位置にある状態の検出
コイル２のインダクタンスをＬに対するパルス発振の周
期（例えば、ＴOSL＝Ｔ02＋ＴL）との偏差（＝ＴOS2−
ＴOSL）を演算することにより、コア３の変位に対応し
た時間（＝ＴOS2−ＴOSL＝ＴL2−ＴL）を検出すること
ができる。
【０１０７】また、コア３の変位に対応する時間は、周
期ＴOS2（＝Ｔ02＋ＴL2）および周期ＴOSL（＝Ｔ02＋Ｔ
L）をそれぞれＮ倍した値の偏差（＝Ｎ＊ＴOS2−Ｎ＊Ｔ
OSL）から検出してもよい。
期ＴOS2（＝Ｔ02＋ＴL2）および周期ＴOSL（＝Ｔ02＋Ｔ
L）をそれぞれＮ倍した値の偏差（＝Ｎ＊ＴOS2−Ｎ＊Ｔ
OSL）から検出してもよい。
【０１０８】なお、時間ＴLおよび時間ＴL2は、過渡応
答電圧ＶAが０Ｖから基準電圧値ＶTHに到達するまでの
時間であり、それぞれ数２に示す時間ｔUOおよび時間ｔ
U1に相当する。
答電圧ＶAが０Ｖから基準電圧値ＶTHに到達するまでの
時間であり、それぞれ数２に示す時間ｔUOおよび時間ｔ
U1に相当する。
【０１０９】このように、この発明に係るパルス発生手
段は、検出コイルを電源に接続または電源から開放して
インダクタンスの変化に対応した過渡応答電圧が２つの
基準電圧値の高電位に達する時間と単一パルスのパルス
幅を周期としたパルスを発生するので、このパルス周期
に基づいてコアの変位を検出することができる。
段は、検出コイルを電源に接続または電源から開放して
インダクタンスの変化に対応した過渡応答電圧が２つの
基準電圧値の高電位に達する時間と単一パルスのパルス
幅を周期としたパルスを発生するので、このパルス周期
に基づいてコアの変位を検出することができる。
【０１１０】図９はこの発明に係る変位検出器の別実施
の形態要部ブロック構成図である。図９において、変位
検出器３１は、図４に示す変位検出器２１を２個並列に
接続したものである。ただし、コアは、中立位置から両
方向に変位可能とし、２個の検出コイルは、コアの中立
位置からコアの変位方向に対象に配置し、コアの変位に
対応してインダクタンスが差動で変化させる構成とす
る。
の形態要部ブロック構成図である。図９において、変位
検出器３１は、図４に示す変位検出器２１を２個並列に
接続したものである。ただし、コアは、中立位置から両
方向に変位可能とし、２個の検出コイルは、コアの中立
位置からコアの変位方向に対象に配置し、コアの変位に
対応してインダクタンスが差動で変化させる構成とす
る。
【０１１１】図９において、コアの変位に伴い一方の検
出コイルのインダクタンスがＬ1、もう一方の検出コイ
ルのインダクタンスがＬ2（Ｌ1＞Ｌ2）に変化した時、
２つのパルス発生手段２２の出力信号ＶDOは、図５の
に示すようなインダクタンスＬ1に対応した過渡応答電
圧ＶS1が電源ＶP（５Ｖ）から基準電圧値ＶTLに到達す
る時間ＴL1と単一パルスのパルス幅（時間Ｔ01）とした
パルス発振の周期ＴS1（＝ＴL1＋Ｔ01）と、インダクタ
ンスＬ2に対応した過渡応答電圧ＶS2が電源ＶP（５Ｖ）
から基準電圧値ＶTLに到達する時間ＴLXと単一パルスの
パルス幅（時間Ｔ01）としたパルス発振の周期（パルス
幅）ＴS2（＝ＴLX＋Ｔ01）として検出することができ
る。
出コイルのインダクタンスがＬ1、もう一方の検出コイ
ルのインダクタンスがＬ2（Ｌ1＞Ｌ2）に変化した時、
２つのパルス発生手段２２の出力信号ＶDOは、図５の
に示すようなインダクタンスＬ1に対応した過渡応答電
圧ＶS1が電源ＶP（５Ｖ）から基準電圧値ＶTLに到達す
る時間ＴL1と単一パルスのパルス幅（時間Ｔ01）とした
パルス発振の周期ＴS1（＝ＴL1＋Ｔ01）と、インダクタ
ンスＬ2に対応した過渡応答電圧ＶS2が電源ＶP（５Ｖ）
から基準電圧値ＶTLに到達する時間ＴLXと単一パルスの
パルス幅（時間Ｔ01）としたパルス発振の周期（パルス
幅）ＴS2（＝ＴLX＋Ｔ01）として検出することができ
る。
【０１１２】インダクタンスＬ1は検出コイルが中立位
置にある時のインダクタンスＬを超えた（Ｌ1＞Ｌ）値
となり、インダクタンスＬ1と差動で変化するインダク
タンスＬ2は検出コイルが中立位置にある時のインダク
タンスＬを下回る（Ｌ2＜Ｌ）値であるため、インダク
タンスＬ1に対応したパルス発振の周期ＴS1（＝ＴL1＋
Ｔ01）とインダクタンスＬ2に対応したパルス発振の周
期ＴS2（＝ＴLX＋Ｔ01）の偏差（＝ＴS1−ＴS2＝ＴL1−
ＴLX）を取ることにより、コアの変位をインダクタンス
の差動の変化に対応した時間変化として検出することが
できる。
置にある時のインダクタンスＬを超えた（Ｌ1＞Ｌ）値
となり、インダクタンスＬ1と差動で変化するインダク
タンスＬ2は検出コイルが中立位置にある時のインダク
タンスＬを下回る（Ｌ2＜Ｌ）値であるため、インダク
タンスＬ1に対応したパルス発振の周期ＴS1（＝ＴL1＋
Ｔ01）とインダクタンスＬ2に対応したパルス発振の周
期ＴS2（＝ＴLX＋Ｔ01）の偏差（＝ＴS1−ＴS2＝ＴL1−
ＴLX）を取ることにより、コアの変位をインダクタンス
の差動の変化に対応した時間変化として検出することが
できる。
【０１１３】コアの変位を２個の検出コイルの差動で変
化するインダクタンス（Ｌ1、Ｌ2）に対応したパルス発
振の周期で検出するので、図４に示す変位検出器２１の
２倍の感度で検出することができる。
化するインダクタンス（Ｌ1、Ｌ2）に対応したパルス発
振の周期で検出するので、図４に示す変位検出器２１の
２倍の感度で検出することができる。
【０１１４】並列接続された２個の変位検出器２１の基
準電圧設定手段１６の基準電圧値ＶB（基準電圧値ＶT
H，ＶTL）をそれぞれ異なる値に設定すると、２個の変
位検出器２１相互間で短絡が発生した場合には、出力信
号ＶDO（＝ＴS1−ＴS2）が大きく変化し、出力信号ＶDO
に対応したステアリング系の操舵補助力も大きく変化す
ることにより、変位検出器２１相互間の短絡を検出する
ことができる。
準電圧設定手段１６の基準電圧値ＶB（基準電圧値ＶT
H，ＶTL）をそれぞれ異なる値に設定すると、２個の変
位検出器２１相互間で短絡が発生した場合には、出力信
号ＶDO（＝ＴS1−ＴS2）が大きく変化し、出力信号ＶDO
に対応したステアリング系の操舵補助力も大きく変化す
ることにより、変位検出器２１相互間の短絡を検出する
ことができる。
【０１１５】なお、変位検出器３１として図４に示す変
位検出器２１を２個並列接続した例を説明したが、図２
に示す変位検出器１１、図６に示す変位検出器２５、ま
たは図７に示す変位検出器２７をそれぞれ２個並列接続
して構成してもよい。
位検出器２１を２個並列接続した例を説明したが、図２
に示す変位検出器１１、図６に示す変位検出器２５、ま
たは図７に示す変位検出器２７をそれぞれ２個並列接続
して構成してもよい。
【０１１６】このように、この発明に係る変位検出器
は、コアの変位に対応してインダクタンスが差動で変化
する２個の検出コイルの過渡応答電圧が基準電圧値に達
するまでの時間をパルス幅とした２つのパルスを発生す
るので、それぞれのパルス幅の偏差に基づいてコアの変
位を差動で検出することができ、変位を高感度で検出す
ることができる。
は、コアの変位に対応してインダクタンスが差動で変化
する２個の検出コイルの過渡応答電圧が基準電圧値に達
するまでの時間をパルス幅とした２つのパルスを発生す
るので、それぞれのパルス幅の偏差に基づいてコアの変
位を差動で検出することができ、変位を高感度で検出す
ることができる。
【０１１７】図１０はこの発明に係る変位検出器で検出
した時間データを変位データとして処理する処理手段の
要部ブロック構成図である。図１０において、処理手段
３５は、例えば変位検出器２１が搭載される装置の制御
部に設けられ、マイクロプロセッサを基本にしたソフト
制御機能、アナログ回路等で構成し、計数手段３６、計
時手段３７、基準時間設定手段３８、偏差演算手段３
９、変換手段４０を備える。
した時間データを変位データとして処理する処理手段の
要部ブロック構成図である。図１０において、処理手段
３５は、例えば変位検出器２１が搭載される装置の制御
部に設けられ、マイクロプロセッサを基本にしたソフト
制御機能、アナログ回路等で構成し、計数手段３６、計
時手段３７、基準時間設定手段３８、偏差演算手段３
９、変換手段４０を備える。
【０１１８】計数手段３６は、カウンタで構成し、変位
検出器２１から供給される出力信号ＶDO（図５に示すパ
ルス発振の周期ＴOS1に等しいＴOS）をＮ回（例えば、
１００回）計数し、計数信号ＮO（＝１００＊ＴOS）を
計時手段３７に供給する。
検出器２１から供給される出力信号ＶDO（図５に示すパ
ルス発振の周期ＴOS1に等しいＴOS）をＮ回（例えば、
１００回）計数し、計数信号ＮO（＝１００＊ＴOS）を
計時手段３７に供給する。
【０１１９】計時手段３７は、マイクロプロセッサの基
準クロックＣLをクロックとしたタイマで構成し、計数
手段３６から供給される計数信号ＮO（＝１００＊ＴO
S）を基準クロックＣLで計時し、タイマ信号ＴOを偏差
演算手段３９に供給する。
準クロックＣLをクロックとしたタイマで構成し、計数
手段３６から供給される計数信号ＮO（＝１００＊ＴO
S）を基準クロックＣLで計時し、タイマ信号ＴOを偏差
演算手段３９に供給する。
【０１２０】基準時間設定手段３８は、ＲＯＭ等のメモ
リで構成し、予めコア３が検出コイル２の中立位置にあ
る状態の検出コイル２のインダクタンスをＬに対するパ
ルス発振の周期ＴOSLをＮ（例えば、１００）倍した基
準時間信号ＴK（＝１００＊ＴOSL）を記憶しておき、基
準時間信号ＴKを偏差演算手段３９に供給する。
リで構成し、予めコア３が検出コイル２の中立位置にあ
る状態の検出コイル２のインダクタンスをＬに対するパ
ルス発振の周期ＴOSLをＮ（例えば、１００）倍した基
準時間信号ＴK（＝１００＊ＴOSL）を記憶しておき、基
準時間信号ＴKを偏差演算手段３９に供給する。
【０１２１】偏差演算手段３９は、減算機能を備え、計
時手段３７から供給される計数信号ＮO（＝１００＊ＴO
S）と基準時間設定手段３８から供給される基準時間信
号ＴK（＝１００＊ＴOSL）との偏差｛＝１００＊（ＴOS
−ＴOSL）｝を演算し、時間検出信号ＴDとして変換手段
４０に提供する。
時手段３７から供給される計数信号ＮO（＝１００＊ＴO
S）と基準時間設定手段３８から供給される基準時間信
号ＴK（＝１００＊ＴOSL）との偏差｛＝１００＊（ＴOS
−ＴOSL）｝を演算し、時間検出信号ＴDとして変換手段
４０に提供する。
【０１２２】変換手段４０は、例えば単一電源駆動の演
算増幅器で構成し、偏差演算手段３９から提供される時
間検出信号ＴDを変位の検出値ＨXとして出力する。
算増幅器で構成し、偏差演算手段３９から提供される時
間検出信号ＴDを変位の検出値ＨXとして出力する。
【０１２３】図１１は変換手段の一実施の形態回路図で
ある。図１１において、変換手段４０は、仮想接地点を
２.５Ｖとした単一電源ＶP（５Ｖ）駆動の演算増幅器で
構成し、時間検出信号ＴDを一定増幅度で増幅し、検出
値ＨXを出力する。
ある。図１１において、変換手段４０は、仮想接地点を
２.５Ｖとした単一電源ＶP（５Ｖ）駆動の演算増幅器で
構成し、時間検出信号ＴDを一定増幅度で増幅し、検出
値ＨXを出力する。
【０１２４】検出値ＨXは、図１２の変位Ｘ−検出値ＨX
特性図に示すように、コア３の変位が０の時には２.５
Ｖ、時間検出信号ＴDがプラス（＋）となるコア３の変
位では２.５Ｖと５Ｖの範囲（２.５Ｖ＜ＨX＜５Ｖ）、
時間検出信号ＴDがマイナス（−）となるコア３の変位
では０Ｖと２.５Ｖの範囲（０＜ＨX＜２.５Ｖ）で検出
することにより、コア３の変位方向と変位量を検出する
ことができる。
特性図に示すように、コア３の変位が０の時には２.５
Ｖ、時間検出信号ＴDがプラス（＋）となるコア３の変
位では２.５Ｖと５Ｖの範囲（２.５Ｖ＜ＨX＜５Ｖ）、
時間検出信号ＴDがマイナス（−）となるコア３の変位
では０Ｖと２.５Ｖの範囲（０＜ＨX＜２.５Ｖ）で検出
することにより、コア３の変位方向と変位量を検出する
ことができる。
【０１２５】なお、変換手段４０は、予め図１２の変位
Ｘ−検出値ＨX特性を記憶したＲＯＭ等のメモリで構成
してもよい。また、処理手段３５は変位検出器に内蔵さ
せることもできる。
Ｘ−検出値ＨX特性を記憶したＲＯＭ等のメモリで構成
してもよい。また、処理手段３５は変位検出器に内蔵さ
せることもできる。
【０１２６】また、図１０において、変位検出器２１に
代えて変位検出器１１、変位検出器２５または変位検出
器２７を用いてもよい。なお、変位検出器３１を用いる
場合には、基準時間設定手段３８および偏差手段３９を
削除し、計数手段３６に図９に示す周期ＴS1（＝ＴL1＋
Ｔ01）と周期ＴS2（＝ＴLX＋Ｔ01）の偏差（＝ＴS1−Ｔ
S2＝ＴL1−ＴLX）を供給することで、図１２に示す検出
値ＨXを出力することができる。
代えて変位検出器１１、変位検出器２５または変位検出
器２７を用いてもよい。なお、変位検出器３１を用いる
場合には、基準時間設定手段３８および偏差手段３９を
削除し、計数手段３６に図９に示す周期ＴS1（＝ＴL1＋
Ｔ01）と周期ＴS2（＝ＴLX＋Ｔ01）の偏差（＝ＴS1−Ｔ
S2＝ＴL1−ＴLX）を供給することで、図１２に示す検出
値ＨXを出力することができる。
【０１２７】コア３の変位を加えられるトルクに対応す
るように変位検出器を構成することにより、変位検出器
をトルク検出器として適用することができ、図１２に示
すトルクＴに対する検出値ＨXとして出力することがで
きる。
るように変位検出器を構成することにより、変位検出器
をトルク検出器として適用することができ、図１２に示
すトルクＴに対する検出値ＨXとして出力することがで
きる。
【０１２８】
【発明の効果】以上説明したようにこの発明に係る変位
検出器は、コアの変位に対応して変化する検出コイルの
インダクタンスによるパルス応答の過渡応答電圧が基準
電圧値に達するまでの時間に基づいてコアの変位を検出
するので、検出コイルのインダクタンスの変化に比例し
たリニアな特性でコアの変位を検出することができる。
検出器は、コアの変位に対応して変化する検出コイルの
インダクタンスによるパルス応答の過渡応答電圧が基準
電圧値に達するまでの時間に基づいてコアの変位を検出
するので、検出コイルのインダクタンスの変化に比例し
たリニアな特性でコアの変位を検出することができる。
【０１２９】また、この発明に係る変位検出器は、イン
ダクタンスの変化に伴い発生する過渡応答電圧が基準電
圧値に達するまでの時間をパルス幅としたパルスを発生
するパルス発生手段と備え、コアの変位をパルスのパル
ス幅とするディジタル量で検出することができ、外乱ノ
イズの影響を抑制することができる。
ダクタンスの変化に伴い発生する過渡応答電圧が基準電
圧値に達するまでの時間をパルス幅としたパルスを発生
するパルス発生手段と備え、コアの変位をパルスのパル
ス幅とするディジタル量で検出することができ、外乱ノ
イズの影響を抑制することができる。
【０１３０】さらに、この発明に係る変位検出器は、コ
アの変位をパルス発振のパルス幅として直接検出するの
で、パルス電源の生成や過渡応答電圧が基準電圧値に到
達するタイミングの検知ならびに処理等を不要にしてマ
イクロプロセッサの負荷を軽減することができる。
アの変位をパルス発振のパルス幅として直接検出するの
で、パルス電源の生成や過渡応答電圧が基準電圧値に到
達するタイミングの検知ならびに処理等を不要にしてマ
イクロプロセッサの負荷を軽減することができる。
【０１３１】また、この発明に係る変位検出器は、２個
の検出コイルのインダクタンスの変化に対応するパルス
幅を差動で検出するので、変位を高感度で検出すること
ができる。
の検出コイルのインダクタンスの変化に対応するパルス
幅を差動で検出するので、変位を高感度で検出すること
ができる。
【０１３２】さらに、並列接続された２個の変位検出器
の基準電圧値をそれぞれ異なる値に設定することで、変
位検出器の短絡を出力信号に対応した操舵補助力から検
出することができる。
の基準電圧値をそれぞれ異なる値に設定することで、変
位検出器の短絡を出力信号に対応した操舵補助力から検
出することができる。
【０１３３】また、この発明に係る変位検出器は、トル
ク検出器としても適用することができる。
ク検出器としても適用することができる。
【０１３４】よって、変位検出値がリニアで、外乱ノイ
ズに強く、高感度な変位検出器を提供することができ
る。
ズに強く、高感度な変位検出器を提供することができ
る。
【図１】この発明に係る変位検出器の基本構成説明図
【図２】この発明に係る変位検出器の一実施の形態要部
ブロック構成図
ブロック構成図
【図３】図２に示すパルス発生手段の各部動作波形図
【図４】この発明に係る変位検出器の別実施の形態要部
ブロック構成図
ブロック構成図
【図５】図４に示すパルス発生手段の各部動作波形図
【図６】この発明に係る変位検出器の別実施の形態要部
ブロック構成図
ブロック構成図
【図７】この発明に係る変位検出器の別実施の形態要部
ブロック構成図
ブロック構成図
【図８】図７に示すパルス発生手段の各部動作波形図
【図９】この発明に係る変位検出器のの別実施の形態要
部ブロック構成図で
部ブロック構成図で
【図１０】この発明に係る変位検出器で検出した時間デ
ータを変位データとして処理する処理手段の要部ブロッ
ク構成図
ータを変位データとして処理する処理手段の要部ブロッ
ク構成図
【図１１】変換手段の一実施の形態回路図
【図１２】変位Ｘ−検出値ＨX特性図
１，１１，２１，２５，２７，３１…変位検出器、２…
検出コイル、３…コア、５…パルス電源、１２，２２，
２６，２８…パルス発生手段、１３…比較手段、１４…
反転手段、１５，１９…スイッチング素子、１６…基準
電圧設定手段、１７…単一パルス発生手段、１８…論理
積演算手段、３０…否定論理積演算手段、ＲF…基準抵
抗器、Ｄ…ダイオード。
検出コイル、３…コア、５…パルス電源、１２，２２，
２６，２８…パルス発生手段、１３…比較手段、１４…
反転手段、１５，１９…スイッチング素子、１６…基準
電圧設定手段、１７…単一パルス発生手段、１８…論理
積演算手段、３０…否定論理積演算手段、ＲF…基準抵
抗器、Ｄ…ダイオード。
Claims (9)
- 【請求項１】 変位可能なコアと、このコアの近傍に配
置され、コアの変位に対応してインダクタンスが変化す
る検出コイルと、この検出コイルに直列に接続される基
準抵抗器と、直列接続された前記検出コイルと前記基準
抵抗器の両端に印加されるパルス電源と、を備え、前記
インダクタンスの変化に伴い前記基準抵抗器の両端に発
生する過渡応答電圧が基準電圧値に達するまでの時間に
基づいて前記コアの変位を検出することを特徴とする変
位検出器。 - 【請求項２】 変位可能なコアと、このコアの近傍に配
置され、コアの変位に対応してインダクタンスが変化す
る検出コイルと、この検出コイルに直列に接続される基
準抵抗器と、インダクタンスの変化に伴い発生する過渡
応答電圧が基準電圧値に達するまでの時間をパルス幅と
したパルスを発生するパルス発生手段と、を備え、前記
パルス発生手段が発生するパルス幅に基づいて前記コア
の変位を検出することを特徴とする変位検出器。 - 【請求項３】 前記パルス発生手段は、過渡応答電圧と
基準電圧値を比較する比較手段と、２つの基準電圧値を
交互に設定する基準電圧設定手段と、前記比較手段から
の比較信号を反転する反転手段と、この反転手段からの
反転信号に基づいて前記検出コイルを接地または開放す
るスイッチング素子と、を備え、過渡応答電圧が２つの
基準電圧値に達する時間を周期としたパルスを発生する
ことを特徴とする請求項２記載の変位検出器。 - 【請求項４】 前記パルス発生手段は、過渡応答電圧と
基準電圧値を比較する比較手段と、２つの基準電圧値を
交互に設定する基準電圧設定手段と、前記比較手段から
の比較信号を反転する反転手段と、この反転手段からの
反転信号をトリガとして単一パルスを発生する単一パル
ス発生手段と、この単一パルス発生手段からの単一パル
スと反転信号の論理積を演算する論理積演算手段と、こ
の論理積演算手段からの論理積信号に基づいて前記検出
コイルを接地または開放するスイッチング素子と、を備
え、過渡応答電圧が２つの基準電圧値の低電位に達する
時間と単一パルスのパルス幅を周期としたパルスを発生
することを特徴とする請求項２記載の変位検出器。 - 【請求項５】 前記パルス発生手段は、過渡応答電圧と
基準電圧値を比較する比較手段と、２つの基準電圧値を
交互に設定する基準電圧設定手段と、前記比較手段から
の比較信号を反転する反転手段と、この反転手段からの
反転信号に基づいて前記検出コイルを電源に接続または
電源から開放するスイッチング素子と、を備え、過渡応
答電圧が２つの基準電圧値に達する時間を周期としたパ
ルスを発生することを特徴とする請求項２記載の変位検
出器。 - 【請求項６】 前記パルス発生手段は、過渡応答電圧と
基準電圧値を比較する比較手段と、２つの基準電圧値を
交互に設定する基準電圧設定手段と、比較手段からの比
較信号をトリガとして単一パルスを発生する単一パルス
発生手段と、この単一パルス発生手段からの単一パルス
と比較信号の否定論理積を演算する否定論理積演算手段
と、この否定論理積演算手段からの否定論理積信号に基
づいて前記検出コイルを電源に接続または電源から開放
するスイッチング素子と、を備え、過渡応答電圧が２つ
の基準電圧値の高電位に達する時間と単一パルスのパル
ス幅を周期としたパルスを発生することを特徴とする請
求項２記載の変位検出器。 - 【請求項７】 中立位置から両方向に変位可能なコア
と、中立位置から前記コアの変位方向に対称に配置さ
れ、コアの変位に対応してインダクタンスが差動で変化
する２個の検出コイルと、この２個の検出コイルのそれ
ぞれに直列に接続される２個の基準抵抗器と、差動で変
化するインダクタンスに伴い発生する過渡応答電圧が基
準電圧値に達するまでの時間をパルス幅としたパルスを
発生する２個のパルス発生手段と、を備え、前記２個の
パルス発生手段が発生するパルス幅の偏差に基づいて前
記コアの変位を検出することを特徴とする請求項２，
３，４，５または請求項６記載の変位検出器。 - 【請求項８】 前記２個のパルス発生手段は、基準電圧
値をそれぞれ異なる値に設定することを特徴とする請求
項７記載の変位検出器。 - 【請求項９】 加えられるトルクに応じて前記コアを変
位可能とし、トルクセンサに適用することを特徴とする
請求項１，２，３，４，５，６，７または請求項８記載
の変位センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05615999A JP3587714B2 (ja) | 1999-03-03 | 1999-03-03 | 変位検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05615999A JP3587714B2 (ja) | 1999-03-03 | 1999-03-03 | 変位検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000249572A true JP2000249572A (ja) | 2000-09-14 |
| JP3587714B2 JP3587714B2 (ja) | 2004-11-10 |
Family
ID=13019326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05615999A Expired - Fee Related JP3587714B2 (ja) | 1999-03-03 | 1999-03-03 | 変位検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587714B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2435772B (en) * | 2005-01-03 | 2008-12-24 | Scania Cv Ab | Method and computer program for determining position of a movable core in a coil |
| RU2474786C1 (ru) * | 2011-07-19 | 2013-02-10 | Федеральное государственное бюджетное учреждение науки Институт механики сплошных сред Уральского отделения Российской академии наук (ИМСС УрО РАН) | Индуктивный датчик перемещений |
| JP2016501693A (ja) * | 2013-01-04 | 2016-01-21 | システム・アシスタンス・メディカル | 身体、特に人体を支持するための支持装置 |
| JP2017503166A (ja) * | 2013-12-20 | 2017-01-26 | フリーバルブ・アクチボラグ | 第１物体と第２物体の相互の場所を決定するための方法及び位置センサ配列 |
-
1999
- 1999-03-03 JP JP05615999A patent/JP3587714B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2435772B (en) * | 2005-01-03 | 2008-12-24 | Scania Cv Ab | Method and computer program for determining position of a movable core in a coil |
| RU2474786C1 (ru) * | 2011-07-19 | 2013-02-10 | Федеральное государственное бюджетное учреждение науки Институт механики сплошных сред Уральского отделения Российской академии наук (ИМСС УрО РАН) | Индуктивный датчик перемещений |
| JP2016501693A (ja) * | 2013-01-04 | 2016-01-21 | システム・アシスタンス・メディカル | 身体、特に人体を支持するための支持装置 |
| JP2017503166A (ja) * | 2013-12-20 | 2017-01-26 | フリーバルブ・アクチボラグ | 第１物体と第２物体の相互の場所を決定するための方法及び位置センサ配列 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3587714B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7341374B2 (en) | Temperature measurement circuit calibrated through shifting a conversion reference level | |
| US6346812B1 (en) | Conditioner circuit for magnetic field sensor | |
| JPS59202070A (ja) | センサ | |
| JPH0420238B2 (ja) | ||
| US12326467B2 (en) | Inductive sensing methods, devices and systems | |
| US7145380B2 (en) | Low power consumed and small circuit area occupied temperature sensor | |
| US6144197A (en) | Rotational speed device with magneto-electric elements | |
| JP3153729B2 (ja) | 非接触型センサ装置 | |
| JP3587714B2 (ja) | 変位検出器 | |
| EP1963870B1 (en) | Current measurement circuit and method | |
| JPS6363000B2 (ja) | ||
| JP3736026B2 (ja) | 焦電型赤外線検出装置における電流電圧変換回路 | |
| JPS5872180A (ja) | 熱接触定着デバイス | |
| US7084802B1 (en) | Signal processing circuit | |
| CN100445712C (zh) | 通过平移转换参考电平以进行校正的温度测量电路 | |
| JP2511471B2 (ja) | 静電容量測定回路 | |
| JP2569595B2 (ja) | センサ信号入力装置の接触抵抗検出装置 | |
| JPH08136590A (ja) | 電流検出回路及び電流監視装置 | |
| JPH0725715Y2 (ja) | 周波数測定装置 | |
| KR100389095B1 (ko) | 자이로스코프의 커패시턴스 변화량 측정장치 | |
| JP2000039459A (ja) | 電位センサ | |
| JP3629327B2 (ja) | ２重積分式ａ／ｄ変換方法と回路および２重積分演算回路 | |
| JPH05333069A (ja) | 電気抵抗測定方法 | |
| RU2055367C1 (ru) | Устройство для определения ускорения | |
| JP3346026B2 (ja) | 容量型センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |