JP2000250512A - ディスプレイ装置及び画像データ合成方法 - Google Patents
ディスプレイ装置及び画像データ合成方法Info
- Publication number
- JP2000250512A JP2000250512A JP11047441A JP4744199A JP2000250512A JP 2000250512 A JP2000250512 A JP 2000250512A JP 11047441 A JP11047441 A JP 11047441A JP 4744199 A JP4744199 A JP 4744199A JP 2000250512 A JP2000250512 A JP 2000250512A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- image data
- osd
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 複数の異なる画像を精密に合成表示する。
【解決手段】 異なる複数種類の画像データのデータ構
造を整合した後に、これらの画像データを合成、表示す
る。
造を整合した後に、これらの画像データを合成、表示す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビ画面などの
ディスプレイ上に複数の画像を重ね合わせて表示するデ
ィスプレイ装置及び、当該画像データの合成方法に関す
る。
ディスプレイ上に複数の画像を重ね合わせて表示するデ
ィスプレイ装置及び、当該画像データの合成方法に関す
る。
【０００２】
【従来の技術】近年、テレビ等のディスプレイ装置の機
能充実、向上に伴い、１つのディスプレイ上に複数の画
像を重ね合わせて表示できるようになった。例えば、テ
レビ画面の一部に輝度調整値、明度調整値、色彩調整値
などの情報をインジケータとして表示する。このように
メインの画像の上に重ねて表示されるデータは、一般に
ＯＳＤ（オンスクリーンディスプレイ）データと呼ばれ
る。
能充実、向上に伴い、１つのディスプレイ上に複数の画
像を重ね合わせて表示できるようになった。例えば、テ
レビ画面の一部に輝度調整値、明度調整値、色彩調整値
などの情報をインジケータとして表示する。このように
メインの画像の上に重ねて表示されるデータは、一般に
ＯＳＤ（オンスクリーンディスプレイ）データと呼ばれ
る。
【０００３】テレビ等にメインの画像（以下、「実画
像」と言う。）を表示する場合、処理の高速化等の目的
から、元となる画像データを２画素づつラッチした後
に、ディスプレイ（出力装置）に対して画像信号を送出
することがある。このようなケースでは、実画像とＯＳ
Ｄ画像の処理速度を一致させるために、合成の際に、２
画素の実画像データに同一のＯＳＤデータを合成してい
た。
像」と言う。）を表示する場合、処理の高速化等の目的
から、元となる画像データを２画素づつラッチした後
に、ディスプレイ（出力装置）に対して画像信号を送出
することがある。このようなケースでは、実画像とＯＳ
Ｄ画像の処理速度を一致させるために、合成の際に、２
画素の実画像データに同一のＯＳＤデータを合成してい
た。
【０００４】
【発明が解決しようとする課題】このため、実際にディ
スプレイ上に映し出されたＯＳＤ画像は、期待されてい
る状態（元の状態）に対して間延びしてしまう。このよ
うな現象は、実画像とＯＳＤデータに限らず、２つの異
なる画像を合成する際に起こりうるものである。
スプレイ上に映し出されたＯＳＤ画像は、期待されてい
る状態（元の状態）に対して間延びしてしまう。このよ
うな現象は、実画像とＯＳＤデータに限らず、２つの異
なる画像を合成する際に起こりうるものである。
【０００５】本発明は上記のような状況に鑑みてなされ
たものであり、２つの異なる画像を精密に合成表示する
ことが可能なディスプレイ装置を提供することを第１の
目的とする。
たものであり、２つの異なる画像を精密に合成表示する
ことが可能なディスプレイ装置を提供することを第１の
目的とする。
【０００６】本発明の他の目的は、２つの異なる画像を
精密に合成表示することが可能な制御方法を提供するこ
とにある。
精密に合成表示することが可能な制御方法を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の態様に係るディスプレイ装置は、第
１の画像データを生成する第１の画像データ生成手段
と；第１の画像データと異なる第２の画像データを生成
する第２の画像データ生成手段と；第１及び第２の画像
データを合成する画像合成手段と；画像合成手段に入力
される第１及び第２の画像データの構造を整合させるデ
ータ構造調整手段と；画像合成手段によって合成された
画像を表示する表示手段とを備えている。
に、本発明の第１の態様に係るディスプレイ装置は、第
１の画像データを生成する第１の画像データ生成手段
と；第１の画像データと異なる第２の画像データを生成
する第２の画像データ生成手段と；第１及び第２の画像
データを合成する画像合成手段と；画像合成手段に入力
される第１及び第２の画像データの構造を整合させるデ
ータ構造調整手段と；画像合成手段によって合成された
画像を表示する表示手段とを備えている。
【０００８】上記のように、本発明に係るディスプレイ
装置は、第１及び第２の画像データの構造を整合させて
いるため、１クロックで処理される画素数の異いによっ
て、一方の画像が間延びするようなことがなくなる。す
なわち、第１及び第２の画像データを１対１（１画素対
１画素）で対応させることができ、異なる複数の画像を
精密に重ね合わせて表示することが可能となる。
装置は、第１及び第２の画像データの構造を整合させて
いるため、１クロックで処理される画素数の異いによっ
て、一方の画像が間延びするようなことがなくなる。す
なわち、第１及び第２の画像データを１対１（１画素対
１画素）で対応させることができ、異なる複数の画像を
精密に重ね合わせて表示することが可能となる。
【０００９】上述した本発明のディスプレイ装置におい
て、メイン画像にＯＳＤ画像を合成するような場合に
は、望ましくは、ＯＳＤデータのデータ構造をメイン画
像に一致させるとともに、そのＯＳＤデータをラインメ
モリーに一時的に保持した後に、メイン画像と合成する
ように構成する。これにより、実際に表示されるＯＳＤ
画像の位置を任意且つ容易に調整することが可能とな
る。
て、メイン画像にＯＳＤ画像を合成するような場合に
は、望ましくは、ＯＳＤデータのデータ構造をメイン画
像に一致させるとともに、そのＯＳＤデータをラインメ
モリーに一時的に保持した後に、メイン画像と合成する
ように構成する。これにより、実際に表示されるＯＳＤ
画像の位置を任意且つ容易に調整することが可能とな
る。
【００１０】本発明の第２の態様に係る画像合成方法に
おいては、画像データを合成するに先立ち、複数の画像
データのデータ構造を一致させる。
おいては、画像データを合成するに先立ち、複数の画像
データのデータ構造を一致させる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て実施例を用いて説明する。以下に示す実施例は、テレ
ビ等のディスプレイに表示されるメイン画像上に所謂Ｏ
ＳＤ（オンスクリーンディスプレイ）画像を重ね合わせ
る装置に本発明の技術的思想を適用したものである。な
お、本発明はＯＳＤ画像に限らず、異なる複数の画像を
重ね合わせて表示する種々のタイプのディスプレイ装置
に適用できる。
て実施例を用いて説明する。以下に示す実施例は、テレ
ビ等のディスプレイに表示されるメイン画像上に所謂Ｏ
ＳＤ（オンスクリーンディスプレイ）画像を重ね合わせ
る装置に本発明の技術的思想を適用したものである。な
お、本発明はＯＳＤ画像に限らず、異なる複数の画像を
重ね合わせて表示する種々のタイプのディスプレイ装置
に適用できる。
【００１２】
【実施例】図１は、本発明の第１実施例にかかるディス
プレイ装置１０の構成を示す。ディスプレイ装置１０
は、実画像データ（メイン画像データ）を生成する実画
像データ生成部１２と、Ａ／Ｄコンバータ（アナログ・
ディジタル変換器）１４と、ＯＳＤデータを生成するＯ
ＳＤデータ生成回路１６と、実画像とＯＳＤ画像を合成
する画像合成ユニット（解像度変換ＬＳＩ）２０と、Ｏ
ＳＤデータ生成回路１６と画像合成ユニット（解像度変
換ＬＳＩ）２０とを制御するＣＰＵ（中央処理装置）１
８と、クロック信号を生成する発振器２２と、１画面分
の実画像データを蓄積する画像メモリ（フレームメモ
リ）２４と、合成された画像データを表示するディスプ
レイ２６とを備えている。また、画像同期信号がＯＳＤ
データ生成回路１６に供給される。
プレイ装置１０の構成を示す。ディスプレイ装置１０
は、実画像データ（メイン画像データ）を生成する実画
像データ生成部１２と、Ａ／Ｄコンバータ（アナログ・
ディジタル変換器）１４と、ＯＳＤデータを生成するＯ
ＳＤデータ生成回路１６と、実画像とＯＳＤ画像を合成
する画像合成ユニット（解像度変換ＬＳＩ）２０と、Ｏ
ＳＤデータ生成回路１６と画像合成ユニット（解像度変
換ＬＳＩ）２０とを制御するＣＰＵ（中央処理装置）１
８と、クロック信号を生成する発振器２２と、１画面分
の実画像データを蓄積する画像メモリ（フレームメモ
リ）２４と、合成された画像データを表示するディスプ
レイ２６とを備えている。また、画像同期信号がＯＳＤ
データ生成回路１６に供給される。
【００１３】実画像データ生成部１２としては、ビデオ
カメラ等を利用することができる。実画像データ生成部
１２から出力される画像データは、ディスプレイ２６に
メインで表示されるデータである。Ａ／Ｄコンバータ１
４は、実画像データ生成部１２から出力されるアナログ
データをディジタルデータに変換する。なお、実画像デ
ータ生成部１２において直接ディジタル形式で画像デー
タを生成する場合には、Ａ／Ｄコンバータ１４を省略す
ることができる。
カメラ等を利用することができる。実画像データ生成部
１２から出力される画像データは、ディスプレイ２６に
メインで表示されるデータである。Ａ／Ｄコンバータ１
４は、実画像データ生成部１２から出力されるアナログ
データをディジタルデータに変換する。なお、実画像デ
ータ生成部１２において直接ディジタル形式で画像デー
タを生成する場合には、Ａ／Ｄコンバータ１４を省略す
ることができる。
【００１４】ＯＳＤデータ生成回路１６は、実画像の上
に重ねて表示されるＯＳＤデータを生成する。ＯＳＤデ
ータとしては、例えば、「輝度調整」、「明度調整」、
「色彩調整」などの画面調整用のデータや、「チャネル
選択」、「チャネル記憶」等の画像表示装置の持ってい
る機能調整、決定用データ等がある。近年のテレビの機
能充実に伴い、テレビ視聴中にリモコン等でテレビの明
るさを調整できるようになり、その際に、インジケータ
としてＯＳＤデータが画面の一部表示されるようになっ
た。もちろん、テレビに限らず、一般の画像表示装置に
おいても、輝度や明度のコントロールを行う必要があ
り、それらを表示するインジケータとしてＯＳＤが利用
される。
に重ねて表示されるＯＳＤデータを生成する。ＯＳＤデ
ータとしては、例えば、「輝度調整」、「明度調整」、
「色彩調整」などの画面調整用のデータや、「チャネル
選択」、「チャネル記憶」等の画像表示装置の持ってい
る機能調整、決定用データ等がある。近年のテレビの機
能充実に伴い、テレビ視聴中にリモコン等でテレビの明
るさを調整できるようになり、その際に、インジケータ
としてＯＳＤデータが画面の一部表示されるようになっ
た。もちろん、テレビに限らず、一般の画像表示装置に
おいても、輝度や明度のコントロールを行う必要があ
り、それらを表示するインジケータとしてＯＳＤが利用
される。
【００１５】発振器２２は、画像合成ユニット２０及び
ＯＳＤ生成回路１６に対してクロック信号を供給する。
ディスプレイ（表示部）２６としては、ＣＲＴ，液晶モ
ニタ、プロジェクタ、ＰＤＰ（プラズマディスプレイ）
等を利用できる。
ＯＳＤ生成回路１６に対してクロック信号を供給する。
ディスプレイ（表示部）２６としては、ＣＲＴ，液晶モ
ニタ、プロジェクタ、ＰＤＰ（プラズマディスプレイ）
等を利用できる。
【００１６】画像合成ユニット２０は、Ａ／Ｄコンバー
タ１４の出力端子に接続された実画像データ用バッファ
２８と；ＯＳＤデータ生成回路１６の出力端子に接続さ
れたＯＳＤデータ用バッファ３０と；画像メモリ２４、
実画像データ用バッファ２８、ＯＳＤデータ用バッファ
３０、発振器２２及びディスプレイ２６に接続された画
像メモリコントローラとを備えている。
タ１４の出力端子に接続された実画像データ用バッファ
２８と；ＯＳＤデータ生成回路１６の出力端子に接続さ
れたＯＳＤデータ用バッファ３０と；画像メモリ２４、
実画像データ用バッファ２８、ＯＳＤデータ用バッファ
３０、発振器２２及びディスプレイ２６に接続された画
像メモリコントローラとを備えている。
【００１７】実画像データ用バッファ２８は、Ａ／Ｄコ
ンバータ１４を介して実画像データ生成部１２から供給
される実画像データを一時的に保持するラッチ回路３６
（図２参照）を備えている。このラッチ回路（３６）
は、実画像を２画素ずつ並列にラッチする所謂２画素ラ
ッチである。画像メモリ２４は、画像メモリコントロー
ラ３２を介して実画像データ用バッファ２８から供給さ
れる実画像データを１画面分保持する。なお、実画像デ
ータを２画素並列して処理するためには、必ずしも２画
素ラッチを用いる必要ない。例えば、Ａ／Ｄコンバータ
１４の設定によって２画素ずつ処理することができる。
ンバータ１４を介して実画像データ生成部１２から供給
される実画像データを一時的に保持するラッチ回路３６
（図２参照）を備えている。このラッチ回路（３６）
は、実画像を２画素ずつ並列にラッチする所謂２画素ラ
ッチである。画像メモリ２４は、画像メモリコントロー
ラ３２を介して実画像データ用バッファ２８から供給さ
れる実画像データを１画面分保持する。なお、実画像デ
ータを２画素並列して処理するためには、必ずしも２画
素ラッチを用いる必要ない。例えば、Ａ／Ｄコンバータ
１４の設定によって２画素ずつ処理することができる。
【００１８】ＯＳＤデータ用バッファ３０は、ＯＳＤデ
ータ生成部１６から供給されるディジタルなＯＳＤデー
タを一時的に保持するラッチ回路３８（図２参照）を備
えている。このラッチ回路（３８）は、実画像データ用
バッファ２８と同様に、ＯＳＤデータを２画素ずつ並列
にラッチする所謂２画素ラッチである。すなわち、実画
像データ用バッファ２８と同形式のラッチ回路を使用す
ることにより、実画像データとＯＳＤデータとのデータ
構造を整合させる。
ータ生成部１６から供給されるディジタルなＯＳＤデー
タを一時的に保持するラッチ回路３８（図２参照）を備
えている。このラッチ回路（３８）は、実画像データ用
バッファ２８と同様に、ＯＳＤデータを２画素ずつ並列
にラッチする所謂２画素ラッチである。すなわち、実画
像データ用バッファ２８と同形式のラッチ回路を使用す
ることにより、実画像データとＯＳＤデータとのデータ
構造を整合させる。
【００１９】画像メモリコントローラ３２は、発振器２
２から供給されるクロック信号に基づくタイミングで実
画像データとＯＳＤデータを合成する。すなわち、ＯＳ
Ｄデータ用バッファ３０から供給されるＯＳＤデータ
と、画像メモリ２４から供給される実画像データとを合
成し、合成したデータをディスプレイ２６に供給する。
ディスプレイ２６では、画像メモリコントローラ３２か
ら供給されたデータに基づき、ＯＳＤ画像を実画像に重
ねて表示する。
２から供給されるクロック信号に基づくタイミングで実
画像データとＯＳＤデータを合成する。すなわち、ＯＳ
Ｄデータ用バッファ３０から供給されるＯＳＤデータ
と、画像メモリ２４から供給される実画像データとを合
成し、合成したデータをディスプレイ２６に供給する。
ディスプレイ２６では、画像メモリコントローラ３２か
ら供給されたデータに基づき、ＯＳＤ画像を実画像に重
ねて表示する。
【００２０】ここで、画像メモリコントローラ３２に供
給される実画像データとＯＳＤデータとは、共に２画素
ずつ並列に配置されたデータ構造を有する。従って、両
者を合成する際にも１対１に対応させることができ、精
密な画像合成を行うことが可能となる。
給される実画像データとＯＳＤデータとは、共に２画素
ずつ並列に配置されたデータ構造を有する。従って、両
者を合成する際にも１対１に対応させることができ、精
密な画像合成を行うことが可能となる。
【００２１】次に、上記のように構成された本発明の第
１実施例の作用について、図２及び図３を参照して説明
する。Ａ／Ｄコンバータ１４を介して実画像データ生成
部１２から供給されるディジタル形式の実画像データ
は、図２の上段に示すように、実画像データ用バッファ
２８中のラッチ回路３６によって２画素ずつ順次並列に
保持される。他方、ＯＳＤデータ生成回路１６から供給
されるＯＳＤデータは、図２の下段に示すように、実画
像データの場合と同様に、ＯＳＤデータ用バッファ３０
中のラッチ回路３８によって２画素ずつ順次並列に保持
される。
１実施例の作用について、図２及び図３を参照して説明
する。Ａ／Ｄコンバータ１４を介して実画像データ生成
部１２から供給されるディジタル形式の実画像データ
は、図２の上段に示すように、実画像データ用バッファ
２８中のラッチ回路３６によって２画素ずつ順次並列に
保持される。他方、ＯＳＤデータ生成回路１６から供給
されるＯＳＤデータは、図２の下段に示すように、実画
像データの場合と同様に、ＯＳＤデータ用バッファ３０
中のラッチ回路３８によって２画素ずつ順次並列に保持
される。
【００２２】なお、本発明においては、実画像及びＯＳ
Ｄ画像のデータ構造は、２画素並列に限らず、種々の形
式に対応できる。すなわち、本発明の要点は、実画像と
ＯＳＤ画像のデータ形式を整合させることにある。
Ｄ画像のデータ構造は、２画素並列に限らず、種々の形
式に対応できる。すなわち、本発明の要点は、実画像と
ＯＳＤ画像のデータ形式を整合させることにある。
【００２３】実画像データ用バッファ２８（３６）に保
持された実画像データは、画像メモリコントローラ３２
を介して画像メモリ２４に１画面分書き込まれる。その
後、図３に示すように、ＯＳＤデータ用バッファ３０か
ら供給されたＯＳＤデータは、画像メモリコントローラ
３２において画像メモリ２４から読み出された実画像デ
ータに合成され、ディスプレイ２６の一部に表示され
る。
持された実画像データは、画像メモリコントローラ３２
を介して画像メモリ２４に１画面分書き込まれる。その
後、図３に示すように、ＯＳＤデータ用バッファ３０か
ら供給されたＯＳＤデータは、画像メモリコントローラ
３２において画像メモリ２４から読み出された実画像デ
ータに合成され、ディスプレイ２６の一部に表示され
る。
【００２４】以上説明したように、本実施例において
は、画像メモリコントローラ３２に供給される実画像デ
ータとＯＳＤデータとは、共に２画素ずつ並列に配置さ
れたデータ構造を有するため、両者を合成する際にも１
対１に対応させることができ、精密な画像合成を行うこ
とが可能となる。
は、画像メモリコントローラ３２に供給される実画像デ
ータとＯＳＤデータとは、共に２画素ずつ並列に配置さ
れたデータ構造を有するため、両者を合成する際にも１
対１に対応させることができ、精密な画像合成を行うこ
とが可能となる。
【００２５】次に、本発明の第２実施例にかかるディス
プレイ装置及び画像合成方法について説明する。第２実
施例のディスプレイ装置の基本的な構成は、図１に示す
第１実施例と同様である。本実施例においては、ＯＳＤ
データ用バッファ３０が２画素ラッチ回路３８に加えて
ラインメモリ（バンク）４０を備えている。
プレイ装置及び画像合成方法について説明する。第２実
施例のディスプレイ装置の基本的な構成は、図１に示す
第１実施例と同様である。本実施例においては、ＯＳＤ
データ用バッファ３０が２画素ラッチ回路３８に加えて
ラインメモリ（バンク）４０を備えている。
【００２６】図４に示すように、ＯＳＤデータ生成回路
１６から供給されるＯＳＤデータをラッチ回路３６にお
いて２画素並列でラッチすると同時に、ラインメモリ４
０に水平１ライン分のデータを保持する。すなわち、ラ
ッチ回路３８にＡ、Ｂと順にデータがラッチされるとす
ると、Ｂがラッチされると同時にＡ，Ｂ両方のデータが
ラインメモリ４０に書き込まれる。同様にＯＳＤデータ
Ｃ，Ｄの場合にも、データＤがラッチされると同時に
Ｃ、Ｄ両方のデータがラインメモリ４０に書き込まれ
る。このようにして、１ライン分のＯＳＤデータ（例え
ば、０〜２５５までのアドレスを１ラインとすると、２
５６×２個（画素）のデータ）をラインメモリ４０に保
持することができる。
１６から供給されるＯＳＤデータをラッチ回路３６にお
いて２画素並列でラッチすると同時に、ラインメモリ４
０に水平１ライン分のデータを保持する。すなわち、ラ
ッチ回路３８にＡ、Ｂと順にデータがラッチされるとす
ると、Ｂがラッチされると同時にＡ，Ｂ両方のデータが
ラインメモリ４０に書き込まれる。同様にＯＳＤデータ
Ｃ，Ｄの場合にも、データＤがラッチされると同時に
Ｃ、Ｄ両方のデータがラインメモリ４０に書き込まれ
る。このようにして、１ライン分のＯＳＤデータ（例え
ば、０〜２５５までのアドレスを１ラインとすると、２
５６×２個（画素）のデータ）をラインメモリ４０に保
持することができる。
【００２７】ラインメモリ４０は、入力用（書き込み
用）と出力用（読み出し用）の端子を別々に持った所謂
デュアルポートメモリであり、当該メモリーへのデータ
の書き込みと、当該メモリーからのデータの読み出しを
同時に行えるように構成されている。すなわち、ファー
ストイン・ファーストアウト（最初に書き込まれたデー
タから順に読み出す）で動作可能となる。
用）と出力用（読み出し用）の端子を別々に持った所謂
デュアルポートメモリであり、当該メモリーへのデータ
の書き込みと、当該メモリーからのデータの読み出しを
同時に行えるように構成されている。すなわち、ファー
ストイン・ファーストアウト（最初に書き込まれたデー
タから順に読み出す）で動作可能となる。
【００２８】ラインメモリ４０に書き込まれたＯＳＤデ
ータは、所定のタイミングで読み出されて、画像メモリ
２４から読み出される実画像データと合成される。この
ように合成された画像データは、ディスプレイ２６上に
表示される。
ータは、所定のタイミングで読み出されて、画像メモリ
２４から読み出される実画像データと合成される。この
ように合成された画像データは、ディスプレイ２６上に
表示される。
【００２９】次に、本発明の第３実施例にかかるディス
プレイ装置及び画像合成方法について説明する。第３実
施例のディスプレイ装置の基本的な構成は、図１に示す
第１実施例と同様である。本実施例においては、ＯＳＤ
データ用バッファ３０が２画素ラッチ回路３８に加えて
２つのラインメモリ（４２ａ，４２ｂ）を備えている。
プレイ装置及び画像合成方法について説明する。第３実
施例のディスプレイ装置の基本的な構成は、図１に示す
第１実施例と同様である。本実施例においては、ＯＳＤ
データ用バッファ３０が２画素ラッチ回路３８に加えて
２つのラインメモリ（４２ａ，４２ｂ）を備えている。
【００３０】すなわち、図５に示すように、ＯＳＤデー
タ生成回路１６から供給されるＯＳＤデータをラッチ回
路３６において２画素並列でラッチした後、ラインメモ
リ４２ａ、４２ｂに水平１ライン分を交互に書き込む。
これらのラインメモリ４２ａ，４２ｂは、所謂デュアル
ポートメモリであり、当該メモリーへのデータの書き込
みと、当該メモリーからのデータの読み出しを並行して
行えるように構成されている。
タ生成回路１６から供給されるＯＳＤデータをラッチ回
路３６において２画素並列でラッチした後、ラインメモ
リ４２ａ、４２ｂに水平１ライン分を交互に書き込む。
これらのラインメモリ４２ａ，４２ｂは、所謂デュアル
ポートメモリであり、当該メモリーへのデータの書き込
みと、当該メモリーからのデータの読み出しを並行して
行えるように構成されている。
【００３１】本実施例においては、例えば、最初にライ
ンメモリ４２ｂにＯＳＤデータＡ‘，Ｂ’，Ｃ‘・・を
書き込んだ後に、ラインメモリ４２ａに次のＯＳＤデー
タＡ，Ｂ，Ｃ・・を順次書き込む。そして、ラインメモ
リ４２ａに対してＯＳＤデータを書き込んでいる時に、
ラインメモリ４２ｂから所望のタイミングでＯＳＤデー
タを読み出す。すなわち、ラインメモリ４２ａ，４２ｂ
に対してＯＳＤデータの書き込みと読み出しを交互に行
う。
ンメモリ４２ｂにＯＳＤデータＡ‘，Ｂ’，Ｃ‘・・を
書き込んだ後に、ラインメモリ４２ａに次のＯＳＤデー
タＡ，Ｂ，Ｃ・・を順次書き込む。そして、ラインメモ
リ４２ａに対してＯＳＤデータを書き込んでいる時に、
ラインメモリ４２ｂから所望のタイミングでＯＳＤデー
タを読み出す。すなわち、ラインメモリ４２ａ，４２ｂ
に対してＯＳＤデータの書き込みと読み出しを交互に行
う。
【００３２】ラインメモリ４２ａ，４２ｂの切り替え
は、各々の最上位ビットを互いに異なるビット「０」ま
たは「１」に予め設定し、読み出しと同時にこれらの最
上位ビットを反転することによって実現できる。これに
より、データの重複を防止することができる。すなわ
ち、ラインメモリ４２ａ，４２ｂへのデータの書き込み
位置と読み出し位置が重なることが無くなる。その結
果、ディスプレイ２６の任意の位置にＯＳＤ画像を表示
することが可能となる。
は、各々の最上位ビットを互いに異なるビット「０」ま
たは「１」に予め設定し、読み出しと同時にこれらの最
上位ビットを反転することによって実現できる。これに
より、データの重複を防止することができる。すなわ
ち、ラインメモリ４２ａ，４２ｂへのデータの書き込み
位置と読み出し位置が重なることが無くなる。その結
果、ディスプレイ２６の任意の位置にＯＳＤ画像を表示
することが可能となる。
【００３３】ラインメモリ４２ａ、４２ｂに書き込まれ
たＯＳＤデータは、所定のタイミングで読み出されて、
画像メモリ２４から読み出される実画像データと合成さ
れ、ディスプレイ２６上に表示される。
たＯＳＤデータは、所定のタイミングで読み出されて、
画像メモリ２４から読み出される実画像データと合成さ
れ、ディスプレイ２６上に表示される。
【００３４】図６に示すように、本実施例においては、
ＯＳＤデータ生成回路１６が出力するＯＳＤデータイネ
ーブル信号のレベルがハイからローに変化するタイミン
グで、ＯＳＤデータを一方のラインメモリ（４２ａ又は
４２ｂ）に書き込むと同時に他方のラインメモリ（４２
ａ又は４２ｂ）からデータを読み出す。その後、任意の
タイミングで画像メモリ２４に保持されている実画像デ
ータとＯＳＤデータを合成し、ディスプレイ２６に表示
する。ディスプレイ２６に表示された状態を図７に示
す。
ＯＳＤデータ生成回路１６が出力するＯＳＤデータイネ
ーブル信号のレベルがハイからローに変化するタイミン
グで、ＯＳＤデータを一方のラインメモリ（４２ａ又は
４２ｂ）に書き込むと同時に他方のラインメモリ（４２
ａ又は４２ｂ）からデータを読み出す。その後、任意の
タイミングで画像メモリ２４に保持されている実画像デ
ータとＯＳＤデータを合成し、ディスプレイ２６に表示
する。ディスプレイ２６に表示された状態を図７に示
す。
【００３５】以上のように本実施例においては、ライン
メモリ（４２ａ，４２ｂ）からＯＳＤデータを読み出す
タイミングを調整することにより、ディスプレイ２６上
でのＯＳＤ画像の表示位置を自由に設定できる。
メモリ（４２ａ，４２ｂ）からＯＳＤデータを読み出す
タイミングを調整することにより、ディスプレイ２６上
でのＯＳＤ画像の表示位置を自由に設定できる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
種類の異なる画像データの構造を整合させた後に合成し
ているため、１クロックで処理される画素数の異いによ
って、一方の画像が間延びするようなことがなくなる。
すなわち、複数の異なる画像データを１対１（１画素対
１画素）で対応させることができ、精密に重ね合わせて
表示することが可能となる。
種類の異なる画像データの構造を整合させた後に合成し
ているため、１クロックで処理される画素数の異いによ
って、一方の画像が間延びするようなことがなくなる。
すなわち、複数の異なる画像データを１対１（１画素対
１画素）で対応させることができ、精密に重ね合わせて
表示することが可能となる。
【図１】図１は、本発明に係るディスプレイ装置の概略
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図２は、本発明の第１実施例に係るディスプレ
イ装置及び画像合成方法の作用を示す説明図である。
イ装置及び画像合成方法の作用を示す説明図である。
【図３】図３は、第１実施例に係るディスプレイ装置及
び画像合成方法の作用を示す説明図である。
び画像合成方法の作用を示す説明図である。
【図４】図４は、本発明の第２実施例に係るディスプレ
イ装置及び画像合成方法の作用を示す説明図である。
イ装置及び画像合成方法の作用を示す説明図である。
【図５】図５は、本発明の第３実施例に係るディスプレ
イ装置及び画像合成方法の作用を示す説明図である。
イ装置及び画像合成方法の作用を示す説明図である。
【図６】図６は、第３実施例に係るディスプレイ装置及
び画像合成方法の作用を示す説明図である。
び画像合成方法の作用を示す説明図である。
【図７】図７は、第３実施例に係るディスプレイ装置及
び画像合成方法の作用を示す説明図である。
び画像合成方法の作用を示す説明図である。
１０ ディスプレイ装置 １２ 実画像データ生成部 １６ ＯＳＤデータ生成回路 ２０ 画像合成ユニット（解像度変換ＬＳＩ） ２６ ディスプレイ ２８ 実画像データ用バッファ ３０ ＯＳＤデータ用バッファ ３２ 画像メモリコントローラ ３６，３８ ラッチ回路（２画素ラッチ） ４０，４２ａ，４２ｂ ラインメモリ（バンク）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/445 Ｇ０６Ｆ 15/66 ４５０ 5/45 Ｇ０９Ｇ 5/36 ５２０Ｍ Ｆターム(参考） 5B057 AA01 CA01 CA02 CA16 CB01 CB02 CB16 CC03 CE08 5C023 AA18 BA09 CA01 CA08 DA04 DA08 EA02 EA15 5C025 AA28 BA28 CA06 CA10 CA11 CB08 CB09 CB10 DA08 5C082 AA02 BA02 BA12 BA41 BB32 CA56 CA62 DA51 MM10
Claims (11)
- 【請求項１】複数の画像を重ね合わせて表示するディス
プレイ装置において、 第１の画像データを生成する第１の画像データ生成手段
と；前記第１の画像データと異なる第２の画像データを
生成する第２の画像データ生成手段と；前記第１及び第
２の画像データを合成する画像合成手段と；前記画像合
成手段に入力される前記第１及び第２の画像データの構
造を整合させるデータ構造整合手段と；前記画像合成手
段によって合成された画像を表示する表示手段とを備え
たことを特徴とするディスプレイ装置。 - 【請求項２】前記データ構造整合手段は、前記第１及び
第２の画像データを各々一時的に保持する第１及び第２
のデータ保持手段を備え、 当該第１及び第２のデータ保持手段の各々では、同一数
の画素データを並列に保持するように構成されているこ
とを特徴とする請求項１に記載のディスプレイ装置。 - 【請求項３】前記データ構造整合手段は、前記第１及び
第２の画像データの少なくとも一方について前記表示手
段の１ライン分のデータを保持するラインメモリを含
み；当該ラインメモリは前記データ保持手段から出力さ
れるデータを書き込むと同時に、そこに記憶されている
データを読み出すことが可能なデュアルポート構造であ
ることを特徴とする請求項２に記載のディスプレイ装
置。 - 【請求項４】前記データ構造整合手段は、前記ラインメ
モリを２つ備え、前記データ保持手段から出力されるデ
ータをこれらのラインメモリに対して交互に書き込むと
ともに、一方のラインメモリにデータを書き込んでいる
間に他方のラインメモリからデータを読み出すように構
成されていることを特徴とする請求項３に記載のディス
プレイ装置。 - 【請求項５】メイン画像の上にＯＳＤ（オンスクリーン
ディスプレイ）画像を重ね合わせて表示するディスプレ
イ装置において、 前記メイン画像を構成するメイン画像データを生成する
メイン画像データ生成手段と；前記ＯＳＤ画像を構成す
るＯＳＤデータを生成するＯＳＤデータ生成手段と；前
記画像合成手段に入力される前記ＯＳＤデータの構造を
前記メイン画像データの構造に整合させるデータ構造整
合手段と；前記画像合成手段によって合成された画像を
表示する表示手段とを備えたことを特徴とするディスプ
レイ装置。 - 【請求項６】前記データ構造整合手段は、前記メイン画
像データ及びＯＳＤデータを各々一時的に保持する第１
及び第２のデータ保持手段を備え、 当該第１及び第２のデータ保持手段の各々では、同一数
の画素データを並列に保持するように構成されているこ
とを特徴とする請求項５に記載のディスプレイ装置。 - 【請求項７】前記データ構造整合手段は、前記ＯＳＤデ
ータについて前記表示手段の１ライン分のデータを保持
するラインメモリを含み；当該ラインメモリは前記デー
タ保持手段から出力されるデータを書き込むと同時に、
そこに記憶されているデータを読み出すことが可能なデ
ュアルポート構造であることを特徴とする請求項６に記
載のディスプレイ装置。 - 【請求項８】前記データ構造整合手段は、前記ラインメ
モリを２つ備え、前記データ保持手段から出力されるデ
ータをこれらのラインメモリに対して交互に書き込むと
ともに、一方のラインメモリにデータを書き込んでいる
間に他方のラインメモリからデータを読み出すように構
成されていることを特徴とする請求項７に記載のディス
プレイ装置。 - 【請求項９】ディスプレイ上に重ね合わせて表示される
複数の画像データを合成する方法において、 画像データを合成するに先立ち、前記複数の画像データ
のデータ構造を整合させることを特徴とする画像データ
の合成方法。 - 【請求項１０】前記複数の画像データの一つはメイン画
像を構成するメイン画像データであり、他の１つは前記
メイン画像の上に表示されるＯＳＤ（オンスクリーンデ
ィスプレイ）画像を構成するＯＳＤデータであり；前記
ＯＳＤデータの構造を前記メイン画像データの構造に整
合させることを特徴とする請求項９に記載の画像データ
合成方法。 - 【請求項１１】前記メイン画像データとＯＳＤデータは
所定のクロック信号に基づくタイミングで合成され；前
記合成処理に先立ち、前記ＯＳＤデータの１クロックで
処理される画素数を前記メイン画像データの１クロック
で処理される画素数に整合させることを特徴とする請求
項１０に記載の画像データ合成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047441A JP2000250512A (ja) | 1999-02-25 | 1999-02-25 | ディスプレイ装置及び画像データ合成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11047441A JP2000250512A (ja) | 1999-02-25 | 1999-02-25 | ディスプレイ装置及び画像データ合成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250512A true JP2000250512A (ja) | 2000-09-14 |
Family
ID=12775242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11047441A Pending JP2000250512A (ja) | 1999-02-25 | 1999-02-25 | ディスプレイ装置及び画像データ合成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250512A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145758A (ja) * | 2004-11-18 | 2006-06-08 | Fuji Photo Film Co Ltd | オンスクリーンディスプレイ装置 |
| CN1976412B (zh) * | 2005-11-30 | 2010-11-24 | 三星电子株式会社 | 视频处理装置及其控制方法 |
-
1999
- 1999-02-25 JP JP11047441A patent/JP2000250512A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145758A (ja) * | 2004-11-18 | 2006-06-08 | Fuji Photo Film Co Ltd | オンスクリーンディスプレイ装置 |
| CN1976412B (zh) * | 2005-11-30 | 2010-11-24 | 三星电子株式会社 | 视频处理装置及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764964A (en) | Device for protecting selected information in multi-media workstations | |
| US7969793B2 (en) | Register configuration control device, register configuration control method, and program for implementing the method | |
| JP2000284776A (ja) | 画像処理装置 | |
| JP2000148080A (ja) | マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置 | |
| JP4263190B2 (ja) | 映像合成回路 | |
| US20210042081A1 (en) | Display device and multi-display system | |
| JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
| JP6948810B2 (ja) | 画像処理システム | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JP3384659B2 (ja) | 縮小映像信号処理回路 | |
| JP2001255860A (ja) | 映像データ転送装置及び映像データの転送方法 | |
| JP2000250512A (ja) | ディスプレイ装置及び画像データ合成方法 | |
| JP5676924B2 (ja) | 投影装置及び投影方法 | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JP3268999B2 (ja) | 映像信号処理回路 | |
| JP2002278507A (ja) | 画像処理装置および画像表示装置 | |
| JP3481913B2 (ja) | 画像処理装置 | |
| JP2014216668A (ja) | 撮像装置 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JPH01276331A (ja) | ビデオ合成装置 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JP4525382B2 (ja) | 表示装置及び撮像装置 | |
| CN120564591A (zh) | 开机标识画面的生成装置、方法、芯片以及设备 | |
| JP2000125222A (ja) | オンスクリーンディスプレイ装置 | |
| JP6040217B2 (ja) | 投影装置及び投影方法 |