JP2000251672A - 電子源、電子源の製造装置、電子源の製造方法及び画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 均一な放出電流を有する電子源、電子源の製
造装置及び製造方法を提供する。 【解決手段】 複数の電子放出素子１００２が基板上に
形成された電子源であって、電子放出素子１００２は、
基板上に形成された１対の第１の電極１１０２，１１０
３から構成され、第１の電極から１１０２，１１０３所
定距離離間して形成され、放出される電子が到達する第
２の電極１１１４とを備え、放出される電子を増加させ
るために通電活性化を施す際に、放出される電子による
放出電流Ｉ _e を検出し、放出電流Ｉ_e に基づいて電子放
出素子１００２毎に対応した通電活性化を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を用いた電子源並びに画像表示装置の製造方法と製造
装置に関するものである。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型電子放出素子などが知られてい
る。

【０００３】ＦＥ型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,"Field emission",Advance in Electron Ph
ysics,8,89(1956)や、あるいは、C.A.Spindt,"Physical
properties of thin-film field emission cathodes w
ith molybdenium cones",J.Appl.Phys.,47,5248(1976)
などが知られている。

【０００４】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,"Operation of tunnel-emission Devices",J.
Appl.Phys.,32,646(1961) などが知られている。

【０００５】また、表面伝導型電子放出素子としては、
たとえば、M.I.Elinson,Radio Eng.Electron Phys.,10,
1290,(1965) や、後述する他の例が知られている。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎＯ₂ 薄膜を用いたものの他に、Ａｕ薄膜による
もの［G.Dittmer:"Thin Solid Films",9,317(1972)］
や、Ｉｎ₂ Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［M.Hartwell
and C.G Fonstad:"IEEETrans.E D Conf.",519(1975)
］や、カ−ボン薄膜によるもの［荒木久 他：真空、
第２６巻、第１号、２２（１９８３）］等が報告されて
いる。

【０００７】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図２１に前述のM.Hartwellらに
よる素子の平面図を示す。同図において、３００１は基
板で、３００４はスパッタで形成された金属酸化物より
なる導電性薄膜である。導電性薄膜３００４は図示のよ
うにＨ字形の平面形状に形成されている。該導電性薄膜
３００４に後述の通電フォ−ミングと呼ばれる通電処理
を施すことにより、電子放出部３００５が形成される。
図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、０．１
［ｍｍ］で設定されている。尚、図示の便宜から、電子
放出部３００５は導電性薄膜３００４の中央に矩形の形
状で示したが、これは模式的なものであり、実際の電子
放出部の位置や形状を忠実に表現しているわけではな
い。

【０００８】M.Hartwellらによる素子をはじめとして上
述の表面伝導型電子放出素子においては、電子放出を行
う前に導電性薄膜３００４に通電フォ−ミングと呼ばれ
る通電処理を施すことにより電子放出部３００５を形成
するのが一般的であった。すなわち、通電フォ−ミング
とは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレ−トで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォ−ミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたり多数
の素子を形成できる利点がある。そこで、たとえば本出
願人による特開昭６４−３１３３２号公報において開示
されるように、多数の素子を配列して駆動するための方
法が研究されている。

【００１０】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビ−ム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ ５，０６６，８８３号や
特開平２−２５７５５１号公報において開示されている
ように、表面伝導型電子放出素子と電子の照射により発
光する蛍光体とを組み合わせて用いた画像表示装置が研
究されている。表面伝導型電子放出素子と蛍光体とを組
み合わせて用いた画像表示装置は、従来の他の方式の画
像表示装置よりも優れた特性が期待されている。たとえ
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点が優れていると言える。

【００１２】発明者らは、上記に記載したものをはじめ
として、さまざまな材料、製法、構造の表面伝導型放出
素子を試みてきた。さらに、多数の表面伝導型放出素子
を配列した電子源、ならびにこの電子源を応用した画像
表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図２２に示す電気的
な配線方法による電子源を試みてきた。すなわち、表面
伝導型放出素子を２次元的に多数個配列し、これらの素
子を図示のようにマトリクス状に配線した電子源であ
る。

【００１４】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２および列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗４００４および４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用の電子源の場
合には、所望の画像表示を行うのに足りるだけの素子を
配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
した電子源においては、所望の電子を出力させるため、
行方向配線４００２および列方向配線４００３に適宜の
電気信号を印加する。たとえば、マトリクスの中の任意
の１行の表面伝導型放出素子を駆動するには、選択する
行の行方向配線４００２には選択電圧Ｖｓを印加し、同
時に非選択の行の行方向配線４００２には非選択電圧Ｖ
ｎｓを印加する。これと同期して列方向配線４００３に
電子を出力するための駆動電圧Ｖｅを印加する。この方
法によれば、配線抵抗４００４および４００５による電
圧降下を無視すれば、選択する行の表面伝導型放出素子
には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の表
面伝導型放出素子にはＶｅ−Ｖｎｓの電圧が印加され
る。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば
選択する行の表面伝導型放出素子だけから所望の強度の
電子が出力されるはずであり、また列方向配線の各々に
異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の
各々から異なる強度の電子が出力されるはずである。ま
た、表面伝導型放出素子の応答速度は高速であるため、
駆動電圧Ｖｅを印加する時間の長さを変えれば、電子が
出力される時間の長さも変えることができるはずであ
る。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線した電子源にはいろいろな用途が考えられ
ており、たとえば画像情報に応じた電圧信号を適宜印加
すれば、画像表示装置用の電子源として応用できるもの
と期待される。

【００１８】発明者らは表面伝導型電子放出素子の特性
を改善するための研究を鋭意行った結果、製造工程にお
いて通電活性化処理を行うことが効果的であることを見
出した。

【００１９】既に述べたように、表面伝導型電子放出素
子の電子放出部を形成する際には、導電性薄膜に電流を
流して該薄膜を局所的に破壊もしくは変形もしくは変質
させて亀裂を形成する処理（通電フォーミング処理）を
行う。この後更に、通電活性化処理を行うことにより、
電子放出特性を大幅に改善することが可能である。

【００２０】この通電活性化処理（以下では、活性化処
理と記す）とは、通電フォーミング処理により形成され
た電子放出部を、例えば適宜の圧力の有機物ガス中で通
電し、その近傍に例えば炭素もしくは炭素化合物を堆積
せしめる処理のことである。このような処理を行うこと
により、通電フォーミング直後と比較して、同じ印加電
圧における放出電流を典型的には１００倍以上増加させ
ることが可能である。

【００２１】従って、上述の多数の表面伝導型電子放出
素子を単純マトリックス配線した電子源を製造する際に
おいても、各素子に通電活性化処理行うことが望まし
い。

【００２２】ここで、活性化処理時の表面伝導型電子放
出素子に流れる素子電流If及び放出電流Ieの測定系概略
図を図２３に示す。

【００２３】この図は、活性化処理時の素子電流Ifと放
出電流Ieの測定系を示している。電子放出部２５を有す
る導電性薄膜２１は、電極２２を介して活性化電源２４
に接続されている。３１は該表面伝導型電子放出素子か
ら放出される放出電流Ｉｅを捕捉するためのアノード電
極である。このアノード電極３１には、直流高圧電源３
３及び電流計３２が接続されている

【００２４】この活性化処理では、有機物を含有する雰
囲気下（以下、このガス雰囲気のことを、活性化ガス圧
力と記す。）で、活性化電源２４から素子電極間( 電子
放出部２５) に、適宜の電圧パルスを繰り返して印加し
ていることを示している。又、電流計２３及び３２で素
子電流Ｉｆ及び放出電流Ｉｅを計測することで、活性化
の進行状況をモニタしている。電流計２３、３２で計測
された素子電流Ｉｆ及び放出電流Ｉｅの一例を図２４に
示す。活性化電源２４からパルス電圧が印加しはじめる
と時間の経過と共に素子電流Ｉｆ及び放出電流Ｉｅは増
加する。

【００２５】以下では、活性化の進行状況をモニターし
た素子電流If及び放出電流Ieを、それぞれ、素子電流If
プロファイル、放出電流Ieプロファイルと呼ぶ。

【００２６】

【発明が解決しようとする課題】しかしながら、このよ
うな通電活性化処理を、単純マトリックス配線した電子
源に適用した場合には、以下に示す問題によって、各表
面伝導型電子放出素子の放出電流量を均一にできないと
いう問題があった。

【００２７】先ず、第１の問題として、マトリクス配線
した電子源に対して通電活性化処理を行う場合、配線抵
抗による電圧降下の影響で、各素子に所望の電圧を印加
できないため、各素子の放出電流Ieが不均一になってし
まうという問題があった。

【００２８】以下、この第１の問題を詳細に説明する。
例えば、m 行n 列の単純マトリックス配線した電子源の
2 行目の素子に対して、通電活性化を行う場合について
説明する。この場合の等価回路を、図２５に示す。表面
伝導型電子放出素子７４は、行方向配線７２、列方向配
線７３に接続されており、７７は活性化電源、７６は素
子電流Ifを測定するための電流計である。２行目（Ｄ×
２）以外の行方向配線７２及び、列方向配線７３を接地
している。また、活性化電源７７はパルス電圧を出力し
ている。図２６に、印加している電圧波形を示す。パル
ス幅がTW、周期TPで電圧値がVf0 であることを示してい
る。

【００２９】ここで、２行目の素子を電圧Vf0で通電活
性化した場合の、各素子に印加される電圧を模式的に図
２７に示す。２行１列目の素子をF(2,1)、２行２列目の
素子をF(2,2)、２行目３列目の素子をF(2,3)とし、縦軸
に各素子に印加される電圧を、又、横軸に列番号（素子
番号）を示した。 k列目の素子F(2,k)には、電圧Vfk(<V
f0) が印加されていることが示されている。

【００３０】つまり、k 列目の素子には、V0よりもVfdf
(=Vf0-Vfk)だけ小さな電圧が印加されている。

【００３１】マトリックス配線が大規模となった場合
や、配線抵抗が高くなった場合、特に、このような電圧
降下は大きくなる為、各素子に印加される電圧がばらつ
き、電子放出特性をばらつかせる原因となっている。

【００３２】また、以下に示す第２の問題も生じてい
た。電子源の特性を決定づける放出電流Ieの均一化を図
るために、従来、電子源の活性化終了条件は、素子電流
Ifプロファイルや素子電流If到達値等、素子電流Ifによ
って決定されていた。基本的には、素子電流Ifと放出電
流Ieの相関が強い為、放出電流Ieを均一にするためには
素子電流Ifを均一にすれば良い。しかし、より厳密に
は、放出電流Ie到達値を活性化終了条件とすることが望
ましい。

【００３３】以下、図２８を用いて、素子電流Ifと放出
電流Ieの関係を説明する。この図は、時刻t1で素子電流
がIf0 となる表面伝導型電子放出素子の、通電活性化時
の放出電流Ieプロファイルを示している。素子電流がIf
0 と一定であった場合でも、この図で示されるように、
放出電流はIe1,Ie2,Ie3 というように不均一となってし
まうことがある。

【００３４】これらの２つの課題により、電子源を用い
た画像表示装置は、輝度がバラつくという問題があっ
た。

【００３５】本発明は、このような問題を解決するため
に成されたものであり、均一な放出電流を有する電子
源、電子源の製造装置及び製造方法並びに画像表示装置
を提供することを目的とする。

【００３６】

【課題を解決するための手段】本発明の電子源は、複数
の電子放出素子が基板上に形成された電子源であって、
前記電子放出素子は、基板上に形成された１対の第１の
電極から構成され、前記１対の電極から所定距離離間し
て形成され、前記第１の電極から放出される電子が到達
する第２の電極とを備え、前記放出される電子を増加さ
せるために通電活性化を施す際に、前記放出される電子
による放出電流を検出し、前記放出電流に基づいて前記
電子放出素子毎に対応した前記通電活性化を施したもの
である。

【００３７】本発明の電子源の一態様例においては、前
記電子放出素子は前記基板上にマトリクス状に形成され
ており、前記１対の第１の電極の一方に接続される行方
向配線と、前記１対の第１の電極の他方に接続される列
方向配線とを備え、前記行方向配線に第１の電圧を印加
し、前記列方向配線に第２の電圧を印加することにより
前記第１の電極から電子を放出させて前記放出電流を検
出し、前記放出電流に対応して前記第２の電圧を前記列
方向配線毎に可変することにより、前記行方向配線又は
列方向配線の配線抵抗による電圧降下を補償した状態で
前記通電活性化を施している。

【００３８】本発明の電子源の一態様例においては、前
記行方向配線の一列毎に前記第１の電圧を印加し、前記
通電活性化を施している。

【００３９】本発明の電子源の一態様例においては、前
記行方向配線のうちの複数を選択して前記第１の電圧を
印加し、前記通電活性化を施している。

【００４０】本発明の電子源の一態様例においては、前
記第２の電極が、前記行方向配線あるいは列方向配線が
接続された一列の前記電子放出素子と対向して延在した
形状とされている。

【００４１】本発明の電子源の一態様例においては、前
記第２の電極と直交するように延在し、前記第２の電極
と対向する１列の前記電子放出素子と接続された前記行
方向配線あるいは列方向配線における前記放出電流を検
出することにより、前記電子放出素子に個別に通電活性
化を施している。

【００４２】本発明の画像表示装置は、上記電子源と、
放出された前記電子により発光する蛍光体とを備えてい
る。

【００４３】本発明の電子源の製造装置は、基板上に形
成された１対の第１の電極からなる電子放出素子と、前
記１対の電極から所定距離離間して形成され前記第１の
電極から放出される電子が到達する第２の電極とを備え
た電子源に通電活性化を行う装置であって、前記第１の
電極へ第１の電圧を印加する手段と、前記第２の電極へ
第２の電圧を印加する手段と、前記電子放出素子から放
出される電子による放出電流を検出する手段と、前記放
出電流に基づいて前記第２の電圧を可変して、前記電子
放出素子毎に対応した通電活性化を行う手段とを有す
る。

【００４４】本発明の電子源の製造装置の一態様例にお
いては、前記電子放出素子は前記基板上にマトリクス状
に形成されており、前記１対の第１の電極の一方に接続
される行方向配線と、前記１対の第１の電極の他方に接
続される列方向配線とを備え、前記行方向配線に第１の
電圧を印加し、前記列方向配線に第２の電圧を印加する
ことにより前記第１の電極から電子を放出させて前記放
出電流を検出し、前記放出電流に対応して前記第２の電
圧を前記列方向配線毎に可変することにより、前記行方
向配線又は列方向配線の配線抵抗による電圧降下を補償
した状態で前記通電活性化を施している。

【００４５】本発明の電子源の製造装置の一態様例にお
いては、前記行方向配線の一列毎に前記第１の電圧を印
加し、前記通電活性化を施している。

【００４６】本発明の電子源の製造装置の一態様例にお
いては、前記行方向配線のうちの複数を選択して前記第
１の電圧を印加し、前記通電活性化を施している。

【００４７】本発明の電子源の製造装置の一態様例にお
いては、前記第２の電極が、前記行方向配線あるいは列
方向配線が接続された一列の前記電子放出素子と対向し
て延在した形状とされている。

【００４８】本発明の電子源の製造装置の一態様例にお
いては、前記第２の電極と直交するように延在し、前記
第２の電極と対向する１列の前記電子放出素子と接続さ
れた前記行方向配線あるいは列方向配線における前記放
出電流を検出することにより、前記電子放出素子に個別
に通電活性化を施している。

【００４９】本発明の電子源の製造方法は、基板上に形
成された１対の第１の電極とからなる電子放出素子と、
前記１対の電極から所定距離離間して形成され前記第１
の電極から放出される電子が到達する第２の電極とを備
えた電子源に通電活性化を行う方法であって、前記第１
の電極へ第１の電圧を印加する第１のステップと、前記
第２の電極へ第２の電圧を印加する第２のステップと、
前記電子放出素子から放出される電子による放出電流を
検出する第３のステップと、前記放出電流に基づいて前
記第２の電圧を可変して、前記電子放出素子毎に対応し
た通電活性化を行う第４のステップとを少なくとも有す
る。

【００５０】本発明の電子源の製造方法の一態様例にお
いては、前記電子放出素子は前記基板上にマトリクス状
に形成されており、前記１対の第１の電極の一方に接続
される行方向配線と、前記１対の第１の電極の他方に接
続される列方向配線とを備え、前記第１のステップにお
いて、前記行方向配線に第１の電圧を印加し、前記第１
のステップにおいて、前記列方向配線に第２の電圧を印
加し、前記放出電流に対応して前記第２の電圧を前記列
方向配線毎に可変することにより、前記行方向配線又は
列方向配線の配線抵抗による電圧降下を補償した状態で
前記通電活性化を施す。

【００５１】本発明の電子源の製造方法の一態様例にお
いては、前記第１のステップにおいて、前記行方向配線
の一列毎に前記第１の電圧を印加し、前記通電活性化を
施す。

【００５２】本発明の電子源の製造方法の一態様例にお
いては、前記第１のステップにおいて、前記行方向配線
のうちの複数を選択して前記第１の電圧を印加し、前記
通電活性化を施す。

【００５３】本発明の電子源の製造方法の一態様例にお
いては、前記第２の電極は、前記行方向配線あるいは列
方向配線が接続された一列の前記電子放出素子と対向し
て延在した形状とされ、前記第３のステップにおいて、
前記第２の電極と直交するように延在し、前記第２の電
極と対向する１列の前記電子放出素子と接続された前記
行方向配線あるいは列方向配線における前記放出電流を
検出することにより、前記電子放出素子に個別に前記通
電活性化を施す。

【００５４】本発明の電子源の製造方法の一態様例にお
いては、前記第１のステップの前に、前記基板上に前記
第１の電極を形成する第５のステップと、前記行方向配
線を形成する第６のステップと、前記列方向配線を形成
する第７のステップと、前記第２の電極を形成する第８
のステップを更に有する。

【００５５】本発明の電子源は、複数の電子放出素子が
基板上に形成された電子源であって、前記電子放出素子
は、基板上に形成された１対の第１の電極から構成さ
れ、前記１対の電極から所定距離離間して形成され、前
記第１の電極から放出される電子が到達する第２の電極
とを備え、前記一対の第１の電極の間に設けられている
間隔に堆積物を堆積させる工程を施す際に、前記放出さ
れる電子による放出電流を検出し、前記放出電流に基づ
いて前記電子放出素子毎に対応した前記堆積工程を施し
ている。

【００５６】本発明の電子源の製造装置は、基板上に形
成された１対の第１の電極からなる電子放出素子と、前
記１対の電極から所定距離離間して形成され前記第１の
電極から放出される電子が到達する第２の電極とを備え
た電子源に対し、前記一対の第１の電極の間に設けられ
ている間隔に堆積物を堆積させる工程を行う装置であっ
て、前記第１の電極へ第１の電圧を印加する手段と、前
記第２の電極へ第２の電圧を印加する手段と、前記電子
放出素子から放出される電子による放出電流を検出する
手段と、前記放出電流に基づいて前記第２の電圧を可変
して、前記電子放出素子毎に対応した前記堆積工程を行
う手段とを有する。

【００５７】本発明の電子源の製造方法は、基板上に形
成された１対の第１の電極とからなる電子放出素子と、
前記１対の電極から所定距離離間して形成され前記第１
の電極から放出される電子が到達する第２の電極とを備
えた電子源に対し、前記一対の第１の電極の間に設けら
れている間隔に堆積物を堆積させる工程を行う方法であ
って、前記第１の電極へ第１の電圧を印加する第１のス
テップと、前記第２の電極へ第２の電圧を印加する第２
のステップと、前記電子放出素子から放出される電子に
よる放出電流を検出する第３のステップと、前記放出電
流に基づいて前記第２の電圧を可変して、前記電子放出
素子毎に対応した前記堆積工程を行う第４のステップと
を少なくとも有する。

【００５８】

【発明の実施の形態】先ず、本発明を適用した実施例を
示すのに先立ち、実施例で取り扱う表面伝導型電子放出
素子の電子源の応用である画像表示装置の構成及び製造
方法の概略について項目別に説明する。

【００５９】（表示パネルの構成と製造法）本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。

【００６０】図１は、実施例に用いた表示パネルの斜視
図であり、内部構造を示すためにパネルの１部を切り欠
いて示している。

【００６１】図中、１００５はリアプレ−ト、１００６
は側壁、１００７はフェ−スプレ−トであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００６２】リアプレ−ト１００５には、基板１００１
が固定されているが、該基板上には表面伝導型電子放出
素子１００２がＮ×Ｍ個形成されている。（Ｎ，Ｍは２
以上の正の整数であり、目的とする表示画素数に応じて
適宜設定される。たとえば、高品位テレビジョンの表示
を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝
１０００以上の数を設定することが望ましい。本実施例
においては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前
記Ｎ×Ｍ個の表面伝導型電子放出素子は、Ｍ本の行方向
配線１００３とＮ本の列方向配線１００４により単純マ
トリクス配線されている。ここで、基板１００１、表面
伝導型電子放出素子１００２、行方向配線１００３、列
方向配線１００４によって構成される部分を電子源基板
と呼ぶ。なお、電子源基板の製造方法や構造について
は、後で詳しく述べる。

【００６３】本実施例においては、気密容器のリアプレ
−ト１００５に電子源基板の基板１００１を固定する構
成としたが、電子源基板の基板１００１が十分な強度を
有するものである場合には、気密容器のリアプレ−トと
して電子源基板の基板１００１自体を用いてもよい。

【００６４】また、フェ−スプレ−ト１００７の下面に
は、蛍光膜１００８が形成されている。本実施例はカラ
−表示装置であるため、蛍光膜１００８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青、の３原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図２
（ａ）に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体１０１０が設けて
ある。黒色の導電体１０１０を設ける目的は、電子の照
射位置に多少のずれがあっても表示色にずれが生じない
ようにする事や、外光の反射を防止して表示コントラス
トの低下を防ぐ事、電子による蛍光膜のチャ−ジアップ
を防止する事などである。黒色の導電体１０１０には、
黒鉛を主成分として用いたが、上記の目的に適するもの
であればこれ以外の材料を用いても良い。

【００６５】また、３原色の蛍光体の塗り分け方は前記
図２（ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図２（ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。なお、モノクロ
−ムの表示パネルを作成する場合には、単色の蛍光体材
料を蛍光膜１００８に用いればよく、また黒色導電材料
は必ずしも用いなくともよい。

【００６６】また、蛍光膜１００８のリアプレ−ト側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子加速電圧を印加するための電極
として作用させる事や、蛍光膜１００８を励起した電子
の導電路として作用させる事などである。メタルバック
１００９は、蛍光膜１００８をフェ−スプレ−ト基板１
００７上に形成した後、蛍光膜表面を平滑化処理し、そ
の上にＡｌを真空蒸着する方法により形成した。なお、
蛍光膜１００８に低電圧用の蛍光体材料を用いた場合に
は、メタルバック１００９は用いない。

【００６７】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
−スプレ−ト基板１００７と蛍光膜１００８との間に、
たとえばＩＴＯを材料とする透明電極を設けてもよい。

【００６８】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmは電子源基板の行方向配線１００３と、
Ｄy1〜Ｄynは電子源基板の列方向配線１００４と、Ｈｖ
はフェ−スプレ−トのメタルバック１００９と電気的に
接続している。実施例１では、本形態のHVを用いるが、
実施例２では、異なる構造のHVを使用する。詳細は後述
する。

【００６９】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１×１０^-7［Ｔｏｒｒ］
程度の真空度まで排気する。その後、排気管を封止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは封止後に気密容器内の所定の位置にゲッタ−膜
（不図示）を形成する。ゲッタ−膜とは、たとえばＢａ
を主成分とするゲッタ−材料をヒ−タ−もしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
−膜の吸着作用により気密容器内は１×１０^-5［Ｔｏｒ
ｒ］ないしは１×１０^-7［Ｔｏｒｒ］の真空度に維持さ
れる。

【００７０】以上、本発明の実施例における表示パネル
の基本構成と製法を説明した。

【００７１】次に、前記実施例の表示パネルに用いた電
子源基板の製造方法について説明する。本発明の画像表
示装置に用いる電子源基板は、表面伝導型電子放出素子
を単純マトリクス配線した電子源であれば、表面伝導型
電子放出素子の材料や形状あるいは製法に制限はない。
しかしながら、発明者らは、表面伝導型電子放出素子の
中では、電子放出部もしくはその周辺部を微粒子膜から
形成したものが電子放出特性に優れ、しかも製造が容易
に行えることを見いだしている。したがって、高輝度で
大画面の画像表示装置の電子源基板に用いるには、最も
好適であると言える。そこで、上記実施例の表示パネル
においては、電子放出部もしくはその周辺部を微粒子膜
から形成した表面伝導型電子放出素子を用いた。そこ
で、まず好適な表面伝導型電子放出素子について基本的
な構成と製法および特性を説明し、その後で多数の素子
を単純マトリクス配線した電子源基板の構造について述
べる。

【００７２】（表面伝導型電子放出素子の好適な素子構
成と製法）電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成に
は、平面型と垂直型の２種類があげられる。

【００７３】（平面型の表面伝導型電子放出素子）まず
最初に、平面型の表面伝導型電子放出素子の素子構成と
製法について説明する。図３に示すのは、平面型の表面
伝導型電子放出素子の構成を説明するための平面図（図
３（ａ））および断面図（図３（ｂ））である。図中、
１１０１は基板、１１０２と１１０３は素子電極、１１
０４は導電性薄膜、１１０５は通電フォ−ミング処理に
より形成した電子放出部、１１１３は通電活性化処理に
より形成した薄膜である。

【００７４】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂ を材料とする絶縁層
を積層した基板、などを用いることができる。

【００７５】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂ Ｏ₃ −ＳｎＯ₂ をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
−、エッチングなどのパタ−ニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００７６】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストロ−ム
（Å）から数百マイクロメ−タ−（μｍ）の範囲から適
当な数値を選んで設計されるが、なかでも表示装置に応
用するために好ましいのは数マイクロメ−タ−より数十
マイクロメ−タ−の範囲である。また、素子電極の厚さ
ｄについては、通常は数百オングストロ−ムから数マイ
クロメ−タ−の範囲から適当な数値が選ばれる。

【００７７】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００７８】微粒子膜に用いた微粒子の粒径は、数オン
グストロ−ムから数千オングストロ−ムの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロ−ムから２００オングストロ−ムの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォ−ミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロ−ムから数千オングストロ−ムの範囲の
なかで設定するが、なかでも好ましいのは１０オングス
トロ−ムから５００オングストロ−ムの間である。 ま
た、微粒子膜を形成するのに用いられうる材料として
は、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，
Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐ
ｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ₂ ，Ｉ
ｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ ，などをはじめとする酸
化物や、ＨｆＢ₂ ，ＺｒＢ₂ ，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ ₄ ，ＧｄＢ₄ などをはじめとする硼化物や、ＴｉＣ，
ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめと
する炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめ
とする窒化物や、Ｓｉ，Ｇｅなどをはじめとする半導体
や、カ−ボン、などがあげられ、これらの中から適宜選
択される。

【００７９】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシ−ト抵抗値については、
１×１０³ 〜１×１０⁷ ［オ−ム／ｓｑ］の範囲に含ま
れるよう設定した。なお、導電性薄膜１１０４と素子電
極１１０２および１１０３とは、電気的に良好に接続さ
れるのが望ましいため、互いの一部が重なりあうような
構造をとっている。その重なり方は、図３の例において
は、下から、基板、素子電極、導電性薄膜の順序で積層
したが、場合によっては下から基板、導電性薄膜、素子
電極、の順序で積層してもさしつかえない。

【００８０】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォ−ミングの処理を行うことにより形成する。亀裂
内には、数オングストロ−ムから数百オングストロ−ム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図３においては模式的に示した。

【００８１】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォ−ミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００８２】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カ−ボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
−ム］以下とするが、３００［オングストロ−ム］以下
とするのがさらに好ましい。

【００８３】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図３においては模式的
に示した。また、平面図（図３（ａ））においては、薄
膜１１１３の一部を除去した素子を図示した。

【００８４】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。

【００８５】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロ−
ム］、電極間隔Ｌは２［マイクロメ−タ−］とした。

【００８６】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
−ム］、幅Ｗは１００［マイクロメ−タ］とした。

【００８７】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。

【００８８】図４（ａ）〜図４（ｄ）は、表面伝導型電
子放出素子の製造工程を説明するための断面図で、各部
材の表記は前記図３と同一である。

【００８９】（１）まず、図４（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【００９０】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィ−・エッチング技術を用いてパタ−ニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【００９１】（２）次に、図４（ｂ）に示すように、導
電性薄膜１１０４を形成する。形成するにあたっては、
まず前記図４（ａ）の基板に有機金属溶液を塗布して乾
燥し、加熱焼成処理して微粒子膜を成膜した後、フォト
リソグラフィ−・エッチングにより所定の形状にパタ−
ニングする。ここで、有機金属溶液とは、導電性薄膜に
用いる微粒子の材料を主要元素とする有機金属化合物の
溶液である。（具体的には、本実施例では主要元素とし
てＰｄを用いた。また、実施例では塗布方法として、デ
ィッピング法を用いたが、それ以外のたとえばスピンナ
−法やスプレ−法を用いてもよい。）また、微粒子膜で
作られる導電性薄膜の成膜方法としては、本実施例で用
いた有機金属溶液の塗布による方法以外の、たとえば真
空蒸着法やスパッタ法、あるいは化学的気相堆積法など
を用いる場合もある。

【００９２】（３）次に、図４（ｃ）に示すように、フ
ォ−ミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォ−ミング処理
を行って、電子放出部１１０５を形成する。

【００９３】通電フォ−ミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００９４】通電方法をより詳しく説明するために、図
５に、フォ−ミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォ−ミングする場合には、パルス状の電圧が好まし
く、本実施例の場合には同図に示したようにパルス幅Ｔ
１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
タ−するためのモニタ−パルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【００９５】実施例においては、たとえば１×１０
^-5［ｔｏｒｒ］程度の真空雰囲気下において、たとえば
パルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタ−パルスＰｍを挿入し
た。フォ−ミング処理に悪影響を及ぼすことがないよう
に、モニタ−パルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０^-6［オ−ム］になった段階、すなわちモ
ニタ−パルス印加時に電流計１１１１で計測される電流
が１×１０^-7［Ａ］以下になった段階で、フォ−ミング
処理にかかわる通電を終了した。

【００９６】なお、上記の方法は、本実施例の表面伝導
型電子放出素子に関する好ましい方法であり、たとえば
微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表
面伝導型電子放出素子の設計を変更した場合には、それ
に応じて通電の条件を適宜変更するのが望ましい。

【００９７】４）次に、図４（ｄ）に示すように、活性
化用電源１１１２から素子電極１１０２と１１０３の間
に適宜の電圧を印加し、通電活性化処理を行って、電子
放出特性の改善を行う。

【００９８】本特許特有の電子源の通電活性化処理時方
法は、後述の[ 実施例１][実施例２] で詳細に説明す
る。ここでは、通電活性化処理の概要について説明す
る。

【００９９】通電活性化処理とは、例えば具体的には、
活性化ガス雰囲気下で、電圧パルスを定期的に印加する
ことにより、有機化合物を起源とする炭素もしくは炭素
化合物を堆積させ、電子放出特性の改善を行う工程であ
る。ここで使用される適当な有機物質としては、アルカ
ン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭
化水素類、アルコール類、アルデヒド類、ケトン類、ア
ミン類、フェノール、カルボン、スルホン酸等の有機酸
類等を挙げることが出来、具体的には、メタン、エタ
ン、プロパンなどCnH2n+2 で表される飽和炭化水素、エ
チレン、プロピレンなどCnH2n等の組成式で表される不
飽和炭化水素、ベンゼン、トルエン、ベンゾニトリル、
メタノール、エタノール、ホルムアルデヒド、アセトア
ルデヒド、アセトン、メチルエチルケトン、メチルアミ
ン、エチルアミン、フェノール、蟻酸、酢酸、プロピオ
ン酸等が使用できる。

【０１００】通電方法をより詳しく説明するために、図
６（ａ）に、活性化用電源１１１２から印加する適宜の
電圧波形の一例を示す。本実施例においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には，矩形波の電圧Ｖａｃｔは１４［Ｖ］，
パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施例
の表面伝導型電子放出素子に関する好ましい条件であ
り、表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１０１】図３（ｄ）に示す１１１４は該表面伝導型
電子放出素子から放出される放出電流Ｉｅを捕捉するた
めのアノ−ド電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノ−ド電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニタ−し、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図６（ｂ）に示すが、活性化電源１
１１２からパルス電圧を印加しはじめると、時間の経過
とともに素子電流If、放出電流Ｉｅは増加する。予め、
設定された電流値に放出電流Ieが到達したら活性化用電
源１１１２からの電圧印加を停止し、通電活性化処理を
終了する。

【０１０２】以上のようにして、図４（ｅ）に示す平面
型の表面伝導型電子放出素子を製造した。

【０１０３】（表示装置に用いた表面伝導型電子放出素
子の特性）以上、平面型と表面伝導型電子放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１０４】図７に、表示装置に用いた素子の、（放出
電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメ−タを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【０１０５】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１０６】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。すな
わち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを
持った非線形素子である。

【０１０７】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１０８】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１０９】以上のような特性を有するため、表面伝導
型電子放出素子を表示装置に好適に用いることができ
た。たとえば多数の素子を表示画面の画素に対応して設
けた表示装置において、第一の特性を利用すれば、表示
画面を順次走査して表示を行うことが可能である。すな
わち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０１１０】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。

【０１１１】（多数素子を単純マトリクス配線した電子
源基板の構造）次に、上述の表面伝導型電子放出素子を
基板上に配列して単純マトリクス配線した電子源基板の
構造について述べる。

【０１１２】図８は、前記図１の表示パネルに用いた電
子源基板の平面図を示している。基板上には、前記図３
で示したものと同様な表面伝導型電子放出素子が配列さ
れ、これらの素子は行方向配線電極１００３と列方向配
線電極１００４により単純マトリクス状に配線されてい
る。行方向配線電極１００３と列方向配線電極１００４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。図８のＡ−
Ａ’に沿った断面を、図９に示す。

【０１１３】なお、このような構造の電子源は、あらか
じめ基板上に行方向配線電極１００３、列方向配線電極
１００４、電極間絶縁層（不図示）、および表面伝導型
電子放出素子の素子電極と導電性薄膜を形成した後、行
方向配線電極１００３および列方向配線電極１００４を
介して各素子に給電して通電フォ−ミング処理と通電活
性化処理を行うことにより製造した。以下、本発明の具
体的な実施例について説明する。

【０１１４】

【実施例】（実施例１）本実施例は、多数の表面伝導型
電子放出素子を単純マトリクス配置（素子数１０２４×
３０７２）した板を有する画像表示装置の製造方法、主
に電子源の活性化工程の一例である。

【０１１５】以下説明する活性化工程では、表面伝導型
電子放出素子を素子単位に通電活性化を行い、放出電流
が規定値になったら電圧印加を終了する。この方法を用
いれば、従来の活性化法と比較して、放出電流特性を均
一にした電子源を得ることができる。

【０１１６】本実施例では、表面伝導型電子放出素子を
行配線単位（ライン単位）で通電活性化を行う。また、
行配線（ライン単位）の素子の放出電流が規定値に達し
たら、行配線の電圧印加を終了する。以上は、行配線に
ついて述べたが、列配線単位に実施してもよい。

【０１１７】この方法を用いれば、従来の活性化法と比
較して、放出電流特性を均一にした電子源を得ることが
できる。

【０１１８】まず、本実施例に用いる活性化装置の構成
を説明する。以下、図１０〜図１４を用いて本実施例を
具体的に説明する。

【０１１９】図１０は、本実施例における活性化装置の
構成を示すブロック図である。図１に示した電子源基板
を、図１０のように接続して活性化処理を行う。ただ
し、アノード電極は、図１のように構成されており、１
枚電極で全素子の放出電流を引き出す構造となってい
る。

【０１２０】３１０は、表面伝導型電子放出素子をｍ行
×ｎ列（本実施例ではｍ＝１０２４、ｎ＝３０７２）の
単純マトリクス配線した画像表示装置である。また、こ
の電子放出素子は既にすべてフォーミングされているも
のとする。画像表示装置は、不図時の真空排気装置に接
続されており、１×１０^-4〜１×１０^-5[torr]程度に真
空排気されている。また、電子源基板の行方向配線Ｄｘ
１〜Ｄｘｍは活性化処理装置３００のＳｘ１〜Ｓｘｍに
接続され、列方向配線Ｄy １〜Ｄy ｎは活性化処理装置
３００のＳy １〜Ｓy ｎに接続されている。また、行方
向配線は、１列目側の端子とｎ列目側の端子（不図時）
があり、行方向配線の両側から電圧を印加できる構造に
なっている。

【０１２１】さらに、アノード電極Hvは活性化処理装置
３００のＳｚに接続される。３１１は、活性化電圧パル
スを発生する行配線側の活性化電源である。３１２は、
任意の行を選択する行配線選択部である。この行配線選
択部は、活性化電源で発生した電圧パルスを任意の行に
印加し、かつ、電流を測定する測定系を有している。３
１３は活性化電圧パルスを発生する列配線側の活性化電
源である。３１４は、活性化電源で発生した電圧パルス
を、任意の列に印加する列配線選択部である。３１５
は、アノード電極３０７へ電圧を供給するアノード電源
である。３１６は、アノード電極で引き出された放出電
流を測定する電流検出部である。

【０１２２】制御回路３１８は、行選択回路３１２で検
出された素子電流値３２１と電流検出部３１６で検出さ
れた放出電流値３２２にもとづいて、活性化電源３１
１、３１３、高圧電源３１５及び行配線選択部３１２、
列配線選択部３１４を制御する。

【０１２３】次に、選択回路を図１１を用いて説明す
る。図１１（ａ）、図１１（ｂ) はそれぞれ、行選択回
路３１２、列選択回路３１４を示している。これらの選
択回路は、リレ−、アナログスイッチなどのスイッチで
構成されている。SWx1からSWxmのｍ個のスイッチが並列
に並べられ、各スイッチの出力が電子源基板の行方向配
線端子Dx1 からDxm のそれぞれに接続されている。ま
た、電流計が接続されている。

【０１２４】列選択回路は、各列に個別の電圧を印加で
きるように、電源３１３に列毎に接続されている。ま
た、各列、個別の電流を測定できるように、電流計が列
毎に設けられている。各列で測定された電流３２３に基
づいて印加電圧を制御できるように、電流計は、制御部
３１８に接続されている。この図では、２行目が選択さ
れていることを示している。続いて、本実施形態の装置
を用いて、電子源の活性化を行う手順について説明す
る。

【０１２５】本実施例では、多数の素子を活性化する方
法として、行配線単位（もしくは列配線単位）で通電を
行う活性化工程（以下、ライン活性化工程と略記）を行
うこととする。工程の詳細は後述する。

【０１２６】以下、２行目の素子への活性化工程を説明
する。この活性化工程では、各行の放出電流が３０ｍＡ
に到達した場合に活性化工程を終了する。

【０１２７】まず、前記フォーミング処理がなされた電
子源基板を有する真空容器内に、活性化ガスとして、ア
セトンを１×１０^-5[Torr]導入し、活性化工程を行う。

【０１２８】次に、２行目の素子に活性化工程を施す為
に、行選択回路３１２及び列選択回路３１４のスイッチ
を図１１のように切り替えた後、活性化電源３１１、３
１３から電圧を印加した。また、放出電流を測定するた
めに、高圧電源３１５の電圧も同時に印加した。

【０１２９】このとき印加する電圧波形を図１２に示
す。図１２（ａ）、図１２（ｂ）は、それぞれ行側、列
側から印加される素子に印加される電圧を、図１２
（ｃ）は放出電流を測定するためのアノード電圧を示し
ている。

【０１３０】行側、列側から印加される電圧波形は、パ
ルス幅を１msec(Tw)、パルス周期を１０ｍｓｅｃ(Tp)と
し、又、素子へ印加する電圧Vfが14V となるように、電
圧の初期値をVx、Vyをそれぞれ7V、-7V とした。行側、
及び列側の出力電圧のタイミングは常に同期している。
また、放出電流Ieを測定するために、高圧電源の出力電
圧Vaは500V（DC）とした。また、素子間配線抵抗r 0 は
1mΩである。高圧電源の出力電圧Vaは、真空容器中で放
電が起る電圧以下に設定している。

【０１３１】印加電圧Vfが素子へ印加される毎に、アノ
ード電流（放出電流Ie）と素子電流Ifを測定した。アノ
ード電流は、電流計３１６により測定が行われ、活性化
終了条件判定を行う。素子電流は、行選択回路３１２及
び列選択回路３１４で測定され、それぞれの電流をIf1
、if1(j)とする。これら測定された電流をもとに、配
線抵抗による電圧降下を計算し、電圧の調節を行う。こ
こでは、Vxは一定で7V固定としたので、Vy(j)(j=1,
2,...,3071,3072)の調節によって配線抵抗の影響を考慮
した。

【０１３２】（ライン活性化における、配線抵抗による
電圧降下を補償した電圧印加方法）次に、上述の単純マ
トリクス配線した電子源基板のライン活性化工程、通電
方法を示す。

【０１３３】図１３は、前記図１０の３１０で示される
マトリクス配線された表面伝導型電子放出素子（図８）
のうち、２行目(Dx2) の素子に対して活性化処理を施す
場合の電圧印加方法を示している。行方向および列方向
から同時に電圧を印加する手法を用いている。行配線へ
の電圧印加は、行配線の両端の端子（1 列目、n 列目の
端子）から行う。

【０１３４】表面伝導型電子放出素子７４は、行方向配
線７２、列方向配線７３に接続されており、活性化電源
７７、７８からの電圧印加による素子電流Ifプロファイ
ル、放出電流Ieプロファイルを、それぞれ電流計７６、
７９と不図時の電流計によって測定している。活性化処
理に必要な電圧Vf(=14V)を２行目の素子７４に印加する
為に、２行目へ電圧Ｖx を、また、j 列目（j=１〜ｎ）
へ電圧Ｖy(j)を印加する（電圧印加波形は、図１２に図
示）。

【０１３５】配線抵抗による電圧降下の補償について示
す。素子間の配線抵抗８０の抵抗値は、行及び列方向で
一定でr0であるとする。また、電流計７６、電流計７８
で測定される電流値をそれぞれIf1 、if1(j)(j=1...n)
とすると、印加電圧Ｖx 及びＶy(j)は、以下の関係が成
り立つ。

【０１３６】 １列目： V0=Vx-Vy(1)-(0.5×1 ×If1 ×r0)+(if1(1) ×2 ×r0) ２列目： V0=Vx-Vy(2)-(0.5×2 ×If1 ×r0)+(if1(2) ×r0)+(if1(2) ×2 ×r0)

【０１３７】

【数１】

【０１３８】よって、j 列目に印加する電圧Ｖy(j)は、

【０１３９】

【数２】

【０１４０】と示される。

【０１４１】以上に示されるように、Vx、Vy(j) を設定
すると、配線抵抗による電圧降下の影響を補償した電圧
印加を行うことができる。ただし、Vyの電圧値が大きい
と、"2行目以外の素子"((1行、1 列) 、(1行、2 列)..
(1 行、n 列) 、(3行、1 列)、(3行、2 列)...(3行、n
列) 、(4行,1列)....(m 行,n列) に無効な電圧が印加さ
れてしまい、多大な無効電流が流れるという問題があ
る。

【０１４２】そのため、Vyの値が〜V0/2以下となるよう
に、Vx、Vyを選択し、非選択素子の通電活性化を行わ
ず、無効電流がなるべく流れない条件で電圧印加すると
よい。

【０１４３】この無効電流の流れる機構および、無効電
流の対策については、後述の「高抵抗化パルス法」で説
明する。

【０１４４】k 行目をライン活性化する場合、j 列目の
素子に対して印加すべき電圧は、同様に考えると、

【０１４５】

【数３】

【０１４６】が成り立つように電圧Vx(k) 、Vy(j) を設
定すればよい。

【０１４７】よって、これを２行目に適用し、V0=14V,V
x=7V(const) であるとすると、

【０１４８】

【数４】

【０１４９】となる。この関係に従って、If1 に応じ
て、Vy(j) を印加して、通電活性化を行った。

【０１５０】If1 、if1(j)及び放出電流Ｉｅの測定を常
時行い、２行目の放出電流Ieが３００ｍＡに達した時点
で電圧印加を終了した。

【０１５１】同様に、別の行についても本活性化工程を
行ったところ、全面均一な電子放出特性を得ることがで
きた。

【０１５２】次に、本実施の形態の通電活性化の制御部
１０４の処理動作を、図１４のフローチャートを用いて
示す。

【０１５３】ステップ(INT) では、通電活性化に必要な
条件設定を行う。活性化ガスを導入し、通電活性化を行
う素子を、行選択回路及び列選択回路を制御して、選択
する。また、初期の電圧印加条件を設定する。

【０１５４】ステップ（Ａ) は、電圧印加を行うレギュ
ラーシーケンスである。本実施例では、通電活性化に使
用する電圧パルスを、設定された電圧Vf、周期Tw、パル
ス幅Tpで出力する。

【０１５５】ステップ（Ｂ）は、素子電流および放出電
流の測定シーケンスである。本実施例では、素子電流の
測定は、活性化工程に用いるパルス電圧を用いて行って
いる。この電圧を用いて素子電流を測定した。また、同
時に放出電流Ieを測定する。ここでは、行側からの測定
だけではなく、列側からも素子電流の測定を行う。

【０１５６】ステップ（Ｃ）は、活性化行程の継続判定
シーケンスである。ステップ（Ｂ）で測定された放出電
流Ieの値により、判定するシーケンスである。本実施例
では、行配線単位の放出電流値が30mAより大きければ、
活性化終了シーケンス（ステップ（ＥＮＤ））へ進み、
３００ｍＡより大きければ、印加電圧変更シーケンス
（ステップ（Ｄ））へ進む。

【０１５７】ステップ（Ｄ）は、印加電圧変更シーケン
スである。ステップ（Ｂ）で測定された、行及び列側の
素子電流を用いて印加電圧の計算を行う。

【０１５８】ステップ（Ｅ）は、活性化終了シーケンス
である。活性化ガスを排気し、また、行側・列側からの
電圧印加を中断し、通電活性化工程を終了する。

【０１５９】本実施例では、無効電流が観測されなかっ
たため、無効電流を除去する「高抵抗化パルス」を導入
しなかったが、無効電流が観測される場合は、後述する
高抵抗化パルスを導入するとよい。

【０１６０】また、本実施例では、行単位に活性化工程
を行う場合について示したが、列単位に活性化工程を行
ってもよい。

【０１６１】レギュラーシーケンスで使用する電圧パル
スVfが、測定用パルスを兼ね、常時、素子電流及び放出
電流を検知する方法を用いた。

【０１６２】ここでは、素子電流if、放出電流Ieを測定
を常時行うこととしたが、レギュラーシーケンスを中断
し、測定するシーケンスを設けてもよい。また、ここで
は、高圧電源電圧Vaを常時印加することとしているが、
放出電流Ieを測定するときのみ電圧Vaを印加しても良
い。

【０１６３】以下、高抵抗化パルス法について説明す
る。配線抵抗の影響を補償したライン通電活性化を行う
場合、以下のような問題が生じることがあった。

【０１６４】すなわち、活性化処理を施していない素子
への電圧印加が原因で、多大な無効電流が流れ、活性化
処理装置の大型化を招いてしまう。また、表示パネルの
発熱による素子の劣化促進、基板の材質の破壊が起こる
という問題が想定される。

【０１６５】図１３を用いて具体的に説明する。この図
は、２行目の素子の活性化を行う場合の接続を示してい
る。

【０１６６】上記したように、２行目以外の行配線以外
の行配線を接地し、２行目から電圧Ｖx を、列方向から
電圧Ｖy(j)を印加することにより活性化を行っている。
Ｖx及びＶy の電圧として、それぞれの電圧を通電活性
化に必要な電圧V0の半分以下を選択することにより、非
選択素子（２行目以外の素子）に通電活性化を起こさせ
ないことが可能である。

【０１６７】しかし、この設定電圧によって、非選択素
子は放出電流を増やすことなく低抵抗化してしまう場合
があった。

【０１６８】この素子の低抵抗化は、特開平９−１９９
００６号公報に開示されている「高抵抗化パルスを印加
する方法」（高抵抗化パルス法）を用いると防止するこ
とができる。

【０１６９】（実施例２）本実施例は、実施例１と、通
電活性化工程の電圧印加方法と放出電流測定方法が異な
っている。

【０１７０】ここでは、表面伝導型電子放出素子を行配
線単位（ライン単位）で通電活性化を行うが、放出電流
測定は個別素子単位で行い、放出電流が規定値に達した
素子から順番に電圧印加を終了する。以上は、行配線に
ついて述べたが、列配線単位に実施してもよい。

【０１７１】この方法を用いることにより、実施例１と
比較して、放出電流特性をより均一にした電子源を得る
ことができる。

【０１７２】ここでは、実施例１と異なっている部分に
ついてのみ記述することとする。まず、本実施形態に用
いる活性化装置の構成を説明する。本実施例における活
性化装置の構成のブロック図を、図１５に示す。図１６
に示した電子源基板を、図１５のように接続して活性化
処理を行う。装置構成において、実施例１と大きく異な
っているのは、アノード電極Hvの構造及び制御である。

【０１７３】アノード電極は、図１６に示すように、列
方向に分割され、n枚の電極で構成される。それぞれの
アノード電極は、各行配線の放出電流のみを引き出す構
造となっている。

【０１７４】アノード電極３１７Hv1 〜Hvn は、活性化
処理装置３００のＳｚ1 〜Ｓｚn に接続される。３１５
は、アノード電極３１７へ電圧を供給するアノード電源
である。３１６は、アノード電極で引き出された放出電
流を測定する電流検出部である。

【０１７５】次に、図１７で行選択回路３１２、列選択
回路３１３、アノード電流検出部３１６の動作について
示す。

【０１７６】図１７（ａ）、図１７（ｂ）はそれぞれ、
行選択回路３１２、列選択回路３１３を示している。実
施例１で示したものと同様である。この図では、電子源
基板の2 列目が選択されていることを示している。

【０１７７】図１７（ｃ）は、アノード電流検出部であ
る。アノード電流検出部は、n 個のアノード電極で構成
され、電子源基板の列方向アノード電極端子Dz1 からDz
m のそれぞれに接続されている。また、放出電流３２２
を測定するため、電流計が接続されている。

【０１７８】続いて、本実施形態の装置を用いて、電子
源の活性化を行う手順について説明する。

【０１７９】本実施例では、多数の素子を活性化する方
法として、前述した「ライン活性化」を行うこととす
る。

【０１８０】以下、２列目のライン活性化行程を説明す
る。この活性化工程では、各素子の放出電流が10uAに到
達した場合、各素子への電圧印加を中断し活性化工程を
終了する。

【０１８１】まず、前記フォーミング処理がなされた電
子源基板を有する真空容器内に、活性化ガスとして、ア
セトンを１×１０^-5[Torr]導入し、活性化工程を行う。

【０１８２】次に、２列目の素子に活性化工程を施す為
に、行選択回路３１２及び列選択回路３１４のスイッチ
を図１７のように切り替えた後、活性化電源３１１、３
１３から電圧を印加した。また、放出電流を測定するた
めに、高圧電源３１５の電圧も同時に印加した。

【０１８３】このとき印加する電圧波形は、実施例１と
同様である。図１２（ａ）、図１２（ｂ）は、それぞれ
行側、列側から印加される素子に印加される電圧を、図
１２（ｃ）は放出電流を測定するためのアノード電圧を
示している。

【０１８４】行側、列側から印加される電圧波形は、パ
ルス幅を１ｍｓｅｃ(Tw)、パルス周期を１０ｍｓｅｃ(T
p)とし、又、素子へ印加する電圧Vfが14V となるよう
に、電圧の初期値をVx、Vyをそれぞれ7V、-7V とした。
行側、及び列側の出力電圧のタイミングは常に同期して
いる。また、放出電流Ieを測定するために、高圧電源の
出力電圧Vaは500V（DC）とした。また、素子間配線抵抗
r0は1mΩである。

【０１８５】印加電圧Vfが素子へ印加される毎に、アノ
ード電流（放出電流Ie）と素子電流Ifを測定した。アノ
ード電流は、電流計３１６により測定が行われ、活性化
終了条件判定を行う。素子電流は、行選択回路３１２及
び列選択回路３１４で測定され、測定されるそれぞれの
電流をIf2 、if2(j)とする。これら測定された電流をも
とに、配線抵抗による電圧降下を計算し、電圧の調節を
行う。ここでは、Vyは一定で-7V 固定としたので、Vx
(k)(k=1,2,....1024) の調節によって配線抵抗の影響を
考慮した。

【０１８６】（配線抵抗による電圧降下を補償した電圧
印加）実施例２と同様の式を用いて電圧印加を行う。行
側電圧、列側電圧をVx[k] 、Vyとし、行側モニター電
流、列側モニター電流をif2[k]、If2 とする。

【０１８７】また、素子間配線抵抗r0とすると

【０１８８】

【数５】

【０１８９】と示される。

【０１９０】２列目に適用すると、V0=14V,Vy=-7V(cons
t)であるから、

【０１９１】

【数６】

【０１９２】となる。この関係に従って、If2 に応じ
て、Vx(k) を印加して、通電活性化を行った。

【０１９３】If2、if2(j)及び放出電流Ｉｅの測定を常
時行い、放出電流Ieが10uAに達した素子に対応する列電
圧Vx(j) を0Vとした。

【０１９４】例えば、１０列目の放出電流が10uAに達し
たことが確認された場合、Vx[10]=0Vとする。(Vy は7V
を印加している)

【０１９５】このように、列電圧Vx[ １０] を0Vとした
場合、他の列電圧Vx[j] の計算は、Vx[10]＝０、if2(1
0)=0 として計算する。

【０１９６】このようにして、２列目のすべての素子の
放出電流が10uAに達するまで行側の電圧印加を行った。

【０１９７】２列目のすべての素子の放出電流が10uAに
達したことが確認されると、別の列についても同様の電
圧印加を行い、活性化行程を行った。

【０１９８】このように、本活性化工程を行ったとこ
ろ、全面均一な電子放出特性を得ることができた。

【０１９９】次に、本実施の形態の通電活性化の制御部
１０４の処理動作を、図１８のフローチャートを用いて
示す。実施例１と異なる処理動作のみ示す。

【０２００】ステップ(INT) では、通電活性化に必要な
条件設定を行う。実施例１と異なるのは、行配線及び列
配線のスイッチ切り替え動作及び、電圧パルス設定であ
る。

【０２０１】ステップ（Ａ）は、電圧印加を行うレギュ
ラーシーケンスである。実施例１と同様である。

【０２０２】ステップ（Ｂ）は、素子電流および放出電
流の測定シーケンスである。実施例１と異なるのは、素
子電流、および放出電流の測定である。ここでは、行側
からの測定だけではなく列側からの電流測定を行う。ま
た、放出電流は行単位に測定し、１素子ずつの放出電流
を測定する。

【０２０３】ステップ（Ｃ）は、活性化行程の継続判定
シーケンスである。この判定シーケンスでは、１素子ず
つ放出電流が規定値に到達したか判定する。

【０２０４】まず、ステップ（Ｃ１）で、電圧印加して
いる列の素子の放出電流が、規定値10uAに達したか１素
子ずつ判定する。

【０２０５】規定値に達している場合は、継続判定シー
ケンス（ステップ（Ｃ２））へ、達していない場合は印
加電圧変更シーケンス（ステップ（Ｄ））へ進む。

【０２０６】継続判定シーケンス（ステップ（Ｃ２））
では、電圧印加している列の素子すべてが規定値に達し
たか判定する。すべての素子が規定値に達している場合
は、活性化終了シーケンス（ステップ（ＥＮＤ））へ進
み、達していない場合は印加電圧変更シーケンス（ステ
ップ（Ｄ））へ進む。

【０２０７】ステップ（Ｄ）は、印加電圧変更シーケン
スである。ステップ（Ｄ）は、ステップ（Ｄ１）とステ
ップ（Ｄ２）の２種類のシーケンスがあり、ステップ
（Ｃ１）から直接きた場合には、ステップ（Ｄ１）へ、
ステップ（Ｃ２）からきた場合には、ステップ（Ｄ２）
へ移る。

【０２０８】まずステップ（Ｄ１）について説明する。
ステップ（Ｄ１）では、ステップ（Ｂ）で測定された、
行及び列側の素子電流を用いて電圧計算を行い、レギュ
ラーシーケンスに（ステップ（Ａ））に用いる電圧を計
算し設定する。

【０２０９】一方、ステップ（Ｄ２）では、ステップ
（Ｂ）で測定された行及び列側の素子電流を用いて印加
電圧計算を行う。ただし、ステップ（Ｃ１）で放出電流
が規定値に達したと判定された素子への電圧印加を中止
する。そのため、上記、印加電圧計算において、電圧印
加を中止する素子k への印加電圧Vx(k) を0Vに、素子電
流値をif2(k)を0Aとする。

【０２１０】具体例を示す。ステップ（Ｃ１）で１０行
目の素子の放出電流が規定値に達したと判定された場
合、ステップ（Ｄ２）での印加電圧計算において、Vx(1
0)=0,if2(10)=0とする。

【０２１１】このように計算された電圧は、レギュラー
シーケンスの電圧値として使用される。

【０２１２】ステップ（Ｅ）は、活性化終了シーケンス
である。このステップは実施例１と同様である。

【０２１３】レギュラーシーケンスで使用する電圧パル
スVfが、測定用パルスを兼ね、常時、素子電流及び放出
電流を検知する方法を用いた。ここでは、素子電流if、
放出電流Ieを測定を常時行うこととしたが、レギュラー
シーケンスを中断し、測定するシーケンスを設けてもよ
い。また、ここでは、高圧電源電圧Vaを常時印加するこ
ととしているが、放出電流Ieを測定するときのみ電圧Va
を印加しても良い。

【０２１４】本実施例では、無効電流が観測されなかっ
たため、無効電流を除去する「高抵抗化パルス」を導入
しなかったが、無効電流が観測される場合は、高抵抗化
パルスを導入する必要がある。

【０２１５】１素子ずつ、順次選択して活性化工程を行
う場合でも、上記したような櫛形アノードを使用するこ
とにより、素子部とアノード電極間のコンデンサ容量を
減らすことが出来るため、電流波形の立ち上がりを急峻
にすることが出来るため、測定精度を上げることができ
る。

【０２１６】また、アノード電極分割方向と素子の順次
選択する方向を直交させることにより、さらに素子部と
アノード電極間のコンデンサ容量をさらに減らすことが
出来るため、より電流波形の立ち上がりを急峻にするこ
とが出来、測定精度を上げることができる。

【０２１７】（実施例３）本実施例は、実施例１と、通
電活性化工程の電圧印加方法と放出電流測定方法が異な
っている。

【０２１８】ここでは、表面伝導型電子放出素子の通電
活性化処理を、複数の行配線を選択して行う。放出電流
が規定値に達した行から順番に電圧印加を終了する。以
上は、行配線について述べたが、列配線単位に実施して
もよい。

【０２１９】この方法を用いることにより、実施例１と
比較して、短時間工程で通電活性化を終了することが出
来る。

【０２２０】実施例１と異なる部分は、選択回路の動作
及び、電圧印加方法である。ここでは、これらについて
のみ示す。

【０２２１】まず、本実施形態に用いる活性化装置の構
成を説明する。本実施例における活性化装置の構成は実
施例１と同様である。但し、選択回路及びその動作が異
なっている。選択回路を図１９を用いて説明する。

【０２２２】図１９（ａ）、図１９（ｂ）はそれぞれ、
行選択回路３１２、列選択回路３１３を示している。

【０２２３】列選択回路は、実施例１と同様であるの
で、説明を省略する。行選択回路は、複数行の選択を行
うことができる。この図では、２行目、３行目が選択さ
れていることを示している。

【０２２４】（配線抵抗による電圧降下を補償した電圧
印加方法）次に、複数行選択した場合の、配線抵抗によ
る電圧降下の補償について示す。

【０２２５】図２０は、前記図１０の３１０で示される
マトリクス配線された表面伝導型電子放出素子（図８）
のうち、２行目(Dx2) 、３行目(Dx3) の素子に対して活
性化処理を施す場合の電圧印加方法を示している。行方
向および列方向から同時に電圧を印加する手法を用いて
いる。 行配線への電圧印加は、行配線の両端の端子
（１列目、ｎ列目の端子）から行う。

【０２２６】表面伝導型電子放出素子７４は、行方向配
線７２、列方向配線７３に接続されており、活性化電源
７７、７８からの電圧印加による素子電流Ifプロファイ
ル、放出電流Ieプロファイルを、それぞれ電流計７６、
７９と不図時の電流計によって測定している。活性化処
理に必要な電圧Vf(=14V)を２行目の素子７４に印加する
為に、２行目へ電圧Ｖx を、また、j 列目（j=１〜ｎ）
へ電圧Ｖy(j)を印加する（電圧印加波形は、図１２に図
示）。

【０２２７】素子間の配線抵抗８０の抵抗値は、行及び
列方向で一定r0であるとする。また、電流計７６、電流
計７８で測定される電流値をそれぞれIf3a、if3a(j)(j=
1...n)とすると、印加電圧Ｖx 及びＶy(j)は、以下の関
係が成り立つ。

【０２２８】If3 =If3a/2 if3(j)=if3a(j)/2

【０２２９】

【数７】

【０２３０】と示される。この式に基づいてVx及びVy
(j) を設定することにより、電圧降下を補償することが
できる。同様に、q 行同時に選択して通電活性化する場
合は、上式のIf3 及びif3(j)を If3 =if3a/q if3(j) =if3a(j)/q

【０２３１】

【数８】

【０２３２】とすることにより、印加電圧Vx,Vy(j)を設
定することができる。

【０２３３】このような、選択回路及び電圧印加方法を
用いることにより、複数行の活性化を行うことができ
る。

【０２３４】放出電流の大きさが大きくなった場合は、
アノード電極の電圧効果が無視できなくなる場合があ
る。そのような場合は、アノード電極の抵抗値を十分に
小さくすることが必要である。

【０２３５】また、本実施例では、行単位に活性化工程
を行う場合について示したが、列単位に活性化工程を行
ってもよい。

【０２３６】以上、具体的な実施例を説明したが、本発
明はこれら実施例に限定されるものではなく、本発明の
目的が達成される範囲内での各要素の置換や設計変更が
なされたものをも含有することは言うまでもない。

【０２３７】以上説明したように、実施の形態において
は素子電流If及び放出電流Ieが所望の値に成った時点
で、電圧印加を停止し工程を終了する。このように、予
め設定された素子電流値、放出電流値で活性化工程を終
了することにより、素子電流If及び放出電流Ieの再現性
は向上させることが可能である。これにより、電子放出
素子毎に個別に通電活性化を行うことが可能となり、画
像表示装置における個々の素子の電子放出特性を均一化
することが可能となる。

【０２３８】

【発明の効果】本発明によれば、複数の電子放出素子を
配線接続した電子源並びに画像表示装置の電子放出特性
をより均一化することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る画像表示装置の一部
を切り欠いて示した斜視図である。

【図２】本発明の一実施形態に係る画像表示装置のフェ
ースプレートの蛍光体配列を例示した平面図である。

【図３】本発明の一実施形態に係る平面型の表面伝導型
電子放出素子を示す模式図である。

【図４】本発明の一実施形態に係る平面型の表面伝導型
放出素子の製造工程を示す断面図である。

【図５】本発明の一実施形態における、通電フォーミン
グ処理の際の印加電圧波形を示す模式図である。

【図６】本発明の一実施形態における、通電活性化処理
の際の印加電圧波形、放出電流Ieの変化を示す模式図で
ある。

【図７】本発明の一実施形態における、表面伝導型放出
素子の典型的な特性を示す特性図である。

【図８】本発明の一実施形態における、多数素子を単純
マトリックス配線した電子源基板を示す平面図である。

【図９】本発明の一実施形態における、多数素子を単純
マトリックス配線した電子源基板を示す断面図である。

【図１０】本発明の一実施形態に係る通電活性化装置の
構成を示す模式図である。

【図１１】本発明の一実施形態に係る行選択回路及び列
選択回路を示す模式図である。

【図１２】本発明の一実施形態に係る行側配線及び列側
配線への印加電圧を示す模式図である。

【図１３】本発明の一実施形態に係るマトリクス状に配
線した電子源におけるライン活性化を示す模式図であ
る。

【図１４】本発明の一実施形態に係る通電活性化工程を
示すフローチャートである。

【図１５】本発明の一実施形態に係る通電活性化装置の
構成を示す模式図である。

【図１６】本発明の一実施形態に係るアノード電極の構
造を示す模式図である。

【図１７】本発明の一実施形態に係る行選択回路、列選
択回路及びアノード電流検出部を示す模式図である。

【図１８】本発明の一実施形態に係る通電活性化工程を
示すフローチャートである。

【図１９】本発明の一実施形態に係る行選択回路及び列
選択回路を示す模式図である。

【図２０】本発明の一実施形態に係るマトリクス状に配
線した電子源におけるライン活性化を示す模式図であ
る。

【図２１】平面型の表面伝導型電子放出素子の概略構成
の一例を示す模式図である。

【図２２】マトリクス状に配線した電子源を示す模式図
である。

【図２３】表面伝導型電子放出素子の活性化処理装置の
一例を示す模式図である。

【図２４】活性化処理時の、表面伝導型電子放出素子の
素子電流If及び放出電流Ieの時間的な変化を示す模式図
である。

【図２５】マトリクス状に配線した電子源においてライ
ン活性化を示す模式図である。

【図２６】行側配線への印加電圧を示す模式図である。

【図２７】配線抵抗による電圧降下を示す模式図であ
る。

【図２８】放出電流特性のバラツキを示す模式図であ
る。

【符号の説明】

７２ 行方向配線 ７３ 列方向配線 ７４ 表面伝導型電子放出素子 ７６，７９ 電流計 ７７，７８ 活性化電源 １０４ 制御部 ３００ 活性化処理装置 ３０７ アノード電極 ３１０ 画像表示装置 ３１１，３１３ 活性化電源 ３１２ 行配線選択部 ３１３ 電源 ３１４ 列配線選択部 ３１５ アノード電源（高圧電源） ３１６ 電流検出部 ３１７ アノード電極 ３１８ 制御回路 ３２１ 素子電流値 ３２２ 放出電流値 ３２３ 電流 １００１ 基板 １００２ 表面伝導型電子放出素子 １００３ 行方向配線 １００４ 列方向配線 １００５ リアプレート １００６ 側壁 １００７ フェースプレート １００８ 蛍光膜 １００９ メタルバック １１０１ 基板 １１０２，１１０３ 素子電極 １１０４ 導電性薄膜 １１０５ 電子放出部 １１１０ フォーミング用電源 １１１１ 電源 １１１２ 活性化用電源 １１１３ 薄膜 １１１４ アノード電極 １１１５ 直流高電圧電源 １１１６ 電流計

Claims (22)

【特許請求の範囲】
1. 【請求項１】 複数の電子放出素子が基板上に形成され
   た電子源であって、 前記電子放出素子は、基板上に形成された１対の第１の
   電極から構成され、 前記１対の電極から所定距離離間して形成され、前記第
   １の電極から放出される電子が到達する第２の電極とを
   備え、 前記放出される電子を増加させるために通電活性化を施
   す際に、前記放出される電子による放出電流を検出し、
   前記放出電流に基づいて前記電子放出素子毎に対応した
   前記通電活性化を施したことを特徴とする電子源。
2. 【請求項２】 前記電子放出素子は前記基板上にマトリ
   クス状に形成されており、 前記１対の第１の電極の一方に接続される行方向配線
   と、 前記１対の第１の電極の他方に接続される列方向配線と
   を備え、 前記行方向配線に第１の電圧を印加し、前記列方向配線
   に第２の電圧を印加することにより前記第１の電極から
   電子を放出させて前記放出電流を検出し、 前記放出電流に対応して前記第２の電圧を前記列方向配
   線毎に可変することにより、前記行方向配線又は列方向
   配線の配線抵抗による電圧降下を補償した状態で前記通
   電活性化を施したことを特徴とする請求項１に記載の電
   子源。
3. 【請求項３】 前記行方向配線の一列毎に前記第１の電
   圧を印加し、前記通電活性化を施したことを特徴とする
   請求項２に記載の電子源。
4. 【請求項４】 前記行方向配線のうちの複数を選択して
   前記第１の電圧を印加し、前記通電活性化を施したこと
   を特徴とする請求項２に記載の電子源。
5. 【請求項５】 前記第２の電極が、前記行方向配線ある
   いは列方向配線が接続された一列の前記電子放出素子と
   対向して延在した形状とされていることを特徴とする請
   求項２〜４のいずれか１項に記載の電子源。
6. 【請求項６】 前記第２の電極と直交するように延在
   し、前記第２の電極と対向する１列の前記電子放出素子
   と接続された前記行方向配線あるいは列方向配線におけ
   る前記放出電流を検出することにより、前記電子放出素
   子に個別に通電活性化を施したことを特徴とする請求項
   ５に記載の電子源。
7. 【請求項７】 請求項１〜６のいずれか１項に記載の電
   子源と、放出された前記電子により発光する蛍光体とを
   備えたことを特徴とする画像表示装置。
8. 【請求項８】 基板上に形成された１対の第１の電極か
   らなる電子放出素子と、前記１対の電極から所定距離離
   間して形成され前記第１の電極から放出される電子が到
   達する第２の電極とを備えた電子源に通電活性化を行う
   装置であって、 前記第１の電極へ第１の電圧を印加する手段と、 前記第２の電極へ第２の電圧を印加する手段と、 前記電子放出素子から放出される電子による放出電流を
   検出する手段と、 前記放出電流に基づいて前記第２の電圧を可変して、前
   記電子放出素子毎に対応した通電活性化を行う手段とを
   有することを特徴とする電子源の製造装置。
9. 【請求項９】 前記電子放出素子は前記基板上にマトリ
   クス状に形成されており、 前記１対の第１の電極の一方に接続される行方向配線
   と、 前記１対の第１の電極の他方に接続される列方向配線と
   を備え、 前記行方向配線に第１の電圧を印加し、前記列方向配線
   に第２の電圧を印加することにより前記第１の電極から
   電子を放出させて前記放出電流を検出し、 前記放出電流に対応して前記第２の電圧を前記列方向配
   線毎に可変することにより、前記行方向配線又は列方向
   配線の配線抵抗による電圧降下を補償した状態で前記通
   電活性化を施したことを特徴とする請求項８に記載の電
   子源の製造装置。
10. 【請求項１０】 前記行方向配線の一列毎に前記第１の
    電圧を印加し、前記通電活性化を施したことを特徴とす
    る請求項９に記載の電子源の製造装置。
11. 【請求項１１】 前記行方向配線のうちの複数を選択し
    て前記第１の電圧を印加し、前記通電活性化を施したこ
    とを特徴とする請求項９に記載の電子源の製造装置。
12. 【請求項１２】 前記第２の電極が、前記行方向配線あ
    るいは列方向配線が接続された一列の前記電子放出素子
    と対向して延在した形状とされていることを特徴とする
    請求項９〜１１のいずれか１項に記載の電子源の製造装
    置。
13. 【請求項１３】 前記第２の電極と直交するように延在
    し、前記第２の電極と対向する１列の前記電子放出素子
    と接続された前記行方向配線あるいは列方向配線におけ
    る前記放出電流を検出することにより、前記電子放出素
    子に個別に通電活性化を施したことを特徴とする請求項
    １２に記載の電子源の製造装置。
14. 【請求項１４】 基板上に形成された１対の第１の電極
    とからなる電子放出素子と、前記１対の電極から所定距
    離離間して形成され前記第１の電極から放出される電子
    が到達する第２の電極とを備えた電子源に通電活性化を
    行う方法であって、 前記第１の電極へ第１の電圧を印加する第１のステップ
    と、 前記第２の電極へ第２の電圧を印加する第２のステップ
    と、 前記電子放出素子から放出される電子による放出電流を
    検出する第３のステップと、 前記放出電流に基づいて前記第２の電圧を可変して、前
    記電子放出素子毎に対応した通電活性化を行う第４のス
    テップとを少なくとも有することを特徴とする電子源の
    製造方法。
15. 【請求項１５】 前記電子放出素子は前記基板上にマト
    リクス状に形成されており、 前記１対の第１の電極の一方に接続される行方向配線
    と、 前記１対の第１の電極の他方に接続される列方向配線と
    を備え、 前記第１のステップにおいて、前記行方向配線に第１の
    電圧を印加し、 前記第１のステップにおいて、前記列方向配線に第２の
    電圧を印加し、 前記放出電流に対応して前記第２の電圧を前記列方向配
    線毎に可変することにより、前記行方向配線又は列方向
    配線の配線抵抗による電圧降下を補償した状態で前記通
    電活性化を施すことを特徴とする請求項１４に記載の電
    子源の製造方法。
16. 【請求項１６】 前記第１のステップにおいて、前記行
    方向配線の一列毎に前記第１の電圧を印加し、前記通電
    活性化を施すことを特徴とする請求項１５に記載の電子
    源の製造方法。
17. 【請求項１７】 前記第１のステップにおいて、前記行
    方向配線のうちの複数を選択して前記第１の電圧を印加
    し、前記通電活性化を施すことを特徴とする請求項１５
    に記載の電子源の製造方法。
18. 【請求項１８】 前記第２の電極は、前記行方向配線あ
    るいは列方向配線が接続された一列の前記電子放出素子
    と対向して延在した形状とされ、 前記第３のステップにおいて、前記第２の電極と直交す
    るように延在し、前記第２の電極と対向する１列の前記
    電子放出素子と接続された前記行方向配線あるいは列方
    向配線における前記放出電流を検出することにより、前
    記電子放出素子に個別に前記通電活性化を施すことを特
    徴とする請求項１５〜１７のいずれか１項に記載の電子
    源の製造方法。
19. 【請求項１９】 前記第１のステップの前に、前記基板
    上に前記第１の電極を形成する第５のステップと、 前記行方向配線を形成する第６のステップと、 前記列方向配線を形成する第７のステップと、 前記第２の電極を形成する第８のステップを更に有する
    ことを特徴とする請求項１５に記載の電子源の製造方
    法。
20. 【請求項２０】 複数の電子放出素子が基板上に形成さ
    れた電子源であって、 前記電子放出素子は、基板上に形成された１対の第１の
    電極から構成され、 前記１対の電極から所定距離離間して形成され、前記第
    １の電極から放出される電子が到達する第２の電極とを
    備え、 前記一対の第１の電極の間に設けられている間隔に堆積
    物を堆積させる工程を施す際に、前記放出される電子に
    よる放出電流を検出し、前記放出電流に基づいて前記電
    子放出素子毎に対応した前記堆積工程を施したことを特
    徴とする電子源。
21. 【請求項２１】 基板上に形成された１対の第１の電極
    からなる電子放出素子と、前記１対の電極から所定距離
    離間して形成され前記第１の電極から放出される電子が
    到達する第２の電極とを備えた電子源に対し、前記一対
    の第１の電極の間に設けられている間隔に堆積物を堆積
    させる工程を行う装置であって、 前記第１の電極へ第１の電圧を印加する手段と、 前記第２の電極へ第２の電圧を印加する手段と、 前記電子放出素子から放出される電子による放出電流を
    検出する手段と、 前記放出電流に基づいて前記第２の電圧を可変して、前
    記電子放出素子毎に対応した前記堆積工程を行う手段と
    を有することを特徴とする電子源の製造装置。
22. 【請求項２２】 基板上に形成された１対の第１の電極
    とからなる電子放出素子と、前記１対の電極から所定距
    離離間して形成され前記第１の電極から放出される電子
    が到達する第２の電極とを備えた電子源に対し、前記一
    対の第１の電極の間に設けられている間隔に堆積物を堆
    積させる工程を行う方法であって、 前記第１の電極へ第１の電圧を印加する第１のステップ
    と、 前記第２の電極へ第２の電圧を印加する第２のステップ
    と、 前記電子放出素子から放出される電子による放出電流を
    検出する第３のステップと、 前記放出電流に基づいて前記第２の電圧を可変して、前
    記電子放出素子毎に対応した前記堆積工程を行う第４の
    ステップとを少なくとも有することを特徴とする電子源
    の製造方法。