JP2000252103A - サーミスタ素子 - Google Patents

Abstract

(57)【要約】 【課題】 突入電流印加時の外部電極周縁部における部
分的な熱破壊を抑制することができ、コンデンサ耐量を
高め得るサーミスタ素子を提供する。 【解決手段】 サーミスタ素体２の両主面に外部電極
３，４が形成されているサーミスタ素子において、外部
電極３，４と平行に、かつサーミスタ素体２内において
外部電極３または４側に寄せられて形成された第１，第
２の内部導電層５，６を備え、内部導電層５，６を設け
たことによりサーミスタ素体２内の電位分布の平均化が
果たされる、サーミスタ素子１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば突入電流抑
制用ＮＴＣサーミスタ素子のようなサーミスタ素子に関
し、より詳細には、サーミスタ素体の両主面に外部電極
が形成されており、外部電極周辺におけるサーミスタ素
体の破壊が生じ難い構造を備えたサーミスタ素子に関す
る。

【０００２】

【従来の技術】従来、電源回路の起動時に平滑コンデン
サに充電される突入電流を抑制するためなどに、ＮＴＣ
サーミスタ素子が多用されている。

【０００３】図６は、従来のＮＴＣサーミスタ素子の一
例を示す断面図である。ＮＴＣサーミスタ素子５１は、
負の抵抗温度特性を示す半導体セラミックスよりなる板
状のサーミスタ素体５２を有する。サーミスタ素体５２
の上面には、第１の外部電極５３が、下面には第２の外
部電極５４が形成されている。第１，第２の外部電極５
３，５４は、サーミスタ素体５２の上面及び下面におい
て、周囲にギャップ領域を残すようにサーミスタ素体５
２の上面及び下面よりも小さな面積を有するように形成
されている。外部電極５３，５４は、ＡｇまたはＡｇ−
Ｐｄ合金などにより構成されている。

【０００４】外部電極５３，５４の周囲に上記ギャップ
領域を形成するのは、外部電極５３，５４間のＡｇマイ
グレーションの進行を防止するためである。

【０００５】

【発明が解決しようとする課題】ＮＴＣサーミスタ素子
は、例えば電源回路の起動時に平滑コンデンサに充電さ
れる突入電流を抑制する用途に広く用いられている。と
ころが、上記ＮＴＣサーミスタ素子５１では、突入電流
が通電された場合、外部電極５３，５４周辺のサーミス
タ素体部分において部分的な熱破壊が生じることがあっ
た。そのため、大きなコンデンサ耐量を望めなかった。

【０００６】これは、突入電流が通電された際に、図７
に略図的断面図で示すように、サーミスタ素体５２内に
おいて、等電位線Ａで示すように電位分布が生じ、電位
分布が外部電極５３，５４の周辺部で密になるためと考
えられる。

【０００７】本発明の目的は、突入電流印加時に、外部
電極周辺部における素子の部分的な熱破壊を効果的に抑
制することが可能とされており、コンデンサ耐量を高め
ることができるサーミスタ素子を提供することにある。

【０００８】

【課題を解決するための手段】本発明に係るサーミスタ
素子は、半導体セラミックスよりなる板状のサーミスタ
素体と、前記サーミスタ素体の両主面において、該主面
の周縁にギャップ領域を残すように該主面よりも小さな
面積に形成されている第１，第２の外部電極と、前記サ
ーミスタ素体内において前記第１，第２の外部電極と平
行に形成されており、かつサーミスタ素体中心よりも外
部電極側に寄せられて形成された内部導電層とを備える
ことを特徴とする。

【０００９】本発明に係るサーミスタ素子では、上記内
部導電層は、好ましくは、貫通孔を有する導電膜または
網目状導電膜により形成される。また、本発明に係るサ
ーミスタ素子は、突入電流抑制用ＮＴＣサーミスタ素子
に好適に用いることができ、その場合、サーミスタ素体
が負の抵抗温度特性を有する半導体セラミックスにより
構成され、それによってＮＴＣサーミスタとされる。

【００１０】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を挙げることにより、本発明をより詳
細に説明する。

【００１１】図１（ａ）及び（ｂ）は、本発明の一実施
例に係るＮＴＣサーミスタ素子を示す断面図及び外観斜
視図である。ＮＴＣサーミスタ素子１は、矩形板状のサ
ーミスタ素体２を用いて構成されている。サーミスタ素
体２は、負の抵抗温度特性を示す半導体セラミックスに
より構成されている。サーミスタ素体２の上面２ａ上に
は、第１の外部電極３が形成されており、下面２ｂ上に
は第２の外部電極４が形成されている。外部電極３，４
は、ＡｇやＡｇ−Ｐｄなどの導電ペーストの塗布・焼付
により形成される。もっとも、外部電極３，４は、他の
導電性材料を、蒸着、メッキもしくはスパッタリング等
で付与することにより形成してもよい。

【００１２】外部電極３，４は、上面２ａ及び下面２ｂ
よりも小さな面積を有し、かつ周囲に矢印Ｂで示すギャ
ップ領域を残すように形成されている。外部電極３，４
がＡｇを含む場合、外部電極３，４間のマイグレーショ
ンを防止するために、上記ギャップ領域Ｂが形成されて
いる。

【００１３】他方、サーミスタ素体２内には、内部導電
層５，６が形成されている。内部導電層５，６は、外部
電極３，４と平行に、かつサーミスタ素体２の厚み方向
中心よりも外部電極３側または４側に寄せられて形成さ
れている。本実施例では、内部導電層５，６は、サーミ
スタ素体２の外側面に至るように形成されているが、内
部導電層５，６は、外側面に至らないようにサーミスタ
素体２内に埋設されていてもよい。

【００１４】また、内部導電層５，６は、Ａｇ−Ｐｄや
Ｐｔなどの適宜の導電性材料により形成することができ
る。本実施例のＮＴＣサーミスタ素子１では、内部導電
層５，６が形成されたサーミスタ素体２が用いられてい
るが、このようなサーミスタ素体２は、周知の積層セラ
ミックス一体焼成技術を用いて得ることができる。この
製造方法の一例を、図２を参照して説明する。

【００１５】先ず、サーミスタ素体２を構成する半導体
セラミック粉末を主体とするセラミックスラリーを用
い、内部導電層５，６間に配置される未焼成のシート２
Ａを得る。シート２Ａを得るにあたっては、薄いグリー
ンシートを積層することにより得てもよく、シート２Ａ
をセラミックスラリーから直接成形することにより得て
もよい。

【００１６】シート２Ａの両面に、Ａｇ−ＰｄやＰｔ粉
末を含む導電ペーストをスクリーン印刷し、内部導電層
５，６を形成する。しかる後、内部導電層５，６の外側
に、サーミスタ素体２を構成する半導体セラミック粉末
を含むセラミックスラリーをシート成形することにより
得られたグリーンシート２Ｂ，２Ｃを積層し、厚み方向
に加圧し、積層体を得る。得られた積層体を焼成するこ
とにより、サーミスタ素体２を得ると共に、内部導電層
５，６を焼付けにより完成する。しかる後、得られたサ
ーミスタ素体２の両面に、Ａｇを主成分とする導電ペー
ストをスクリーン印刷し、乾燥し、焼き付けることによ
り、外部電極３，４を形成する。

【００１７】なお、量産に際しては、上記積層体を得る
工程までをマザーの状態で行い、マザーの積層体を個々
のＮＴＣサーミスタ素子１単位に厚み方向に切断し、そ
れによって積層体を効率良く量産することができる。

【００１８】次に、本実施例のＮＴＣサーミスタ素子１
の作用を説明する。ＮＴＣサーミスタ素子１では、上記
内部導電層５，６が設けられているため、突入電流印加
時の部分的な熱破壊が生じ難い。

【００１９】すなわち、図３に略図的断面図で示すよう
に、ＮＴＣサーミスタ素子１において、突入電流が印加
された場合、電位分布は等電位線Ｃで示すとおりとな
る。内部導電層５，６が設けられているので、内部導電
層５，６間では等電位線Ｃが内部導電層５，６と平行に
なり、内部導電層５，６の外側のサーミスタ素体部分に
おいて等電位線Ｃが外部電極３，４の周縁部に近づくよ
うに現れる。

【００２０】従って、内部導電層５，６間に位置する等
電位線が外部電極３，４の周縁部に近づかないため、外
部電極周縁部における素子の部分的熱破壊を抑制するこ
とができる。

【００２１】よって、ＮＴＣサーミスタ素子１を、電源
回路の起動時に平滑コンデンサに充電される突入電流を
抑制する用途に使用した場合、上記ＮＴＣサーミスタ素
子１において部分的な熱破壊が生じ難いので、コンデン
サ耐量を高めることができる。

【００２２】図４は、本発明の第２の実施例に係るＮＴ
Ｃサーミスタ素子を示す断面図であり、図５はその分解
斜視図である。ＮＴＣサーミスタ素子１１は、内部導電
層１５，１６の形状が変更されていることを除いては、
第１の実施例に係るＮＴＣサーミスタ素子１と同様に構
成されている。すなわち、サーミスタ素体２内におい
て、内部導電層１５，１６が配置されているが、内部導
電層１５，１６は、それぞれ、多数の貫通孔１５ａ，１
６ａを有するように構成されている。

【００２３】製造に際しては、サーミスタ素体２の構成
する半導体セラミック粉末を主体とするシート２Ａの上
面及び下面に、図５に示されているような貫通孔１５ａ
が多数形成されるように導電ペーストをスクリーン印刷
する。しかる後、内部導電層１５，１６の外側に、サー
ミスタ素体２を構成する半導体セラミックスよりなるグ
リーンシート２Ｂ，２Ｃを積層し、厚み方向に加圧す
る。このようにして得られた積層体を焼成することによ
りサーミスタ素体２が得られるが、内部導電層１５，１
６が貫通孔１５ａ，１６ａを有するため、シート２Ａ
と、グリーンシート２Ｂ，２Ｃとの密着性が高められ、
それによって焼成後のデラミネーションと称されている
層間剥離現象を抑制することができる。

【００２４】すなわち、内部導電層１５，１６に貫通孔
１５ａ，１６ａが形成されているので、内部導電層１
５，１６の両側のセラミック層の密着強度が高められ
る。この場合においても、内部導電層１５，１６が、第
１の実施例のＮＴＣサーミスタ素子における内部導電層
５，６と同様に作用し、サーミスタ素体２内における電
位分布の平均化を果たすことができ、外部電極３，４の
周縁部における熱破壊を確実に抑制することができる。

【００２５】なお、第２の実施例のＮＴＣサーミスタ素
子１１では、内部導電層１５，１６として、多数の貫通
孔１５ａ，１６ａが形成されているものを用いたが、貫
通孔１５ａ，１６ａが１つずつ形成されてもよく、ま
た、内部導電層１５，１６全体を網目状としてもよく、
その場合においても、内部導電層１５，１６の両側のセ
ラミック層の密着強度を高めることができると共に、外
部電極３，４の周縁部における部分的熱破壊を抑制する
ことができる。

【００２６】第１，第２の実施例では、矩形板状のＮＴ
Ｃサーミスタ素子１，１１を構成したが、ＮＴＣサーミ
スタ素子の平面形状については矩形のものに限定され
ず、円板状など他の形状のものであってもよい。

【００２７】さらに、本発明は、ＮＴＣサーミスタ素子
だけでなく、正の抵抗温度特性を示すＰＴＣサーミスタ
素子にも適用することができる。

【００２８】

【発明の効果】本発明に係るサーミスタ素子では、サー
ミスタ素体の両主面に第１，第２の外部電極が形成され
ている構造において、サーミスタ素体内において第１，
第２の外部電極と平行に形成されており、かつサーミス
タ素体中心よりも外部電極側に寄せられて形成された内
部導電層を備えるため、内部導電層よりも内側のサーミ
スタ素体部分において電位分布が平均化され、内部電極
周縁部における電位集中を抑制することができる。

【００２９】従って、例えば、突入電流などの大きな電
流が印加された際の外部電極周縁部における部分的熱破
壊を効果的に抑制することができる。また、内部導電層
は、貫通孔を有する導電膜または網目状導電膜により形
成されている場合には、内部導電層の両側のセラミック
層の密着強度が高められる。すなわち、内部導電層を有
するサーミスタ素体をセラミック積層一体焼成技術を用
いて得た場合、貫通孔を有する導電膜や網目状導電膜に
より内部導電層を構成することにより、内部導電層の両
側のセラミック層のデラミネーションを効果的に抑制す
ることができる。

【００３０】また、サーミスタ素体として、負の抵抗温
度特性を有する半導体セラミックスを用い、それによっ
てＮＴＣサーミスタとした場合には、例えば電源回路の
突入電流抑制用ＮＴＣサーミスタとして用いた場合、突
入電流印加時のＮＴＣサーミスタ素子の部分的な熱破壊
を抑制することができるので、コンデンサ耐量を高める
ことができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の第１の実施例に
係るＮＴＣサーミスタ素子を示す断面図及び外観斜視
図。

【図２】図１に示した第１の実施例に係るＮＴＣサーミ
スタ素子を製造する工程を説明するための分解斜視図。

【図３】第１の実施例に係るＮＴＣサーミスタ素子にお
ける突入電流印加時の電位分布を説明するための略図的
断面図。

【図４】本発明の第２の実施例に係るＮＴＣサーミスタ
素子の断面図。

【図５】第２の実施例に係るＮＴＣサーミスタ素子の製
造方法を説明するための分解斜視図。

【図６】従来のＮＴＣサーミスタ素子の一例を示す断面
図。

【図７】従来のＮＴＣサーミスタ素子における突入電流
印加時の電位分布を説明するための略図的断面図。

【符号の説明】

１…ＮＴＣサーミスタ素子 ２ａ…上面 ２ｂ…下面 ３，４…第１，第２の外部電極 ５，６…第１，第２の内部導電層 １１…ＮＴＣサーミスタ素子 １５，１６…第１，第２の内部導電層 １５ａ，１６ａ…貫通孔

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体セラミックスよりなる板状のサー
   ミスタ素体と、 前記サーミスタ素体の両主面において、該主面の周縁に
   ギャップ領域を残すように該主面よりも小さな面積に形
   成されている第１，第２の外部電極と、 前記サーミスタ素体内において前記第１，第２の外部電
   極と平行に形成されており、かつサーミスタ素体の厚み
   方向中心よりも外部電極側に寄せられて形成された第
   １，第２の内部導電層とを備えることを特徴とする、サ
   ーミスタ素子。
2. 【請求項２】 前記内部導電層が、貫通孔を有する導電
   膜または網目状導電膜により形成されている、請求項１
   に記載のサーミスタ素子。
3. 【請求項３】 前記サーミスタ素体が負の抵抗温度特性
   を有する半導体セラミックスにより構成されており、そ
   れによってＮＴＣサーミスタとされている、請求項１ま
   たは２に記載のサーミスタ素子。