JP2000252803A - 過電流検出回路及び過電流検出・保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 突入電流が流れる期間であっても正確に過電
流の検出を行うことができる過電流検出回路及び突入電
流が流れる期間であっても供給・遮断を繰り返すことな
く正確に過電流を遮断する過電流検出・保護回路を提供
する。 【解決手段】 負荷Ｌ及びパワーＭＯＳＦＥＴＱＡの直
列回路と並列に接続されてた基準回路を、負荷Ｌ及びパ
ワーＭＯＳＦＥＴＱＢに等価な基準抵抗手段２ｂ及び基
準ＭＯＳＦＥＴＱＢの直列回路により構成する。検出手
段ＣＰが、基準電流の流れる基準ＭＯＳＦＥＴＱＢのド
レインーソース間電圧と過電流によって電流の大きさが
変化するパワーＭＯＳＦＥＴに流れる過電流を検出す
る。抵抗値制御手段２ｃが、パワーＭＯＳＦＥＴＱＡの
オン直後、所定期間突入電流によるパワーＭＯＳＦＥＴ
ＱＡのドレイン−ソース間電圧の低下以上に基準ＭＯＳ
ＦＥＴのドレイン−ソース間電圧を低下させるように、
基準抵抗手段２ｂの抵抗値を高い値に保持するように制
御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は過電流検出回路及び
過電流検出・保護回路に係わり、特に、電源から自動車
用電装品などの負荷への電力供給をオン、オフ制御する
ためのパワー半導体スイッチング素子であるパワーＭＯ
ＳＦＥＴの過電流を検出する過電流検出回路及び過電流
検出によりパワーＭＯＳＦＥＴを遮断する過電流検出・
保護回路に関する。

【０００２】

【従来の技術】自動車用電装品としてのソレノイド、ラ
ンプ、直流モータのスイッチなど高電圧や大電流の制御
には、パワーＭＯＳＦＥＴ（Metal Oxide Semiconduc
tor Field Efect Transistor）などの半導体スイッ
チング素子が使用されている。このパワー半導体スイッ
チング素子にはその出力電流の大きさ及び通流時間に対
応して安全動作領域が決められており、この領域を越え
る電流を長時間流したり、あるいは負荷の短絡などによ
り過大な事故電流が流れたりすると、パワー半導体スイ
ッチング素子や配線が過熱して熱破壊する事態に至るよ
うになる。

【０００３】そこで、このような事態に至ることを未然
に防止するために、パワー半導体スイッチング素子の出
力電流や温度を監視し、過電流や過熱が検出されたとき
にパワー半導体スイッチング素子をオフ制御することに
より電流を制限するか遮断するかしてパワー半導体スイ
ッチング素子や配線の過熱、又は破壊を防止する保護装
置を備えたものが知られている。

【０００４】従来、過大な電流が流れたことを検出する
ための過電流検出回路としては、パワー半導体スイッチ
ング素子と負荷との間にセンス抵抗を接続し、パワー半
導体スイッチング素子を通じて負荷に流れる電流の全て
をセンス抵抗に流すことによって、センス抵抗の両端に
電流に応じた電圧を発生させて電流−電圧変換を行い、
この電圧を予め定めた基準電圧を超えて増大したときに
過電流が流れていることを検出するようにしたものが一
般に使用されていた。

【０００５】

【発明が解決しようとする課題】上述した従来の保護装
置は、所定電流値以上の電流が流れると電流を制限する
か遮断するようにしてパワー半導体スイッチング素子や
配線を保護している。ところが、上述した負荷がランプ
負荷である場合、ランプ負荷をオンすると安定状態の電
流の数倍〜数十倍の突入電流が流れる。突入電流が流れ
る期間はランプ負荷の大きさにより異なり、３〜２０ｍ
ｓ程度であるが、保護装置によりこの期間に所定電流以
上の電流が流れたとして電流の制限又は遮断が行われる
と、図５に示すようにランプ負荷に対する電源供給、遮
断が繰り返されて突入電流が流れる期間がのびてしま
う。

【０００６】突入電流が流れる期間がのびてしまうと、
高い電流が流れ続けパワー半導体スイッチング素子、ま
たは配線が破壊してしまうという問題があった。そこ
で、突入電流が流れている期間は、保護装置による電流
の制限又は遮断を行わないようにすることも考えられる
が、ショート状態で回路をオンさせた場合、通常より高
い突入電流が流れパワー半導体スイッチング素子又は、
配線が破壊してしまう。

【０００７】そこで、本発明は、上記のような問題点に
着目し、突入電流が流れる期間であっても正確に過電流
の検出を行うことができる過電流検出回路及び突入電流
が流れる期間であっても供給・遮断を繰り返すことなく
正確に過電流を遮断する過電流検出・保護回路を提供す
ることを課題とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
になされた請求項１記載の発明は、負荷と直列に接続さ
れ電源に対する前記負荷の接続をオン、オフするパワー
ＭＯＳＦＥＴと、前記負荷及び前記パワーＭＯＳＦＥＴ
の直列回路と並列に接続された基準抵抗手段及び基準Ｍ
ＯＳＦＥＴの直列回路を有する基準回路と、前記パワー
ＭＯＳＦＥＴのドレイン−ソース間電圧と前記基準ＭＯ
ＳＦＥＴのドレイン−ソース間電圧との差に基づいて、
前記パワーＭＯＳＦＥＴパワーＭＯＳＦＥＴに流れる過
電流を検出する検出手段と、前記パワーＭＯＳＦＥＴの
オン直後、所定期間突入電流による前記パワーＭＯＳＦ
ＥＴのドレイン−ソ−ス間電圧の低下以上に前記基準Ｍ
ＯＳＦＥＴのドレイン−ソース間電圧を低下させるよう
に、前記基準抵抗手段の抵抗値を高い値に保持するよう
に制御する抵抗値制御手段とを備えることを特徴とする
過電流検出回路に存する。

【０００９】請求項１記載の発明によれば、負荷及びパ
ワーＭＯＳＦＥＴの直列回路と並列に接続されてた基準
回路が、負荷及びパワーＭＯＳＦＥＴに等価な基準抵抗
手段及び基準ＭＯＳＦＥＴの直列回路により構成し、検
出手段が、基準電流の流れる基準ＭＯＳＦＥＴのドレイ
ンーソース間電圧と過電流によって電流の大きさが変化
するパワーＭＯＳＦＥＴに流れる過電流を検出し、抵抗
値制御手段が、パワーＭＯＳＦＥＴのオン直後、所定期
間突入電流によるパワーＭＯＳＦＥＴのドレイン−ソー
ス間電圧の低下以上に基準ＭＯＳＦＥＴのドレイン−ソ
ース間電圧を低下させるように、基準抵抗手段の抵抗値
を高い値に保持するように制御するので、通常より数倍
〜数十倍以上の電流である突入電流が流れているパワー
ＭＯＳＦＥＴがオンした直後から所定期間、基準抵抗手
段の抵抗値を高い値に保持して突入電流が流れている期
間の過電流判定値を高くすることにより、突入電流がパ
ワーＭＯＳＦＥＴが破壊してしまう程高い突入電流であ
る以外は検出手段が過電流を検出することがない。

【００１０】請求項２記載の発明は、前記基準抵抗手段
は、前記基準ＭＯＳＦＥＴと直列に接続される第１の抵
抗と、該第１の抵抗と並列に接続された第２の抵抗とス
イッチ手段との直列回路とにより構成し、前記抵抗値制
御手段は、前記パワーＭＯＳＦＥＴのオン直後、前記基
準抵抗手段を前記第１の抵抗のみで構成するように所定
期間前記スイッチ手段をオフすることを特徴とする過電
流検出回路に存する。

【００１１】請求項２記載の発明によれば、基準抵抗手
段が、基準ＭＯＳＦＥＴと直列に接続される第１の抵抗
と、該第１の抵抗と並列に接続された第２の抵抗とスイ
ッチ手段との直列回路とにより構成し、抵抗値制御手段
がパワーＭＯＳＦＥＴのオン直後、基準抵抗手段を第１
の抵抗のみで構成するように所定期間、スイッチ手段を
オフするので、スイッチ手段のオンオフにより突入電流
が流れている期間の基準抵抗手段の抵抗値を高い値に保
持することができる。

【００１２】請求項３記載の発明は、抵抗値制御手段
は、前記パワーＭＯＳＦＥＴに印加されるゲート電圧に
より充電されるコンデンサが放電されるまで前記スイッ
チ手段をオフに保持することを特徴とする請求項１又は
２記載の過電流検出回路に存する。

【００１３】請求項３記載の発明によれば、抵抗値制御
手段が、パワーＭＯＳＦＥＴに印加されるゲート電圧に
より充電されるコンデンサが放電されるまでスイッチ手
段をオフに保持するので、コンデンサの充電から放電ま
での期間を前記所定期間とすれば、マイコン等の制御な
しでパワーＭＯＳＦＥＴのオン直後から所定期間をカウ
ントすることができる。

【００１４】請求項４記載の発明は、前記基準ＭＯＳＦ
ＥＴを前記パワーＭＯＳＦＥＴと同一チップ内に形成し
たことを特徴とする請求項１〜３何れか記載の過電流検
出回路に存する。

【００１５】請求項４記載の発明によれば、基準ＭＯＳ
ＦＥＴをパワーＭＯＳＦＥＴと同一チップ内に形成して
いるので、同一プロセスによって形成することが可能に
なっている。

【００１６】請求項５記載の発明は、負荷と直列に接続
され電源に対する前記負荷の接続をオン、オフするパワ
ーＭＯＳＦＥＴと、前記負荷及び前記パワーＭＯＳＦＥ
Ｔの直列回路と並列に接続された基準抵抗手段及び基準
ＭＯＳＦＥＴの直列回路を有する基準回路と、前記パワ
ーＭＯＳＦＥＴのドレイン−ソース間電圧と前記基準Ｍ
ＯＳＦＥＴのドレイン−ソース間電圧との差に基づい
て、前記パワーＭＯＳＦＥＴに流れる過電流を検出する
検出手段と、前記パワーＭＯＳＦＥＴのオン直後、所定
期間突入電流による前記パワーＭＯＳＦＥＴのドレイン
−ソ−ス間電圧の低下以上に前記基準ＭＯＳＦＥＴのド
レイン−ソース間電圧を低下させるように、前記基準抵
抗手段の抵抗値を高い値に保持するように制御する抵抗
値制御手段とを有する過電流検出手段と、該過電流検出
手段による過電流の検出に応じ、該過電流検出が解消さ
れるまで前記パワーＭＯＳＦＥＴ及び基準ＭＯＳＦＥＴ
をオン、オフ駆動する駆動手段と、前記駆動手段による
オン、オフ回数を積算し、該積算の結果が一定値を越え
たとき前記パワーＭＯＳＦＥＴを遮断する遮断手段とを
備えることを特徴とする過電流検出・保護回路に存す
る。

【００１７】請求項５記載の発明によれば、過電流検出
手段において、負荷及びパワーＭＯＳＦＥＴの直列回路
と並列に接続されてた基準回路が、負荷及びパワーＭＯ
ＳＦＥＴに等価な基準抵抗手段及び基準ＭＯＳＦＥＴの
直列回路により構成し、検出手段が、基準電流の流れる
基準ＭＯＳＦＥＴのドレインーソース間電圧と、過電流
によって電流の大きさが変化するパワーＭＯＳＦＥＴに
流れる過電流を検出し、抵抗値制御手段が、パワーＭＯ
ＳＦＥＴのオン直後、所定期間突入電流によるパワーＭ
ＯＳＦＥＴのドレイン−ソ−ス間電圧の低下以上に基準
ＭＯＳＦＥＴのドレイン−ソース間電圧を低下させるよ
うに、基準抵抗手段の抵抗値を高い値に保持させ、駆動
手段が過電流検出手段による過電流の検出に応じ、過電
流検出が解消されるまでパワーＭＯＳＦＥＴ及び基準Ｍ
ＯＳＦＥＴのオン、オフ駆動し、遮断手段が駆動手段に
よるオン、オフを積算し、該積算の結果が一定値を越え
たときパワーＭＯＳＦＥＴを遮断するので、通常より数
倍〜数十倍以上の電流である突入電流が流れている所定
期間、基準抵抗手段の抵抗値を高い値に保持させて過電
流判定値を高して、突入電流がパワーＭＯＳＦＥＴが破
壊してしまう程高い突入電流である以外は検出手段が過
電流検出を行わないようにすることにより、通常の突入
電流が流れている所定期間、駆動手段がオンオフ駆動す
ることがなく、遮断手段が突入電流による駆動手段のオ
ンオフ回数の積算を行うことがない。

【００１８】請求項６記載の発明は、負荷と直列に接続
され電源に対する前記負荷の接続をオン、オフする温度
センサ付きパワーＭＯＳＦＥＴと、前記負荷及び前記温
度センサ付きパワーＭＯＳＦＥＴの直列回路と並列に接
続された基準抵抗手段及び基準ＭＯＳＦＥＴの直列回路
を有する基準回路と、前記温度センサ付きパワーＭＯＳ
ＦＥＴのドレイン−ソース間電圧と前記基準ＭＯＳＦＥ
Ｔのドレイン−ソース間電圧との差に基づいて、前記温
度センサ付きパワーＭＯＳＦＥＴに流れる過電流を検出
する検出手段と、前記温度センサ付きパワーＭＯＳＦＥ
Ｔのオン直後、所定期間突入電流による前記温度センサ
付きパワーＭＯＳＦＥＴのドレイン−ソ−ス間電圧の低
下以上に前記基準ＭＯＳＦＥＴのドレイン−ソース間電
圧を低下させるように、前記基準抵抗手段の抵抗値を高
い値に保持するように制御する抵抗値制御手段とを有す
る過電流検出手段と、該過電流検出手段による過電流の
検出に応じ、該過電流検出が解消されるまで前記温度セ
ンサ付きパワーＭＯＳＦＥＴ及び基準ＭＯＳＦＥＴをオ
ン、オフ駆動する駆動手段と、前記駆動手段によるオ
ン、オフ回数を積算し、該積算の結果が一定値を越えた
とき前記パワーＭＯＳＦＥＴを遮断する遮断手段とを備
えたことを特徴とする過電流検出・保護回路に存する。

【００１９】請求項６記載の発明によれば、過電流検出
手段において、負荷及びパワーＭＯＳＦＥＴの直列回路
と並列に接続されてた基準回路が、負荷及びパワーＭＯ
ＳＦＥＴに等価な基準抵抗手段及び基準ＭＯＳＦＥＴの
直列回路により構成し、検出手段が、基準電流の流れる
基準ＭＯＳＦＥＴのドレインーソース間電圧と、過電流
によって電流の大きさが変化するパワーＭＯＳＦＥＴに
流れる過電流を検出し、抵抗値制御手段が、パワーＭＯ
ＳＦＥＴのオン直後、所定期間突入電流によるパワーＭ
ＯＳＦＥＴのドレイン−ソ−ス間電圧の低下以上に基準
ＭＯＳＦＥＴのドレイン−ソース間電圧を低下させるよ
うに、基準抵抗手段の抵抗値を高い値に保持させ、駆動
手段が過電流検出手段による過電流の検出に応じ、過電
流検出が解消されるまでパワーＭＯＳＦＥＴ及び基準Ｍ
ＯＳＦＥＴのオン、オフ駆動し、遮断手段が駆動手段に
よるオン、オフを積算し、該積算の結果が一定値を越え
たときパワーＭＯＳＦＥＴを遮断するので、通常より数
倍〜数十倍以上の電流である突入電流が流れている所定
期間、基準抵抗手段の抵抗値を高い値に保持させて過電
流判定値を高して、突入電流がパワーＭＯＳＦＥＴが破
壊してしまう程高い突入電流である以外は検出手段が過
電流検出を行わないようにすることにより、通常の突入
電流が流れている所定期間、駆動手段がオンオフ駆動す
ることがなく、遮断手段が突入電流による駆動手段のオ
ンオフ回数の積算を行うことがない。しかも、過熱を検
出する温度センサ付きパワーＭＯＳＦＥＴを使用してい
るので、小電流から大電流までの過電流の検出に応じて
パワーＭＯＳＦＥＴを適切に遮断することができる。

【００２０】

【発明の実施の形態】第１実施例 以下、本発明の過電流検出・保護回路を図面に基づいて
説明する。図１はこの発明による過電流検出・保護回路
を組み込んだ車両用電源供給装置の一実施の形態を示
し、同図において、車載バッテリ１とランプ負荷Ｌとの
間には、過電流検出・保護回路２が介設されている。こ
の過電流検出・保護回路２は、過電流検出・遮断用ＩＣ
２ａと、該過電流検出・遮断用ＩＣ２ａに接続される基
準抵抗手段としての基準抵抗回路部２ｂと、該基準抵抗
回路部２ｂに接続されたトリガ回路部２ｃと、ランプス
イッチＳＷ１とで構成されている。

【００２１】ここで、過電流検出・遮断用ＩＣ２ａの構
成とその基本的な動作について以下説明する。過電流検
出・遮断用ＩＣ２ａは、図２の詳細回路図中に点線で囲
んだ部分で示すように、車載バッテリ１からの電源電圧
ＶＢ（＝１２Ｖ）が接続される電源接続端子Ｔ１、ラン
プ負荷Ｌが接続される負荷接続端子Ｔ２、可変抵抗ＲＶ
が接続される調整抵抗接続端子Ｔ３、ランプ負荷Ｌと等
価な基準抵抗Ｒｒが接続される基準抵抗接続端子Ｔ４、
ランプ負荷Ｌの駆動を指示する外付けランプスイッチＳ
Ｗ１が接続される信号入力端子Ｔ５、並びにトリガ回路
部２ｃと接続されるトリガ出力端子Ｔ６の６つの外部接
続端子を有している。

【００２２】過電流検出・遮断用ＩＣ２ａは、負荷接続
端子Ｔ２に接続されたランプ負荷Ｌに対する過電流遮断
用のパワーＭＯＳＦＥＴＱＡ、ランプ負荷Ｌの過電流状
態を検出するために用いられる基準回路を基準抵抗Ｒｒ
と共に構成する基準ＭＯＳＦＥＴＱＢ、パワーＭＯＳＦ
ＥＴＱＡと基準ＭＯＳＦＥＴＱＢとのドレイン−ソース
間電圧を比較することにより過電流を検出する検出手段
としての比較器ＣＰ、並びに、比較器ＣＰの比較結果に
応じてパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱ
Ｂをオン駆動する駆動手段としての駆動回路ＤＲ等を有
している。

【００２３】過電流検出・遮断用ＩＣ２ａは、ＤＭＯＳ
（Dobule Depletion ＭＯＳ）構造のＮチャンネルのパ
ワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢを有す
る。両パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱ
Ｂは、同一のプロセスにて同一チップ上に作成され、と
もに複数のＭＯＳＦＥＴから構成されている。上述した
ように、基準ＭＯＳＦＥＴをパワーＭＯＳＦＥＴと同一
チップ内に形成し、同一プロセスによって形成すること
を可能としているので、温度ドリフト、ロット間ばらつ
きの影響を減らしたり除去できる。

【００２４】ＭＯＳＦＥＴ数はＱＡ＞ＱＢの関係にあ
り、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢ
にはＭＯＳＦＥＴ数比に応じた電流比のドレイン電流が
流れる。この基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦ
ＥＴ数を少なくすればするほど、基準ＭＯＳＦＥＴＱＢ
のチップ占有面積を小さくすることができることにな
る。尚、以後の説明では例として、パワーＭＯＳＦＥＴ
ＱＡを構成するＭＯＳＦＥＴ数と基準ＭＯＳＦＥＴＱＢ
を構成するＭＯＳＦＥＴ数との比が、ＱＡ：ＱＢ＝１０
００：１であるものとする。

【００２５】そして、パワーＭＯＳＦＥＴＱＡ及び基準
ＭＯＳＦＥＴＱＢのドレインＤは、電源接続端子Ｔ１を
介して車載バッテリ１に接続されており、パワーＭＯＳ
ＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧは抵
抗Ｒ７、Ｒ８を介して駆動回路ＤＲに接続されている。
パワーＭＯＳＦＥＴＱＡのソースＳＡは負荷接続端子Ｔ
２を介してランプ負荷Ｌに接続されており、基準ＭＯＳ
ＦＥＴＱＢのソースＳＢは基準抵抗接続端子Ｔ４を介し
て基準抵抗Ｒｒに接続されている。

【００２６】上述したような接続関係により、基準ＭＯ
ＳＦＥＴＱＢと基準抵抗Ｒｒとの直列回路は、パワーＭ
ＯＳＦＥＴＱＡとランプ負荷Ｌとの直列回路と等価な基
準回路を構成し、かつ、パワーＭＯＳＦＥＴＱＡとラン
プ負荷Ｌとの直列回路と並列に接続された格好となって
いる。そして、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳ
ＦＥＴＱＢがピンチオフ領域で動作しているときには、
これらパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱ
Ｂはカレントミラーを構成し、パワーＭＯＳＦＥＴＱＡ
のドレイン電流（以下ＩＤQAとする）と基準ＭＯＳＦＥ
ＴＱＢのドレイン電流（以下、ＩＤQBとする）との間に
は、パワーＭＯＳＦＥＴＱＡを構成するＭＯＳＦＥＴ数
と基準ＭＯＳＦＥＴＱＢを構成するＭＯＳＦＥＴ数との
比に応じて、ＩＤQA＝１０００×ＩＤQBの関係が成り立
つ。

【００２７】したがって、例えばＩＤQA＝５Ａ、ＩＤQB
＝５mAであるときは、パワーＭＯＳＦＥＴＱＡのドレイ
ン−ソース間電圧（以下、ＶDSAとする）と基準ＭＯＳ
ＦＥＴＱＢのドレイン−ソース間電圧（以下、ＶDSBと
する）とが一致し、かつ、パワーＭＯＳＦＥＴＱＡのゲ
ート−ソース間電圧（以下、ＶTGSAとする）と基準ＭＯ
ＳＦＥＴＱＢのゲート−ソース間電圧（以下、ＶTGSBと
する）とが一致する。

【００２８】尚、基準抵抗Ｒｒは、ランプ負荷Ｌに過電
流が流れているかどうかを判定するための過電流判定値
を設定するためのもので、基準抵抗Ｒｒの抵抗値は、パ
ワーＭＯＳＦＥＴＱＡのオン駆動時であってランプ負荷
Ｌを５Ａの負荷電流が流れた場合に生じるＶDSAと同じ
電圧が、基準ＭＯＳＦＥＴＱＢのオン駆動時にドレイン
−ソース間に生じるような値に設定される。具体的に
は、基準ＭＯＳＦＥＴＱＢが完全にＯＮしているときに
は基準抵抗Ｒｒの両端にほぼ電源電圧ＶＢが印加される
ので、ＩＤQA＝５Ａ、ＩＤQB＝５mAであることから、基
準抵抗Ｒｒの抵抗値はＲ＝１２Ｖ／５ｍＡ＝１．４ＫΩ
に設定される。

【００２９】比較器ＣＰの正相入力端子には、ＶDSA
が、抵抗Ｒ１、Ｒ３の並列抵抗と抵抗Ｒ２とにより分圧
されて入力され、比較器ＣＰの逆相入力端子には、ＶDS
Bが入力されるので、比較器ＣＰの出力は、ＶDSAがＶDS
Bを上回れば「Ｈ」となり、ＶDSAがＶDSBを下回れば
「Ｌ」となる。また、パワーＭＯＳＦＥＴＱＡ及び基準
ＭＯＳＦＥＴＱＢがいずれもオフ状態にある場合は、比
較器ＣＰの正相入力端子の入力電位が電源電圧ＶＢの電
圧を抵抗Ｒ１と抵抗Ｒ２とにより分圧した電位となり、
比較器ＣＰの逆相入力端子の入力電位がゼロとなるの
で、比較器ＣＰの出力が「Ｈ」に固定される。

【００３０】駆動回路ＤＲは、電源電圧ＶＢを昇圧した
チャージポンプ出力電圧ＶＰがコレクタに供給されるＮ
ＰＮトランジスタＴｒ１と、このトランジスタＴｒ１の
エミッタにコレクタが接続されたＮＰＮトランジスタＴ
ｒ２とを有しており、トランジスタＴｒ１のエミッタと
トランジスタＴｒ２のコレクタとの接続点が、前記抵抗
Ｒ７、Ｒ８を介してパワーＭＯＳＦＥＴＱＡ及び基準Ｍ
ＯＳＦＥＴＱＢのゲートＴＧに接続されている。

【００３１】そして、駆動回路ＤＲは、信号入力端子Ｔ
５に接続されたランプスイッチＳＷ１からランプ負荷Ｌ
の駆動を指示する信号が入力されると、トランジスタＴ
ｒ１をオンさせると共にトランジスタＴｒ２をオフさせ
て、チャージポンプ出力電圧ＶＰをパワーＭＯＳＦＥＴ
ＱＡ及び基準ＭＯＳＦＥＴＱＢのゲートＴＧに印加し、
これらをオン駆動させるように構成されている。

【００３２】一方、駆動回路ＤＲは、ランプスイッチＳ
Ｗ１からの信号入力がなくなると、トランジスタＴｒ１
をオフさせると共にトランジスタＴｒ２をオンさせて、
パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢのゲ
ートＴＧに対するチャージポンプ出力電圧ＶＰの印加を
停止しこれらをオフ駆動させるように構成されている。

【００３３】また、駆動回路ＤＲは、パワーＭＯＳＦＥ
ＴＱＡに過電流が流れていて比較器ＣＰの出力が「Ｈ」
であるときには、ランプスイッチＳＷ１からランプ負荷
Ｌの駆動を指示する信号が入力されていても、トランジ
スタＴｒ１をオフさせると共にトランジスタＴｒ２をオ
ンさせて、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥ
ＴＱＢのゲートＴＧに対するチャージポンプ出力電圧Ｖ
Ｐの印加を停止しこれらをオフ駆動させるように構成さ
れている。

【００３４】尚、抵抗Ｒ７、Ｒ８の接続点にカソードが
接続され比較器ＣＰの正相入力端子にアノードが接続さ
れたダイオードＤ１と、抵抗Ｒ１、Ｒ２の接続点及び比
較器ＣＰの正相入力端子の間に介設された抵抗Ｒ５と
は、ヒステリシス回路を構成している。

【００３５】また、抵抗Ｒ３と、該抵抗Ｒ３にドレイン
が接続されたＭＯＳＦＥＴＱ２と、このＭＯＳＦＥＴＱ
２のゲート及び電源電圧ＶＢ以上の電圧ＶＢ＋５Ｖの間
に介設された抵抗Ｒ４と、ＭＯＳＦＥＴＱ２のゲートに
ドレインが接続されたＭＯＳＦＥＴＱ１と、このＭＯＳ
ＦＥＴＱ１のゲートにアノードが接続されたツェナーダ
イオードＺＤ２と、このツェナーダイオードＺＤ２のカ
ソードとパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴ
ＱＢのゲートＴＧとの間に介設された抵抗Ｒ６と、ＭＯ
ＳＦＥＴＱ１のソース−ゲート間に介設された抵抗Ｒ９
とからなる回路は、ピンチオフ領域とオーミック領域と
で、ランプ負荷Ｌに関する過電流判定値を変えるための
ものである。

【００３６】次に、上述のように構成された過電流検出
・遮断用ＩＣ２ａの動作（作用）について説明する。 （ａ）ピンチオフ領域での動作 まず、駆動回路ＤＲからゲートＴＧへのチャージポンプ
出力電圧ＶＰの印加によりパワーＭＯＳＦＥＴＱＡがオ
ン駆動してから、ＶDSAが飽和するまでの期間は、パワ
ーＭＯＳＦＥＴＱＡはピンチオフ領域で動作し、この領
域においては、オン駆動後のＩＤQAが、回路抵抗で決ま
る最終負荷電流値を目指して立ち上がっていく。ＶTGSA
はＩＤQAで決まる値をとり、その値はＶDSAの低下によ
るパワーＭＯＳＦＥＴＱＡのゲート−ドレイン間容量Ｃ
GDのミラー効果によってブレーキをかけられながら立ち
上がっていく。

【００３７】ＶTGSBはＩＤQB＝５mA（ＩＤQA＝5Ａに相
当）迄はＶTGSB＝ＶTGSAで増加していくが、それ以降は
ピンチオフ領域内においてＩＤQBが５mAで一定となるた
め、ＶTGSBも一定となり、例えば日立製のＨＡＦ２００
１では約２．７Ｖの一定値となる。ＶTGSAは、ＩＤQB＝
５mA以降もＩＤQAの増加に応じて大きくなっていくの
で、ＶTGSA及びＶTGSBとの関係は、ＶTGSB＜ＶTGSAとな
る。また、ＶDSA＝ＶTGSA＋ＶTGD、ＶDSB＝ＶTGSB＋ＶT
GDであることから、ＶDSA−ＶDSB＝ＶTGSA−ＶTGSBとな
る。ここで、ＶTGSAは、ＩＤQAに対応するものである。
一方、ＶTGSBは、５mAで一定となるＩＤQBに対応するも
のである。また、上述したとおりＩＤQAが５Ａ、ＩＤQB
が５mAのとき、ＶTGSA＝ＶTGSBとなる。したがって、差
（ＶTGSA−ＶTGSB）はＩＤQA−５Ａを表すので、ドレイ
ン−ソース間電圧の差（ＶDSA−ＶDSB）検出すれば、Ｉ
ＤQA−５Ａの値が得られることになる。

【００３８】さて、ランプスイッチＳＷ１から入力され
るランプ負荷Ｌの駆動を指示する信号に従って、駆動回
路ＤＲがパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴ
ＱＢをオン駆動すると、比較器ＣＰの逆相入力端子には
ＶDSBが直接入力される。一方、正相入力端にはＶDSAを
抵抗Ｒ１、Ｒ３の並列抵抗と抵抗Ｒ２とにより分圧した
値、即ち、 ＶDSA×（Ｒ１//Ｒ３）／｛（Ｒ１//Ｒ３）＋Ｒ２｝…（イ） をに入力する。

【００３９】パワーＭＯＳＦＥＴＱＡがオンした直後は
ＶDSBは上式（イ）の値よりも大きいが、ＩＤQAが増加
して、 ＩＤQA×（Ｒ１//Ｒ３）／｛（Ｒ１//Ｒ３）＋Ｒ２｝−
５Ａ＞０ すなわち ＶDSA×（Ｒ１//Ｒ３）／｛（Ｒ１//Ｒ３）＋Ｒ２｝−
ＶDSB＞０ となると比較器ＣＰの出力が「Ｌ」から「Ｈ」に反転
し、これを駆動回路ＤＲに印加してトランジスタＴｒ２
をオンすることにより、ＭＯＳＦＥＴＱＡのゲートをオ
フする。

【００４０】ダイオードＤ１と抵抗Ｒ５はヒステリシス
回路を形成し、ＭＯＳＦＥＴＱＡがオフしたとき、駆動
回路ＤＲのトランジスタＴｒ２によりゲート回路が接地
され、ダイオードＤ１のカソード側電位は、ＶDSAから
ツェナーダイオードＺＤ１の順方向電圧を引いた（ＶDS
A−０．７）になる。したがって、パワーＭＯＳＦＥＴ
ＱＡ及び基準ＭＯＳＦＥＴＱＢのオフ駆動状態では、電
源電圧ＶＢの通電による電流が、並列抵抗（Ｒ１//Ｒ
３）→抵抗Ｒ５→ダイオードＤ１の順に流れ、比較器Ｃ
Ｐの正相入力端子の電位は、駆動回路ＤＲがパワーＭＯ
ＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢをオン駆動して
いるときよりも低下する。オフしたときより小さい（Ｖ
DSA−ＶDSB）までＭＯＳＦＥＴＱＡはオフを続け、その
後オンする。

【００４１】尚、ダイオードＤ１及び抵抗Ｒ５によるヒ
ステリシス回路は、あくまで一例であり、パワーＭＯＳ
ＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢの駆動状態の駆動
回路ＤＲによるオンからオフへの変移点と、オフからオ
ンへの変移点との間にヒステリシスを持たせるための回
路構成は、上述したダイオードＤ１及び抵抗Ｒ５による
ヒステリシス回路以外にも種々考えられる。

【００４２】ＭＯＳＦＥＴＱＡがオフしたときのＶDSA
をＶSDATHとすると、 ＶDSATH−ＶDSB＝Ｒ２／（Ｒ１//Ｒ３）×ＶDSB（ＶDSB＝５ｍＡ時） …（ロ） となる。過電流判定値は上式（ロ）で決まり、この判定
値をＩＣ外部から変更するにはＲ２に並列に可変抵抗Ｒ
Ｖを追加し、これにより判定値を下方にシフトすればよ
い。このために、調整抵抗を接続するための調整抵抗接
続端子Ｔ３が予め設けられている。

【００４３】（ｂ）オーミック領域での動作 配線が正常な状態で、パワーＭＯＳＦＥＴＱＡがオンす
ると連続オン状態になるこので、ＶTGSA、ＶTGSBは各々
１０Ｖ近くまで達し、パワーＭＯＳＦＥＴＱＡ及び基準
ＭＯＳＦＥＴＱＢが共にオーミック領域で動作する。

【００４４】このオーミック領域での動作中において
は、ＭＯＳＦＥＴのドレイン−ソース間電圧ＶDSとドレ
イン電流ＩＤとの間には１対１の関係がなくなり、例え
ば、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢ
が共に株式会社日立製作所製のＨＡＦ２００１によって
構成されている場合には、ＨＡＦ２００１のオン抵抗Ｒ
DS（ＯＮ）＝３０ｍΩ（ＶDS＝１０Ｖ時）であるので、
ＶDSAとＶDSBとは、 ＶDSA＝５Ａ×３０ｍΩ＝０．１５Ｖ、ＶDSB＝ＩＤQA×
３０ｍΩ となる。

【００４５】そして、ランプ負荷Ｌに対する電源電圧Ｖ
Ｂからの配線の短絡等によって、ＩＤQAが増加すると、
ＶDSAとＶDSBとの差、即ち、 ＶDSA−ＶDSB＝３０ｍΩ（ＩＤQA−５Ａ）…（ハ） の値が大きくなり、この（ハ）の値が、上式（ロ）で決
まる過電流判定値を超えると、駆動回路ＤＲによってパ
ワーＭＯＳＦＥＴＱＡの駆動状態がオンからオフに変移
される。すると、駆動状態のオンからオフへの変移によ
りパワーＭＯＳＦＥＴＱＡの動作状態がオーミック領域
からピンチオフ領域に移り、このピンチオフ領域におい
てパワーＭＯＳＦＥＴＱＡがオンオフ動作を繰り返し
て、やがては過熱遮断に至る。

【００４６】しかし、例えば、電源電圧ＶＢからランプ
負荷Ｌに対する配線の間欠的なショート（レアショー
ト）が原因で、上式（ハ）の値が上式（ロ）で決まる過
電流判定値を超えた場合のように、過熱遮断に至る前に
配線の状態が正常に復帰すれば、パワーＭＯＳＦＥＴＱ
Ａは連続オンの状態に復帰し、オーミック領域の動作に
戻る。

【００４７】ところで、上式（ロ）で決まる過電流判定
値を仮に、ピンチオフ領域、オーミック領域とも同一の
値を用いるものとすると、ピンチオフ領域におけるΔ
（ＶDSA−ＶDSB）／ΔＩＤを求めると、上述したＨＡＦ
２００１の場合、その特性曲線より、 ΔＶTGSA／ΔＩＤQA＝８０ｍＶ／Ａ… であり、 ΔＶTGSA＝Δ（ＶDSA −ＶDSB ）×１２００ｐｆ／（１８００ｐｆ＋１２００ ｐｆ）＝Δ（ＶDSA −ＶDSB ）×０．４… である。

【００４８】したがって、上式及びより、ピンチオ
フ領域におけるΔ（ＶDSA−ＶDSB）／ΔＩＤは、 Δ（ＶDSA−ＶDSB）／ΔＩＤ＝２００ｍＶ／Ａ…（ニ） となり、一方、オーミック領域におけるΔ（ＶDSA−ＶD
SB）／ΔＩＤは上式（ハ）より、 Δ（ＶDSA−ＶDSB）／ΔＩＤ＝３０ｍＶ／Ａ…（ホ） となる。

【００４９】上式（ニ）及び（ホ）を比較すると分かる
ように、ピンチオフ領域ではオーミック領域より電流感
度が敏感になり、オーミック領域で適切な過電流判定値
でも、ピンチオフ領域では低すぎて過電流と判定しすぎ
る恐れがある。

【００５０】そこで、この過電流検出・遮断用ＩＣ２ａ
では、先に述べたように、抵抗Ｒ３、Ｒ４、Ｒ６、Ｒ
９、パワーＭＯＳＦＥＴＱ１、基準ＭＯＳＦＥＴＱ２、
及び、ツェナーダイオードＺＤ２からなる回路を、ピン
チオフ領域とオーミック領域とでランプ負荷Ｌに関する
過電流判定値を変えるために設けており、この回路で
は、ピンチオフ領域かオーミック領域かの判定をＶTGSA
の大きさで行う。

【００５１】詳しくは、ピンチオフ領域におけるパワー
ＭＯＳＦＥＴＱＡでは、ＩＤQAが増えるにつれてＶTGSA
が大きくなるが、車載バッテリ１からランプ負荷Ｌに対
する配線にデットショートが生じた場合でも、ＶTGSAが
５Ｖを超えることはないので、ＶTGSA＞５Ｖであればオ
ーミック領域にあると判定できる。

【００５２】ところで、この過電流判定値を変えるため
の回路では、パワーＭＯＳＦＥＴＱＡの駆動状態がオフ
からオンに変移した直後は、ＭＯＳＦＥＴＱ１はオフ、
ＭＯＳＦＥＴＱ２はオンであるが、このＭＯＳＦＥＴＱ
２をオンさせるためには電源電圧ＶＢ以上の電源電圧が
必要となるので、電圧が電源電圧ＶＢよりも５Ｖ高い電
圧ＶＢ＋５ＶをＭＯＳＦＥＴＱ２のゲートに接続してい
る。

【００５３】また、この回路では、ツェナーダイオード
ＺＤ２のツェナー電圧は、ＶTGSAに対する閾値である５
ＶからＭＯＳＦＥＴＱ１のスレッショルド電圧である
１．６Ｖを差し引いた５Ｖ−１．６Ｖに設定している。
したがって、この回路では、ＶTGSAが５Ｖを超えるとＭ
ＯＳＦＥＴＱ１がオンし、ＭＯＳＦＥＴＱ２がオフし
て、抵抗Ｒ２に並列に入った抵抗Ｒ３が回路的に除去さ
れ、ＶDSAの圧縮率が小さくなるので、ランプ負荷Ｌに
過電流状態が発生していると判定される差（ＶDSA−ＶD
SB）がより小さくなる。

【００５４】この過電流判定値を変えるための回路の存
在により、このような回路が存在しない場合に比べて、
ピンチオフ領域よりもオーミック領域の方が少ない電流
値で過電流と判定されるようになるので、オーミック領
域よりもピンチオフ領域の方が電流感度が敏感になって
も、オーミック領域で適切な過電流判定値を設定するだ
けでピンチオフ領域でも過電流が良好に判定されるよう
になる。但し、上述した過電流判定値を変えるための回
路は用いなくてもよい場合があり、その場合とは最終負
荷電流値が大きいときである。

【００５５】即ち、最終負荷電流値が小さいと、オン駆
動後のＩＤQAがピンチオフ領域内で完全に立ち上がって
しまうが、最終負荷電流値が大きいと、オン駆動後のＩ
ＤQAがピンチオフ領域内では完全には立ち上がりきれず
にその途上にあり、したがって、ピンチオフ領域におけ
るＩＤQAの値は、仮にドレイン電流ＩＤQAの値が一番大
きくなるデットショートの場合であっても、ＭＡＸ４０
Ａ位に制限される。

【００５６】つまり、オン駆動後のＩＤQAは、最終負荷
電流値が大きくなるにつれて、ある一定の勾配をもった
電流立ち上がり曲線に収斂し、最終負荷電流値の差ほど
はＶDSAの差がつかなくなるので、ピンチオフ領域の電
流感度が大きくても、ランプ負荷Ｌに過電流状態が発生
していると判定される差（ＶDSA−ＶDSB）が大きくなら
ず、よって、基準電流Ｒｒの抵抗値の選択次第では、上
記回路を使用しなくても実用可能となる。

【００５７】上述した構成と基本的動作とを説明した過
電流検出・遮断用ＩＣ２ａは、図１に示すように、電源
接続端子Ｔ１に車載バッテリ１を接続し、負荷接続端子
Ｔ２にランプ負荷Ｌを接続すると共に、基準抵抗接続端
子Ｔ４に基準抵抗回路部２ｂを接続し、信号入力端子Ｔ
５にはランプスイッチＳＷ１を接続し、トリガ出力端子
Ｔ６にはトリガ回路を接続して用いられる。

【００５８】基準抵抗回路部２ｂは、第１の抵抗として
のレファレンス抵抗Ｒｒ１と、該レファレンス抵抗Ｒｒ
１と並列に接続された第２の抵抗としてのレファレンス
抵抗Ｒｒ２及びスイッチ手段としてのｎｐｎ型スイッチ
ングトランジスタＴｒ１１の直列回路とを有している。
２つのレファレンス抵抗Ｒｒ１，Ｒｒ２は、各々の一端
が互いに接続された上で過電流検出・遮断用ＩＣ２ａの
基準抵抗接続端子Ｔ４に接続されており、レファレンス
抵抗Ｒｒ１の他端は接地され、レファレンス抵抗Ｒｒ２
の他端は、スイッチングトランジスタＴｒ１１のコレク
タ−エミッタを介して接地されている。

【００５９】トリガ回路部２ｃは、コンデンサＣ１と抵
抗Ｒ１１とを有しており、コンデンサＣ１及び抵抗Ｒ１
１は、ダイオードＤ１１のカソードと抵抗Ｒ１２との間
に各々の一端が接続されており、各々の他端は共に接地
されている。ランプスイッチＳＷ１は、その一端が過電
流検出・遮断用ＩＣ２ａの信号入力端子Ｔ５に接続され
ていると共に他端が接地されており、さらに、ランプス
イッチＳＷ１の一端は、プルアップ抵抗Ｒ１３を介して
プルアップ電源Ｖｐに接続されている。また、図１に示
す概略回路図では、図面の簡単化のため、過電流検出・
遮断用ＩＣ２ａの内部回路の構成を、図２の詳細回路図
に比べて省略して示している。

【００６０】上述のように構成されたの過電流検出・保
護回路を組み込んだ車両用電源供給装置の動作（作用）
について以下説明する。ランプ負荷Ｌを駆動させるため
ランプスイッチＳＷ１が操作されると、プルアップ抵抗
Ｒ１３を介してプルアップ電源ＶＰに接続されていた信
号入力端子Ｔ５が、ランプスイッチＳＷ１の閉成により
接地されて、信号入力端子Ｔ５の電位がＶｐ／（Ｒ１３
の抵抗値）からゼロに低下し、これにより、過電流検出
・遮断用ＩＣ２ａの負荷接続端子Ｔ２に接続されたラン
プ負荷Ｌの駆動を指示する信号が、駆動回路ＤＲに入力
されていない状態から入力されている状態に変化する。

【００６１】すると、駆動回路ＤＲからチャージポンプ
出力電圧ＶＰがパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳ
ＦＥＴＱＢのゲートＴＧに印加されてこれらがオン駆動
され、車載バッテリ１からランプ負荷Ｌに対する配線が
短絡等の以上を起こしていない正常な状態は、パワーＭ
ＯＳＦＥＴＱＡは連続オン状態となる。

【００６２】パワーＭＯＳＦＥＴＱＡが連続オン状態と
なった後は、比較器ＣＰにおいて、正相入力端子に入力
される、パワーＭＯＳＦＥＴＱＡのドレイン−ソース間
電圧ＶDSAを、抵抗Ｒ１、Ｒ３の並列抵抗と抵抗Ｒ２と
により分圧した値、即ち、前記（イ）の値と、逆相入力
端子に入力される、基準ＭＯＳＦＥＴＱＢのドレイン−
ソース間電圧ＶDSB との比較が行われる。そして、車載
バッテリ１からランプ負荷Ｌに対する配線が短絡等の異
常を起こして、パワーＭＯＳＦＥＴＱＡに流れる電流が
過電流状態となって、前記（イ）の値がＶDSBを上回る
と、比較器ＣＰの出力が「Ｌ」から「Ｈ」に反転する。

【００６３】すると、駆動回路ＤＲのトランジスタＴｒ
１がオフされると共にトランジスタＴｒ２がオンされ
て、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢ
に対するチャージポンプ出力電圧ＶＰの印加が停止さ
れ、パワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢ
がオフ駆動されて、車載バッテリ１からランプ負荷Ｌに
対する電力の供給が停止される。

【００６４】ところで、パワーＭＯＳＦＥＴＱＡのオン
後、所定期間過電流判定値を高くする必要が以下の理由
によりある。ランプ負荷Ｌはオンすると安定状態の電流
の数倍〜数十倍の突入電流が流れる。突入電流が流れる
期間はランプ負荷の大きさにより異なり、３〜２０ｍｓ
であり、この期間に電力の供給がされるとランプ負荷Ｌ
に対する電源供給、遮断が繰り返されて突入電流が流れ
る期間がのびてしまい、パワーＭＯＳＦＥＴＱＡが破壊
されてしまう恐れがある。そこで、基準抵抗回路部２ｂ
に抵抗値制御手段として働くトリガ回路部２ｃを接続す
る。

【００６５】以下、トリガ回路部２ｃ及び基準抵抗回路
部２ｂの動作について説明する。上述したように駆動回
路ＤＲからパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥ
ＴＱＢにゲート電圧が印加されると同時に、コンデンサ
Ｃ１は、抵抗Ｒ１２を通じて印加されるゲート電圧によ
り充電される。駆動回路ＤＲからゲート電圧が出力され
た直後は、コンデンサＣ１がまだ十分に充電されないの
で、スイッチングトランジスタＴｒ１１のベースにバイ
アスがかからなず、スイッチングトランジスタＴｒ１１
はオフ状態となる。これにより、車載バッテリ１から基
準ＭＯＳＦＥＴＱＢ及び基準抵抗接続端子Ｔ４を介して
レファレンス抵抗Ｒｒ１に電流が流れる。

【００６６】従って、基準抵抗接続端子Ｔ４に接続され
る抵抗の抵抗値によって設定されるランプ負荷Ｌに関す
る過電流判定値は、図３に示すように、レファレンス抵
抗Ｒｒ１により定まるｌth１となる。所定期間Δｔが経
過するとコンデンサＣ１に電荷が蓄積され、コンデンサ
Ｃ１と抵抗Ｒ１１によって構成される時定数回路の時定
数に従ってコンデンサＣ１が蓄積した電荷を放電する。
すると、基準抵抗回路部２ｂにおいて、スイッチングト
ランジスタＴｒ１１のベースにバイアスがかかってスイ
ッチングトランジスタＴｒ１１がオン状態となる。ここ
で、所定期間Δｔは、突入電流が流れる期間となるよう
にコンデンサＣ１、抵抗Ｒ１１によって構成される時定
数回路の時定数が決定されている。上述したように、コ
ンデンサの充電から放電までの期間を所定期間Δｔとす
れば、マイコン等の制御なしでパワーＭＯＳＦＥＴＱＡ
のオン直後から所定期間Δｔをカウントすることができ
るので構成が簡単となる。

【００６７】スイッチングトランジスタＴｒ１１のオン
に伴い、それまで車載バッテリ１から基準ＭＯＳＦＥＴ
ＱＢ及び基準抵抗接続端子Ｔ４を介してレファレンス抵
抗Ｒｒ１に流れていた電流が、レファレンス抵抗Ｒｒ
１、Ｒｒ２に流れるように変わり、基準抵抗接続端子Ｔ
４に接続される抵抗の抵抗値によって設定されるランプ
負荷Ｌに関する過電流判定値が、レファレンス抵抗Ｒｒ
１により定まる値から、図３に示すように、このレファ
レンス抵抗Ｒｒ１，Ｒｒ２の合成抵抗により定まる値Ｉ
th２に下方修正される。上述したように、スイッチング
トランジスタＴｒ１１のオンオフにより簡単に突入電流
が流れている期間の基準抵抗回路部２ｂの抵抗値を高い
値に保持することができる。

【００６８】したがって、ランプ負荷Ｌに関する過電流
判定値がレファレンス抵抗Ｒｒ１により定まる値Ｉth１
をとなる突入電流が流れる期間に比べて、ランプ負荷Ｌ
に関する過電流判定値がレファレンス抵抗Ｒｒ１、Ｒｒ
２の合成抵抗により定まる値Ｉth２となる突入電流が流
れた後の期間の方が、ＶDSBが低くなる。つまり、突入
電流によるパワーＭＯＳＦＥＴＱＡのＶDSAの低下以上
に基準ＭＯＳＦＥＴＱＢのＶDSBを低下させるように基
準抵抗回路部２ｂの抵抗値を制御する。

【００６９】これに伴って、比較器ＣＰの出力が「Ｌ」
から「Ｈ」に反転する前記（イ）の値も、突入電流が流
れた後の期間よりも突入電流が流れる期間の方が高くな
り、よって、駆動回路ＤＲがパワーＭＯＳＦＥＴＱＡ及
び基準ＭＯＳＦＥＴＱＢへのチャージポンプ出力電圧Ｖ
Ｐの印加を停止し、パワーＭＯＳＦＥＴＱＡ及び基準Ｍ
ＯＳＦＥＴＱＢをオフ駆動して、車載バッテリ１からラ
ンプ負荷Ｌに対する電力の供給を停止させるのも、突入
電流が流れた後の期間よりも突入電流が流れる期間の方
が、図３に示すように、より高い電流がランプ負荷Ｌに
流れた時点で行われることになる。

【００７０】上述したように、通常より数倍〜数十倍以
上の電流である突入電流が流れているパワーＭＯＳＦＥ
ＴＱＡがオンした直後から所定期間Δｔ、基準抵抗回路
部２ｂの抵抗値を高い値に保持して突入電流が流れてい
る期間の過電流判定値を高くすることにより、突入電流
がパワーＭＯＳＦＥＴが破壊してしまう程高い突入電流
Ｉth1以上である以外は比較器ＣＰが「Ｈ」になること
がないので、突入電流が流れる期間であっても正確に過
電流の検出を行うことができる。

【００７１】第２実施例 ところで、ＩＤQAが大きいときは即過熱遮断が働くが、
ＩＤQAが小さいときは駆動回路ＤＲから、パワーＭＯＳ
ＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢに対するゲート電
圧の遮断・印加が繰り返され、過熱遮断までに時間がか
かる。そこで、図４に示すように、過電流制御時の駆動
回路ＤＲのオン／オフ回数を積算し、設定値に達したら
ＭＯＳＦＥＴＱＡを遮断するようにするための遮断手段
としてのオン／オフ回数積算回路２ａ−１とパワーＭＯ
ＳＦＥＴＱＡと共に温度センサ付きパワーＭＯＳＦＥＴ
として働く過熱遮断回路２ａ−２とを過電流検出・遮断
用ＩＣ２ａを備えるようにしても良い。

【００７２】以下、オン／オフ回数積算回路２ａ−１、
過熱遮断回路２ａ−２を備えた過電流検出・遮断用ＩＣ
２ａについて図４を参照して以下説明する。オン／オフ
回数積算回路２ａ−１において、過電流制御され駆動回
路ＤＲの出力が接地されると、スイッチングトランジス
タＴｒ３２に抵抗Ｒ３６を介してバイアス電圧がかか
り、スイッチングトランジスタＴｒ３２がオンする。ま
た、過電流によりＶDSAの電位が高くなり、ツェナーダ
イオードＺＤ３１の降伏電圧を越えるとスイッチングト
ランジスタＴｒ３３に抵抗３４及びダイオードＤ３３を
介してバイアスがかかり、スイッチングトランジスタＴ
ｒ３３がオンする。スイッチングトランジスタＴｒ３３
がオンすると、スイッチングトランジスタＴｒ３４に抵
抗Ｒ３５を介してバイアスがかかりスイッチングトラン
ジスタＴｒ３３がオンする。

【００７３】上述したスイッチングトランジスタＴｒ３
３、３４の両方がオンされると、車載バッテリ１からの
電源電圧ＶＢによりコンデンサＣ３１が充電される。こ
のコンデンサＣ３１の充電は、上述したようにスイッチ
ングトランジスタＴｒ３２、３３、３４がオンしている
ときであり、つまり、過電流制御により駆動回路ＤＲか
らパワーＭＯＳＦＥＴＱＡ及び基準ＭＯＳＦＥＴＱＢに
対するゲート電圧の遮断・印加が繰り返されている期間
中に、ゲート電圧が遮断されたときのみ行われる。ゲー
ト電圧が連続印加又は連続遮断されたときは充電はおこ
なわれない。

【００７４】所定回数ゲート電圧遮断が繰り返される
と、コンデンサＣ３１の電圧が上昇し、ＭＯＳＦＥＴＱ
３１のゲートスレッショルドを越えるとＭＯＳＦＥＴＱ
３１がオンする。ＭＯＳＦＥＴＱ３１がオンすると過熱
遮断回路２ａ−２において、４個の直列ダイオードから
なる温度センサＳのアノード側がダイオードＤ３２を通
じて引き下げられるので、高温状態と同じ条件となり、
ＭＯＳＦＥＴＱＳがオンしてＶTGSA-ＶTDSA間を短絡し
てＭＯＳＦＥＴＱＡを遮断する。回数積算による遮断時
間は１秒程度に設定される。

【００７５】オン／オフ回数積算回路２ａ−１を安定に
動作させるために、パワーＭＯＳＦＥＴＱＡのオン／オ
フ周期を安定させることが必要である。温度が上昇する
と、４個のダイオードは抵抗Ｒ４１より大きな負の温度
依存性を有するので、温度検出素子としてのＭＯＳＦＥ
ＴＱ４１のゲートの分圧電圧は温度上昇と共に低下す
る。従って、温度が所定温度以上に上昇したり、所定回
数のゲート電圧の遮断が繰り返されると、４個のダイオ
ードの電圧はＭＯＳＦＥＴ４１のドレイン電圧のスレッ
ショルド以下に低下するので、ＭＯＳＦＥＴＱ４１はオ
フとなる。従って、外部ゲートの正の入力電圧が供給さ
れている場合には、ＭＯＳＦＥＴＱ４１のドレイン電圧
はＨレベルになる。またラッチ回路は、セット素子とし
てのＭＯＳＦＥＴＱ４２とゲートとドレインとがクロス
カップル接続された一対のＭＯＳＦＥＴＱ４３、Ｑ４４
と、負荷抵抗素子である抵抗Ｒ４２、Ｒ４３とから基本
的に構成されている。負荷抵抗Ｒ４３は負荷抵抗Ｒ４２
より高抵抗であるので、このラッチ回路は非対称フリッ
プフロップである。

【００７６】従って温度が低く、セット素子としてのＭ
ＯＳＦＥＴＱ４２がオフである場合は、ラッチ回路の非
対称によりＭＯＳＦＥＴＱ４３はオフに、Ｑ４４はオン
であり、ラッチ回路の出力であるＭＯＳＦＥＴＱ４４の
ドレインはＬレベルであり、ＭＯＳＦＥＴＱＳをオフ状
態に保っている。従って、ＭＯＳＦＥＴＱＡのゲートに
印加される入力信号より駆動される。温度が上昇する
と、Ｑ４１がオフ、Ｑ４２がオンとなり、ラッチ回路の
フリップフロップではＱ４３がオン、Ｑ４４がオフの状
態にセットされるので、ＭＯＳＦＥＴＱＳがオンの状態
になってＭＯＳＦＥＴＱが遮断状態に制御される。

【００７７】以上の第２実施例で説明したような過電流
検出・保護用ＩＣ２ａに第１実施例で説明した基準抵抗
回路部２ｂ及びトリガ回路２ｃを設ければ、第１実施例
で得られる効果以外に、通常の突入電流が流れている所
定期間Δｔ、駆動回路ＤＲがオンオフ駆動することがな
く、オン／オフ回数積算回路２ａ−１が突入電流による
駆動回路ＤＲのオンオフ回数の積算を行うことがないの
で、突入電流が流れる期間であっても供給・遮断を繰り
返すことなく正確に過電流を遮断することができる。

【００７８】なお、上述した第２実施例では、過熱遮断
回路２ａ−２を設けることにより、過熱を検出して過熱
遮断を行うので、小電流から大電流までの過電流の検出
に応じてパワーＭＯＳＦＥＴを適切に遮断できるように
していたが、小電流から大電流までの過電流の検出に応
じる必要がなければ、過熱遮断回路２ａ−２をはずして
コンデンサＣ３１とＭＯＳＦＥＴＱ３１のソースとを接
地して、オン／オフ回数積算回路２ａ−１により駆動回
路ＤＲにより所定回数オン、オフが行われたときのみ遮
断するようにしても良い。

【００７９】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、通常より数倍〜数十倍以上の電流である突
入電流が流れているパワーＭＯＳＦＥＴがオンした直後
から所定期間、基準抵抗手段の抵抗値を高い値に保持し
て突入電流が流れている期間の過電流判定値を高くする
ことにより、突入電流がパワーＭＯＳＦＥＴが破壊して
しまう程高い突入電流である以外は検出手段が過電流を
検出することがないので、突入電流が流れる期間であっ
ても正確に過電流の検出を行うことができる過電流検出
回路を得ることができる。

【００８０】請求項２の発明によれば、スイッチ手段の
オンオフにより突入電流が流れている期間の基準抵抗手
段の抵抗値を高い値に保持することができるので、簡単
に突入電流が流れている期間の基準抵抗手段の抵抗値を
高い値に保持することができる過電流検出回路を得るこ
とができる。

【００８１】請求項３の発明によれば、コンデンサの充
電から放電までの期間を前記所定期間とすれば、マイコ
ン等の制御なしでパワーＭＯＳＦＥＴのオン直後から所
定期間をカウントすることができるので、構成が簡単と
なりコストダウンを図った過電流検出回路を得ることが
できる。

【００８２】請求項４記載の発明によれば、基準ＭＯＳ
ＦＥＴをパワーＭＯＳＦＥＴと同一チップ内に形成し、
同一プロセスによって形成することを可能としているの
で、温度ドリフト、ロット間ばらつきの影響を減らした
り除去できる過電流検出回路を得ることができる。

【００８３】請求項５記載の発明によれば、通常より数
倍〜数十倍以上の電流である突入電流が流れている所定
期間、基準抵抗を高い値に保持させて過電流判定値を高
して、突入電流がパワーＭＯＳＦＥＴが破壊してしまう
程高い突入電流である以外は検出手段が過電流検出を行
わないようにすることにより、通常の突入電流が流れて
いる所定期間、駆動手段がオンオフ駆動することがな
く、遮断手段が突入電流による駆動手段のオンオフ回数
の積算を行うことがないので、突入電流が流れる期間で
あっても供給・遮断を繰り返すことなく正確に過電流を
遮断する過電流検出・保護回路を得ることができる。

【００８４】請求項６記載の発明によれば、通常より数
倍〜数十倍以上の電流である突入電流が流れている所定
期間、基準抵抗手段の抵抗値を高い値に保持させて過電
流判定値を高して、突入電流がパワーＭＯＳＦＥＴが破
壊してしまう程高い突入電流である以外は検出手段が過
電流検出を行わないようにすることにより、通常の突入
電流が流れている所定期間、駆動手段がオンオフ駆動す
ることがなく、遮断手段が突入電流による駆動手段のオ
ンオフ回数の積算を行うことがないので、突入電流が流
れる期間であっても供給・遮断を繰り返すことなく正確
に過電流を遮断することができる。しかも、過熱を検出
して過熱遮断を行うので、小電流から大電流までの過電
流の検出に応じてパワーＭＯＳＦＥＴを適切に遮断でき
る過電流検出・保護回路を得ることができる。

【図面の簡単な説明】

【図１】本発明による過電流検出・保護回路を組み込ん
だ車両用電源供給装置の一実施の形態を示す回路図であ
る。

【図２】第１実施例においての図１の過電流検出・保護
ＩＣの詳細回路図である。

【図３】図１の基準抵抗接続端子に接続される抵抗の抵
抗値によって設定されるランプ負荷に関する過電流判定
値を示すグラフである。

【図４】第２実施例においての図１の過電流検出・保護
ＩＣの詳細回路図である。

【図５】従来の過電流検出・保護回路においての突入電
流を説明する図である。

【符号の説明】

Ｌ ランプ負荷（負荷） １ 車載バッテリ（電源） ＱＡ パワーＭＯＳＦＥＴ ２ｂ 基準抵抗回路部（基準抵抗手段） ＱＢ 基準ＭＯＳＦＥＴ ＣＰ 比較器（検出手段） ２ｃ トリガ回路部（抵抗値制御手段） Ｒｒ１ レファレンス抵抗（第１の抵抗） Ｒｒ２ レファレンス抵抗（第２の抵抗） Ｔｒ１１ スイッチングトランジスタ（スイッチ手段） Ｃ１ コンデンサ ＤＲ 駆動回路（駆動手段） ２ａ−１ オン／オフ回数積算回路（遮断手段）

フロントページの続き Ｆターム(参考） 5J055 AX05 AX32 AX53 AX64 BX16 CX13 CX20 CX22 CX28 DX13 DX22 DX53 DX54 DX73 DX83 EX04 EX06 EX10 EX11 EX24 EY01 EY02 EY10 EY12 EY13 EY17 EY21 EZ01 EZ04 EZ07 EZ10 EZ31 EZ50 EZ55 EZ57 EZ65 FX05 FX06 FX07 FX08 FX09 FX13 FX18 FX38 GX01 GX05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 負荷と直列に接続され電源に対する前記
   負荷の接続をオン、オフするパワーＭＯＳＦＥＴと、 前記負荷及び前記パワーＭＯＳＦＥＴの直列回路と並列
   に接続された基準抵抗手段及び基準ＭＯＳＦＥＴの直列
   回路を有する基準回路と、 前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧と前
   記基準ＭＯＳＦＥＴのドレイン−ソース間電圧との差に
   基づいて、前記パワーＭＯＳＦＥＴパワーＭＯＳＦＥＴ
   に流れる過電流を検出する検出手段と、 前記パワーＭＯＳＦＥＴのオン直後、所定期間突入電流
   による前記パワーＭＯＳＦＥＴのドレイン−ソ−ス間電
   圧の低下以上に前記基準ＭＯＳＦＥＴのドレイン−ソー
   ス間電圧を低下させるように、前記基準抵抗手段の抵抗
   値を高い値に保持するように制御する抵抗値制御手段と
   を備えることを特徴とする過電流検出回路。
2. 【請求項２】 前記基準抵抗手段は、前記基準ＭＯＳＦ
   ＥＴと直列に接続される第１の抵抗と、該第１の抵抗と
   並列に接続された第２の抵抗とスイッチ手段との直列回
   路とにより構成し、 前記抵抗値制御手段は、前記パワーＭＯＳＦＥＴのオン
   直後、前記基準抵抗手段を前記第１の抵抗のみで構成す
   るように所定期間前記スイッチ手段をオフすることを特
   徴とする過電流検出回路。
3. 【請求項３】 抵抗値制御手段は、前記パワーＭＯＳＦ
   ＥＴに印加されるゲート電圧により充電されるコンデン
   サが放電されるまで前記スイッチ手段をオフに保持する
   ことを特徴とする請求項１又は２記載の過電流検出回
   路。
4. 【請求項４】 前記基準ＭＯＳＦＥＴを前記パワーＭＯ
   ＳＦＥＴと同一チップ内に形成したことを特徴とする請
   求項１〜３何れか記載の過電流検出回路。
5. 【請求項５】 負荷と直列に接続され電源に対する前記
   負荷の接続をオン、オフするパワーＭＯＳＦＥＴと、前
   記負荷及び前記パワーＭＯＳＦＥＴの直列回路と並列に
   接続された基準抵抗手段及び基準ＭＯＳＦＥＴの直列回
   路を有する基準回路と、前記パワーＭＯＳＦＥＴのドレ
   イン−ソース間電圧と前記基準ＭＯＳＦＥＴのドレイン
   −ソース間電圧との差に基づいて、前記パワーＭＯＳＦ
   ＥＴに流れる過電流を検出する検出手段と、前記パワー
   ＭＯＳＦＥＴのオン直後、所定期間突入電流による前記
   パワーＭＯＳＦＥＴのドレイン−ソ−ス間電圧の低下以
   上に前記基準ＭＯＳＦＥＴのドレイン−ソース間電圧を
   低下させるように、前記基準抵抗手段の抵抗値を高い値
   に保持するように制御する抵抗値制御手段とを有する過
   電流検出手段と、 該過電流検出手段による過電流の検出に応じ、該過電流
   検出が解消されるまで前記パワーＭＯＳＦＥＴ及び基準
   ＭＯＳＦＥＴをオン、オフ駆動する駆動手段と、 前記駆動手段によるオン、オフ回数を積算し、該積算の
   結果が一定値を越えたとき前記パワーＭＯＳＦＥＴを遮
   断する遮断手段とを備えることを特徴とする過電流検出
   ・保護回路。
6. 【請求項６】 負荷と直列に接続され電源に対する前記
   負荷の接続をオン、オフする温度センサ付きパワーＭＯ
   ＳＦＥＴと、前記負荷及び前記温度センサ付きパワーＭ
   ＯＳＦＥＴの直列回路と並列に接続された基準抵抗手段
   及び基準ＭＯＳＦＥＴの直列回路を有する基準回路と、
   前記温度センサ付きパワーＭＯＳＦＥＴのドレイン−ソ
   ース間電圧と前記基準ＭＯＳＦＥＴのドレイン−ソース
   間電圧との差に基づいて、前記温度センサ付きパワーＭ
   ＯＳＦＥＴに流れる過電流を検出する検出手段と、前記
   温度センサ付きパワーＭＯＳＦＥＴのオン直後、所定期
   間突入電流による前記温度センサ付きパワーＭＯＳＦＥ
   Ｔのドレイン−ソ−ス間電圧の低下以上に前記基準ＭＯ
   ＳＦＥＴのドレイン−ソース間電圧を低下させるよう
   に、前記基準抵抗手段の抵抗値を高い値に保持するよう
   に制御する抵抗値制御手段とを有する過電流検出手段
   と、 該過電流検出手段による過電流の検出に応じ、該過電流
   検出が解消されるまで前記温度センサ付きパワーＭＯＳ
   ＦＥＴ及び基準ＭＯＳＦＥＴをオン、オフ駆動する駆動
   手段と、 前記駆動手段によるオン、オフ回数を積算し、該積算の
   結果が一定値を越えたとき前記パワーＭＯＳＦＥＴを遮
   断する遮断手段とを備えたことを特徴とする過電流検出
   ・保護回路。