JP2000258501A - Ｉｃ試験装置用電源装置 - Google Patents
Ｉｃ試験装置用電源装置Info
- Publication number
- JP2000258501A JP2000258501A JP11061654A JP6165499A JP2000258501A JP 2000258501 A JP2000258501 A JP 2000258501A JP 11061654 A JP11061654 A JP 11061654A JP 6165499 A JP6165499 A JP 6165499A JP 2000258501 A JP2000258501 A JP 2000258501A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply circuit
- measured
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 小容量の電源回路を並列的に接続して設定電
圧通りの出力電圧を安定的に供給できるようにする。 【解決手段】 この発明の電源装置は第１及び第２の２
つの電源回路を並列に接続して一つの被測定ＩＣに電力
を供給する。第１の電源回路の設定電圧よりも大きな設
定電圧を第２の電源回路に設定し、両設定電圧の差分
と、供給可能な電流とに基づいた値の抵抗を第２の電源
回路のフィードバックループの外側の被測定ＩＣとの間
に挿入する。これによって、被測定ＩＣの負荷抵抗に応
じて第１の電源回路は定電圧源として動作し、第２の電
源回路は定電流源として動作するようになり、安定した
電力供給が可能となる。
圧通りの出力電圧を安定的に供給できるようにする。 【解決手段】 この発明の電源装置は第１及び第２の２
つの電源回路を並列に接続して一つの被測定ＩＣに電力
を供給する。第１の電源回路の設定電圧よりも大きな設
定電圧を第２の電源回路に設定し、両設定電圧の差分
と、供給可能な電流とに基づいた値の抵抗を第２の電源
回路のフィードバックループの外側の被測定ＩＣとの間
に挿入する。これによって、被測定ＩＣの負荷抵抗に応
じて第１の電源回路は定電圧源として動作し、第２の電
源回路は定電流源として動作するようになり、安定した
電力供給が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣデバイス（集
積回路）の電気的特性を検査するＩＣ試験装置に係り、
特にＩＣデバイスに電力を供給するＩＣ試験装置用電源
装置に関する。
積回路）の電気的特性を検査するＩＣ試験装置に係り、
特にＩＣデバイスに電力を供給するＩＣ試験装置用電源
装置に関する。
【０００２】
【従来の技術】性能や品質の保証されたＩＣデバイスを
最終製品として出荷するためには、製造部門、検査部門
の各工程でＩＣデバイスの全部又は一部を抜き取り、そ
の電気的特性を検査する必要がある。ＩＣ試験装置はこ
のような電気的特性を検査する装置である。ＩＣ試験装
置は、被測定ＩＣに所定の試験用パターンデータを与
え、それによる被測定ＩＣの出力データを読み取り、被
測定ＩＣの基本的動作及び機能に問題が無いかどうかを
被測定ＩＣの出力データから不良情報を解析し、電気的
特性を検査している。
最終製品として出荷するためには、製造部門、検査部門
の各工程でＩＣデバイスの全部又は一部を抜き取り、そ
の電気的特性を検査する必要がある。ＩＣ試験装置はこ
のような電気的特性を検査する装置である。ＩＣ試験装
置は、被測定ＩＣに所定の試験用パターンデータを与
え、それによる被測定ＩＣの出力データを読み取り、被
測定ＩＣの基本的動作及び機能に問題が無いかどうかを
被測定ＩＣの出力データから不良情報を解析し、電気的
特性を検査している。
【０００３】ＩＣ試験装置におけるファンクション試験
は被測定ＩＣの入力端子にパターン発生手段から所定の
試験用パターンデータを与え、それによる被測定ＩＣの
出力データを読み取り、被測定ＩＣの基本的動作及び機
能に問題が無いかどうかを検査するものである。すなわ
ち、ファンクション試験は、アドレス、データ、書込み
イネーブル信号、チップセレクト信号などの被測定ＩＣ
の各入力信号の入力タイミングや振幅などの入力条件な
どを変化させて、その出力タイミングや出力振幅などを
試験したりするものである。
は被測定ＩＣの入力端子にパターン発生手段から所定の
試験用パターンデータを与え、それによる被測定ＩＣの
出力データを読み取り、被測定ＩＣの基本的動作及び機
能に問題が無いかどうかを検査するものである。すなわ
ち、ファンクション試験は、アドレス、データ、書込み
イネーブル信号、チップセレクト信号などの被測定ＩＣ
の各入力信号の入力タイミングや振幅などの入力条件な
どを変化させて、その出力タイミングや出力振幅などを
試験したりするものである。
【０００４】このようなＩＣ試験装置では、基本構成と
して３２個の被測定ＩＣを測定することができるように
設計されている。従って、ピン数の多いメモリＩＣ等を
測定する場合には、１台のＩＣ試験装置で１６個又は８
個のメモリＩＣを測定することになる。このように被測
定ＩＣのピン数が増加すると、ピン駆動回路の数が増え
るために電源電流自体も増加してやらなければならな
い。
して３２個の被測定ＩＣを測定することができるように
設計されている。従って、ピン数の多いメモリＩＣ等を
測定する場合には、１台のＩＣ試験装置で１６個又は８
個のメモリＩＣを測定することになる。このように被測
定ＩＣのピン数が増加すると、ピン駆動回路の数が増え
るために電源電流自体も増加してやらなければならな
い。
【０００５】ところが、従来のＩＣ試験装置は、３２個
の被測定ＩＣを測定するために電流容量４００〜５００
〔ｍＡ〕程度の小容量の電源回路を３２個分用意してお
り、１６個又は８個の被測定ＩＣを測定するために電流
容量２Ａ程度の大容量の電源回路を用意していた。
の被測定ＩＣを測定するために電流容量４００〜５００
〔ｍＡ〕程度の小容量の電源回路を３２個分用意してお
り、１６個又は８個の被測定ＩＣを測定するために電流
容量２Ａ程度の大容量の電源回路を用意していた。
【０００６】
【発明が解決しようとする課題】このように小容量の電
源回路と大容量の電源回路を被測定ＩＣの数に合わせて
それぞれ設けることは回路規模の増大を招き、非効率的
であるために好ましくない。そこで、小容量の電源回路
を並列接続することによって、事実上大容量の電源回路
を実現しようとしていた。すなわち、図２に示すよう
に、電源回路２と電源回路３とを並列に接続して、被測
定ＩＣ４に通常の２倍の電力を供給していた。
源回路と大容量の電源回路を被測定ＩＣの数に合わせて
それぞれ設けることは回路規模の増大を招き、非効率的
であるために好ましくない。そこで、小容量の電源回路
を並列接続することによって、事実上大容量の電源回路
を実現しようとしていた。すなわち、図２に示すよう
に、電源回路２と電源回路３とを並列に接続して、被測
定ＩＣ４に通常の２倍の電力を供給していた。
【０００７】ところが、電源回路２及び電源回路３が理
想的に同じ電圧を出力すればいいのだが、実際には、電
源回路２と電源回路３の出力電圧は若干の誤差が存在す
る。従って、両者を単純に並列に接続した場合、回路構
成上不都合が生じる。例えば、電源回路２及び３の設定
電圧は共に１０．００〔Ｖ〕であるのに、電源回路２は
１０．０１〔Ｖ〕の出力電圧となり、電源回路３は９．
９９〔Ｖ〕の出力電圧となるものとする。これは、実際
の設定電圧が１０．００〔Ｖ〕であるにも係わらず、出
力電圧に若干の誤差が存在することを意味し、あたか
も、電源回路２の設定電圧が１０．０１〔Ｖ〕であり、
電源回路３の設定電圧が９．９９〔Ｖ〕であることと等
価である。
想的に同じ電圧を出力すればいいのだが、実際には、電
源回路２と電源回路３の出力電圧は若干の誤差が存在す
る。従って、両者を単純に並列に接続した場合、回路構
成上不都合が生じる。例えば、電源回路２及び３の設定
電圧は共に１０．００〔Ｖ〕であるのに、電源回路２は
１０．０１〔Ｖ〕の出力電圧となり、電源回路３は９．
９９〔Ｖ〕の出力電圧となるものとする。これは、実際
の設定電圧が１０．００〔Ｖ〕であるにも係わらず、出
力電圧に若干の誤差が存在することを意味し、あたか
も、電源回路２の設定電圧が１０．０１〔Ｖ〕であり、
電源回路３の設定電圧が９．９９〔Ｖ〕であることと等
価である。
【０００８】このように誤差の存在する電源回路２と電
源回路３を並列接続すると、出力電圧はケーブル抵抗２
４及び３４によって分圧され、電源電圧２及び電源電圧
３の出力電圧の平均値は１０．００〔Ｖ〕になる。電源
電圧２の出力電圧が１０．００〔Ｖ〕になると、出力電
圧は等価的な設定電圧１０．０１〔Ｖ〕よりも０．０１
〔Ｖ〕低くなるので、電源電圧２は出力電圧をさらに高
くしようと動作する。逆に、電源電圧３の出力電圧が１
０．００〔Ｖ〕になると、出力電圧は等価的な設定電圧
９．９９〔Ｖ〕よりも０．０１〔Ｖ〕高くなるので、電
源電圧３は出力電圧をさらに低くしようと動作する。
源回路３を並列接続すると、出力電圧はケーブル抵抗２
４及び３４によって分圧され、電源電圧２及び電源電圧
３の出力電圧の平均値は１０．００〔Ｖ〕になる。電源
電圧２の出力電圧が１０．００〔Ｖ〕になると、出力電
圧は等価的な設定電圧１０．０１〔Ｖ〕よりも０．０１
〔Ｖ〕低くなるので、電源電圧２は出力電圧をさらに高
くしようと動作する。逆に、電源電圧３の出力電圧が１
０．００〔Ｖ〕になると、出力電圧は等価的な設定電圧
９．９９〔Ｖ〕よりも０．０１〔Ｖ〕高くなるので、電
源電圧３は出力電圧をさらに低くしようと動作する。
【０００９】この結果、電源電圧２は最大の出力電圧
（例えば２０〔Ｖ〕）となり、電源電圧３は最小の出力
電圧（例えば−２０〔Ｖ〕）となる。そして、電源電圧
２と電源電圧３との間の電圧は電源電圧２のケーブル抵
抗２４と電源電圧３のケーブル抵抗３４に印加され、大
電流が流れてしまい、負荷である被測定ＩＣ４の方には
電流が供給されないようになる。なお、実際の電源回路
では、電流制限回路により比較的安定な動作をするが、
精度的な保証は全く得られないという問題を有する。フ
ィードバックループの外で抵抗を突き合わせるという方
法もあるが、この場合、抵抗により出力電圧がドロップ
してしまい、誤差が大きくなる。
（例えば２０〔Ｖ〕）となり、電源電圧３は最小の出力
電圧（例えば−２０〔Ｖ〕）となる。そして、電源電圧
２と電源電圧３との間の電圧は電源電圧２のケーブル抵
抗２４と電源電圧３のケーブル抵抗３４に印加され、大
電流が流れてしまい、負荷である被測定ＩＣ４の方には
電流が供給されないようになる。なお、実際の電源回路
では、電流制限回路により比較的安定な動作をするが、
精度的な保証は全く得られないという問題を有する。フ
ィードバックループの外で抵抗を突き合わせるという方
法もあるが、この場合、抵抗により出力電圧がドロップ
してしまい、誤差が大きくなる。
【００１０】本発明は上述の点に鑑みてなされたもので
あり、小容量の電源回路を並列的に接続して大容量の電
源電圧を構成した場合でも、設定電圧通りの出力電圧を
安定的に供給することのできるＩＣ試験装置用電源装置
を提供することを目的とする。
あり、小容量の電源回路を並列的に接続して大容量の電
源電圧を構成した場合でも、設定電圧通りの出力電圧を
安定的に供給することのできるＩＣ試験装置用電源装置
を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るＩＣ試験
装置用電源装置は、第１の設定電圧に応じた電力を供給
する第１の電源回路と、前記第１の設定電圧よりも大き
な設定電圧に応じた電力を供給する第２の電源回路と、
前記第１及び第２の電源回路から並列的に電力の供給を
受ける被測定ＩＣと、前記第１の設定電圧と前記第２の
設定電圧との間の電圧差と前記第２の電源装置の供給可
能な電流とに基づいた抵抗値を有する、前記第２の電源
回路と前記被測定ＩＣとの間に挿入される抵抗手段とか
ら構成されるものである。第１及び第２の電源回路は設
定電圧に応じた出力電圧を被測定ＩＣに供給するもので
あり、通常は一つの被測定ＩＣに対して一つの電源回路
が割り当てられる。被測定ＩＣのピン数が増加し、大き
な消費電力が必要な場合に、二つの電源回路を並列に接
続して一つの被測定ＩＣに電力を供給する。このとき、
第１の電源回路の設定電圧よりも大きな設定電圧を第２
の電源回路に設定し、両設定電圧の差分と、供給可能な
電流とに基づいた値の抵抗を第２の電源回路と被測定Ｉ
Ｃとの間に挿入する。これによって、被測定ＩＣの負荷
抵抗に応じて第１の電源回路は定電圧源として動作し、
第２の電源回路は定電流源として動作するようになり、
安定した電力供給が可能となる。
装置用電源装置は、第１の設定電圧に応じた電力を供給
する第１の電源回路と、前記第１の設定電圧よりも大き
な設定電圧に応じた電力を供給する第２の電源回路と、
前記第１及び第２の電源回路から並列的に電力の供給を
受ける被測定ＩＣと、前記第１の設定電圧と前記第２の
設定電圧との間の電圧差と前記第２の電源装置の供給可
能な電流とに基づいた抵抗値を有する、前記第２の電源
回路と前記被測定ＩＣとの間に挿入される抵抗手段とか
ら構成されるものである。第１及び第２の電源回路は設
定電圧に応じた出力電圧を被測定ＩＣに供給するもので
あり、通常は一つの被測定ＩＣに対して一つの電源回路
が割り当てられる。被測定ＩＣのピン数が増加し、大き
な消費電力が必要な場合に、二つの電源回路を並列に接
続して一つの被測定ＩＣに電力を供給する。このとき、
第１の電源回路の設定電圧よりも大きな設定電圧を第２
の電源回路に設定し、両設定電圧の差分と、供給可能な
電流とに基づいた値の抵抗を第２の電源回路と被測定Ｉ
Ｃとの間に挿入する。これによって、被測定ＩＣの負荷
抵抗に応じて第１の電源回路は定電圧源として動作し、
第２の電源回路は定電流源として動作するようになり、
安定した電力供給が可能となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って説明する。図１は、本発明に係るＩＣ試験
装置用電源装置の実施の形態の構成を示す図である。電
源装置２及び電源装置３の構成は図１の従来のものと同
じである。この実施の形態では、電源装置２の設定電圧
を５〔Ｖ〕とし、電源装置３の設定電圧をそれよりも１
〔Ｖ〕高い６〔Ｖ〕とする。電源装置２は、設定電圧と
負荷端電圧（被測定ＩＣ４に供給されている電圧）との
差に基づいた電力を供給する。電源装置３は電源装置２
と同じ構成である。
図面に従って説明する。図１は、本発明に係るＩＣ試験
装置用電源装置の実施の形態の構成を示す図である。電
源装置２及び電源装置３の構成は図１の従来のものと同
じである。この実施の形態では、電源装置２の設定電圧
を５〔Ｖ〕とし、電源装置３の設定電圧をそれよりも１
〔Ｖ〕高い６〔Ｖ〕とする。電源装置２は、設定電圧と
負荷端電圧（被測定ＩＣ４に供給されている電圧）との
差に基づいた電力を供給する。電源装置３は電源装置２
と同じ構成である。
【００１３】この実施の形態では、電源装置２と電源装
置３の２つを並列接続して被測定ＩＣ４に電力を供給す
る場合、設定電圧の高い方の出力端と被測定ＩＣ４との
間に、その電圧差を補償するための抵抗Ｒ５を挿入して
いる。電源装置２は被測定ＩＣ４への供給電圧に基づい
てフィードバックループを構成し、電源装置３はこの抵
抗Ｒ５への供給電圧に基づいてフィードバックを構成し
ている。この抵抗Ｒ５の値は電源装置２及び電源装置３
の最大供給電流値と、電源装置２及び電源装置３の設定
電圧の差分値に基づいて決定される。この実施の形態の
場合、設定電圧の差分値が１〔Ｖ〕で最大供給電流値が
１〔Ａ〕だとすると、抵抗Ｒ５の値は１〔Ω〕＝１
〔Ｖ〕／１〔Ａ〕）となり、抵抗値１〔Ω〕の抵抗Ｒ５
が電源装置３と被測定ＩＣ４との間に挿入される。
置３の２つを並列接続して被測定ＩＣ４に電力を供給す
る場合、設定電圧の高い方の出力端と被測定ＩＣ４との
間に、その電圧差を補償するための抵抗Ｒ５を挿入して
いる。電源装置２は被測定ＩＣ４への供給電圧に基づい
てフィードバックループを構成し、電源装置３はこの抵
抗Ｒ５への供給電圧に基づいてフィードバックを構成し
ている。この抵抗Ｒ５の値は電源装置２及び電源装置３
の最大供給電流値と、電源装置２及び電源装置３の設定
電圧の差分値に基づいて決定される。この実施の形態の
場合、設定電圧の差分値が１〔Ｖ〕で最大供給電流値が
１〔Ａ〕だとすると、抵抗Ｒ５の値は１〔Ω〕＝１
〔Ｖ〕／１〔Ａ〕）となり、抵抗値１〔Ω〕の抵抗Ｒ５
が電源装置３と被測定ＩＣ４との間に挿入される。
【００１４】図１のような場合において、被測定ＩＣ４
が接続されていない（無負荷）状態では、電源装置２は
最大電流−１〔Ａ〕を供給することになり、電源装置３
は最大電流１〔Ａ〕の電流を供給することになる。すな
わち、電源装置３から電源装置２に対して電流が流れる
ようになる。次に、被測定ＩＣ４の負荷抵抗が１０
〔Ω〕の場合、被測定ＩＣ４には５〔Ｖ〕の電圧が印加
されるので、負荷電流は０．５〔Ａ〕となる。このと
き、電源装置３は最大電流１〔Ａ〕を供給し、電源装置
２は−０．５〔Ａ〕の電流を供給するようになる。すな
わち、電源装置３から供給された電流は被測定ＩＣ４と
電源装置２に供給されるようになる。今度は、被測定Ｉ
Ｃ４の負荷抵抗が５〔Ω〕の場合、被測定ＩＣ４には同
じく５〔Ｖ〕の電圧が供給されるので、負荷電流は１
〔Ａ〕となる。このとき、電源装置３は同じく最大電流
１〔Ａ〕を供給し、それがそのまま被測定ＩＣ４に供給
される。従って、この場合には電源装置２からは電流は
供給されなくなる。さらに、今度は被測定ＩＣ４の負荷
抵抗が２．５〔Ω〕の場合、被測定ＩＣ４には同じく５
〔Ｖ〕の電圧が印加されるので、負荷電流は２〔Ａ〕と
なる。電源装置２も電源装置３も最大電流１〔Ａ〕を被
測定ＩＣ４に供給するようになる。
が接続されていない（無負荷）状態では、電源装置２は
最大電流−１〔Ａ〕を供給することになり、電源装置３
は最大電流１〔Ａ〕の電流を供給することになる。すな
わち、電源装置３から電源装置２に対して電流が流れる
ようになる。次に、被測定ＩＣ４の負荷抵抗が１０
〔Ω〕の場合、被測定ＩＣ４には５〔Ｖ〕の電圧が印加
されるので、負荷電流は０．５〔Ａ〕となる。このと
き、電源装置３は最大電流１〔Ａ〕を供給し、電源装置
２は−０．５〔Ａ〕の電流を供給するようになる。すな
わち、電源装置３から供給された電流は被測定ＩＣ４と
電源装置２に供給されるようになる。今度は、被測定Ｉ
Ｃ４の負荷抵抗が５〔Ω〕の場合、被測定ＩＣ４には同
じく５〔Ｖ〕の電圧が供給されるので、負荷電流は１
〔Ａ〕となる。このとき、電源装置３は同じく最大電流
１〔Ａ〕を供給し、それがそのまま被測定ＩＣ４に供給
される。従って、この場合には電源装置２からは電流は
供給されなくなる。さらに、今度は被測定ＩＣ４の負荷
抵抗が２．５〔Ω〕の場合、被測定ＩＣ４には同じく５
〔Ｖ〕の電圧が印加されるので、負荷電流は２〔Ａ〕と
なる。電源装置２も電源装置３も最大電流１〔Ａ〕を被
測定ＩＣ４に供給するようになる。
【００１５】このように電源装置２と電源装置３の２つ
を並列接続して、設定電圧の高い方の出力端と被測定Ｉ
Ｃ４との間に抵抗Ｒ５を挿入することによって、電源装
置２を定電圧源として動作させ、電源装置３を定電流源
として動作させることができるので、誤差のない設定電
圧通りの安定した電力の供給を行うことができるように
なる。なお、変形例として，破線１０，１１で示すよう
に、電流制限回路または素子を挿入してもよく、そうす
ると抵抗Ｒ５をさらに小さくできる。また、別の変形例
として、一点鎖線で示すように、電源装置２の出力側に
小抵抗Ｒ６を挿入し，Ｒ５、Ｒ６が並列に設けられるよ
うにしてもよい。Ｒ６は例えば０．１オームあるいは
０．０１オーム等といったような、Ｒ５よりもかなり小
さな抵抗値からなる。
を並列接続して、設定電圧の高い方の出力端と被測定Ｉ
Ｃ４との間に抵抗Ｒ５を挿入することによって、電源装
置２を定電圧源として動作させ、電源装置３を定電流源
として動作させることができるので、誤差のない設定電
圧通りの安定した電力の供給を行うことができるように
なる。なお、変形例として，破線１０，１１で示すよう
に、電流制限回路または素子を挿入してもよく、そうす
ると抵抗Ｒ５をさらに小さくできる。また、別の変形例
として、一点鎖線で示すように、電源装置２の出力側に
小抵抗Ｒ６を挿入し，Ｒ５、Ｒ６が並列に設けられるよ
うにしてもよい。Ｒ６は例えば０．１オームあるいは
０．０１オーム等といったような、Ｒ５よりもかなり小
さな抵抗値からなる。
【００１６】
【発明の効果】本発明によれば、小容量の電源回路を並
列的に接続して大容量の電源電圧を構成した場合でも、
設定電圧通りの出力電圧を安定的に供給するができると
いう効果がある。
列的に接続して大容量の電源電圧を構成した場合でも、
設定電圧通りの出力電圧を安定的に供給するができると
いう効果がある。
【図１】 本発明に係るＩＣ試験装置用電源装置の実施
の形態の概略構成を示す図である。
の形態の概略構成を示す図である。
【図２】 従来のＩＣ試験装置用電源装置の概略構成を
示す図である。
示す図である。
２，３…電源装置、４…被測定ＩＣ、Ｒ５…補償抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 文仁 東京都渋谷区東３丁目16番３号 日立電子 エンジニアリング株式会社内 (72)発明者 有働 清健 東京都渋谷区東３丁目16番３号 日立電子 エンジニアリング株式会社内 (72)発明者 山羽 常雄 東京都渋谷区東３丁目16番３号 日立電子 エンジニアリング株式会社内 (72)発明者 池田 宏史 東京都渋谷区東３丁目16番３号 日立電子 エンジニアリング株式会社内 Ｆターム(参考） 2G003 AA07 AE06 AE10 AH00 2G032 AB02 AD05 AE14 AL11 5G065 AA00 DA01 HA04 HA20 JA01 LA01 NA02 9A001 HH34 KK37 LL05
Claims (3)
- 【請求項１】 第１の設定電圧に応じた電力を供給する
第１の電源回路と、 前記第１の設定電圧よりも大きな設定電圧に応じた電力
を供給する第２の電源回路と、 前記第１及び第２の電源回路から並列的に電力の供給を
受ける被測定ＩＣと、 前記第１の設定電圧と前記第２の設定電圧との間の電圧
差と前記第２の電源装置の供給可能な電流とに基づいた
抵抗値を有する、前記第２の電源回路と前記被測定ＩＣ
との間に挿入される抵抗手段とから構成されることを特
徴とするＩＣ試験装置用電源装置。 - 【請求項２】 それぞれの電源回路の出力側に電流制限
回路を有する請求項１に記載のＩＣ試験装置用電源装
置。 - 【請求項３】 前記抵抗手段よりもかなり小さな値の抵
抗要素を前記第1の電源回路と前記被測定ＩＣとの間に
挿入した請求項１に記載のＩＣ試験装置用電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061654A JP2000258501A (ja) | 1999-03-09 | 1999-03-09 | Ｉｃ試験装置用電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11061654A JP2000258501A (ja) | 1999-03-09 | 1999-03-09 | Ｉｃ試験装置用電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000258501A true JP2000258501A (ja) | 2000-09-22 |
Family
ID=13177440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11061654A Pending JP2000258501A (ja) | 1999-03-09 | 1999-03-09 | Ｉｃ試験装置用電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000258501A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003037A (ja) * | 2006-06-26 | 2008-01-10 | Yokogawa Electric Corp | Ｉｃテスタ |
| US10088858B2 (en) | 2016-01-28 | 2018-10-02 | Advantest Corporation | Power supply apparatus |
-
1999
- 1999-03-09 JP JP11061654A patent/JP2000258501A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008003037A (ja) * | 2006-06-26 | 2008-01-10 | Yokogawa Electric Corp | Ｉｃテスタ |
| US10088858B2 (en) | 2016-01-28 | 2018-10-02 | Advantest Corporation | Power supply apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| JP4758439B2 (ja) | 半導体デバイスを試験する方法及びシステム | |
| KR100897009B1 (ko) | 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| JPH09218245A (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| JPH0269684A (ja) | 集積回路の電源線試験方法 | |
| CN101825651A (zh) | 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法 | |
| US20110234252A1 (en) | Wafer unit for testing and test system | |
| JP2003332450A (ja) | 半導体集積回路 | |
| US6774649B2 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| JP2000258501A (ja) | Ｉｃ試験装置用電源装置 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP2005091065A (ja) | 半導体装置への動作電圧供給装置及び動作電圧供給方法 | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| EP0343828A1 (en) | LSI system including a plurality of LSI circuit chips mounted on a board | |
| US6642734B1 (en) | Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| US5841787A (en) | Memory programming and test circuitry and methods for implementing the same | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPH05256890A (ja) | 接続検査装置 | |
| KR100474986B1 (ko) | 반도체장치 | |
| KR100701374B1 (ko) | 반도체 소자의 아이디디큐 불량분석 방법 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JP2010085232A (ja) | テスト装置およびテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |