JPH09218245A - 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ - Google Patents

改良型ｍｄａテスタで使用するためのハイブリッドスキャナ

Info

Publication number
JPH09218245A
JPH09218245A JP8343210A JP34321096A JPH09218245A JP H09218245 A JPH09218245 A JP H09218245A JP 8343210 A JP8343210 A JP 8343210A JP 34321096 A JP34321096 A JP 34321096A JP H09218245 A JPH09218245 A JP H09218245A
Authority
JP
Japan
Prior art keywords
scanner
buses
bus
internal bus
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8343210A
Other languages
English (en)
Other versions
JP4138041B2 (ja
Inventor
Richard Pye
ファイ，リチャード
Moses Khazam
カザム，モーゼス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genrad Inc
Original Assignee
Genrad Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genrad Inc filed Critical Genrad Inc
Publication of JPH09218245A publication Critical patent/JPH09218245A/ja
Application granted granted Critical
Publication of JP4138041B2 publication Critical patent/JP4138041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/206—Switches for connection of measuring instruments or electric motors to measuring loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 一般的なスヘ゜クトルテスタで従来使用されているスキャ
ナよりも信頼性が高く遙かに小さくて低コストで作成できる
故障スヘ゜クトルの最重要領域にわたる回路内テストをサホ゜ート可能
なスキャナを提供すること。 【解決手段】 内部アナロク゛ハ゛スをシステムヒ゜ンチャネルに切り換え
るハイフ゛リット゛スキャナ。半導体スイッチは殆どのスキャナハ゛スをシステムヒ゜ン
チャネルへと切り換えるが、機械式リレーは大電流テスト信号のた
めに使用される少なくとも1つのハ゛スについて切り換えを
行う。低インヒ゜ータ゛ンス保護及び／又は大電流ハ゛ックト゛ライフ゛を
行うために典型的には低インヒ゜ータ゛ンス・大電流ハ゛スが機械式
リレーを介して1つ以上のオーハ゛ート゛ライフ゛回路及び保護電位に
接続可能となる。本発明のスキャナは故障スヘ゜クトルの最重要領
域にわたる回路内テストをサホ゜ート可能で、一般的なスヘ゜クトルテス
タで従来使用されるスキャナよりも高信頼性で遙かに小さく
低コストで作成できる。このテストサホ゜ート能力は半導体スイッチヘ゛ー
スのスキャナに少数の機械式リレーを追加するだけで達成でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、自動回路テスタに
関し、特に、ハイブリッドスキャナを有する改良型の製
造欠陥アナライザ（ＭＤＡ）に関する。
【０００２】
【従来の技術】回路基板を妥当な範囲でテストする場
合、テスト機器が接続されなければならない回路基板テ
ストポイント（ノード）の数は一般に極めて多数であ
る。しかし、一回につき接続されなければならないテス
トポイントの数は全数のうち比較的少数である。従っ
て、テスト機器を多重化することができる。当業界では
かかる多重化を行うハードウェアを「スキャナ」と称し
ている。
【０００３】幾つかの製造欠陥アナライザ（ＭＤＡ）回
路テスタでは、半導体スイッチを用いてスキャナを実施
してきた。しかしながら、その精度が、かかるスイッチ
の高インピーダンス要件を必要とするものであるため、
半導体スイッチは、極めて限られた故障スペクトル領域
のために設計された少数のテスタでしか採用されなかっ
た。一般に、汎用的なテスタでは、半導体スイッチの代
わりに機械的なリレーが使用されている。かかるスキャ
ナの場合には、かなり高い回路内測定精度を達成するこ
とができる。更に、回路テスタによっては、電源投入時
のディジタル回路について測定を行うものがあり、この
場合には、１つのピンチャネルに大電流を送る必要が時
として生じる。大電流を通す半導体スイッチは、高い静
電容量を伴うものであり、このためスキャナでの使用に
は適さないものとなる。適当な静電容量値を有する半導
体スイッチは、損傷の危機を招かずに数十mAの電流を通
すことしかできないものであり、それ故、やはりスキャ
ナでの使用には適さない。その結果として、テスタの製
造者は、機械式のリレーによって課せられる重い負担、
即ち、制限された信頼性、プロービング操作上の低い柔
軟性、リレー付勢電力要件、リレーの付加的な重量を支
えるための機械的補強手段の配設の必要性、及びリレー
とその駆動回路と結果的に必要になる電源とにより要求
される一層大きな空間等に耐えてきた。
【０００４】
【発明が解決しようとする課題】従って、上述の従来の
スキャナの欠点を招くことなく大部分の故障スペクトル
にわたる欠陥を識別するためのテストをサポートするこ
とが可能な回路テスタスキャナが必要とされている。
【０００５】
【課題を解決するための手段】故障スペクトルの最も重
要な領域にわたる回路内テストをサポート可能なスキャ
ナは、伝統的かつ一般的なスペクトルテスタで従来使用
されているスキャナよりも、一層高信頼性で、遙かに小
さく、及び一層低コストで作成することができるもので
ある、ということが分かった。このテストサポート能力
は、半導体スイッチベースのスキャナに少数の機械式リ
レーを追加するだけで達成することができる。低インピ
ーダンス及び大電流でのテスト動作のサポートに必要と
なるこれらのスイッチのみが機械式スイッチで実施され
る。
【０００６】本発明は、内部アナログバスをシステムピ
ンチャネルへと切り換えるためのハイブリッドスキャナ
である。半導体スイッチは、ほとんどのスキャナバスを
システムピンチャネルへと切り換えるが、機械式リレー
は、大電流テスト信号のために使用される少なくとも１
つのバスについて切り換えを行う。典型的には、低イン
ピーダンス保護及び／又は大電流バックドライブを行う
ために、低インピーダンス及び大電流バスが、機械式リ
レーを介して１つ又は２つ以上のオーバードライブ回路
及び接地電位に接続可能となっている。
【０００７】本発明のスキャナは、バックドライブ及び
保護に関するテスト技術をサポートしているので、短
絡、開路、紛失部品、不正部品、逆向き部品、屈曲した
リードの欠陥、アナログ仕様上の欠陥、並びにディジタ
ル論理回路の欠陥等（これらの全ては、ＰＣＢ故障スペ
クトルの大部分を占めるものとなる）の欠陥を識別する
テスタで使用することができる。しかも、これは、かか
るテストをサポートするのに必要であると従来考えられ
ているスキャナよりも遙かに信頼性が高く、軽く、小さ
く、電力を要さない構造で実現することができる。
【０００８】本発明の更なる特徴及び利点、並びに本発
明の種々の実施例の構造及び動作については、添付図面
を参照して以下で詳述する。同図において、同様の符号
は、同様の要素又は機能的に類似した要素を示してい
る。更に、符号の最上位桁の数字は、その符号が最初に
現れた図面を示している。
【０００９】
【発明の実施の形態】図１は、本発明の教示を用いるこ
とができる多くのタイプの自動回路テスタのうちの１つ
を示すブロック図である。テスタ100は、ドライバ／セ
ンサといった形のディジタルテスト機器104を用いてテ
スト対象となる装置（ＤＵＴ）102に信号を加えてその
ＤＵＴに現れる結果的に生じる信号を観察することによ
り、そのＤＵＴのテストを行う。テスタ100は、ディジ
タル機器104に加えて、オーバードライバ106、波形生成
器108等のアナログ機器、ディジタル電圧計110、及び保
護経路130も使用する。
【００１０】テスト機器をＤＵＴ102に接続するため
に、自動テスタ100は本発明のスキャナ112及び固定具11
4を使用する。スキャナ112は、ＤＵＴとの間で信号のや
りとりを行うために多数の定位置システムピン116を提
供する。しかしながら、それらのシステムピン116は、
特定の回路基板上のテストポイントと整列するよう物理
的に位置決めされたものではなく、そのシステムピン11
6上の信号は、あらゆる基板タイプ又はファミリに関す
る異なる物理的位置へと送られなければならない。固定
具114の目的はこの点にあり、この固定具114により、シ
ステムピン116と、ＤＵＴ102上の所望のテストポイント
に位置している固定ピン（ネイル）118との間の接続が
提供される。
【００１１】多くのＤＵＴにとって、必要となるネイル
118の数は極めて多いが、常に使用されるのはそのうち
の少数のネイルのみである。例えば、ＤＵＴは多数の部
品を有している場合があり、かかる場合には総計では多
数のテストポイントが必要となるが、個々の部品又は回
路毎のテストに伴うテストポイントは、その部品又は回
路の特定の端子と導通しているポイントと、その部品又
は回路を所与の部品のテスト時に絶縁するために動作に
影響を与える必要がある少数のポイントだけであり、テ
スタは、それ以外の全てのテストポイントを無使用状態
のままにする。続いて、当該システムは、基板上の別の
部品又は回路のテストを行う際に、少数のテストポイン
トからなる別のサブセットと少数のネイル118からなる
別のサブセットとを使用する。
【００１２】各テスト部分が、全てのネイル118のうち
の小さなサブセットしか必要としないので、典型的に
は、各テスト部分では、システムピン116の小さなサブ
セットしか使用されない。従って、多くの場合、各シス
テムピン116毎に別個のテスト機器を与えるのは不経済
である。これは、ディジタル電圧計110及び波形生成器1
08等のアナログ機器の場合に特に該当する。一度に使用
されるそれらの機器の数がドライバ／センサ104の数よ
りも遙かに少ないのが普通だからである。従って、テス
タに含まれるスキャナ112は、異なるテスト部分に関し
て異なるネイルについて別個の機器の走査が用いられる
ように、各テストの適用間に機器とシステムピン116と
の間の接続を切り換えるスイッチその他の回路のマトリ
クスである。
【００１３】コンピュータ120及びスキャナドライバ122
にテスタ用の制御回路を組み込むことが可能である。テ
ストシーケンスに関してテスタをセットアップするため
に、コンピュータ120がバス124を介してスキャナドライ
バ122と通信を行って、スキャナ112が機器とシステムピ
ン116との間で行うことになる接続を指定する。スキャ
ナドライバ112は、これに応じてスキャナバス126を介し
てスキャナにスキャナ制御信号を送る。バス124はま
た、機器バスとして働いて機器制御信号を伝搬し、その
機器制御信号によってコンピュータ120が例えばディジ
タル電圧計110等のアナログ機器（かかる機器がテスタ
の標準的な部分として含まれている場合）をプログラム
する。
【００１４】テストシーケンスが完了すると、コンピュ
ータ120は、その結果をドライバ／センサ104及び例えば
ディジタル電圧計110から読み出し、ディスプレイ128等
の適当な機器を用いてその結果の指示を、そのとき又は
更なるテストが完了した後に生成する。
【００１５】図２は、本発明のハイブリッドスキャナ11
2を示すブロック図である。ハイブリッドスキャナ112
は、内部スキャナバスをシステムピンチャネルに切り換
えるためのマトリクス202を備えている。以下で詳述す
るように、半導体スイッチは殆どのスキャナバスをシス
テムピンチャネルに切り換えるが、機械式リレーは大電
流テスト信号に用いられる少なくとも１つのバスについ
ての切り換えを行う。
【００１６】スキャナバスの各々は、図１を参照して上
述した１つ又は２つ以上のテスト機器に対して接続可能
なものである。スキャナ112は、機械式リレー（以下で
詳述する）を介してオーバードライバ106、保護経路13
0、及びドライバ／センサ104に接続可能であり、それら
の機器は、好適実施例では、スキャナのスイッチが取り
付けられるプリント回路基板の１つに配置される。スキ
ャナ112は、機械式リレー201によって１つ又は２つ以上
のスキャナバスに接続された１つ又は２つ以上の機器バ
スを介して別のアナログ機器に接続される。
【００１７】マトリクス202は、６つのスキャナバスBus
0〜Bus5（好適には二重チャネル構造を有するもの）で
実施される。かかる実施例では、スキャナバスの１つの
チャネルがシステムピンチャネル204の幾つかに接続可
能となっており、同時に、それと同じスキャナバスの他
のチャネルが残りのシステムピンチャネル204の幾つか
又は全てに接続可能となっている。好適には、これは、
交互のシステムピンチャネルに接続可能なスキャナバス
の２つのチャネルの各々で実施される。
【００１８】記述のように、マトリクス202は、周知の
ように機械的スイッチと比べて一層高い固有の静電容量
を有する大多数の半導体スイッチで実施される。任意の
１つのスキャナバスにおけるこの静電容量の累積は、テ
スト測定精度に干渉し得るものであるが、好適実施例の
二重バス構造によって回避することができる。バスチャ
ネルのうちの１つをシステムピンチャネルの一部に接続
することにより、半導体スイッチの一部にのみバスチャ
ネルが接続可能となる。
【００１９】本発明の好適実施例では、６つのスキャナ
バスのうちの１つ即ちスキャナバスBus0は、低インピー
ダンス保護及び大電流バックドライブテスト動作をサポ
ートするために設けられている。システムピン116と大
電流バスBus0との間に低インピーダンス経路を設けるた
めに、機械式リレー210を用いてBus0の両方のチャネル
をシステムピンチャネル204に接続する。
【００２０】低インピーダンス経路を維持するために、
オーバードライバ106及び保護経路130が機械式リレー20
5,207によってBus0にそれぞれ接続される。独立制御を
行うことが可能な機械式リレーによって好適な二重チャ
ネルバスBus0の各チャネルにオーバードライバを１つず
つ接続するのが望ましい。これにより、マトリクスの内
部バスの二重チャネル構成が、２つの隣接するシステム
ピン116へのアクセスを提供することによりオーバード
ライブ／バックドライブ動作を行う際の、一層大きな柔
軟性を提供することが可能になる。
【００２１】オーバードライバ106は、ＩＣ入力が別の
ＩＣにより如何なる状態に保持されているかに関わりな
くそのＩＣ入力を瞬間的に所望の論理レベルにするディ
ジタルドライバである。オーバードライバ106は、好適
には２つのドライバ、即ち、論理高レベルのオーバード
ライブ信号を生成するオーバードライバ205Aと、論理低
レベルのオーバードライブ信号を生成するオーバードラ
イバ205Bとを備えている。必要に応じて、各オーバード
ライバ205A,205Bは、独立制御が可能な機械式リレーを
介してBus0の両方のチャネルに接続される。好適には、
オーバードライバ205の論理レベルは、８ビットの分解
能（約25mV）で０〜５Ｖの範囲でプログラム可能とす
る。例示する実施例では、各オーバードライバ205は、
一度に１つのシステムピンのオーバードライブ／バック
ドライブを行うように構成される。しかしながら、好適
実施例では、各オーバードライバ106は、500mAを投入し
即ち出力することが可能であって、プログラム可能な電
流限界と約25mAの分解能とを有するものである。500mA
という容量により、各ドライバが２つ以上のシステムピ
ン116のバックドライブを行うことが可能になる。例え
ば、オーバードライバ205Aにとっては、ＤＵＴ102上の
２つのバスドライバピン又は４つの通常の論理ピンのオ
ーバードライブを行うのが望ましい。かかるオーバード
ライバは、システムの電源を保護するために２Ａという
総電流限界を有するスキャナのバックプレーン（図示せ
ず）上のバックドライブレールから電力を引き込む。図
２では、明確化のためスキャナのバックプレーンへのリ
ードは省略されている。
【００２２】低インピーダンス保護のため、保護経路13
0は、独立制御が可能な機械式リレー207により、Bus0の
片方又は両方のチャネルに接地電位を提供する。
【００２３】好適実施例では、半導体スイッチ212は、D
G445ＣＭＯＳスイッチであり、これは、スイッチ抵抗及
び静電容量間の妥協の下に選択される。ＣＭＯＳスイッ
チ212は約35Ωの公称抵抗を有しているが、80Ω程度に
高くすることも可能である。かかる直列の２つのスイッ
チは、測定精度に悪影響を与えるものとなる。これを防
止するために、１つのテストチャネルに１つのＣＭＯＳ
スイッチしか設けないことが望ましい。従って、各々の
ドライバ／センサ104は、機械式リレー209等の機械式リ
レーによって１つのスキャナバスに接続することが可能
である。
【００２４】ドライバ／センサ106は、低精度アナログ
刺激／測定及びディジタル検知を行うために設けられて
いる。各ドライバは、８ビットの分解能（約25mV）で０
〜５Ｖの範囲で独立してプログラム可能な電圧レベルを
有することができる。２つのドライバ208A,208Cは高論
理レベルへの駆動を行うように構成されており、一方、
その他の２つのドライバ／センサ208B,208Dは、低論理
レベルへの駆動を行うように構成されている。好適実施
例では、それらのドライバは、約25mAの一定の電流限界
を有しており、このため、各ドライバは、最大2500pFの
総静電容量を有する最大20個の標準的なＴＴＬ負荷又は
60個のＬＳＴＴＬ負荷又は１個のＣＭＯＳ負荷を駆動す
ることができる。２対のドライバ208A,208B/208C,208D
は、２つの論理ファミリ（５Ｖ／３Ｖ混合論理を有する
ＵＵＴに適したもの）をサポートすることができ、又、
一層大きな負荷を駆動するように並列で使用することが
できる。４つのセンサは、独立してプログラムすること
が可能な基準電圧を有しており、これもまた、８ビット
の分解能で０〜５Ｖの範囲でプログラムすることができ
る。また、これらセンサは100KΩの入力抵抗を有してい
る。
【００２５】図３は、典型的なインピーダンステストを
示すブロック図である。同図より、本発明に生じる１つ
の考察が明らかになる。回路300は、値が測定されるこ
とになるインピーダンスＺXだけでなくインピーダンス
Ｚa,Ｚbも含んでいる。この回路は、幾つかの状態を表
すことが可能であり、例えば、三端子標準コンデンサ
（この場合、Ｚa,Ｚbはケース又は保護部（Ｃ点）での
漂遊静電容量を表す）を表すことが可能である。代替的
には、この回路300は、回路網中に含まれるインピーダ
ンスＺX（この場合、Ｚa,ＺbはＺXの分路を行う実際の
回路構成要素を表す）を表すことが可能である。別の例
としては、この回路300は、短絡伝達インピーダンスが
望ましい受動三端子回路網を表すことができる。
【００２６】この典型的な例では、六端子測定構成を達
成するために本発明のハイブリッドスキャナ112が使用
される。これは、回路内テスタで長い間使用されている
典型的な測定構成である。歴史的に、測定誤差を生じさ
せる主たる原因となるスキャナのスイッチ抵抗を最小限
にするために、機器とプローブとの接続はリレーのみを
使用したスキャナによって行われてきた。その理由は、
１つの誤差の源、即ち、全ての半導体スイッチを多くの
テストの目的（低インピーダンス測定等）に適さないも
のにしてしまう保護リード誤差(guard lead error)を考
察することにより分かる。
【００２７】保護リード誤差は主として、保護抵抗とイ
ンピーダンスＺXとの積をＺaとＺbとの積で除算したも
のからなる。インピーダンスＺXがＺa,Ｚbと比較して高
い場合には、この誤差項による影響が重大となる。これ
を避けるために、図示のハイブリッドスキャナは、機械
式リレーを介して保護経路130へのアクセスを提供し、
これにより保護リードエラーが低減する。詳細には、図
３に示す保護端子Ｃが、大電流・低インピーダンスのス
キャナバスBus0及びリレー210,207を介して、保護経路1
30に接続される。
【００２８】しかし、この構成を注意深く分析すると、
機械式リレーの低いインピーダンスは他の機器−プロー
ブ間接続には実際上は不要であることが分かる。例え
ば、保護端子Ｃの接続部は、スキャナバスBus2及び半導
体スイッチ212を介して電流計304に接続される。かかる
接続の場合、そこを流れる電流が低いため、その誤差は
許容可能なものとなる。しかし、例えば、別個の検知及
び強制(force)接続を用いて図３に示すように、殆どの
他の一層大電流の接続は半導体スイッチにより行われ
る。
【００２９】他のスイッチ抵抗に起因する測定誤差は無
視できるものにされているので、少数の機械式リレーが
所望の精度を有するようにするだけでよい。図３に示す
典型的なインピーダンステストの場合、端子Ａは、半導
体スイッチ212及びスキャナバスBus1,Bus5を介して電圧
源302及びＤＶＭ110に接続されている。端子Ｂは、半導
体スイッチ212及びスキャナバスBus3,Bus4を介して電流
計304の出力及びＤＶＭ110に接続されている。端子Ｃ
は、半導体スイッチ212及びスキャナバスBus2を介して
電流計304の保護検知入力に接続されている。
【００３０】好適には、半導体スイッチの抵抗を修正す
るために、電流センサ304の入力（検知入力）と電流計
抵抗（強制入力）とが異なる経路を介して同じノードに
接続される。図示の実施例では、電流計304の入力は、
ＤＶＭに接続され、ひいてはスキャナバスBus4を介して
ノードＢに接続され、一方、その電流計304の出力は、
スキャナバスBus3を介してノードＢに接続されている。
電流計の入力を通って電流が流れないので、電流計の入
力は好適にはスキャナバスBus4に接続される。これは、
ＤＶＭ110へと電流が流れないからである。なお、その
他の接続構成は周知である。同様に、電圧源302は、ス
キャナバスBus5を介してノードＡに接続された検知入力
を有しており、一方、その強制入力は、スキャナバスBu
s1を介してノードＡに接続されている。当業者であれば
明らかであるように、他の構成を用いてライン及びスイ
ッチ抵抗を修正することも可能である。例えば、検知ラ
インを強制ラインに接続してスイッチの両端の電圧降下
を修正しないことも可能である。その代わり、ノードの
両端の電圧降下を測定して計算において考慮する。この
構成は、低インピーダンス測定を行う場合等、スイッチ
を通る電流が極めて大きい場合に特に有用なものとな
る。
【００３１】従って、上述のように、半導体スイッチベ
ースのスキャナに少数のリレーを追加するだけで、かか
るスキャナが、図３の典型的なインピーダンステストで
示すような低インピーダンステストだけでなく、オーバ
ードライバ106及び機械式リレー205を使用することによ
って大電流テスト動作もサポートすることが可能にな
る、ということが分かった。
【００３２】従って、半導体スイッチを用いたものが大
部分であるとしても、本発明のハイブリッドスキャナ
は、限られた数の機械式リレーを用いて故障スペクトル
の最も重要な領域をカバーする回路内テストを完全にサ
ポートすることができる。本発明のスキャナは、バック
ドライブ及び保護に関するテスト技術をサポートしてい
るので、短絡、開路、紛失部品、不正部品、逆向き部
品、屈曲したリードの欠陥、アナログ仕様上の欠陥、並
びにディジタル論理回路の欠陥等（これらの全ては、Ｐ
ＣＢ故障スペクトルの大部分を占めるものとなる）の欠
陥を識別するテスタで使用することができる。
【００３３】かかるスキャナは、上述の重要なテストサ
ポート能力を達成する一方、伝統的かつ一般的なスペク
トルテスタで従来使用されているスキャナよりも一層高
い信頼性と一層小さなサイズと一層低いコストとを達成
するものとなる。
【００３４】例えば、機械式リレーでなく半導体スイッ
チを主として有するスキャナマトリクスを新規に実施す
ることにより、スキャナのコストが大幅に削減され、こ
れは低インピーダンス・大電流のテスト信号を伝えるた
めにのみ設けられたスキャナバスの数によって決まる。
【００３５】スイッチの大きさを大幅に縮小することに
よって、それを支持する回路基板の大きさが縮小され、
これにより、全リレースキャナで使用されるようなスキ
ャナ回路基板のゆがみを更なる機械構造を設けて防止す
る必要がなくなる。また、４つの半導体スイッチは、単
一の機械式リレーを備えたスキャナ回路基板領域内に係
合させることができ、これにより、所与のスキャナ構成
で必要となるスキャナ回路基板の数を一層少数にするこ
とが可能となり、同時に、スキャナの機械的な実装(pac
kaging)を簡素化することができる。
【００３６】その他の利点として、かかるハイブリッド
スキャナによって一層高い信頼性が達成されることが挙
げられる。機械式リレーの接触抵抗は、その使用に伴う
接触面の消耗に起因して高くなる傾向にある。その高く
なった接触抵抗は、最終的に動作を妨げ、信頼性に欠け
る動作につながるものとなる。これに対し、半導体スイ
ッチは、かなり長期間にわたり劣化せずに動作するもの
である。
【００３７】本発明のハイブリッドスキャナの別の利点
は大幅に低い電力消費にある。リレーコイルはその付勢
時にかなりの電力を消費する。多数の機械式リレーを用
いたシステムは、大きくて高価な場合が多い電源を必要
とし、また、それに伴って電力分配用ケーブルを必要と
する。半導体スイッチを使用することにより、そのよう
な部品が不要となる。
【００３８】本発明の更に別の利点は、スキャナの動作
の簡素性にある。半導体スイッチは低論理レベル信号で
駆動することができ、これに対し、機械式リレーは信頼
性をもって動作させるためには特定のドライブ回路によ
り駆動する必要がある。かかるドライブ回路は、テスト
システムのコストを増大させ、大きな空間及び電力を必
要とする。
【００３９】更に、上記で用いてきた用語及び表現は、
本発明の説明のために用いたものであって、制限の付加
を目的としたものではなく、また、かかる用語及び表現
を用いるにあたり、図示し若しくは説明した特徴又はそ
の一部と等価なものを排除するといった意図はないが、
特許請求の範囲に記載の本発明の範囲内で種々の変形例
が実施可能であることが理解されよう。
【図面の簡単な説明】
【図１】本発明のハイブリッドスキャナを使用すること
が可能な典型的な自動回路テスタを示すブロック図であ
る。
【図２】本発明のハイブリッドスキャナ112の概要を示
すブロック図である。
【図３】本発明のハイブリッド回路を用いた典型的なイ
ンピーダンステストの概要を示すブロック図である。
【符号の説明】
104 ドライバ／センサ 106 オーバードライバ 112 ハイブリッドスキャナ 116 システムピン 130 保護経路 201 機械式リレー 202 マトリクス 204 システムピンチャネル 210 機械式リレー Bus0 大電流バス

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】テスト対象となる装置のテストポイントと
    そのテストポイントに加える信号又は監視信号を生成す
    る機器との接続用に設けられたシステムピンを有する自
    動回路テスタにおいて、前記機器の複数のバスを前記シ
    ステムピンに選択的に接続するスキャナであって、 大電流内部バスを含む複数の内部バスと、 前記内部バスを前記システムピンに選択的に接続するマ
    トリクスであって、前記大電流内部バスを前記システム
    ピンに接続する複数の機械式リレーと、前記大電流内部
    バス以外の前記内部バスを前記システムピンに選択的に
    接続する半導体スイッチとを備えている、マトリクスと
    を備えていることを特徴とする、自動回路テスタにおけ
    るスキャナ。
  2. 【請求項２】大電流テスト信号を生成するように各々構
    成された１つ又は２つ以上のオーバードライバと、 前記１つ又は２つ以上のオーバードライバにそれぞれ対
    応し、その対応するオーバードライバを前記大電流内部
    バスに接続する、１つ又は２つ以上の第２の機械式リレ
    ーとを更に備えている、請求項１に記載のスキャナ。
  3. 【請求項３】前記スキャナが、第３の機械式リレーによ
    って前記大電流内部バスに選択的に接続される保護経路
    を更に備えている、請求項１に記載のスキャナ。
  4. 【請求項４】１つ又は２つ以上のドライバ／センサと、 前記１つ又は２つ以上のドライバ／センサにそれぞれ対
    応し、その対応するドライバ／センサを前記大電流内部
    バスに接続する、１つ又は２つ以上の第２の機械式リレ
    ーとを更に備えている、請求項１に記載のスキャナ。
  5. 【請求項５】テスト対象となる装置のテストポイントと
    の接続用に設けられたシステムピンを備えたシステムピ
    ンチャネルを有する自動回路テスタであって、 前記システムピンに加える信号又は監視信号を生成する
    複数のアナログ機器と、 前記複数のアナログ機器を前記システムピンに選択的に
    接続するスキャナと、 １つの第１内部バスと複数の第２内部バスとを含む複数
    の内部バスであって、前記複数の機器のバスのうちの１
    つ又は２つ以上に各々が接続される、内部バスと、 独立制御可能な機械式リレーによって前記第１内部バス
    に選択的に接続可能な保護経路と、 独立制御可能な機械式リレーによって前記第１内部バス
    に接続可能な１つ又は２つ以上のオーバードライバと、 前記複数の内部バスを前記システムピンに選択的に接続
    するマトリクスであって、前記第１内部バスを前記シス
    テムピンに接続する複数の機械式リレーと、前記第１内
    部バス以外の前記内部バスを前記システムピンに接続す
    る半導体スイッチとを備えている、マトリクスとを備え
    ていることを特徴とする、自動回路テスタ。
JP34321096A 1995-12-21 1996-12-24 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ Expired - Fee Related JP4138041B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/576,008 US5861743A (en) 1995-12-21 1995-12-21 Hybrid scanner for use in an improved MDA tester
US576008 1995-12-21

Publications (2)

Publication Number Publication Date
JPH09218245A true JPH09218245A (ja) 1997-08-19
JP4138041B2 JP4138041B2 (ja) 2008-08-20

Family

ID=24302605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34321096A Expired - Fee Related JP4138041B2 (ja) 1995-12-21 1996-12-24 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ

Country Status (3)

Country Link
US (1) US5861743A (ja)
EP (1) EP0780695A3 (ja)
JP (1) JP4138041B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527732A (ja) * 2006-02-22 2009-07-30 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 制御装置の故障状態をシミュレートするための方法および回路構成

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345170A (en) 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
US6380751B2 (en) * 1992-06-11 2002-04-30 Cascade Microtech, Inc. Wafer probe station having environment control enclosure
US5561377A (en) * 1995-04-14 1996-10-01 Cascade Microtech, Inc. System for evaluating probing networks
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
US6445202B1 (en) 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
US6914423B2 (en) * 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) * 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US7017138B2 (en) * 2001-08-15 2006-03-21 National Instruments Corporation Dynamically determining a route through one or more switch devices at program execution time
EP1432546A4 (en) * 2001-08-31 2006-06-07 Cascade Microtech Inc OPTICAL TESTING APPARATUS
US6777964B2 (en) * 2002-01-25 2004-08-17 Cascade Microtech, Inc. Probe station
US6847219B1 (en) * 2002-11-08 2005-01-25 Cascade Microtech, Inc. Probe station with low noise characteristics
US7250779B2 (en) 2002-11-25 2007-07-31 Cascade Microtech, Inc. Probe station with low inductance path
US6861856B2 (en) 2002-12-13 2005-03-01 Cascade Microtech, Inc. Guarded tub enclosure
US7221172B2 (en) * 2003-05-06 2007-05-22 Cascade Microtech, Inc. Switched suspended conductor and connection
US7492172B2 (en) * 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) * 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
DE202005021434U1 (de) 2004-06-07 2008-03-20 Cascade Microtech, Inc., Beaverton Thermooptische Einspannvorrichtung
US7330041B2 (en) * 2004-06-14 2008-02-12 Cascade Microtech, Inc. Localizing a temperature of a device for testing
EP1807724A2 (en) * 2004-11-02 2007-07-18 Umech Technologies Co. Optically enhanced digital imaging system
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US20060169897A1 (en) * 2005-01-31 2006-08-03 Cascade Microtech, Inc. Microscope system for testing semiconductors
US7535247B2 (en) * 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
WO2017077519A1 (en) * 2015-11-06 2017-05-11 Divmac - Projectos, Automatismos E Periféricos Industriais, S.A Automated test equipment and its operation method
CN107064693B (zh) * 2017-05-25 2023-06-16 贵州电网有限责任公司电力科学研究院 一种继电保护装置出口矩阵试验装置及试验方法
CN108766089B (zh) * 2018-06-04 2020-10-30 浙江大学 电气线路接线故障的诊断系统和方法
CN109765479B (zh) * 2019-01-28 2021-10-01 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
CN112083309B (zh) * 2020-07-29 2023-11-17 中广核核电运营有限公司 一种记忆板件智能测试系统及方法
CN115856588B (zh) * 2023-02-22 2023-08-04 长鑫存储技术有限公司 芯片测试板及测试方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795860A (en) * 1972-07-13 1974-03-05 Teradyne Inc Network tester employing latched test switching units
US3806800A (en) * 1972-12-26 1974-04-23 Ibm Method and apparatus for determining the location of electrically conductive members on a structure
US3922537A (en) * 1974-09-26 1975-11-25 Instrumentation Engineering Multiplex device for automatic test equipment
US4300207A (en) * 1979-09-25 1981-11-10 Grumman Aerospace Corporation Multiple matrix switching system
US4390837A (en) * 1980-08-25 1983-06-28 Kevin Hotvedt Test unit for a logic circuit analyzer
US4392107A (en) * 1980-09-09 1983-07-05 The Bendix Corporation Switching equipment for testing apparatus
EP0143623A3 (en) * 1983-11-25 1987-09-23 Mars Incorporated Automatic test equipment
GB2157837B (en) * 1984-04-16 1988-05-18 Mars Inc Circuit testing apparatus
DE4100634A1 (de) * 1991-01-11 1992-07-16 Adaptronic Ag Pruefvorrichtung
US5124638A (en) * 1991-02-22 1992-06-23 Genrad, Inc. Automatic circuit tester employing a three-dimensional switch-matrix layout
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527732A (ja) * 2006-02-22 2009-07-30 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 制御装置の故障状態をシミュレートするための方法および回路構成
JP4763807B2 (ja) * 2006-02-22 2011-08-31 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 制御装置の故障状態をシミュレートするための方法および回路構成

Also Published As

Publication number Publication date
JP4138041B2 (ja) 2008-08-20
EP0780695A2 (en) 1997-06-25
EP0780695A3 (en) 1998-01-21
US5861743A (en) 1999-01-19

Similar Documents

Publication Publication Date Title
JP4138041B2 (ja) 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ
US6677744B1 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
JP3437872B2 (ja) 信号混在下での集積回路のテスト方法およびその装置
US6087843A (en) Integrated circuit tester with test head including regulating capacitor
US7159159B2 (en) Circuit and method for adding parametric test capability to digital boundary scan
US6404220B1 (en) IC testing method and IC testing device using the same
US6194911B1 (en) Integrated circuit tester with compensation for leakage current
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
KR20010070252A (ko) 반도체 시험장치의 기준전위 설정방법 및 장치
HK123797A (en) Printed circuit board with built-in testing of connections to ICS
JP4061533B2 (ja) Ｉｃテスタ
JPS63252271A (ja) 半導体検査装置
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JP2001242222A (ja) テストボード試験装置、及びテストボード試験方法
JPH0421106Y2 (ja)
JP2002168917A (ja) 半導体回路
JP2002299460A (ja) 半導体集積回路
JPH11304880A (ja) 半導体試験装置
JPS60253883A (ja) 定電流負荷兼定電圧印加電流測定器
GB2268277A (en) Testing electronic circuits
JP2003520967A (ja) 構成可能なバウンダリ・スキャン・パスを有するプリント回路アセンブリ
JPH05196699A (ja) 半導体集積回路
JP2000258501A (ja) Ｉｃ試験装置用電源装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees