JPH05256890A - 接続検査装置 - Google Patents
接続検査装置Info
- Publication number
- JPH05256890A JPH05256890A JP4052074A JP5207492A JPH05256890A JP H05256890 A JPH05256890 A JP H05256890A JP 4052074 A JP4052074 A JP 4052074A JP 5207492 A JP5207492 A JP 5207492A JP H05256890 A JPH05256890 A JP H05256890A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit
- terminal
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000007689 inspection Methods 0.000 claims description 20
- 239000000523 sample Substances 0.000 claims description 12
- 230000007547 defect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】パッケージへの電源の供給を必要とせず、ＩＣ
接続間の１箇所とＩＣの共通の電源端子に接続し、被検
査対象パッケージの接続不良部分を検出する。 【構成】抵抗２０の両端の電圧は、増幅回路４０にて増
幅される。増幅回路４０の出力信号は、Ａ／Ｄコンバ―
タ５００に入力され、ディジタル信号に変換される。デ
ィジタル信号は、ディジタルコンパレ―タ回路６００の
一方に入力され、他方には、各々の接続ポイントの接続
不良時の比較デ―タを選択するマルチプレクサ８００の
出力端子と接続されている。マルチプレクサ８００の入
力端子側には、各々の接続不良時の比較デ―タが格納さ
れているレジスタの出力端子が、接続されている。ディ
ジタルコンパレ―タ回路６００の出力端子は、制御回路
９００の入力端子に接続され、接続不良時の比較デ―タ
が格納されているレジスタを順次選択の制御を行うた
め、マルチプレクサ８００に接続されている。
接続間の１箇所とＩＣの共通の電源端子に接続し、被検
査対象パッケージの接続不良部分を検出する。 【構成】抵抗２０の両端の電圧は、増幅回路４０にて増
幅される。増幅回路４０の出力信号は、Ａ／Ｄコンバ―
タ５００に入力され、ディジタル信号に変換される。デ
ィジタル信号は、ディジタルコンパレ―タ回路６００の
一方に入力され、他方には、各々の接続ポイントの接続
不良時の比較デ―タを選択するマルチプレクサ８００の
出力端子と接続されている。マルチプレクサ８００の入
力端子側には、各々の接続不良時の比較デ―タが格納さ
れているレジスタの出力端子が、接続されている。ディ
ジタルコンパレ―タ回路６００の出力端子は、制御回路
９００の入力端子に接続され、接続不良時の比較デ―タ
が格納されているレジスタを順次選択の制御を行うた
め、マルチプレクサ８００に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は接続検査装置、特に、リ
ードピンとプリント配線基板との接続状態を検査する接
続検査装置に関する。
ードピンとプリント配線基板との接続状態を検査する接
続検査装置に関する。
【０００２】
【従来の技術】従来の接続検査装置について図面を参照
して説明する。図３は従来の一例を示すブロック図であ
る。
して説明する。図３は従来の一例を示すブロック図であ
る。
【０００３】図３に示す接続検査装置は、プロ―ブ１０
の一端に抵抗２０の一端が接続され、抵抗２０の他端に
は電源３０の一方が接続され、電源３０の他方には、プ
ロ―ブ１１が接続されている。抵抗２０の両端には、増
幅回路４０が接続されている。増幅回路４０の出力信号
は、Ａ／Ｄコンパレ―タ５０の入力端子５１に接続され
ている。Ａ／Ｄコンパレ―タ５０の出力端子５３は、デ
ィジタルコンパレ―タ回路６０の一方の入力端子６１に
接続され、さらに、ディジタルコンパレ―タ回路６０の
他方の入力端子には、入力端子７１が接続されている。
ディジタルコンパレ―タ回路６０の出力端子６３は、出
力端子６４に接続されている。Ａ／Ｄコンパレ―タ５０
の入力端子５２には、入力端子５５と接続されている。
の一端に抵抗２０の一端が接続され、抵抗２０の他端に
は電源３０の一方が接続され、電源３０の他方には、プ
ロ―ブ１１が接続されている。抵抗２０の両端には、増
幅回路４０が接続されている。増幅回路４０の出力信号
は、Ａ／Ｄコンパレ―タ５０の入力端子５１に接続され
ている。Ａ／Ｄコンパレ―タ５０の出力端子５３は、デ
ィジタルコンパレ―タ回路６０の一方の入力端子６１に
接続され、さらに、ディジタルコンパレ―タ回路６０の
他方の入力端子には、入力端子７１が接続されている。
ディジタルコンパレ―タ回路６０の出力端子６３は、出
力端子６４に接続されている。Ａ／Ｄコンパレ―タ５０
の入力端子５２には、入力端子５５と接続されている。
【０００４】図４は従来の一使用例を示す回路図であ
る。ＩＣ１００のトランジスタ１０１のエミッタは、出
力ピン１０４と、抵抗１０２の一方に接続されている。
抵抗１０２は、ＩＣ１００の第一の共通電源端子１０３
に接続されている。出力ピン１０４は、配線パタ―ンを
介して終端抵抗またはインピ―ダンス整合の抵抗２００
の一方とＩＣ３０８の入力ピン３０４及びトランジスタ
３０５のベ―スと抵抗３０２の一方に接続されている。
抵抗２００の他方２０３は、ＩＣ１００の第一の共通電
源端子１０３と同様なパッケージ上の電源に接続され
る。さらに、前記抵抗３０２の他方もＩＣ１００と同様
にＩＣ３０８の第一の共通電源である３０３に接続され
ている。接続検査装置４００の一方のプロ―ブ１０はＩ
Ｃ３０８の入力ピン３０４に接続され、接続検査装置４
００の他方のプロ―ブ１１はパッケージ上共通電源例え
ば、ＩＣ１００またはＩＣ３０８の第一の共通電源端子
に接続されている。
る。ＩＣ１００のトランジスタ１０１のエミッタは、出
力ピン１０４と、抵抗１０２の一方に接続されている。
抵抗１０２は、ＩＣ１００の第一の共通電源端子１０３
に接続されている。出力ピン１０４は、配線パタ―ンを
介して終端抵抗またはインピ―ダンス整合の抵抗２００
の一方とＩＣ３０８の入力ピン３０４及びトランジスタ
３０５のベ―スと抵抗３０２の一方に接続されている。
抵抗２００の他方２０３は、ＩＣ１００の第一の共通電
源端子１０３と同様なパッケージ上の電源に接続され
る。さらに、前記抵抗３０２の他方もＩＣ１００と同様
にＩＣ３０８の第一の共通電源である３０３に接続され
ている。接続検査装置４００の一方のプロ―ブ１０はＩ
Ｃ３０８の入力ピン３０４に接続され、接続検査装置４
００の他方のプロ―ブ１１はパッケージ上共通電源例え
ば、ＩＣ１００またはＩＣ３０８の第一の共通電源端子
に接続されている。
【０００５】次に、従来の接続検査装置の動作を図面を
参照して説明する。最初に、正常に接続されている時本
発明の接続検査装置４００いわゆる抵抗２０に流れる電
流は、次の様な式にて表される。
参照して説明する。最初に、正常に接続されている時本
発明の接続検査装置４００いわゆる抵抗２０に流れる電
流は、次の様な式にて表される。
【０００６】Ｉ＝Ｖ／Ｒ ただし、Ｖは、電源３０の電源電圧であり一定である。
【０００７】Ｒは、｛（Ｒ１×Ｒ２）×Ｒ３／Ｒ１×Ｒ
２＋（Ｒ１＋Ｒ２）×Ｒ３｝＋Ｒ４である。
２＋（Ｒ１＋Ｒ２）×Ｒ３｝＋Ｒ４である。
【０００８】尚、この場合、Ｒ１はＩＣ１００の抵抗１
０２、Ｒ２は終端抵抗２００、Ｒ３はＩＣ３０８の抵抗
３０２、Ｒ４は抵抗２０である。
０２、Ｒ２は終端抵抗２００、Ｒ３はＩＣ３０８の抵抗
３０２、Ｒ４は抵抗２０である。
【０００９】そこで、接続不良が発生すると電流値が減
少する。よって、この時の電流値をＩｄとすると、Ｉ〉
Ｉｄの関係が成り立つ。ここでは、抵抗２０に流れる電
流を電圧値として得られる。前記電圧を増幅回路にて増
幅された電圧信号は、入力端子５５から入力される変換
クロック信号によりＡ／Ｄコンバ―タ５０にてディジタ
ル電圧値に変換され、前記ディジタル電圧値と入力端子
７１を介して予め入力されている正常時の電流値を電圧
値に換算したデ―タが、ディジタルコンパレ―タ６０に
て比較され、Ｉ〉Ｉｄの時、出力信号が出力端子６４に
出力される。
少する。よって、この時の電流値をＩｄとすると、Ｉ〉
Ｉｄの関係が成り立つ。ここでは、抵抗２０に流れる電
流を電圧値として得られる。前記電圧を増幅回路にて増
幅された電圧信号は、入力端子５５から入力される変換
クロック信号によりＡ／Ｄコンバ―タ５０にてディジタ
ル電圧値に変換され、前記ディジタル電圧値と入力端子
７１を介して予め入力されている正常時の電流値を電圧
値に換算したデ―タが、ディジタルコンパレ―タ６０に
て比較され、Ｉ〉Ｉｄの時、出力信号が出力端子６４に
出力される。
【００１０】
【発明が解決しようとする課題】上述した従来の接続検
査装置は、所定の基準値のみと比較し接続状態の良また
は不良が検査されるだけなので、回路網の接続不良部分
を見極めることができない欠点があった。
査装置は、所定の基準値のみと比較し接続状態の良また
は不良が検査されるだけなので、回路網の接続不良部分
を見極めることができない欠点があった。
【００１１】本発明の目的は、接続検査装置を被検査対
象であるパッケージへの電源の供給を必要とせず、その
パッケージの実装されたＩＣ接続間の１箇所とＩＣの共
通の電源端子に接続し、被検査パッケージの接続状態を
検査すると共に、接続不良部分の候補を検出する接続検
査を提供することにある。
象であるパッケージへの電源の供給を必要とせず、その
パッケージの実装されたＩＣ接続間の１箇所とＩＣの共
通の電源端子に接続し、被検査パッケージの接続状態を
検査すると共に、接続不良部分の候補を検出する接続検
査を提供することにある。
【００１２】
【課題を解決するための手段】本発明の接続検査装置
は、回路網の検査部位に接触させるプロ―ブと、前記プ
ロ―ブに印加する電源と、前記電源に直列に接続された
抵抗と、前記抵抗両端の電圧を増幅する増幅回路と、前
記増幅回路の出力信号をディジタル信号に変換するＡ／
Ｄコンバ―タと、前記Ａ／Ｄコンバ―タの出力信号を予
め定められた基準値と比較するディジタルコンパレ―タ
回路と、前記ディジタルコンパレ―タ回路の比較基準値
デ―タを選択するマルチプレクサと、前記比較基準値デ
―タが格納される複数のレジスタと、前記比較基準値デ
―タの選択を制御する制御回路とを備えて構成される。
は、回路網の検査部位に接触させるプロ―ブと、前記プ
ロ―ブに印加する電源と、前記電源に直列に接続された
抵抗と、前記抵抗両端の電圧を増幅する増幅回路と、前
記増幅回路の出力信号をディジタル信号に変換するＡ／
Ｄコンバ―タと、前記Ａ／Ｄコンバ―タの出力信号を予
め定められた基準値と比較するディジタルコンパレ―タ
回路と、前記ディジタルコンパレ―タ回路の比較基準値
デ―タを選択するマルチプレクサと、前記比較基準値デ
―タが格納される複数のレジスタと、前記比較基準値デ
―タの選択を制御する制御回路とを備えて構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。
る。図１は本発明の一実施例を示すブロック図である。
【００１４】図１に示す本実施例の接続検査装置は、プ
ロ―ブ１０の一端に抵抗２０の一端が接続され、抵抗２
０の他端には電源３０の一方が接続され、電源３０の他
方には、プロ―ブ１１が接続されている。抵抗２０の両
端には、増幅回路４０が接続されている。増幅回路４０
の出力信号は、Ａ／Ｄコンバ―タ５００の入力端子５０
１に接続されている。Ａ／Ｄコンパレ―タ５００の出力
端子５０３は、ディジタルコンパレ―タ回路６００の一
方の入力端子６０１に接続され、さらに、ディジタルコ
ンパレ―タ回路６００の他方の入力端子６０２には、マ
ルチプレクサ８００の出力端子８１０が接続されてい
る。マルチプレクサ８００の入力端子８０１、８０２、
８０３、８０４、８０５、８０６、８０７、８０８には
各々のレジスタ８１、８２、８３、８４、８５、８６、
８７、８８の出力端子が接続されている。
ロ―ブ１０の一端に抵抗２０の一端が接続され、抵抗２
０の他端には電源３０の一方が接続され、電源３０の他
方には、プロ―ブ１１が接続されている。抵抗２０の両
端には、増幅回路４０が接続されている。増幅回路４０
の出力信号は、Ａ／Ｄコンバ―タ５００の入力端子５０
１に接続されている。Ａ／Ｄコンパレ―タ５００の出力
端子５０３は、ディジタルコンパレ―タ回路６００の一
方の入力端子６０１に接続され、さらに、ディジタルコ
ンパレ―タ回路６００の他方の入力端子６０２には、マ
ルチプレクサ８００の出力端子８１０が接続されてい
る。マルチプレクサ８００の入力端子８０１、８０２、
８０３、８０４、８０５、８０６、８０７、８０８には
各々のレジスタ８１、８２、８３、８４、８５、８６、
８７、８８の出力端子が接続されている。
【００１５】ディジタルコンパレ―タ回路６００の出力
端子６０３より出力される信号は、制御回路９００の入
力端子９０１に接続されている。前記制御回路９００の
出力端子９０３は、レジスタ８１、８２、８３、８４、
８５、８６、８７、８８の比較デ―タを順次選択制御す
るマルチプレクサ８００の入力端子８２０に接続されて
いる。制御回路９００の出力端子９０２は、出力端子９
１０に接続されている。Ａ／Ｄコンバ―タ５００の入力
端子５０２には、入力端子５１０と接続されている。
端子６０３より出力される信号は、制御回路９００の入
力端子９０１に接続されている。前記制御回路９００の
出力端子９０３は、レジスタ８１、８２、８３、８４、
８５、８６、８７、８８の比較デ―タを順次選択制御す
るマルチプレクサ８００の入力端子８２０に接続されて
いる。制御回路９００の出力端子９０２は、出力端子９
１０に接続されている。Ａ／Ｄコンバ―タ５００の入力
端子５０２には、入力端子５１０と接続されている。
【００１６】図２は本発明の一使用例を示す回路図であ
る。ＩＣ１００のトランジスタ１０１のエミッタは、出
力ピン１０４と、抵抗１０２の一方に接続されている。
抵抗１０２は、ＩＣ１００の第一の共通電源端子１０３
に接続されている。出力ピン１０４は、配線パタ―ンを
介して終端抵抗またはインピ―ダンス整合の抵抗２００
の一方とＩＣ３０８の入力ピン３０４及びトランジスタ
３０５のベ―スと抵抗３０２の一方に接続されている。
抵抗２００の他方２０３は、ＩＣ１００の第一の共通電
源端子１０３と同様なパッケージ上の電源に接続され
る。さらに、前記抵抗３０２の他方もＩＣ１００と同様
にＩＣ３０８の第一の共通電源である３０３に接続され
ている。
る。ＩＣ１００のトランジスタ１０１のエミッタは、出
力ピン１０４と、抵抗１０２の一方に接続されている。
抵抗１０２は、ＩＣ１００の第一の共通電源端子１０３
に接続されている。出力ピン１０４は、配線パタ―ンを
介して終端抵抗またはインピ―ダンス整合の抵抗２００
の一方とＩＣ３０８の入力ピン３０４及びトランジスタ
３０５のベ―スと抵抗３０２の一方に接続されている。
抵抗２００の他方２０３は、ＩＣ１００の第一の共通電
源端子１０３と同様なパッケージ上の電源に接続され
る。さらに、前記抵抗３０２の他方もＩＣ１００と同様
にＩＣ３０８の第一の共通電源である３０３に接続され
ている。
【００１７】本発明の接続検査装置４００の一方のプロ
―ブ１０はＩＣ３０８の入力ピン３０４に接続され、接
続検査装置４００の他方のプロ―ブ１１はパッケージ上
共通電源例えば、ＩＣ１００またはＩＣ３０８の第一の
共通電源端子に接続されている。
―ブ１０はＩＣ３０８の入力ピン３０４に接続され、接
続検査装置４００の他方のプロ―ブ１１はパッケージ上
共通電源例えば、ＩＣ１００またはＩＣ３０８の第一の
共通電源端子に接続されている。
【００１８】次に、本発明の動作を図面を参照して説明
する。接続検査装置４００いわゆる抵抗２０に流れる電
流値は、各々の接続部分の不良状態に応じて異なる。
そこで、◎印Ａ〜Ｅの接続ポイント毎の不良事象は次の
ように示される。下記説明に際して、一般に図２に示す
抵抗１０２、２００、３０２は、各々の抵抗値が異な
る。
する。接続検査装置４００いわゆる抵抗２０に流れる電
流値は、各々の接続部分の不良状態に応じて異なる。
そこで、◎印Ａ〜Ｅの接続ポイント毎の不良事象は次の
ように示される。下記説明に際して、一般に図２に示す
抵抗１０２、２００、３０２は、各々の抵抗値が異な
る。
【００１９】（１）正常に接続されている場合 抵抗２０に流れる電流ｉは、次の式で示される。
【００２０】ｉ＝ｉ１＋ｉ２＋ｉ３ ただし、出力ピン１０４（◎印Ｂ）に流れる電流をｉ１
とする。端子２０３（◎印Ｅ）に流れる電流をｉ２とす
る。端子３０３（◎印Ｄ）に流れる電流をｉ３とする。
とする。端子２０３（◎印Ｅ）に流れる電流をｉ２とす
る。端子３０３（◎印Ｄ）に流れる電流をｉ３とする。
【００２１】（２）◎印Ｅ、Ｄのみ接続不良の場合 同様に、ｉは以下のようになる。
【００２２】ｉ０２＝ｉ１＋ｉ２ （３）◎印Ｃ、Ｄ、Ｅのすくなとも２箇所が接続不良の
場合 同様に、ｉは以下のようになる。
場合 同様に、ｉは以下のようになる。
【００２３】ｉ０３＝ｉ１ ただし、入力ピン３０４を◎印Ｃとする。
【００２４】（４）◎印ＡまたはＢの接続不良の場合 同様に、ｉは以下のようになる。
【００２５】ｉ０４＝ｉ２＋ｉ３ ただし、電源端子１０３を◎印Ａとする。
【００２６】（５）◎印ＢまたはＥの接続不良の場合 同様に、ｉは以下のようになる。
【００２７】ｉ０５＝ｉ１＋ｉ３ （６）◎印Ａ、Ｂ、Ｄの少なくとも２箇所が接続不良の
場合 同様に、ｉは以下のようになる。
場合 同様に、ｉは以下のようになる。
【００２８】ｉ０６＝ｉ２ （７）◎印Ａ、Ｂ、Ｃ、Ｄ、Ｅの少なくとも２箇所が接
続不良の場合 同様に、ｉは以下のようになる。
続不良の場合 同様に、ｉは以下のようになる。
【００２９】ｉ０７＝０ （８）◎印Ａ、Ｂ、Ｅの接続不良の場合 同様に、ｉは以下のようになる。
【００３０】ｉ０８＝ｉ３ となる。
【００３１】以上の説明のように、各々の接続ポイント
の接続不良状態に応じて抵抗２０に流れる電流値が異な
るため、各々の接続不良時の電流値または電圧値デ―タ
をレジスタ８１〜８８に予め格納しておき、入力端子５
１０から入力される変換クロック信号によりＡ／Ｄコン
バ―タ５００にて変換出力されるディジタル電圧値と、
マルチプレクサ８００を介して順次選択されるレジスタ
８１〜８８に格納されているデ―タとが、ディジタルコ
ンパレ―タ６００にて比較される。測定値いわゆるＡ／
Ｄコンバ―タ５００から得られるディジタル電圧値とレ
ジスタ８１〜８８に格納されているデ―タと一致した
時、どのデ―タと一致したかを制御回路９００の出力端
子９０２から出力される。この出力信号により、接続不
良箇所の候補が得られる。
の接続不良状態に応じて抵抗２０に流れる電流値が異な
るため、各々の接続不良時の電流値または電圧値デ―タ
をレジスタ８１〜８８に予め格納しておき、入力端子５
１０から入力される変換クロック信号によりＡ／Ｄコン
バ―タ５００にて変換出力されるディジタル電圧値と、
マルチプレクサ８００を介して順次選択されるレジスタ
８１〜８８に格納されているデ―タとが、ディジタルコ
ンパレ―タ６００にて比較される。測定値いわゆるＡ／
Ｄコンバ―タ５００から得られるディジタル電圧値とレ
ジスタ８１〜８８に格納されているデ―タと一致した
時、どのデ―タと一致したかを制御回路９００の出力端
子９０２から出力される。この出力信号により、接続不
良箇所の候補が得られる。
【００３２】
【発明の効果】以上説明したように、本発明の接続検査
装置は、被検査対象物であるパッケージへの電源の供給
を必要とせず、そのパッケージに実装されたＩＣ接続間
の１箇所とパッケージの第一の共通電源に接続し、被検
査対象物を検査できるようにしたことにより、入出力ピ
ンのピッチ間隔が狭ピッチのパッケ―ジが表面実装され
ていても、ＩＣの入出力ピン及び終端抵抗の接続状態が
検査でき、さらに、どの接続ポイントが接続不良かの候
補が検出できる効果がある。
装置は、被検査対象物であるパッケージへの電源の供給
を必要とせず、そのパッケージに実装されたＩＣ接続間
の１箇所とパッケージの第一の共通電源に接続し、被検
査対象物を検査できるようにしたことにより、入出力ピ
ンのピッチ間隔が狭ピッチのパッケ―ジが表面実装され
ていても、ＩＣの入出力ピン及び終端抵抗の接続状態が
検査でき、さらに、どの接続ポイントが接続不良かの候
補が検出できる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一使用例を示す回路図である。
【図３】従来の一例を示すブロック図である。
【図４】従来の一使用例を示す回路図である。
１０，１１ プロ―ブ ２０ 抵抗 ３０ 電源 ４０ 増幅回路 ５０，５００ Ａ／Ｄコンバ―タ ６０，６００ ディジタルコンパレ―タ回路 ８００ マルチプレクサ ９００ 制御回路 ８１〜８２ レジスタ １００，３０８ ＩＣ １０１，３０５ トランジスタ １０４ 出力ピン １０２，３０２ 抵抗 ２００ 終端抵抗 ４００ 接続検査装置 ｉ１ 出力ピン１０４（◎印Ｂ）に流れる電流値 ｉ２ 端子２０３（◎印Ｅ）に流れる電流値 ｉ３ 端子３０３（◎印Ｄ）に流れる電流値 Ａ 電源端子１０３の接続ポイント Ｂ 出力ピン１０４の接続ポイント Ｃ 入力ピン３０４の接続ポイント Ｄ 電源端子３０３の接続ポイント Ｅ 端子２０３の接続ポイント
Claims (1)
- 【請求項１】回路網の検査部位に接触させるプロ―ブ
と、前記プロ―ブに印加する電源と、前記電源に直列に
接続された抵抗と、前記抵抗両端の電圧を増幅する増幅
回路と、前記増幅回路の出力信号をディジタル信号に変
換するＡ／Ｄコンバ―タと、前記Ａ／Ｄコンバ―タの出
力信号を予め定められた複数の基準値と比較するディジ
タルコンパレ―タ回路と、前記ディジタルコンパレ―タ
回路の比較基準値デ―タを選択するマルチプレクサと、
前記比較基準値デ―タが格納される複数のレジスタと、
前記比較基準値デ―タの選択を制御する制御回路とを含
むことを特徴とする接続検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052074A JPH05256890A (ja) | 1992-03-11 | 1992-03-11 | 接続検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052074A JPH05256890A (ja) | 1992-03-11 | 1992-03-11 | 接続検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05256890A true JPH05256890A (ja) | 1993-10-08 |
Family
ID=12904673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052074A Withdrawn JPH05256890A (ja) | 1992-03-11 | 1992-03-11 | 接続検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05256890A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013242251A (ja) * | 2012-05-22 | 2013-12-05 | Hioki Ee Corp | 導通検査装置及び導通検査方法 |
| CN111247729A (zh) * | 2017-10-13 | 2020-06-05 | 维特思科科技有限责任公司 | 具有微处理器和电压产生电路的电路装置 |
-
1992
- 1992-03-11 JP JP4052074A patent/JPH05256890A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013242251A (ja) * | 2012-05-22 | 2013-12-05 | Hioki Ee Corp | 導通検査装置及び導通検査方法 |
| CN111247729A (zh) * | 2017-10-13 | 2020-06-05 | 维特思科科技有限责任公司 | 具有微处理器和电压产生电路的电路装置 |
| CN111247729B (zh) * | 2017-10-13 | 2023-09-26 | 维特思科科技有限责任公司 | 具有微处理器和电压产生电路的电路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JP2002323546A (ja) | リーク電流試験方法及び半導体集積回路 | |
| JP2005201721A (ja) | Ｉｃ試験装置及びｉｃ試験方法、半導体装置の製造方法 | |
| JPH05256889A (ja) | 接続検査装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP2000258501A (ja) | Ｉｃ試験装置用電源装置 | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JP3430513B2 (ja) | カレントモードロジック回路の試験装置及びその試験方法 | |
| JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| KR100200607B1 (ko) | 피씨비(pcb)에서의 핀접촉 검사방법 | |
| JP2004239925A (ja) | 電子回路検査装置 | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH05180883A (ja) | 抵抗値測定装置 | |
| KR20260011068A (ko) | 전기누설 검출시스템 및 방법 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH10186003A (ja) | 部品検査装置 | |
| JPS6242861A (ja) | サ−マルプリンタの故障検出装置 | |
| JP2000292467A (ja) | 計測装置 | |
| JP2001166005A (ja) | 半導体試験装置のデバイス用電源装置 | |
| JP2001208801A (ja) | Ｉｃテスタのリーク電流補正方法およびその装置 | |
| JP2000206175A (ja) | Ｌｓｉ電流測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |