JP2000261307A - 超伝導ｎｏｒ回路 - Google Patents
超伝導ｎｏｒ回路Info
- Publication number
- JP2000261307A JP2000261307A JP11059414A JP5941499A JP2000261307A JP 2000261307 A JP2000261307 A JP 2000261307A JP 11059414 A JP11059414 A JP 11059414A JP 5941499 A JP5941499 A JP 5941499A JP 2000261307 A JP2000261307 A JP 2000261307A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- superconducting
- input
- signal
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008878 coupling Effects 0.000 claims abstract description 27
- 238000010168 coupling process Methods 0.000 claims abstract description 27
- 238000005859 coupling reaction Methods 0.000 claims abstract description 27
- 230000004907 flux Effects 0.000 claims description 16
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000013016 damping Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 直流電源で動作させることができ、消費電力
を低減できる超伝導ＮＯＲ回路を提供することである。 【解決手段】 ＯＲ回路と、ＮＯＴ回路とにより構成さ
れた超伝導ＮＯＲ回路において、ＯＲ回路を電圧型論理
の多入力磁界結合素子によって構成すると共に、セルフ
リセットモードで動作させることにより、直流バイアス
での動作を可能にし、且つ、これにより発生する複数の
ＳＦＱパルスをＳＦＱを動作の基本とするＮＯＴ回路で
否定論理を取ると同時にＳＦＱパルスに変換して出力さ
せる超伝導ＮＯＲ回路が得られる。
を低減できる超伝導ＮＯＲ回路を提供することである。 【解決手段】 ＯＲ回路と、ＮＯＴ回路とにより構成さ
れた超伝導ＮＯＲ回路において、ＯＲ回路を電圧型論理
の多入力磁界結合素子によって構成すると共に、セルフ
リセットモードで動作させることにより、直流バイアス
での動作を可能にし、且つ、これにより発生する複数の
ＳＦＱパルスをＳＦＱを動作の基本とするＮＯＴ回路で
否定論理を取ると同時にＳＦＱパルスに変換して出力さ
せる超伝導ＮＯＲ回路が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、極低温で動作する
超伝導集積回路の基本ゲートに関するものであり、具体
的には、複数個の入力信号に対して論理和をとりさらに
その否定論理をとるという機能（ＮＯＲ論理）を有する
超伝導ＮＯＲ回路に関するものである。
超伝導集積回路の基本ゲートに関するものであり、具体
的には、複数個の入力信号に対して論理和をとりさらに
その否定論理をとるという機能（ＮＯＲ論理）を有する
超伝導ＮＯＲ回路に関するものである。
【０００２】
【従来の技術】一般に、超伝導集積回路には、大きく分
けて２つの種類がある。１つは、ジョセフソン素子の電
流電圧特性に現れる強い非線形性を利用したもので、電
圧型論理と呼ばれている。電圧型論理は、半導体の集積
回路で使用されている論理と同じ論理形式である。もう
１つは、ジョセフソン素子の電流位相特性の非線形性を
利用したものでフラクソイド型論理と呼ばれている。上
記した電圧型論理の超伝導集積回路は、一定の時間（例
えばクロック周期の間）一定の電圧（通常、状態“０"
を零電圧レベル、状態“１"を所望の出力電圧レベルに
設定する）を出力することを特徴とする回路であり、こ
の電圧レベルに応じて論理動作を行う回路である。電圧
型論理の超伝導集積回路の動作信号を、レベル信号と呼
ぶことにする。電圧型論理の超伝導集積回路では、通
常、マッカンバ係数が１以上のアンダーダンピング状態
のジョセフソン素子を交流電流でバイアスして使用する
（マッカンバ係数は、ジョセフソン素子の特性を示す１
つの定数であり、２πＩ0ＣＲD 2/Φ0、ここで、Ｉ0はジ
ョセフソン素子の臨界電流値、Ｃはキャパシタンス、Ｒ
Dは抵抗、Φ0は単一磁束量子を示す。詳しくは、文献：
倍風館発行の超高速ジョセフソン・デバイスの３８頁参
照）。
けて２つの種類がある。１つは、ジョセフソン素子の電
流電圧特性に現れる強い非線形性を利用したもので、電
圧型論理と呼ばれている。電圧型論理は、半導体の集積
回路で使用されている論理と同じ論理形式である。もう
１つは、ジョセフソン素子の電流位相特性の非線形性を
利用したものでフラクソイド型論理と呼ばれている。上
記した電圧型論理の超伝導集積回路は、一定の時間（例
えばクロック周期の間）一定の電圧（通常、状態“０"
を零電圧レベル、状態“１"を所望の出力電圧レベルに
設定する）を出力することを特徴とする回路であり、こ
の電圧レベルに応じて論理動作を行う回路である。電圧
型論理の超伝導集積回路の動作信号を、レベル信号と呼
ぶことにする。電圧型論理の超伝導集積回路では、通
常、マッカンバ係数が１以上のアンダーダンピング状態
のジョセフソン素子を交流電流でバイアスして使用する
（マッカンバ係数は、ジョセフソン素子の特性を示す１
つの定数であり、２πＩ0ＣＲD 2/Φ0、ここで、Ｉ0はジ
ョセフソン素子の臨界電流値、Ｃはキャパシタンス、Ｒ
Dは抵抗、Φ0は単一磁束量子を示す。詳しくは、文献：
倍風館発行の超高速ジョセフソン・デバイスの３８頁参
照）。
【０００３】一方、フラクソイド型論理の超伝導集積回
路は、単一磁束量子（ＳＦＱ： Single Flux Quantum）
パルスを出力することを特徴とする回路であり、磁束量
子の伝搬や回路の量子状態に応じて論理動作を行う回路
である。フラクソイド型論理の超伝導集積回路の動作信
号を、ＳＦＱパルス信号と呼ぶことにする。フラクソイ
ド型論理の超伝導集積回路では、通常、マッカンバ係数
が１以下のオーバーダンピング状態のジョセフソン素子
を直流電流でバイアスして使用する。
路は、単一磁束量子（ＳＦＱ： Single Flux Quantum）
パルスを出力することを特徴とする回路であり、磁束量
子の伝搬や回路の量子状態に応じて論理動作を行う回路
である。フラクソイド型論理の超伝導集積回路の動作信
号を、ＳＦＱパルス信号と呼ぶことにする。フラクソイ
ド型論理の超伝導集積回路では、通常、マッカンバ係数
が１以下のオーバーダンピング状態のジョセフソン素子
を直流電流でバイアスして使用する。
【０００４】ここで、ＮＯＲ論理は、良く知られている
ように、論理和をとり、更に、その論理和出力の否定論
理をとれば実現できる。従って、超伝導ＮＯＲ回路は、
超伝導のＯＲ回路（和論理）と超伝導のＮＯＴ回路（否
定論理）で構成することが出来る。
ように、論理和をとり、更に、その論理和出力の否定論
理をとれば実現できる。従って、超伝導ＮＯＲ回路は、
超伝導のＯＲ回路（和論理）と超伝導のＮＯＴ回路（否
定論理）で構成することが出来る。
【０００５】電圧型論理の超伝導ＮＯＲ回路としては、
従来、図４に示す回路が提案されている。この回路は、
電圧型論理で動作するジョセフソン磁界結合型多入力論
理和回路（特願H05-123676）と、同じく電圧型論理で動
作する超伝導量子干渉素子（ＳＱＵＩＤ）で構成したＮ
ＯＴ回路とで構成されている。この回路の特徴は、ＯＲ
回路が直列接続された磁界結合型の超伝導量子干渉素子
（ＳＱＵＩＤ）で構成されているため、入力信号本数が
増えても、即ち直列接続されたSQUIDの数が増えても、S
QUIDへのバイアス電流が増大しないこと。さらに。多数
のＮＯＲ回路を配置する場合にも入力信号を磁気的に結
合できるため、入力信号配線の直列接続が可能になり入
力信号電流を増やすことなく多数のＮＯＲ回路を駆動で
きるという利点がある。
従来、図４に示す回路が提案されている。この回路は、
電圧型論理で動作するジョセフソン磁界結合型多入力論
理和回路（特願H05-123676）と、同じく電圧型論理で動
作する超伝導量子干渉素子（ＳＱＵＩＤ）で構成したＮ
ＯＴ回路とで構成されている。この回路の特徴は、ＯＲ
回路が直列接続された磁界結合型の超伝導量子干渉素子
（ＳＱＵＩＤ）で構成されているため、入力信号本数が
増えても、即ち直列接続されたSQUIDの数が増えても、S
QUIDへのバイアス電流が増大しないこと。さらに。多数
のＮＯＲ回路を配置する場合にも入力信号を磁気的に結
合できるため、入力信号配線の直列接続が可能になり入
力信号電流を増やすことなく多数のＮＯＲ回路を駆動で
きるという利点がある。
【０００６】また、近年、直流（ＤＣ）バイアスで動作
し、より高速動作が可能なフラクソイド型論理の回路が
盛んに研究されている。フラクソイド型論理の超伝導Ｎ
ＯＲ回路は、従来から知られているＳＦＱのＯＲ回路と
ＳＦＱのＮＯＴ回路（文献：IEEE Tran. Applied Super
conductivity, Vol.3, no. 1, pp. 2566-2577, Mar.199
3参照）で容易に構成することが出来る。図５にこの一
例を示す。図５の回路は、２入力のＳＦＱ_ＯＲ回路と
ＳＦＱ_ＮＯＴ回路で構成されている。この回路は、全
て直流（ＤＣ）でバイアスされるので、交流（ＡＣ）電
源を必要とせず、より高速で動作可能という特徴があ
る。
し、より高速動作が可能なフラクソイド型論理の回路が
盛んに研究されている。フラクソイド型論理の超伝導Ｎ
ＯＲ回路は、従来から知られているＳＦＱのＯＲ回路と
ＳＦＱのＮＯＴ回路（文献：IEEE Tran. Applied Super
conductivity, Vol.3, no. 1, pp. 2566-2577, Mar.199
3参照）で容易に構成することが出来る。図５にこの一
例を示す。図５の回路は、２入力のＳＦＱ_ＯＲ回路と
ＳＦＱ_ＮＯＴ回路で構成されている。この回路は、全
て直流（ＤＣ）でバイアスされるので、交流（ＡＣ）電
源を必要とせず、より高速で動作可能という特徴があ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の技術の超伝導ＮＯＲ回路には、次の様な問題点があ
る。
来の技術の超伝導ＮＯＲ回路には、次の様な問題点があ
る。
【０００８】まず、電圧型論理の超伝導ＮＯＲ回路（図
４）は、電圧型論理回路の一番の問題点として、バイア
ス電流を交流（ＡＣ）で供給しなければならないという
問題がある。これは回路規模が大きくなるに伴い、供給
すべき交流（ＡＣ）の電流も比例して増大するため、高
周波の大電流を供給しなければならないという大きな問
題になる。
４）は、電圧型論理回路の一番の問題点として、バイア
ス電流を交流（ＡＣ）で供給しなければならないという
問題がある。これは回路規模が大きくなるに伴い、供給
すべき交流（ＡＣ）の電流も比例して増大するため、高
周波の大電流を供給しなければならないという大きな問
題になる。
【０００９】次に、図５のフラクソイド型論理の超伝導
ＮＯＲ回路は、入力信号は２個であり（input 1とinput
2）、より多くの入力信号がある場合には、このままで
は対応できない。多入力にするために、多段にＯＲ回路
を構成することもできるが、その場合には入力信号数に
応じて回路規模と消費電力が増大するという問題点があ
る。さらに、ＳＦＱ回路の特徴として、入力信号はイン
ダクタンスを介して直接入力されるため、大規模な回路
の場合、ＮＯＲ回路の個数に比例して入力信号電流も増
大させる必要があるという大きな問題点がある。
ＮＯＲ回路は、入力信号は２個であり（input 1とinput
2）、より多くの入力信号がある場合には、このままで
は対応できない。多入力にするために、多段にＯＲ回路
を構成することもできるが、その場合には入力信号数に
応じて回路規模と消費電力が増大するという問題点があ
る。さらに、ＳＦＱ回路の特徴として、入力信号はイン
ダクタンスを介して直接入力されるため、大規模な回路
の場合、ＮＯＲ回路の個数に比例して入力信号電流も増
大させる必要があるという大きな問題点がある。
【００１０】本発明の目的は、上記従来の技術が有する
問題点を解決するためになされたものであり、直流電源
で動作可能で、消費電力を増大させることなく多数の入
力信号が入力可能な超伝導ＮＯＲ回路を提供することに
ある。
問題点を解決するためになされたものであり、直流電源
で動作可能で、消費電力を増大させることなく多数の入
力信号が入力可能な超伝導ＮＯＲ回路を提供することに
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、超伝導量子干渉素子を接続した多入力
磁界結合素子によって構成されたＯＲ回路と、単一磁束
量子を動作の基本とするＮＯＴ回路とを備え、ＯＲ回路
の多入力磁界結合素子のジョセフソン接合は、マッカン
バ係数が１以上のアンダーダンピング状態で動作するよ
うに、設定されており、他方、ＮＯＴ回路のジョセフソ
ン接合は、マッカンバ係数が１以下のオーバーダンピン
グ状態で動作するように、設定されており、これによ
り、直流電源で駆動できる超伝導ＮＯＲ回路が得られ
る。
め、本発明では、超伝導量子干渉素子を接続した多入力
磁界結合素子によって構成されたＯＲ回路と、単一磁束
量子を動作の基本とするＮＯＴ回路とを備え、ＯＲ回路
の多入力磁界結合素子のジョセフソン接合は、マッカン
バ係数が１以上のアンダーダンピング状態で動作するよ
うに、設定されており、他方、ＮＯＴ回路のジョセフソ
ン接合は、マッカンバ係数が１以下のオーバーダンピン
グ状態で動作するように、設定されており、これによ
り、直流電源で駆動できる超伝導ＮＯＲ回路が得られ
る。
【００１２】より具体的に言えば、本発明の超伝導ＮＯ
Ｒ回路は、少なくとも２個以上のジョセフソン接合とイ
ンダクタンスから成る超伝導ループと、前記超伝導ルー
プに接続された２個の接続端と、前記超伝導ループに磁
気的に結合するように配置された１本または複数本の入
力信号配線とから構成される超伝導量子干渉素子を複数
個直列に前記接続端間を接続した多入力磁界結合素子
と、第１の抵抗と、第２の抵抗と、第１のインダクタン
スと、単一磁束量子を動作の基本とするＮＯＴ回路とか
ら構成され、前記多入力磁界結合素子の一端は接地面に
接続され他端は第１の接続点に接続され、前記第１の抵
抗の一端は直流電流供給端子に接続され他端は前記第１
の接続点に接続され、前記第１の接続点と前記ＮＯＴ回
路の信号入力端間に前記第２の抵抗と前記第１のインダ
クタンスが接続された構成を有する。加えて、前記ＮＯ
Ｔ回路は、信号入力端と直流バイアス入力端とクロック
信号入力端と出力端を有し、前記信号入力端から入力さ
れたデータ信号を単一磁束量子として保持し、その後ク
ロック信号が入力された時に、その補信号を出力端に単
一磁束量子パルスの形で出力することが可能な単一磁束
量子ＮＯＴ回路であること、更に、前記多入力磁界結合
素子の全てのジョセフソン接合は、マッカンバ係数が１
以上のアンダーダンピング状態で動作するように設定さ
れ、一方前記ＮＯＴ回路の全てのジョセフソン接合は、
マッカンバ係数が１以下のオーバーダンピング状態で動
作するように設定されていること、且つ前記多入力磁界
結合型素子の磁気的に結合された複数個の入力信号配線
の少なくとも１個以上に信号が入力された時、前記多入
力磁界結合型素子がセルフリセットモードで動作し、少
なくとも１個以上の単一磁束量子パルスを第２の抵抗と
第１のインダクタンスを介してＮＯＴ回路に入力するこ
とが可能なように、前記第２の抵抗と第１のインダクタ
ンスの値が所望の値に設定された構成を有する。
Ｒ回路は、少なくとも２個以上のジョセフソン接合とイ
ンダクタンスから成る超伝導ループと、前記超伝導ルー
プに接続された２個の接続端と、前記超伝導ループに磁
気的に結合するように配置された１本または複数本の入
力信号配線とから構成される超伝導量子干渉素子を複数
個直列に前記接続端間を接続した多入力磁界結合素子
と、第１の抵抗と、第２の抵抗と、第１のインダクタン
スと、単一磁束量子を動作の基本とするＮＯＴ回路とか
ら構成され、前記多入力磁界結合素子の一端は接地面に
接続され他端は第１の接続点に接続され、前記第１の抵
抗の一端は直流電流供給端子に接続され他端は前記第１
の接続点に接続され、前記第１の接続点と前記ＮＯＴ回
路の信号入力端間に前記第２の抵抗と前記第１のインダ
クタンスが接続された構成を有する。加えて、前記ＮＯ
Ｔ回路は、信号入力端と直流バイアス入力端とクロック
信号入力端と出力端を有し、前記信号入力端から入力さ
れたデータ信号を単一磁束量子として保持し、その後ク
ロック信号が入力された時に、その補信号を出力端に単
一磁束量子パルスの形で出力することが可能な単一磁束
量子ＮＯＴ回路であること、更に、前記多入力磁界結合
素子の全てのジョセフソン接合は、マッカンバ係数が１
以上のアンダーダンピング状態で動作するように設定さ
れ、一方前記ＮＯＴ回路の全てのジョセフソン接合は、
マッカンバ係数が１以下のオーバーダンピング状態で動
作するように設定されていること、且つ前記多入力磁界
結合型素子の磁気的に結合された複数個の入力信号配線
の少なくとも１個以上に信号が入力された時、前記多入
力磁界結合型素子がセルフリセットモードで動作し、少
なくとも１個以上の単一磁束量子パルスを第２の抵抗と
第１のインダクタンスを介してＮＯＴ回路に入力するこ
とが可能なように、前記第２の抵抗と第１のインダクタ
ンスの値が所望の値に設定された構成を有する。
【００１３】本発明の特徴は、電圧型論理の多入力ＯＲ
回路をセルフリセットモードで動作させることにより、
直流バイアスでの動作を可能にし、且つ、これにより発
生する複数のＳＦＱパルス（ＭＦＱパルスと呼ぶことも
ある）をＳＦＱ_ＮＯＴ回路で否定論理を取ると同時に
ＳＦＱパルスに変換して出力させる点にある。
回路をセルフリセットモードで動作させることにより、
直流バイアスでの動作を可能にし、且つ、これにより発
生する複数のＳＦＱパルス（ＭＦＱパルスと呼ぶことも
ある）をＳＦＱ_ＮＯＴ回路で否定論理を取ると同時に
ＳＦＱパルスに変換して出力させる点にある。
【００１４】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。 （第１の実施形態）図１は、本発明の第１の形態に係る
超伝導ＮＯＲ回路の構成を示す等価回路図である。本実
施形態の超伝導ＮＯＲ回路は、磁界結合型多入力ＯＲ回
路と、ＳＦＱ_ＮＯＴ回路と、バイアスフィード抵抗（R
b1、Rb2）と、インダクタンス（L1）と、負荷抵抗（RL
1）とから構成されている。
して説明する。 （第１の実施形態）図１は、本発明の第１の形態に係る
超伝導ＮＯＲ回路の構成を示す等価回路図である。本実
施形態の超伝導ＮＯＲ回路は、磁界結合型多入力ＯＲ回
路と、ＳＦＱ_ＮＯＴ回路と、バイアスフィード抵抗（R
b1、Rb2）と、インダクタンス（L1）と、負荷抵抗（RL
1）とから構成されている。
【００１５】磁界結合型多入力ＯＲ回路は、直列接続さ
れた３個の超伝導量子干渉素子（SQUID1、SQUID2、SQUI
D3）から構成されている。３個の超伝導量子干渉素子
は、全て同じ回路構成であり、２つのジョセフソン接合
（Ｊｓ１とＪｓ２）とインダクタンスからなる超伝導ル
ープとこの超伝導ループに磁気的に結合する様に配置さ
れた１本の入力信号配線とで構成されている。
れた３個の超伝導量子干渉素子（SQUID1、SQUID2、SQUI
D3）から構成されている。３個の超伝導量子干渉素子
は、全て同じ回路構成であり、２つのジョセフソン接合
（Ｊｓ１とＪｓ２）とインダクタンスからなる超伝導ル
ープとこの超伝導ループに磁気的に結合する様に配置さ
れた１本の入力信号配線とで構成されている。
【００１６】一方、ＳＦＱ_ＮＯＴ回路は、ジョセフソ
ン接合（J1、J2、J3、J4）と、ジョセフソン接合のシャ
ント抵抗（r1、r2、r3、r4）と、インダクタンス（L2）
と、ダンピング抵抗（Rd1、Rd2）とから構成されてい
る。
ン接合（J1、J2、J3、J4）と、ジョセフソン接合のシャ
ント抵抗（r1、r2、r3、r4）と、インダクタンス（L2）
と、ダンピング抵抗（Rd1、Rd2）とから構成されてい
る。
【００１７】磁界結合型多入力ＯＲ回路には、バイアス
フィード抵抗（Rb1)を介して、ＳＦＱ_ＮＯＴ回路に
は、バイアスフィード抵抗（Rb2)を介してそれぞれ所望
の値の直流電流（ＤＣ）が流され、バイアスされてい
る。
フィード抵抗（Rb1)を介して、ＳＦＱ_ＮＯＴ回路に
は、バイアスフィード抵抗（Rb2)を介してそれぞれ所望
の値の直流電流（ＤＣ）が流され、バイアスされてい
る。
【００１８】３つ入力信号（input1、input2、input3）
は、それぞれ３つの超伝導量子干渉素子（SQUID1、SQUI
D2、SQUID3）の入力信号配線に入力される。出力信号
（out）は、ＳＦＱ_ＮＯＴ回路の出力端から出力され
る。
は、それぞれ３つの超伝導量子干渉素子（SQUID1、SQUI
D2、SQUID3）の入力信号配線に入力される。出力信号
（out）は、ＳＦＱ_ＮＯＴ回路の出力端から出力され
る。
【００１９】ＮＯＴ回路を構成するジョセフソン接合の
シャント抵抗（r1、r2、r3、r4）の値は、ジョセフソン
接合（J1、J2、J3、J4）がマッカンバ定数β＝１以下の
オーバーダンピング状態で動作するように所望の値に設
定されている。一方、ＯＲ回路を構成する超伝導量子干
渉素子SQUIDのジョセフソン接合（Ｊs1,Ｊs2）は、マッ
カンバ定数β＝１以上のアンダーダンピンング状態で動
作可能な接合特性を有している。
シャント抵抗（r1、r2、r3、r4）の値は、ジョセフソン
接合（J1、J2、J3、J4）がマッカンバ定数β＝１以下の
オーバーダンピング状態で動作するように所望の値に設
定されている。一方、ＯＲ回路を構成する超伝導量子干
渉素子SQUIDのジョセフソン接合（Ｊs1,Ｊs2）は、マッ
カンバ定数β＝１以上のアンダーダンピンング状態で動
作可能な接合特性を有している。
【００２０】例えば、一例としてこれらの回路定数を以
下のように設定することが出来る。J1 = 0.276 mA、
J2 = 0.23 mA、 J3 = 0.3 mA、 J4 = 0.177 mA、 J
s1 =0.125 mA、 Js2 = 0.125 mA, L1 = 10 pH、 L2
= 9.5 pH、 r1 = 1.4Ω、r2 = 1.6Ω、 r3 = 1.2
Ω、 r4 = 2.1Ω 、RL1 = 1.0Ω、 Rd1 =0.5Ω、
Rd2 = 0.5Ω、 Ｒｂ１＝ 57.7Ω 、 Ｒｂ２＝ 11.5
Ω、 Idc1 = 0.19 mA、 Idc2 = 0.24 mA、図２にシ
ミュレーションによる動作波形の概略図を示す。上か
ら、入力信号（input1、input2、input3）、磁界結合型
多入力ＯＲ回路の出力、ＳＦＱ_ＮＯＴ回路へのクロッ
ク信号、ＳＦＱ_ＮＯＴ回路の出力波形である。入力信
号は、ＳＦＱパルスではなくラッチングロジックからの
レベル信号（ある一定の時間ほぼ一定の電圧状態を維持
する信号）を仮定している。
下のように設定することが出来る。J1 = 0.276 mA、
J2 = 0.23 mA、 J3 = 0.3 mA、 J4 = 0.177 mA、 J
s1 =0.125 mA、 Js2 = 0.125 mA, L1 = 10 pH、 L2
= 9.5 pH、 r1 = 1.4Ω、r2 = 1.6Ω、 r3 = 1.2
Ω、 r4 = 2.1Ω 、RL1 = 1.0Ω、 Rd1 =0.5Ω、
Rd2 = 0.5Ω、 Ｒｂ１＝ 57.7Ω 、 Ｒｂ２＝ 11.5
Ω、 Idc1 = 0.19 mA、 Idc2 = 0.24 mA、図２にシ
ミュレーションによる動作波形の概略図を示す。上か
ら、入力信号（input1、input2、input3）、磁界結合型
多入力ＯＲ回路の出力、ＳＦＱ_ＮＯＴ回路へのクロッ
ク信号、ＳＦＱ_ＮＯＴ回路の出力波形である。入力信
号は、ＳＦＱパルスではなくラッチングロジックからの
レベル信号（ある一定の時間ほぼ一定の電圧状態を維持
する信号）を仮定している。
【００２１】これらの動作波形を参照して、本実施例の
動作を説明する。少なくとも１つ以上の入力信号（inpu
t1、input2、input3）が加わると、直列接続された３個
の超伝導量子干渉素子（SQUID1、SQUID2、SQUID3）の少
なくとも１つ以上の超伝導量子干渉素子が電圧状態にス
イッチする。その結果、３個の超伝導量子干渉素子を介
して接地面に流れていた直流バイアス電流は、負荷抵抗
（RL1）とインダクタンス（L1）を介してＳＦＱ_ＮＯＴ
回路に注入される。この時、少なくとも１個以上の磁束
量子を発生した後（図でOR_outの波形）、超伝導量子干
渉素子は超伝導ループ状態にリセットする（負荷抵抗
（RL1）の値を所望の値に設定することにより、この様
に磁界結合型多入力ＯＲ回路はセルフリセットモードで
動作する）。この複数個の多数磁束量子の個数や大きさ
は、入力信号の個数や大きさによりかなり変動する。
動作を説明する。少なくとも１つ以上の入力信号（inpu
t1、input2、input3）が加わると、直列接続された３個
の超伝導量子干渉素子（SQUID1、SQUID2、SQUID3）の少
なくとも１つ以上の超伝導量子干渉素子が電圧状態にス
イッチする。その結果、３個の超伝導量子干渉素子を介
して接地面に流れていた直流バイアス電流は、負荷抵抗
（RL1）とインダクタンス（L1）を介してＳＦＱ_ＮＯＴ
回路に注入される。この時、少なくとも１個以上の磁束
量子を発生した後（図でOR_outの波形）、超伝導量子干
渉素子は超伝導ループ状態にリセットする（負荷抵抗
（RL1）の値を所望の値に設定することにより、この様
に磁界結合型多入力ＯＲ回路はセルフリセットモードで
動作する）。この複数個の多数磁束量子の個数や大きさ
は、入力信号の個数や大きさによりかなり変動する。
【００２２】図では、OR_outの波形として、２個又は３
個のＳＦＱパルスが出た場合の波形を示している。この
信号が、ＳＦＱ_ＮＯＴ回路に入力される。ＳＦＱ_ＮＯ
Ｔ回路では、ＳＦＱパルス信号が入力された後にクロッ
ク信号（ＳＦＱパルス）が入力されると、出力信号は発
生せず、一方ＳＦＱパルス信号が入力されない状態でク
ロック信号が入力されるとＳＦＱパルスを出力するとい
う否定動作を行う。クロック信号間に複数個のＳＦＱパ
ルスが入力しても、ＳＦＱ_ＮＯＴ回路は、最初のＳＦ
Ｑパルスで状態“１"を保持するので、その後ＳＦＱパ
ルスが入力されてもクロック信号が入力されない限り状
態は変化しない。このため、ＳＦＱ_ＮＯＲ回路の入力
に図の様に複数個のＳＦＱパルスが入力しても回路の誤
動作は生じない。
個のＳＦＱパルスが出た場合の波形を示している。この
信号が、ＳＦＱ_ＮＯＴ回路に入力される。ＳＦＱ_ＮＯ
Ｔ回路では、ＳＦＱパルス信号が入力された後にクロッ
ク信号（ＳＦＱパルス）が入力されると、出力信号は発
生せず、一方ＳＦＱパルス信号が入力されない状態でク
ロック信号が入力されるとＳＦＱパルスを出力するとい
う否定動作を行う。クロック信号間に複数個のＳＦＱパ
ルスが入力しても、ＳＦＱ_ＮＯＴ回路は、最初のＳＦ
Ｑパルスで状態“１"を保持するので、その後ＳＦＱパ
ルスが入力されてもクロック信号が入力されない限り状
態は変化しない。このため、ＳＦＱ_ＮＯＲ回路の入力
に図の様に複数個のＳＦＱパルスが入力しても回路の誤
動作は生じない。
【００２３】図示された例の場合、少なくとも１個以上
のＳＦＱパルスがクロック信号間に入力されていると出
力パルスは生じないが、クロック信号間にＳＦＱパルス
が全く入力されない時は、クロック信号の入力に応じて
ＳＦＱの出力パルスが発生している様子が示されてい
る。以上の動作により、３入力ＯＲの否定動作、即ち３
入力ＮＯＲの論理動作が実現されている。
のＳＦＱパルスがクロック信号間に入力されていると出
力パルスは生じないが、クロック信号間にＳＦＱパルス
が全く入力されない時は、クロック信号の入力に応じて
ＳＦＱの出力パルスが発生している様子が示されてい
る。以上の動作により、３入力ＯＲの否定動作、即ち３
入力ＮＯＲの論理動作が実現されている。
【００２４】以上説明したように、本実施形態の超伝導
ＮＯＲ回路により、直流電流駆動でＳＦＱを動作の基本
とする３入力の超伝導ＮＯＲ回路を実現できるという効
果がある。
ＮＯＲ回路により、直流電流駆動でＳＦＱを動作の基本
とする３入力の超伝導ＮＯＲ回路を実現できるという効
果がある。
【００２５】本実施形態では、磁界結合型多入力ＯＲ回
路として、超伝導量子干渉素子を３個直列に接続するこ
とで、３入力のＮＯＲ回路を実現したが、超伝導量子干
渉素子を２個、或いは４個以上の多数直列に接続した回
路でも同様の動作が可能であり、直列に接続した超伝導
量子干渉素子の個数に応じた入力数のＮＯＲ回路を実現
することが出来る。 （第２の実施形態）図３は、本発明の超伝導ＮＯＲ回路
の第２の実施例の構成を示す等価回路図である。本実施
例は、本発明の超伝導ＮＯＲ回路を８個用いて３ビット
のアドレス信号入力で８ビットの出力が得られるNOR型
デコーダ回路を構成した場合の実施例である。本実施例
のＮＯＲ型デコーダ回路は、８個の超伝導ＮＯＲ回路
と、６個の電圧型論理のドライバ回路と、入力信号線路
の終端の挿入された６個の負荷抵抗とで構成されてい
る。８個のＮＯＲ回路は全て直流電流（ＤＣ）でバイア
スされ、６個の電圧型論理のドライバ回路のみ交流電流
（ＡＣ）でバイアスされている。アドレス信号の各ビッ
トの入力信号配線は、真信号と補信号のどちらか一方が
ＯＲ回路のSQUIDに磁気的に結合するように配置されて
いる。電圧型論理のドライバ回路は、アドレス信号（Ｎ
ＯＲ回路への入力信号）を８個の超伝導ＮＯＲ回路に伝
達するためのドライバ回路である。入力信号線路は、SQ
UIDの入力信号配線を８個直列に接続しているので大き
なインダクタンスを持つため、駆動能力の高い電圧型論
理のドライバ回路を用いている。３ビットのアドレス信
号の真信号をＡ、Ｂ、Ｃで、その補信号をそれぞれの記
号の上にバーを付けて示した。従って、３ビットのアド
レス信号は、真信号と補信号を併せて６個の信号で構成
されている。
路として、超伝導量子干渉素子を３個直列に接続するこ
とで、３入力のＮＯＲ回路を実現したが、超伝導量子干
渉素子を２個、或いは４個以上の多数直列に接続した回
路でも同様の動作が可能であり、直列に接続した超伝導
量子干渉素子の個数に応じた入力数のＮＯＲ回路を実現
することが出来る。 （第２の実施形態）図３は、本発明の超伝導ＮＯＲ回路
の第２の実施例の構成を示す等価回路図である。本実施
例は、本発明の超伝導ＮＯＲ回路を８個用いて３ビット
のアドレス信号入力で８ビットの出力が得られるNOR型
デコーダ回路を構成した場合の実施例である。本実施例
のＮＯＲ型デコーダ回路は、８個の超伝導ＮＯＲ回路
と、６個の電圧型論理のドライバ回路と、入力信号線路
の終端の挿入された６個の負荷抵抗とで構成されてい
る。８個のＮＯＲ回路は全て直流電流（ＤＣ）でバイア
スされ、６個の電圧型論理のドライバ回路のみ交流電流
（ＡＣ）でバイアスされている。アドレス信号の各ビッ
トの入力信号配線は、真信号と補信号のどちらか一方が
ＯＲ回路のSQUIDに磁気的に結合するように配置されて
いる。電圧型論理のドライバ回路は、アドレス信号（Ｎ
ＯＲ回路への入力信号）を８個の超伝導ＮＯＲ回路に伝
達するためのドライバ回路である。入力信号線路は、SQ
UIDの入力信号配線を８個直列に接続しているので大き
なインダクタンスを持つため、駆動能力の高い電圧型論
理のドライバ回路を用いている。３ビットのアドレス信
号の真信号をＡ、Ｂ、Ｃで、その補信号をそれぞれの記
号の上にバーを付けて示した。従って、３ビットのアド
レス信号は、真信号と補信号を併せて６個の信号で構成
されている。
【００２６】次に、このＮＯＲ型デコーダ回路の動作を
簡単に説明する。
簡単に説明する。
【００２７】まず、３ビットのアドレス信号は、電圧型
論理のドライバ回路で８個のＮＯＲ回路の磁界結合型多
入力ＯＲ回路に伝達される。磁界結合型多入力ＯＲ回路
で３ビットのアドレス信号の論理和が取られ、その結果
がそれぞれ各ＮＯＴ回路に入力され否定論理を取って出
力される。従って、磁界結合型多入力ＯＲ回路が電圧状
態にスイッチしない回路のみ、その否定論理を取ってＮ
ＯＴ回路が出力“１"を発生させる。例えば、図の上か
ら２段目のＮＯＲ回路では、アドレスＡとＢの補信号と
アドレスＣの真信号の入力信号配線は、磁界結合型多入
力ＯＲ回路に磁気的に結合していないため、このアドレ
スに対応した信号が磁界結合型多入力ＯＲ回路に入力し
ても磁界結合型多入力ＯＲ回路は電圧状態にスイッチし
ない。そのため、２段目のＮＯＴ回路から出力“１"が
得られる。アドレス信号に対応した８ビットの出力信号
（Ｏｕｔ）を図中に記した。
論理のドライバ回路で８個のＮＯＲ回路の磁界結合型多
入力ＯＲ回路に伝達される。磁界結合型多入力ＯＲ回路
で３ビットのアドレス信号の論理和が取られ、その結果
がそれぞれ各ＮＯＴ回路に入力され否定論理を取って出
力される。従って、磁界結合型多入力ＯＲ回路が電圧状
態にスイッチしない回路のみ、その否定論理を取ってＮ
ＯＴ回路が出力“１"を発生させる。例えば、図の上か
ら２段目のＮＯＲ回路では、アドレスＡとＢの補信号と
アドレスＣの真信号の入力信号配線は、磁界結合型多入
力ＯＲ回路に磁気的に結合していないため、このアドレ
スに対応した信号が磁界結合型多入力ＯＲ回路に入力し
ても磁界結合型多入力ＯＲ回路は電圧状態にスイッチし
ない。そのため、２段目のＮＯＴ回路から出力“１"が
得られる。アドレス信号に対応した８ビットの出力信号
（Ｏｕｔ）を図中に記した。
【００２８】以上説明したように、本実施形態により、
本発明の超伝導ＮＯＲ回路を用いて直流電源で動作する
デコーダ回路を容易に実現できるという効果がある。
本発明の超伝導ＮＯＲ回路を用いて直流電源で動作する
デコーダ回路を容易に実現できるという効果がある。
【００２９】本実施例では、磁界結合型多入力ＯＲ回路
として、超伝導量子干渉素子（SQUID）を３個直列に接
続した３入力のＮＯＲ回路により８ビット出力のNOR型
デコーダ回路を実現したが、超伝導量子干渉素子(SQUI
D)をＮ個直列に接続し、ＮＯＲ回路を２のＮ乗個配置す
ることで、２のＮ乗ビット出力のデコーダ回路を実現す
ることが出来る。
として、超伝導量子干渉素子（SQUID）を３個直列に接
続した３入力のＮＯＲ回路により８ビット出力のNOR型
デコーダ回路を実現したが、超伝導量子干渉素子(SQUI
D)をＮ個直列に接続し、ＮＯＲ回路を２のＮ乗個配置す
ることで、２のＮ乗ビット出力のデコーダ回路を実現す
ることが出来る。
【００３０】
【発明の効果】以上説明した様に本発明により、直流電
源で動作可能で、消費電力を増大させることなく多数の
入力信号が入力可能な超伝導ＮＯＲ回路を実現できる。
さらに、超伝導ＮＯＲ回路を複数個用いることで容易に
直流電源駆動のデコーダ回路を実現することが出来る。
源で動作可能で、消費電力を増大させることなく多数の
入力信号が入力可能な超伝導ＮＯＲ回路を実現できる。
さらに、超伝導ＮＯＲ回路を複数個用いることで容易に
直流電源駆動のデコーダ回路を実現することが出来る。
【図１】本発明の第１の実施形態に係る超伝導ＮＯＲ回
路を説明するための等価回路図である。
路を説明するための等価回路図である。
【図２】本発明の超伝導ＮＯＲ回路の実施例を説明する
ためのシミュレーション波形の概略図。
ためのシミュレーション波形の概略図。
【図３】本発明の第２の実施形態に係る超伝導ＮＯＲ回
路を説明するための等価回路図である。
路を説明するための等価回路図である。
【図４】電圧型論理を用いた従来の超伝導ＮＯＲ回路を
説明するための等価回路図である。
説明するための等価回路図である。
【図５】フラクソイド型論理を用いた従来の超伝導ＮＯ
Ｒ回路を説明するための等価回路図である。
Ｒ回路を説明するための等価回路図である。
Ｊ１− Ｊ４、Ｊ１１− Ｊ１６、Ｊｓ１,Ｊｓ２
ジョセフソン接合 Ｌ１、Ｌ２、Ｌ１１− Ｌ１５
インダクタンス Ｒｄ１、Ｒｄ２
ダンピング抵抗 ｒ１− ｒ４、ｒ１１− ｒ１６
シャント抵抗 Ｒｂ１、Ｒｂ２、Ｒｂ１１、Ｒｂ１２
バイアスフィード抵抗 ＲＬ１、ＲＬ２、ＲＬ３
負荷抵抗 ＤＣ_ｂｉａｓ
直流バイアス電流 ＡＣ_ｂｉａｓ
交流バイアス電流 Ｉｎｐｕｔ １、ｉｎｐｕｔ ２、ｉｎｐｕｔ ３、ｉｎ
ｐｕｔ Ｎ 入力信号 Ｃｌｏｃｋ
クロック信号 Ｏｕｔ
出力信号端 ＯＲ_ｏｕｔ
ＯＲ回路の出力 ＮＯＴ_out
ＮＯＴ回路の出力 Ａ、Ｂ、Ｃ
アドレス信号
ジョセフソン接合 Ｌ１、Ｌ２、Ｌ１１− Ｌ１５
インダクタンス Ｒｄ１、Ｒｄ２
ダンピング抵抗 ｒ１− ｒ４、ｒ１１− ｒ１６
シャント抵抗 Ｒｂ１、Ｒｂ２、Ｒｂ１１、Ｒｂ１２
バイアスフィード抵抗 ＲＬ１、ＲＬ２、ＲＬ３
負荷抵抗 ＤＣ_ｂｉａｓ
直流バイアス電流 ＡＣ_ｂｉａｓ
交流バイアス電流 Ｉｎｐｕｔ １、ｉｎｐｕｔ ２、ｉｎｐｕｔ ３、ｉｎ
ｐｕｔ Ｎ 入力信号 Ｃｌｏｃｋ
クロック信号 Ｏｕｔ
出力信号端 ＯＲ_ｏｕｔ
ＯＲ回路の出力 ＮＯＴ_out
ＮＯＴ回路の出力 Ａ、Ｂ、Ｃ
アドレス信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮原 一紀 東京都江東区東雲一丁目14番３号 財団法 人 国際超電導産業技術研究センター 超 電導工学研究所内 (72)発明者 榎本 陽一 東京都江東区東雲一丁目14番３号 財団法 人 国際超電導産業技術研究センター 超 電導工学研究所内 Ｆターム(参考） 5J042 AA04 BA19 CA25 CA27 CA29 DA00 DA02
Claims (4)
- 【請求項１】 少なくとも２個以上のジョセフソン接合
とインダクタンスから成る超伝導ループと、前記超伝導
ループに接続された２個の接続端と、前記超伝導ループ
に磁気的に結合するように配置された１本または複数本
の入力信号配線とから構成される超伝導量子干渉素子を
複数個直列に前記接続端間を接続した多入力磁界結合素
子と、第１の抵抗と、第２の抵抗と、第１のインダクタ
ンスと、単一磁束量子を動作の基本とするＮＯＴ回路と
から構成され、前記多入力磁界結合素子の一端は接地面
に接続され他端は第１の接続点に接続され、前記第１の
抵抗の一端は直流電流供給端子に接続され他端は前記第
１の接続点に接続され、前記第１の接続点と前記ＮＯＴ
回路の信号入力端間に前記第２の抵抗と前記第１のイン
ダクタンスが接続されたことを特徴とする超伝導ＮＯＲ
回路。 - 【請求項２】 請求項１記載の超伝導ＮＯＲ回路におい
て、前記ＮＯＴ回路は、信号入力端と直流バイアス入力
端とクロック信号入力端と出力端を有し、前記信号入力
端から入力されたデータ信号を単一磁束量子として保持
し、その後クロック信号が入力された時に、その補信号
を出力端に単一磁束量子パルスの形で出力することが可
能な単一磁束量子ＮＯＴ回路であることを特徴とする超
伝導ＮＯＲ回路。 - 【請求項３】 請求項１記載の超伝導ＮＯＲ回路におい
て、多入力磁界結合素子の全てのジョセフソン接合は、
マッカンバ係数が１以上のアンダーダンピング状態で動
作するように設定され、一方ＮＯＴ回路の全てのジョセ
フソン接合は、マッカンバ係数が１以下のオーバーダン
ピング状態で動作するように設定されていることを特徴
とする超伝導ＮＯＲ回路。 - 【請求項４】 請求項１記載の超伝導ＮＯＲ回路に於い
て、前記多入力磁界結合型素子の磁気的に結合された複
数個の入力信号配線の少なくとも１個以上に信号が入力
された時、前記多入力磁界結合型素子がセルフリセット
モードで動作し、少なくとも１個以上の単一磁束量子パ
ルスを第２の抵抗と第１のインダクタンスを介してＮＯ
Ｔ回路に入力することが可能なように、前記第２の抵抗
と第１のインダクタンスの値が所望の値に設定されたこ
とを特徴とする超伝導ＮＯＲ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059414A JP2000261307A (ja) | 1999-03-05 | 1999-03-05 | 超伝導ｎｏｒ回路 |
| US09/517,444 US6242939B1 (en) | 1999-03-05 | 2000-03-02 | Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059414A JP2000261307A (ja) | 1999-03-05 | 1999-03-05 | 超伝導ｎｏｒ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261307A true JP2000261307A (ja) | 2000-09-22 |
Family
ID=13112602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059414A Withdrawn JP2000261307A (ja) | 1999-03-05 | 1999-03-05 | 超伝導ｎｏｒ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000261307A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (ja) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | 超電導ドライバ回路 |
| KR20200069349A (ko) * | 2017-11-13 | 2020-06-16 | 노스롭 그루먼 시스템즈 코포레이션 | 대형 팬-인 상호 양자 논리 게이트들 |
| JP2021513238A (ja) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
| CN119543085A (zh) * | 2023-08-29 | 2025-02-28 | 上海交通大学 | 坎型混合极性直流配电系统 |
-
1999
- 1999-03-05 JP JP11059414A patent/JP2000261307A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (ja) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | 超電導ドライバ回路 |
| US7095227B2 (en) | 2002-08-05 | 2006-08-22 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| KR20200069349A (ko) * | 2017-11-13 | 2020-06-16 | 노스롭 그루먼 시스템즈 코포레이션 | 대형 팬-인 상호 양자 논리 게이트들 |
| KR102353451B1 (ko) | 2017-11-13 | 2022-01-20 | 노스롭 그루먼 시스템즈 코포레이션 | 대형 팬-인 상호 양자 논리 게이트들 |
| JP2021513238A (ja) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
| JP7285265B2 (ja) | 2018-02-02 | 2023-06-01 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
| CN119543085A (zh) * | 2023-08-29 | 2025-02-28 | 上海交通大学 | 坎型混合极性直流配电系统 |
| CN119543085B (zh) * | 2023-08-29 | 2025-11-25 | 上海交通大学 | 坎型混合极性直流配电系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435452B1 (en) | Superconducting hysteretic logic circuit | |
| US10171087B1 (en) | Large fan-in RQL gates | |
| SE512591C2 (sv) | Anordning och förfarande avseende digital information | |
| JP3488663B2 (ja) | 超電導論理ゲート及びランダム・アクセス・メモリ | |
| US5295093A (en) | Polarity-convertible Josephson driver circuit | |
| JP2004080129A (ja) | 超電導ドライバ回路及び超電導機器 | |
| JP2550198B2 (ja) | 直流電源駆動ジョセフソン集積回路 | |
| US5164618A (en) | Superconducting gate array cells | |
| JPS6333374Y2 (ja) | ||
| EP0048115B1 (en) | Decoder circuit utilising josephson devices | |
| Hatano et al. | A 4 b Josephson data processor chip | |
| Feld et al. | A 5-32 bit decoder for application in a crossbar switch | |
| JPS5866419A (ja) | 超電導回路 | |
| JP2000261308A (ja) | 超伝導信号変換回路 | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JP3107034B2 (ja) | 超伝導磁束量子回路 | |
| JPH0378008B2 (ja) | ||
| JPS59185428A (ja) | 抵抗結合形ジヨセフソンデコ−ダ回路 | |
| Myoren et al. | Proposal of a digital double relaxation oscillation SQUID | |
| JPH0563554A (ja) | 超伝導集積回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPH04207417A (ja) | 外部直流内部交流駆動型ジョセフソン集積回路 | |
| JPH05191253A (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0155780B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |