JPH0378008B2 - - Google Patents
Info
- Publication number
- JPH0378008B2 JPH0378008B2 JP58039381A JP3938183A JPH0378008B2 JP H0378008 B2 JPH0378008 B2 JP H0378008B2 JP 58039381 A JP58039381 A JP 58039381A JP 3938183 A JP3938183 A JP 3938183A JP H0378008 B2 JPH0378008 B2 JP H0378008B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current
- input signal
- josephson element
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はジヨセフソン素子を用いた分周器に関
する。
する。
技術の背景
情報処理技術の発展に伴い、電子計算機等の情
報処理装置に対してもより高速化、大容量化が図
られつつある。
報処理装置に対してもより高速化、大容量化が図
られつつある。
かかる情報処理装置を構成する機能素子の一つ
として、超電導現象を利用した所謂ジヨセフソン
素子の適用が試みられている。
として、超電導現象を利用した所謂ジヨセフソン
素子の適用が試みられている。
かかるジヨセフソン素子は、シリコンあるいは
ガリウム、砒素等の半導体材料を用いた素子に比
較して、より高速動作が可能であるという特徴を
備えている。
ガリウム、砒素等の半導体材料を用いた素子に比
較して、より高速動作が可能であるという特徴を
備えている。
従来技術と問題点
かかるジヨセフソン素子を用いて分周器を、構
成する際には、従来、電流フリツプフロツプを複
数用いてＪ−Ｋフリツプフロツプ等を構成しこれ
を用いる方法が考えられている。しかしながら、
かかる構成によれば、用いる素子数が多くまた回
路構成が複数である。
成する際には、従来、電流フリツプフロツプを複
数用いてＪ−Ｋフリツプフロツプ等を構成しこれ
を用いる方法が考えられている。しかしながら、
かかる構成によれば、用いる素子数が多くまた回
路構成が複数である。
また論理回路を構成するうえで適用されるラツ
チングゲートは１度スイツチすると電源を切るま
でその状態を保つため分周器を構成することが困
難である。
チングゲートは１度スイツチすると電源を切るま
でその状態を保つため分周器を構成することが困
難である。
発明の目的
本発明は、前記従来の分周器回路に比較して、
回路構成が簡単でしかも高速動作が可能な分周器
を提供しようとするものである。
回路構成が簡単でしかも高速動作が可能な分周器
を提供しようとするものである。
発明の構成
このため、本発明によれば、第１のジヨセフソ
ン素子に並列接続されたインダクタンスと第２の
ジヨセフソン素子の直列接続体とから構成される
電流フリツプフロツプと、前記第１及び第２のジ
ヨセフソン素子に対し前記電流フリツプフロツプ
の電流反転時間よりも短い入力信号パルスを同時
に印加する入力信号線とを備えたことを特徴とす
るジヨセフソン素子を用いた分周器が提供され
る。
ン素子に並列接続されたインダクタンスと第２の
ジヨセフソン素子の直列接続体とから構成される
電流フリツプフロツプと、前記第１及び第２のジ
ヨセフソン素子に対し前記電流フリツプフロツプ
の電流反転時間よりも短い入力信号パルスを同時
に印加する入力信号線とを備えたことを特徴とす
るジヨセフソン素子を用いた分周器が提供され
る。
以下、本発明を実施例をもつて詳細に説明す
る。
る。
発明の実施例
図面第１図は本発明による分周器の基本的回路
構成する。同図においてJ1はセツトゲートを構成
するジヨセフソン素子、J2はリセツトゲートを構
成するジヨセフソン素子、Ｌはジヨセフソン素子
J2と直列接続されたインダクタンスである。ジヨ
セフソン素子J1は、インダクタンスＬとジヨセフ
ソン素子J2との直列接続体と並列接続される。
構成する。同図においてJ1はセツトゲートを構成
するジヨセフソン素子、J2はリセツトゲートを構
成するジヨセフソン素子、Ｌはジヨセフソン素子
J2と直列接続されたインダクタンスである。ジヨ
セフソン素子J1は、インダクタンスＬとジヨセフ
ソン素子J2との直列接続体と並列接続される。
またIBはバイアス電流である。
このようなジヨセフソン素子J1及びJ2、並びに
インダクタンスＬの接続構成は、電流フリツフロ
ツプ回路として周知である。
インダクタンスＬの接続構成は、電流フリツフロ
ツプ回路として周知である。
本発明にあつては、ジヨセフソン素子J1及びJ2
に対する入力信号線lSが直接接続されてなる点に
おいて、かかる周知の電流のフリツプフロツプ回
路とは異つている。かかる入力信号線lSの直列接
続によつてジヨセフソン素子J1及びJ2には同時に
入力信号パルスが印加される。
に対する入力信号線lSが直接接続されてなる点に
おいて、かかる周知の電流のフリツプフロツプ回
路とは異つている。かかる入力信号線lSの直列接
続によつてジヨセフソン素子J1及びJ2には同時に
入力信号パルスが印加される。
かかる入力信号線lSに入力される入力信号Igの
パルス幅は電流フリツプフロツプ回路として動作
する際の電流転送時間（≒LI／Vg、Ｌはルーブ
のインダクタンス、Ｉは転送電流、Vgはジヨセ
フソン素子のギヤツプ電圧）よりも短かなものと
される。該入力信号Igのパルス幅が、電流転送時
間と同じかもしくはこれよりも長いと、ジヨセフ
ソン素子J1及びJ2が共に電圧状態となり回路がラ
ツチアツプしてしまう。
パルス幅は電流フリツプフロツプ回路として動作
する際の電流転送時間（≒LI／Vg、Ｌはルーブ
のインダクタンス、Ｉは転送電流、Vgはジヨセ
フソン素子のギヤツプ電圧）よりも短かなものと
される。該入力信号Igのパルス幅が、電流転送時
間と同じかもしくはこれよりも長いと、ジヨセフ
ソン素子J1及びJ2が共に電圧状態となり回路がラ
ツチアツプしてしまう。
かかる本発明による分周器回路は以下のように
動作する。かかる動作を第２図のタイミングチヤ
ートをも用いて説明する。
動作する。かかる動作を第２図のタイミングチヤ
ートをも用いて説明する。
まず電流Ｉは全てジヨセフソン素子J1を通して
流れているものとする。
流れているものとする。
ここで入力信号線lSに入力信号パルスIgが印加
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既に切れてしまつているために、
ジヨセフソン素子J2はスイツチしない。
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既に切れてしまつているために、
ジヨセフソン素子J2はスイツチしない。
次いで再び入力信号パルスIgが加わること、今
度はジヨセフソン素子J2が電圧状態にスイツチ
し、電流Ｉはジヨセフソン素子J1へ転送される。
かかる場合も、該電流Ｉがジヨセフソン素子J1へ
流れ込んだ時には、入力信号パルスIgが既に切れ
てしまつているために、ジヨセフソン素子J1はス
イツチしない。
度はジヨセフソン素子J2が電圧状態にスイツチ
し、電流Ｉはジヨセフソン素子J1へ転送される。
かかる場合も、該電流Ｉがジヨセフソン素子J1へ
流れ込んだ時には、入力信号パルスIgが既に切れ
てしまつているために、ジヨセフソン素子J1はス
イツチしない。
このような動作にあたつては、ジヨセフソン素
子J1に流れる左分枝の電流ILと、インダクタンス
Ｌ及びジヨセフソン素子J2に流れる右分枝の電流
IRは、入力信号パルスIgの1/2の周波数で振動し
ている。すなわち、当該ジヨセフソン素子回路は
分周器として動作する。
子J1に流れる左分枝の電流ILと、インダクタンス
Ｌ及びジヨセフソン素子J2に流れる右分枝の電流
IRは、入力信号パルスIgの1/2の周波数で振動し
ている。すなわち、当該ジヨセフソン素子回路は
分周器として動作する。
ただし当該ジヨセフソン素子は、1/2分周器と
しての機能を有するものの、その出力信号IL，IR
の波形が入力信号Igの波形と異つているために、
多段に接続することは困難である。
しての機能を有するものの、その出力信号IL，IR
の波形が入力信号Igの波形と異つているために、
多段に接続することは困難である。
第３図に示されるジヨセフソン素子を用いた分
周器は、前記第１図に示される分周器における欠
点を除去したものである。
周器は、前記第１図に示される分周器における欠
点を除去したものである。
かかる第３図に示される分周器回路にあつて
は、前記第１図に示される回路のジヨセフソン素
子J2と並列に、ジヨセフソン素子J3、抵抗RR及び
インダクタンスLRの直列接続体が付加される。
は、前記第１図に示される回路のジヨセフソン素
子J2と並列に、ジヨセフソン素子J3、抵抗RR及び
インダクタンスLRの直列接続体が付加される。
ここで、抵抗RRは例えば0.5〜１〔Ω〕程の比較
的小さな抵抗値を有し、またインダクタンスLR
はその値が例えば20〜30〔PH〕とインダクタンス
Ｌに比較して十分に小さい。
的小さな抵抗値を有し、またインダクタンスLR
はその値が例えば20〜30〔PH〕とインダクタンス
Ｌに比較して十分に小さい。
かかる第３図に示される回路においてまず電流
Ｉは全てジヨセフソン素子J1を通して流れている
ものとする。
Ｉは全てジヨセフソン素子J1を通して流れている
ものとする。
ここで入力信号線lSに入力信号パルスIgが印加
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既切れてしまつているたに、ジヨ
セフソン素子J2はスイツチしない。
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既切れてしまつているたに、ジヨ
セフソン素子J2はスイツチしない。
次いで、次の入力信号パルスIgが印加されると
ジヨセフソン素子J2は電圧状態にスイツチする
が、この時インダクタンスＬの値が大きい（例え
ば、500〔PH〕）ため、ジヨセフソン素子J2に流れ
ていた電流はジヨセフソン素子J3へ流入する。か
かる電流がジヨセフソン素子J3を臨界電流値を超
えると該ジヨセフソン素子J3は電圧状態にスイツ
チし、前記電流はジヨセフソン素子J1を流れるよ
うになる。
ジヨセフソン素子J2は電圧状態にスイツチする
が、この時インダクタンスＬの値が大きい（例え
ば、500〔PH〕）ため、ジヨセフソン素子J2に流れ
ていた電流はジヨセフソン素子J3へ流入する。か
かる電流がジヨセフソン素子J3を臨界電流値を超
えると該ジヨセフソン素子J3は電圧状態にスイツ
チし、前記電流はジヨセフソン素子J1を流れるよ
うになる。
かかるジヨセフソン素子J2及びJ3のスイツチ動
作の際のインダクタンスLRには一瞬だけ電流IRO
が流れる。かかる電流IROの発生のタイミングを
第４図に示す。
作の際のインダクタンスLRには一瞬だけ電流IRO
が流れる。かかる電流IROの発生のタイミングを
第４図に示す。
すなわち、インダクタンスLRに流れる電流IRO
は、入力信号パルスIgと同じワンシヨツトパルス
であり、しかも該入力信号パルスの1/2の周波数
をもつて発生する。
は、入力信号パルスIgと同じワンシヨツトパルス
であり、しかも該入力信号パルスの1/2の周波数
をもつて発生する。
従つて、かかる電流IROを次段の入力信号とし
て用いることにより多段接続することができ、ｎ
段接続することによつて1/2n分周器を構成するこ
とができる。
て用いることにより多段接続することができ、ｎ
段接続することによつて1/2n分周器を構成するこ
とができる。
第５図に示されるジヨセフソン素子を用いた分
周器は、前記第３に示される分周器における付加
回路（ジヨセフソン素子−抵抗−インダクタンス
の直列接続体）をジヨセフソン素子J1と並列に接
続したものである。
周器は、前記第３に示される分周器における付加
回路（ジヨセフソン素子−抵抗−インダクタンス
の直列接続体）をジヨセフソン素子J1と並列に接
続したものである。
かかる構成によれば、インダクタンスLLに流
れるILOは、前記第３図に示される分周器の出力
IROに対し、入力電流パルスIgの１周期分ずれた出
力となる。
れるILOは、前記第３図に示される分周器の出力
IROに対し、入力電流パルスIgの１周期分ずれた出
力となる。
また第６図に示されるジヨセフソン素子を用い
た分周器は、前記付加回路をジヨセフソン素子J1
及びJ2のそれぞれに並列接続したものである。
た分周器は、前記付加回路をジヨセフソン素子J1
及びJ2のそれぞれに並列接続したものである。
かかる構成によれば、入力信号パルスIgの１周
期分ずれた２つの出力ILOが得られる。各出力ILO
又はIROは入力信号パルスIgの1/2の周波数をもつ
て発生する。かかる状態を第７図に示す。
期分ずれた２つの出力ILOが得られる。各出力ILO
又はIROは入力信号パルスIgの1/2の周波数をもつ
て発生する。かかる状態を第７図に示す。
以上の本発明の実施例にあつては、ジヨセフソ
ン素子J1及びJ2に対し共通の入力信号線lSを用し
て入力信号パルスを印加したが該ジヨセフソン素
子J1及びJ2それぞれ別個にしかし同時にワンシヨ
ツトパルス入力信号を印加してもよい。
ン素子J1及びJ2に対し共通の入力信号線lSを用し
て入力信号パルスを印加したが該ジヨセフソン素
子J1及びJ2それぞれ別個にしかし同時にワンシヨ
ツトパルス入力信号を印加してもよい。
また前記ジヨセフソン素子J1及びJ2としては、
単接合素子、二接合あるいは三接合量子干渉計等
を用いることができる。一方ジヨセフソン素子J3
及びJ4としては安定性等の点から単接合素子の適
用が好ましい。
単接合素子、二接合あるいは三接合量子干渉計等
を用いることができる。一方ジヨセフソン素子J3
及びJ4としては安定性等の点から単接合素子の適
用が好ましい。
なお前記入力信号パルスのパルス幅と電流の転
送時間との関係は、ジヨセフソン素子の動作点に
よつて変化するため一定の関係では表わせない。
しかしながら少くとも電流が電送されて来るジヨ
セフソン素子にあつては、その電流と入力信号電
流によつて決定される動作点が当該ジヨセフソン
素子の閾値を越えないよう接定される必要があ
る。
送時間との関係は、ジヨセフソン素子の動作点に
よつて変化するため一定の関係では表わせない。
しかしながら少くとも電流が電送されて来るジヨ
セフソン素子にあつては、その電流と入力信号電
流によつて決定される動作点が当該ジヨセフソン
素子の閾値を越えないよう接定される必要があ
る。
発明の効果
以上のような本発明によれば、極めて簡単な構
成により、しかも多段接続が可能な1/2分周器を
構成することができる。
成により、しかも多段接続が可能な1/2分周器を
構成することができる。
従つて分周器を備えたジヨセフソン集積回路装
置の高集積化、高速動作化を図るうえで極めて有
効である。
置の高集積化、高速動作化を図るうえで極めて有
効である。
第１図は本発明によるジヨセフソン素子を用い
た分周器の基本的構成を示す結線図、第２図は第
１図に示される分周器の動作を表わすタイミング
チヤートである。第３図は本発明によるジヨセフ
ソン素子を用いた分周器の他の実施例を示す結線
図、第４図は第３図に示される分周器の動作を表
わすタイミングチヤートである。第５図及び第６
図は、本発明によるジヨセフソン素子を用いた分
周器の他の実施例を示す結線図、第７図は第６図
に示される分周器の動作を表わすタイミングチヤ
ートである。 図において、J1〜J4；ジヨセフソン素子、Ｌ，
LR，LL；インダクタンス、Ｒ，RR，RL；抵抗、
lS；入力信号線。
た分周器の基本的構成を示す結線図、第２図は第
１図に示される分周器の動作を表わすタイミング
チヤートである。第３図は本発明によるジヨセフ
ソン素子を用いた分周器の他の実施例を示す結線
図、第４図は第３図に示される分周器の動作を表
わすタイミングチヤートである。第５図及び第６
図は、本発明によるジヨセフソン素子を用いた分
周器の他の実施例を示す結線図、第７図は第６図
に示される分周器の動作を表わすタイミングチヤ
ートである。 図において、J1〜J4；ジヨセフソン素子、Ｌ，
LR，LL；インダクタンス、Ｒ，RR，RL；抵抗、
lS；入力信号線。
Claims (1)
- 【特許請求の範囲】 １ 第１のジヨセフソン素子と、前記第１のジヨ
セフソン素子に並列接続されたインダクタンスと
第２のジヨセフソン素子の直列接続体とから構成
される電流フリツプフロツプと、前記第１及び第
２のジヨセフソン素子に対し前記電流フリツプフ
ロツプの電流反転時間よりも短い入力信号パルス
を同時に印加する入力信号線とを備えたことを特
徴とするジヨセフソン素子を用いた分周器。 ２ 第１及び第２のジヨセフソン素子の少くとも
一方に、前記ジヨセフソン素子よりも臨界電流の
小さなジヨセフソン素子、抵抗および十分小さな
値のインダクタンスの直列接続体を並列接続して
なることを特徴とする特許請求の範囲第１項記載
のジヨセフソン素子を用いた分周器。 ３ 第１及び第２のジヨセフソン素子の入力信号
線が直列接続されてなることを特徴とする特許請
求の範囲第１項記載のジヨセフソン素子を用した
分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039381A JPS59165525A (ja) | 1983-03-10 | 1983-03-10 | ジヨセフソン素子を用いた分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039381A JPS59165525A (ja) | 1983-03-10 | 1983-03-10 | ジヨセフソン素子を用いた分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165525A JPS59165525A (ja) | 1984-09-18 |
| JPH0378008B2 true JPH0378008B2 (ja) | 1991-12-12 |
Family
ID=12551434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58039381A Granted JPS59165525A (ja) | 1983-03-10 | 1983-03-10 | ジヨセフソン素子を用いた分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165525A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196826A (ja) * | 1984-10-18 | 1986-05-15 | Agency Of Ind Science & Technol | 直流駆動型ジヨセフソン分周器 |
| JPS62279881A (ja) * | 1986-05-29 | 1987-12-04 | Kaiyo Kagaku Gijutsu Center | 波利用海水溶存希少金属吸着装置 |
-
1983
- 1983-03-10 JP JP58039381A patent/JPS59165525A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59165525A (ja) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020163121A1 (en) | Superconducting circuit for processing input signals | |
| EP3711164B1 (en) | Inverting phase mode rql logic gates and corresponding method for providing a logic value | |
| US5444751A (en) | Tunnel diode shift register utilizing tunnel diode coupling | |
| US5164618A (en) | Superconducting gate array cells | |
| US4678945A (en) | Unidirectional single-flux-quantum logic circuit | |
| JPS59165525A (ja) | ジヨセフソン素子を用いた分周器 | |
| US4633098A (en) | Flip-flop circuit with built-in enable function | |
| JPH0159771B2 (ja) | ||
| JPH0453449B2 (ja) | ||
| JP2000261307A (ja) | 超伝導ｎｏｒ回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPH0626302B2 (ja) | ジヨセフソンマスタ−スレ−ブフリツプフロツプ | |
| JPH0342731B2 (ja) | ||
| KR930010940B1 (ko) | 입력인지 회로 | |
| SU1316076A1 (ru) | @ -Триггер | |
| JPH10322173A (ja) | ジョセフソンラッチ回路 | |
| JPH0234494B2 (ja) | Tasomyakuryudengennyorujosefusonronrikairo | |
| JPH0220016B2 (ja) | ||
| JPH0374051B2 (ja) | ||
| JPH05235427A (ja) | インタフェース回路 | |
| JPH0612876B2 (ja) | ジョセフソン否定回路 | |
| JPH06169253A (ja) | 直流電源駆動ジョセフソン基本論理回路 | |
| JPH0220015B2 (ja) |